CN116779645B - 一种功率器件结构 - Google Patents

一种功率器件结构 Download PDF

Info

Publication number
CN116779645B
CN116779645B CN202310809345.0A CN202310809345A CN116779645B CN 116779645 B CN116779645 B CN 116779645B CN 202310809345 A CN202310809345 A CN 202310809345A CN 116779645 B CN116779645 B CN 116779645B
Authority
CN
China
Prior art keywords
strip
shaped
cells
cell
emitter lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310809345.0A
Other languages
English (en)
Other versions
CN116779645A (zh
Inventor
刘子泽
张�杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Luxin Electronic Technology Co ltd
Original Assignee
Shanghai Luxin Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Luxin Electronic Technology Co ltd filed Critical Shanghai Luxin Electronic Technology Co ltd
Priority to CN202310809345.0A priority Critical patent/CN116779645B/zh
Publication of CN116779645A publication Critical patent/CN116779645A/zh
Application granted granted Critical
Publication of CN116779645B publication Critical patent/CN116779645B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种功率器件结构。该功率器件结构包括：衬底；设置于衬底一侧的条形沟槽元胞；设置于条形沟槽元胞远离衬底一侧的发射极金属层；发射极金属层包括发射极引线区和非发射极引线区；非发射极引线区环绕发射极引线区设置；发射极引线区与条形沟槽元胞在衬底上的正投影的交叠数量，小于非发射极引线区与条形沟槽元胞在衬底上的正投影的交叠数量。本发明实施例的技术方案可有效减小发射极引线区的电流集中效应，从而有利于防止发射极引线区因发热量过大而烧毁。

Description

一种功率器件结构
技术领域
本发明实施例涉及功率器件技术领域，尤其涉及一种功率器件结构。
背景技术
绝缘栅双极型晶体管（Insulated Gate Bipolar Transistor，IGBT）是一种功率半导体器件，因其具有电压驱动、低导通压降和低开关损耗等优点，已被广泛应用于高压电网、电动汽车、工业、家电等领域。
随着用户对功率半导体芯片的性能的要求越来越高，高密度条形沟槽栅技术成为IGBT芯片技术的重要发展方向。图1为现有技术提供的一种功率器件的俯视结构示意图。在传统的功率器件中，如图1所示，功率器件中包括多个条形沟槽元胞01，条形沟槽元胞01的沟槽栅结构在与功率器件表面平行的平面内多为均匀条形且密集排布。在电流较大的情况下，发射极的打线引脚处会由于沟槽栅结构排布密集而造成电流密度大、发热量大的情况，使得芯片的打线引脚位置易发生烧毁。
发明内容
本发明提供一种功率器件结构，以减小打线引脚处的电流密度，降低发热量，从而有效防止芯片在打线引脚处发生过热烧毁。
根据本发明的一方面，提供了一种功率器件结构，包括：
衬底；
设置于所述衬底一侧的条形沟槽元胞；
设置于所述条形沟槽元胞远离所述衬底一侧的发射极金属层；所述发射极金属层包括发射极引线区和非发射极引线区；所述非发射极引线区环绕所述发射极引线区设置；
所述发射极引线区与所述条形沟槽元胞在所述衬底上的正投影的交叠数量，小于所述非发射极引线区与所述条形沟槽元胞在所述衬底上的正投影的交叠数量。
可选地，所述条形沟槽元胞包括：第一条形元胞和第二条形元胞；
所述第一条形元胞和所述第二条形元胞沿第一方向延伸，且所述第一条形元胞和所述第二条形元胞在第二方向上平行排布；其中，所述第一方向与所述第二方向垂直。
可选地，在所述第二方向上，至少两个所述第二条形元胞相邻排布，所述第一条形元胞排布于所述第二条形元胞远离相邻的所述第二条形元胞的一侧；
其中，相邻所述第二条形元胞之间，以及所述第一条形元胞与所述第二条形元胞之间均具有第一间隔。
可选地，在所述第二方向上，所述第一条形元胞与所述第二条形元胞交替排布；
相邻的所述第一条形元胞与所述第二条形元胞之间具有第一间隔。
可选地，所述第二条形元胞包括第一子条形元胞和第二子条形元胞；
在所述第一方向上，所述第一条形元胞的延伸长度大于所述第一子条形元胞的延伸长度，且所述第一条形元胞的延伸长度大于所述第二子条形元胞的延伸长度；
在所述第一方向上，所述第一子条形元胞与所述第二子条形元胞之间具有第二间隔；
其中，所述第二间隔大于所述第一间隔。
可选地，所述第一条形元胞和所述第二条形元胞呈轴对称排布，且对称轴的延伸方向沿所述第二方向延伸。
可选地，所述条形沟槽元胞包括：第三条形元胞和第四条形元胞；所述第三条形元胞的形状为L型，所述第四条形元胞的形状与所述第三条形元胞的形状呈中心对称；
所述第三条形元胞与所述第四条形元胞首尾环绕，形成非封闭式口字型区域。
可选地，相邻两所述第三条形元胞之间具有第三间隔，相邻两所述第四条形元胞之间具有第四间隔，所述第三条形元胞与所述第四条形元胞之间具有第五间隔；
其中，所述第五间隔大于所述第三间隔，且所述第五间隔大于所述第四间隔。
可选地，所述第三条形元胞与所述第四条形元胞呈轴对称排布；
其中，对称轴的延伸方向沿第一方向延伸；
或者，所述对称轴的延伸方向沿第二方向延伸；
所述第一方向与所述第二方向垂直。
可选地，该功率器件结构还包括：终端区、栅极引线区和集电极金属层；
所述终端区环绕所述非发射极引线区设置，所述栅极引线区设置于所述非发射极引线区靠近所述终端区的边缘，所述集电极金属层设置于所述衬底远离所述发射极金属层的一侧。
本发明实施例的技术方案提供的功率器件结构，在衬底一侧表面设置有多个条形沟槽元胞，在条形沟槽元胞远离衬底一侧设置有发射极金属层。多个条形沟槽元胞在衬底上的正投影为长条状，且密集排布。发射极金属层包括发射极引线区和非发射极引线区，且非发射极引线区环绕发射极引线区设置。发射极引线区与条形沟槽元胞在衬底上的正投影的交叠数量小于非发射极引线区与条形沟槽元胞在衬底上的正投影的交叠数量，则发射极引线区对应的条形沟槽元胞的密度较小。因此，流过条形沟槽元胞的电流的电流密度在发射极引线区较小，而在非发射极引线区较大，从而本发明实施例提供的功率器件结构可有效减小发射极引线区的电流集中效应，使得焊接有发射极金属引线的发射极引线区不会因过热而烧毁。
应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是根据现有技术提供的一种功率器件的俯视结构示意图；
图2是根据本发明实施例提供的一种功率器件结构的俯视结构示意图；
图3是根据本发明实施例提供的一种功率器件结构沿A-A’方向的剖面结构示意图；
图4是根据本发明实施例提供的又一种功率器件结构的俯视结构示意图；
图5是根据本发明实施例提供的又一种功率器件结构的俯视结构示意图；
图6是根据本发明实施例提供的又一种功率器件结构的俯视结构示意图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
本发明实施例提供一种功率器件结构。图2为本发明实施例提供的一种功率器件结构的俯视结构示意图，图3是本发明实施例提供的一种功率器件结构沿A-A’方向的剖面结构示意图。结合图2和图3，该功率器件结构包括：衬底10、设置于衬底10一侧的条形沟槽元胞20以及设置于条形沟槽元胞20远离衬底10一侧的发射极金属层30。
发射极金属层30包括发射极引线区31和非发射极引线区32；非发射极引线区32环绕发射极引线区31设置；
发射极引线区31与条形沟槽元胞20在衬底10上的正投影的交叠数量，小于非发射极引线区32与条形沟槽元胞20在衬底10上的正投影的交叠数量。
示例性地，衬底10可以为P型硅衬底。在衬底10内部靠近一侧表面的位置设置有条形沟槽元胞20。参见图3，条形沟槽元胞20包括沟槽栅结构201和沟道结构202，其中，沟道结构202设置于相邻两沟槽栅结构201之间。如图2所示，沟槽栅结构201在衬底10上的正投影呈长条状，且功率器件结构中包括多个条形沟槽元胞20，各沟槽栅结构201密集排布。需要说明的是，为清晰地表示功率器件结构中的条形沟槽元胞20的排布结构，图2的俯视结构示意图中未示出设置于条形沟槽元胞20远离衬底10一侧的发射极金属层30。沟槽栅结构201包括设置于沟槽内壁的氧化层和填充于沟槽内的栅极材料。并且发射极金属层30内部靠近衬底10的一侧设置有氧化层，以将栅极材料与发射极金属层30绝缘。
发射极金属层30中设置发射极引线区31用于与电路板上的发射极电路通过金属引线连接，以实现功率器件的发射极与电路板的发射极电路实现电连接。示例性地，金属引线通过焊接的方式在发射极引线区31与发射极金属层30实现连接。发射极引线区31与条形沟槽元胞20在衬底10上的正投影的交叠数量，即为发射极引线区31对应的衬底10内部位置设置的条形沟槽元胞20的数量。发射极引线区31对应的位置设置的条形沟槽元胞20的数量小于非发射极引线区32对应设置的条形沟槽元胞20的数量，可有效减小发射极引线区31对应的区域中的条形沟槽元胞20的密度。示例性地，在本实施例中，参见图2，虚线框所包围的区域即表示发射极引线区31，虚线框以外的所有区域即为非发射极引线区32。如图2所示，在发射极引线区31中，通过去除发射极引线区31内的条形沟槽元胞20，即未设置条形沟槽元胞20，可大大减小发射极引线区31中的条形沟槽元胞20的密度，以使流过条形沟槽元胞20的电流的电流密度在发射极引线区31减小，从而有效减小了发射极引线区31的电流集中效应，使得发射极金属引线焊接至发射极引线区31后，发射极引线区31不会因发热量过大而烧毁。
本发明实施例的技术方案提供的功率器件结构，在衬底10一侧表面设置有多个条形沟槽元胞20，在条形沟槽元胞20远离衬底10一侧设置有发射极金属层30。多个条形沟槽元胞20在衬底10上的正投影为长条状，且密集排布。发射极金属层30包括发射极引线区31和非发射极引线区32，且非发射极引线区32环绕发射极引线区31设置。发射极引线区31与条形沟槽元胞20在衬底10上的正投影的交叠数量小于非发射极引线区32与条形沟槽元胞20在衬底10上的正投影的交叠数量，则发射极引线区31对应的条形沟槽元胞20的密度较小。因此，流过条形沟槽元胞20的电流的电流密度在发射极引线区31较小，而在非发射极引线区32较大，从而本发明实施例提供的功率器件结构可有效减小发射极引线区31的电流集中效应，使得焊接有发射极金属引线的发射极引线区31不会因过热而烧毁。
可选地，在上述实施例的基础上，继续参见图2，条形沟槽元胞20包括：第一条形元胞21和第二条形元胞22。
第一条形元胞21和第二条形元胞22沿第一方向延伸，且第一条形元胞21和第二条形元胞22在第二方向上平行排布；其中，第一方向与第二方向垂直。
其中，第一条形元胞21和第二条形元胞22均为沿第一方向延伸的长条状沟槽元胞；并且第一条形元胞21和第二条形元胞22在第二方向上平行排列，且相邻两条形沟槽元胞20之间均具有一定的间隔。示例性地，相邻两条形沟槽元胞20可以包括相邻两第一条形元胞21或相邻两第二条形元胞22，或者也可以包括相邻的第一条形元胞21和第二条形元胞22，在此不作限制。如图2所示，第一方向可以是X方向，第二方向可以是Y方向。在非发射极引线区32对应的位置，相邻两条形沟槽元胞20之间的间隔较小，即在非发射极引线区32对应的位置条形沟槽元胞20密集排布。第二条形元胞22的在第一方向上为非连续延伸，发射极引线区31在衬底10上的正投影对应包含第二条形元胞22不连续的位置。如此设置，可减小发射极引线区31内对应的条形沟槽元胞20的排布密度，以减小发射极引线区31的电流密度，从而增加功率器件结构的短路时间，增强了短路安全区，有利于防止焊接有发射极金属引线的发射极引线区31因过热而烧毁。
可选地，在上述各实施例的基础上，继续参见图2，在第二方向上，至少两个第二条形元胞22相邻排布，第一条形元胞21排布于第二条形元胞22远离相邻的第二条形元胞22的一侧；其中，相邻第二条形元胞22之间，以及第一条形元胞21与第二条形元胞22之间均具有第一间隔D1。
具体地，在第二方向上，多个第一条形元胞21分别平行排列于第二条形元胞22在第二方向上的两侧。至少两个第二条形元胞22均相邻平行排布，相比于第一条形元胞21密集排布的区域，各第二条形元胞22的非连续区域对应发射极引线区31。示例性地，在本实施例中，图2示出了多个第二条形元胞22在第二方向上相邻平行排布，形成发射极引线区31。该发射极引线区31相比于多个第一条形元胞21相邻平行排布的非发射极引线区32，其条形沟槽元胞20的密度显著减小。在环绕发射极引线区31的非发射极引线区32对应的区域中，在第二方向上，相邻两条形沟槽元胞20之间均具有第一间隔D1。
可选地，图4是本发明实施例提供的又一种功率器件结构的俯视结构示意图。在上述各实施例的基础上，如图4所示，在第二方向上，第一条形元胞21与第二条形元胞22交替排布；相邻的第一条形元胞21与第二条形元胞22之间具有第一间隔D1。
具体地，衬底10的一侧设置有部分第二条形元胞22，第二条形元胞22与第一条形元胞21在第二方向上交替排布，在第二条形元胞22的非连续区域对应形成发射极引线区31。该发射极引线区31相比于多个条形沟槽元胞20相邻平行排布的非发射极引线区32，其条形沟槽元胞20的密度有效减小。
示例性地，在上述各实施例的基础上，继续参见图2和图4，第二条形元胞22包括第一子条形元胞221和第二子条形元胞222。
在第一方向上，第一条形元胞21的延伸长度大于第一子条形元胞221的延伸长度，且第一条形元胞21的延伸长度大于第二子条形元胞222的延伸长度；在第一方向上，第一子条形元胞221与第二子条形元胞222之间具有第二间隔D2；其中，第二间隔D2大于第一间隔D1。
其中，第一子条形元胞221与第二子条形元胞222的延伸方向均沿第一方向，且同一第二条形元胞22包含的第一子条形元胞221和第二子条形元胞222在同一第一方向上延伸。同一第二条形元胞22中的第一子条形元胞221和第二子条形元胞222在第一方向上存在一定的第二间隔D2，而非连续延伸。
在一个可实现的实施例中，参见图2，在第二方向上，设置于多个第二条形元胞22两侧的第一条形元胞21之间具有一定的第一子间隔d1。因此，相邻平行排布的多个第二条形元胞22形成发射极引线区31，即在发射极引线区31中，在第一方向上，同一第二条形元胞22中的第一子条形元胞221和第二子条形元胞222之间的第二间隔D2大于第一间隔D1；并且在第二方向上，第一子间隔d1大于第一间隔D1。也就是说，第一子间隔d1对应的区域即为发射极引线区31。因此，该发射极引线区31中未设置条形沟槽元胞20，从而大大减小了发射极引线区31对应的区域中的电流密度，有效防止将发射极金属引线焊接于发射极引线区31后发生过热烧毁的情况。
在另一个可实现的实施例中，参见图4，与第二条形元胞22相邻设置的两第一条形元胞21之间具有一定的第二子间隔d2。因此，交替排布的第二条形元胞22和第一条形元胞21形成发射极引线区31，即在发射极引线区31中，在第一方向上设置有第二间隔D2，且第二间隔D2大于第一间隔D1；并且在第二方向上，第二子间隔d2大于第一间隔D1。第二间隔D2与第一条形元胞21交替排布，从而使得发射极引线区31中的条形沟槽元胞20的密度相比于非发射极引线区32中的条形沟槽元胞20的密度减小了一半，有利于减小发射极引线区31的电流密度，防止发生过热烧毁的情况。
可选地，在上述各实施例的基础上，继续参见图2和图4，第一条形元胞21和第二条形元胞22呈轴对称排布，且对称轴的延伸方向沿第二方向延伸。
示例性地，可以图2中示出的虚线01和图4中示出的虚线02表示对称轴的延伸方向，即功率器件结构中的各第一条形元胞21和各第二条形元胞22可关于沿第二方向延伸的对称轴呈轴对称排布。如此设置，可平衡功率器件在加工过程中产生的应力，有利于减轻应力在某一方向上积累，从而可有效改善衬底10的晶圆翘曲度，降低功率器件生产过程中的碎片率。
本发明实施例提供了又一种功率器件结构。图5是本发明实施例提供的又一种功率器件结构的俯视结构示意图。如图5所示，条形沟槽元胞20包括：第一条形元胞23和第二条形元胞24；第一条形元胞23的形状为L型，第二条形元胞24的形状与第一条形元胞23的形状呈中心对称；
第一条形元胞23与第二条形元胞24首尾环绕，形成非封闭式口字型区域。
示例性地，为形成条形沟槽元胞20密度较小的发射极引线区31，可采用呈L型的第一条形元胞23以及与L型呈中心对称形状的第二条形元胞24，将第一条形元胞23和第二条形元胞24首尾环绕排布，但首尾并不相连接，形成非封闭式的口字型区域。
可选地，在上述实施例的基础上，继续参见图5，相邻两第一条形元胞23之间具有第三间隔D3，相邻两第二条形元胞24之间具有第四间隔D4，第一条形元胞23与第二条形元胞24之间具有第五间隔D5；其中，第五间隔D5大于第三间隔D3，且第五间隔D5大于第四间隔D4。
示例性地，多个第一条形元胞23以相同的第三间隔D3平行间隔排布，形成非封闭式口字型区域的其中两个相邻的侧边；多个第二条形元胞24以相同的第四间隔D4平行间隔排布，与多个第一条形元胞23依次对应，首尾环绕，形成非封闭式口字型区域的另外两个相邻的侧边，从而以多个第一条形元胞23和多个第二条形元胞24围绕形成的口字型间隔区域作为发射极引线区31，且发射极引线区31在第二方向上的尺寸为第五间隔D5。由于第五间隔D5大于第三间隔D3且第五间隔D5大于第四间隔D4，发射极引线区31对应的区域中未设置条形沟槽元胞20，因此，发射极引线区31的电流密度相比于非发射极引线区32的电流密度大大减小，从而有效防止了发射极引线区31因发热量过大而烧毁。需要说明的是，在功率器件结构中，可由多个第一条形元胞23和多个第二条形元胞24形成至少两个非封闭式口字型的发射极引线区31，以充分利用功率器件结构的外延结构，排布较多的条形沟槽元胞20，改善功率器件结构的电性能。
可选地，在上述各实施例的基础上，继续参见图5，第一条形元胞23与第二条形元胞24呈轴对称排布；其中，对称轴的延伸方向沿第一方向延伸；
或者，对称轴的延伸方向沿第二方向延伸；
第一方向与第二方向垂直。
示例性地，参见图5，多个第一条形元胞23与多个第二条形元胞24首尾环绕排布形成两个非封闭式口字型发射极引线区31。两个发射极引线区31可以关于沿第一方向延伸的对称轴呈轴对称排布，或者也可以关于沿第二方向延伸的对称轴呈轴对称排布。例如，虚线03表示沿第一方向延伸的对称轴，点虚线04表示沿第二方向延伸的对称轴。第一方向可以为X方向，第二方向可以为Y方向。将多个第一条形元胞23与多个第二条形元胞24形成的至少两个发射极引线区31设置为轴对称分布，可平衡功率器件在加工过程中产生的应力，有效改善衬底10的晶圆翘曲度，降低功率器件在生产过程中的碎片率。
可选地，图6是本发明实施例提供的又一种功率器件结构的俯视结构示意图。在上述各实施例的基础上，参见图6，该功率器件结构还包括：终端区40、栅极引线区50和集电极金属层。
终端区40环绕非发射极引线区32设置，栅极引线区50设置于非发射极引线区32靠近终端区40的边缘，集电极金属层设置于衬底10远离发射极金属层30的一侧。
其中，集电极金属层设置于功率器件结构的背面，在各说明书附图中均未示出。栅极引线区50通过衬底10内部与各条形沟槽元胞20的沟槽栅结构连接，将栅极引线区50设置于非发射极引线区32的任意一个角落，便于利用金属引线将栅极引线区50与电路板上与栅极电路对应的焊盘进行焊接，以使功率器件结构的沟槽栅结构与电路板的栅极电路实现电连接。环绕非发射极引线区32设置的终端区40中设置有分压环，以提高功率器件结构的耐压能力。
上述具体实施方式，并不构成对本发明保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明保护范围之内。

Claims (9)

1.一种功率器件结构，其特征在于，包括：
衬底；
设置于所述衬底一侧的条形沟槽元胞；
设置于所述条形沟槽元胞远离所述衬底一侧的发射极金属层；所述发射极金属层包括发射极引线区和非发射极引线区；所述非发射极引线区环绕所述发射极引线区设置；
所述发射极引线区与所述条形沟槽元胞在所述衬底上的正投影的交叠数量，小于所述非发射极引线区与所述条形沟槽元胞在所述衬底上的正投影的交叠数量；
所述条形沟槽元胞包括：第一条形元胞和第二条形元胞；
所述第一条形元胞和所述第二条形元胞沿第一方向延伸，且所述第一条形元胞和所述第二条形元胞在第二方向上平行排布；其中，所述第一方向与所述第二方向垂直；且相邻两所述条形沟槽元胞在所述第二方向上间隔排布。
2.根据权利要求1所述的功率器件结构，其特征在于，在所述第二方向上，至少两个所述第二条形元胞相邻排布，所述第一条形元胞排布于所述第二条形元胞远离相邻的所述第二条形元胞的一侧；
其中，相邻所述第二条形元胞之间，以及所述第一条形元胞与所述第二条形元胞之间均具有第一间隔。
3.根据权利要求1所述的功率器件结构，其特征在于，在所述第二方向上，所述第一条形元胞与所述第二条形元胞交替排布；
相邻的所述第一条形元胞与所述第二条形元胞之间具有第一间隔。
4.根据权利要求2或3所述的功率器件结构，其特征在于，所述第二条形元胞包括第一子条形元胞和第二子条形元胞；
在所述第一方向上，所述第一条形元胞的延伸长度大于所述第一子条形元胞的延伸长度，且所述第一条形元胞的延伸长度大于所述第二子条形元胞的延伸长度；
在所述第一方向上，所述第一子条形元胞与所述第二子条形元胞之间具有第二间隔；
其中，所述第二间隔大于所述第一间隔。
5.根据权利要求4所述的功率器件结构，其特征在于，所述第一条形元胞和所述第二条形元胞呈轴对称排布，且对称轴的延伸方向沿所述第二方向延伸。
6.一种功率器件结构，其特征在于，包括：
衬底；
设置于所述衬底一侧的条形沟槽元胞；
设置于所述条形沟槽元胞远离所述衬底一侧的发射极金属层；所述发射极金属层包括发射极引线区和非发射极引线区；所述非发射极引线区环绕所述发射极引线区设置；
所述发射极引线区与所述条形沟槽元胞在所述衬底上的正投影的交叠数量，小于所述非发射极引线区与所述条形沟槽元胞在所述衬底上的正投影的交叠数量；
所述条形沟槽元胞包括：第一条形元胞和第二条形元胞；所述第一条形元胞的形状为L型，所述第二条形元胞的形状与所述第一条形元胞的形状呈中心对称；
所述第一条形元胞与所述第二条形元胞首尾环绕，形成非封闭式口字型区域。
7.根据权利要求6所述的功率器件结构，其特征在于，相邻两所述第一条形元胞之间具有第三间隔，相邻两所述第二条形元胞之间具有第四间隔，所述第一条形元胞与所述第二条形元胞之间具有第五间隔；
其中，所述第五间隔大于所述第三间隔，且所述第五间隔大于所述第四间隔。
8.根据权利要求7所述的功率器件结构，其特征在于，所述第一条形元胞与所述第二条形元胞呈轴对称排布；
其中，对称轴的延伸方向沿第一方向延伸；
或者，所述对称轴的延伸方向沿第二方向延伸；
所述第一方向与所述第二方向垂直。
9.根据权利要求1或6所述的功率器件结构，其特征在于，还包括：终端区、栅极引线区和集电极金属层；
所述终端区环绕所述非发射极引线区设置，所述栅极引线区设置于所述非发射极引线区靠近所述终端区的边缘，所述集电极金属层设置于所述衬底远离所述发射极金属层的一侧。
CN202310809345.0A 2023-07-03 2023-07-03 一种功率器件结构 Active CN116779645B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310809345.0A CN116779645B (zh) 2023-07-03 2023-07-03 一种功率器件结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310809345.0A CN116779645B (zh) 2023-07-03 2023-07-03 一种功率器件结构

Publications (2)

Publication Number Publication Date
CN116779645A CN116779645A (zh) 2023-09-19
CN116779645B true CN116779645B (zh) 2024-03-29

Family

ID=88011424

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310809345.0A Active CN116779645B (zh) 2023-07-03 2023-07-03 一种功率器件结构

Country Status (1)

Country Link
CN (1) CN116779645B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4236171A (en) * 1978-07-17 1980-11-25 International Rectifier Corporation High power transistor having emitter pattern with symmetric lead connection pads
CN105047706A (zh) * 2015-08-28 2015-11-11 国网智能电网研究院 一种低通态损耗igbt及其制造方法
CN105514154A (zh) * 2014-09-22 2016-04-20 国家电网公司 改善有源区与终端连接区场强均匀性的igbt器件及制造方法
WO2020199706A1 (zh) * 2019-04-03 2020-10-08 杭州士兰微电子股份有限公司 双向功率器件及其制造方法
CN113054009A (zh) * 2019-12-27 2021-06-29 株洲中车时代半导体有限公司 一种沟槽igbt芯片

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4236171A (en) * 1978-07-17 1980-11-25 International Rectifier Corporation High power transistor having emitter pattern with symmetric lead connection pads
CN105514154A (zh) * 2014-09-22 2016-04-20 国家电网公司 改善有源区与终端连接区场强均匀性的igbt器件及制造方法
CN105047706A (zh) * 2015-08-28 2015-11-11 国网智能电网研究院 一种低通态损耗igbt及其制造方法
WO2020199706A1 (zh) * 2019-04-03 2020-10-08 杭州士兰微电子股份有限公司 双向功率器件及其制造方法
CN113054009A (zh) * 2019-12-27 2021-06-29 株洲中车时代半导体有限公司 一种沟槽igbt芯片

Also Published As

Publication number Publication date
CN116779645A (zh) 2023-09-19

Similar Documents

Publication Publication Date Title
JP6801324B2 (ja) 半導体装置
US6870200B2 (en) Insulated gate type semiconductor device having a diffusion region contacting bottom and side portions of trenches
EP1032047B1 (en) Semiconductor device and power converter using the same
JP2016225345A (ja) 逆導通ｉｇｂｔ
JP6884114B2 (ja) 半導体装置および電気機器
CN103733344A (zh) 半导体装置
JP5605095B2 (ja) 半導体装置
CN109075199A (zh) 半导体装置
CN102832234A (zh) 一种沟槽型半导体功率器件及其制造方法和终端保护结构
JP7354897B2 (ja) 半導体装置
JP2004363327A (ja) 半導体装置
JP5827020B2 (ja) 高耐圧半導体装置
CN116779645B (zh) 一种功率器件结构
JP2013211512A (ja) 絶縁ゲート型バイポーラトランジスタ
CN218996723U (zh) Igbt器件结构
JP5686507B2 (ja) トレンチゲート型半導体装置
JP6771433B2 (ja) 半導体装置
CN107331703B (zh) 晶体管器件的终端结构以及制造具有该终端结构igbt的方法
WO2023070703A1 (zh) 一种功率半导体器件及其制作方法
CN102386231B (zh) 半导体装置
JP6806213B2 (ja) 半導体素子
US20210305240A1 (en) Semiconductor device
JP6900535B2 (ja) 半導体装置および半導体装置の製造方法
CN113823672A (zh) 半导体装置及其制造方法
JP4576805B2 (ja) 絶縁ゲート型半導体素子及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant