CN218996723U - Igbt器件结构 - Google Patents
Igbt器件结构 Download PDFInfo
- Publication number
- CN218996723U CN218996723U CN202223074286.7U CN202223074286U CN218996723U CN 218996723 U CN218996723 U CN 218996723U CN 202223074286 U CN202223074286 U CN 202223074286U CN 218996723 U CN218996723 U CN 218996723U
- Authority
- CN
- China
- Prior art keywords
- layer
- grid
- igbt device
- device structure
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 claims abstract description 55
- 239000002184 metal Substances 0.000 claims description 17
- 238000002161 passivation Methods 0.000 claims description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 5
- 235000012239 silicon dioxide Nutrition 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 238000004519 manufacturing process Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 7
- 230000001965 increasing effect Effects 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 6
- 239000000243 solution Substances 0.000 description 5
- 238000000137 annealing Methods 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000002708 enhancing effect Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本实用新型涉及半导体功率器件技术领域，本实用新型提供一种IGBT器件结构，其包括衬底、P型阱层、真栅和假栅。衬底具有相对的正面和背面，P型阱层设置在衬底的正面，真栅设置在衬底的正面且连接P型阱层，假栅设置在衬底的正面且连接P型阱层，其中，从IGBT器件结构的上方朝向衬底的正面俯视，真栅呈网格状，真栅具有若干个网格区域，各网格区域内设置有至少一个假栅。借此，采用网格状的真栅增加导电沟道，降低导通压降，并在网格区域内设置假栅，来提高IGBT器件的短路耐受能力，使得IGBT器件结构能够同时拥有低导通压降和高短路耐受能力。
Description
技术领域
本实用新型涉及半导体功率器件技术领域，特别涉及一种IGBT器件结构。
背景技术
绝缘栅双极晶体管(Insulate-Gate Bipolar Transistor，IGBT)是由BJT(双极结型晶体三极管)和MOS(绝缘栅型场效应管)组成的复合全控型-电压驱动式-功率半导体器件，兼有高输入阻抗和低导通压降两方面的优点。IGBT器件在交流电机、逆变器、变频器、牵引传动等直流电压为600V及以上的变流系统中得到广泛应用。
而在上述应用中，要求IGBT器件具有低导通压降和高短路耐受能力。传统IGBT器件的做法是缩小元胞，从而增加导电沟道，降低沟道电阻，有效降低导通压降。但随着沟道密度的不断增加，来进一步降低导通压降的同时，会导致饱和电流密度也随之升高，从而降低了器件的短路耐受能力。在实现本实用新型的过程中，实用新型人发现现有技术中至少存在如下问题：如图1所示，为了提高IGBT器件的短路耐受能力，目前做法会在栅极沟槽之间牺牲一根或者几根条状沟槽连接到发射极或浮空设置，以形成假栅，然而此种IGBT器件不能同时拥有低导通压降和高短路耐受能力。
因此，本实用新型的主要目的在于提供一种IGBT器件结构及其制造方法，以解决上述问题。
需要说明的是，公开于该背景技术部分的信息仅仅旨在增加对本实用新型的总体背景的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。
实用新型内容
本实用新型提供一种IGBT器件，其包括衬底、P型阱层、真栅和假栅。
衬底具有相对的正面和背面。P型阱层设置在衬底的正面。真栅设置在衬底的正面且连接P型阱层。假栅设置在衬底的正面且连接P型阱层。其中，从IGBT器件结构的上方朝向衬底的正面俯视，真栅呈网格状，真栅具有若干个网格区域，各网格区域内设置有至少一个假栅。
在一些实施例中，IGBT器件结构还包括真栅极氧化层和假栅极氧化层，真栅极氧化层包覆真栅，假栅极氧化层连接假栅，假栅极氧化层具有开口，以露出假栅，使得假栅能够连接到发射极。
在一些实施例中，真栅极氧化层和假栅极氧化层的材料包括二氧化硅。
在一些实施例中，假栅是指栅极连接到发射极或采用浮空设置。
在一些实施例中，真栅具有4个网格区域，各网格区域内设置有2个假栅。
在一些实施例中，IGBT器件结构还包括P+层和N型发射层，P+层设置在P型阱层的正面，N型发射层设置在P型阱层的正面，N型发射层和P+层彼此独立。
在一些实施例中，IGBT器件结构还包括保护环、场氧化层、介质层、发射极、金属栅极和钝化层，保护环设置在衬底的正面，场氧化层设置在保护环上，介质层覆盖N型发射层、真栅、假栅和氧化层，介质层具有连接孔，发射极设置在介质层的正面并通过连接孔连接P+层、N型发射层、P型阱层和假栅，金属栅极设置在介质层的正面，钝化层设置在发射极的正面和金属栅极的正面。
在一些实施例中，IGBT器件结构还包括截止层、P型层和集电极，截止层设置在衬底的背面，P型层设置在截止层的背面，集电极设置在P型层的背面。
本实用新型还提供一种IGBT器件的制造方法，该制造方法包括下列步骤：提供一衬底，衬底具有相对的正面和背面；在衬底的正面形成保护环；在保护环上设置场氧化层；在部分的衬底的正面设置真栅和假栅；其中，从衬底的上方朝向衬底的正面俯视，真栅呈网格状，真栅具有若干个网格区域，各网格区域内设置有至少一个假栅。
在一些实施例中，在完成在部分的衬底的正面设置真栅和假栅的步骤之后还包括下列步骤：在衬底的正面形成P型阱层；在P型阱层的正面设置N型发射层；在N型发射层、真栅、假栅和场氧化层的正面设置介质层；在介质层设置连接孔，并注入P+，形成P+层，N型发射层和P+层彼此独立；在介质层的正面设置发射极；在介质层的正面设置金属栅极；在发射极的正面和金属栅极的正面设置钝化层；在衬底的背面设置截止层；在截止层的背面设置P型层；在P型层的背面设置集电极。
本实用新型提供的一种IGBT器件结构及其制造方法，通过采用网格状的真栅可以增加导电沟道，来降低导通压降，并且，在真栅的网格区域内设置假栅，来提高IGBT器件的短路耐受能力，使得IGBT器件结构能够同时拥有低导通压降和高短路耐受能力。
本实用新型的其它特征和有益效果将在随后的说明书中阐述，并且，部分地特征和有益效果可以从说明书中显而易见地的得出，或者是通过实施本实用新型而了解。本实用新型的目的和其他有益效果可通过在说明书等内容中所特别指出的结构来实现和获得。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单的介绍，显而易见的，下面描述中的部分附图是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1是传统的IGBT器件的条形搭配假栅的平面示意图；
图2是本实用新型一实施例提供的IGBT器件的元胞区域的平面示意图；
图3是沿图2的截取线A-A截取的纵向剖面示意图；
图4是本实用新型一实施例提供的IGBT器件的结构示意图；
图5是本实用新型另一实施例提供的IGBT器件的元胞区域的平面示意图；
图6是本实用新型一实施例提供的IGBT器件的制造方法的流程示意图。
附图标记：
12-衬底；13-P型阱层；14-保护环；16-场氧化层；18-P+层；20-真栅；201-真栅极氧化层；202-网格区域；22-假栅；222-假栅极氧化层；24-N型发射层；26-介质层；28-发射极；29-金属栅极；30-钝化层；32-截止层；34-P型层；36-集电极；40-开口；42-连接孔；46-元胞区域；48-终端区域。
具体实施方式
为使本实用新型实施例的目的、技术方案和优点更加清楚，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例；下面所描述的本实用新型不同实施方式中所设计的技术特征只要彼此之间未构成冲突就可以相互结合；基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
在本实用新型的描述中，需要理解的是，术语“中心”、“横向”、“上”、“下”、“左”、“右”、“垂直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或组件必须具有特定的方位、或以特定的方位构造和操作，因此不能理解为对本实用新型的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本实用新型的描述中，除非另有说明，“多个”的含义是两个或两个以上。另外，术语“包括”及其任何变形，皆为“至少包含”的意思。
在本实用新型的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸的连接，或一体成型的连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个组件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本实用新型中的具体含义。
这里所使用的术语仅仅是为了描述具体实施例而不意图限制示例性实施例。除非上下文明确地另有所指，否则这里所使用的单数形式“一个”、“一项”还意图包括复数。还应当理解的是，这里所使用的术语“包括”和/或“包含”规定所陈述的特征、整数、步骤、操作、单元和/或组件的存在，而不排除存在或添加一个或更多其他特征、整数、步骤、操作、单元、组件和/或其组合。
请参阅图2、图3和图4，图2是本实用新型一实施例提供的IGBT器件的元胞区域46的平面示意图；图3是沿图2的截取线A-A截取的纵向剖面示意图；图4是本实用新型一实施例提供的IGBT器件的结构示意图。为达所述优点至少其中之一或其他优点，本实用新型的一实施例提供一种IGBT器件。如图中所示，IGBT器件包括衬底12、P型阱层13、真栅20和假栅22。
衬底12具有相对的正面和背面。在本实施例中，衬底12的上表面为衬底12的正面，衬底12的下表面为衬底12的背面。P型阱层13是设置在衬底12的正面。真栅20设置在衬底12的正面且连接P型阱层13。假栅22设置在衬底12的正面且连接P型阱层13。所述的假栅22是指栅极连接到发射极28或采用浮空设置。采用浮空设置可以理解为假栅22不具备栅极功能。
从IGBT器件结构的上方朝向衬底12的正面俯视，即如图2所示，真栅20是呈网格状，网格状的真栅20具有若干个网格区域202，在每个网格区域202内设置有至少一个假栅22。通过采用网格状的真栅20可以增加导电沟道(传统的条形沟道只有左右两边有导电沟道)，来降低导通压降，并且，在真栅20的网格区域202内设置假栅22，来提高IGBT器件的短路耐受能力。
IGBT器件结构还可以包括真栅极氧化层201和假栅极氧化层222。真栅极氧化层201包覆真栅20。假栅极氧化层222连接假栅22，假栅极氧化层222具有开口40以露出假栅22，以便于连接到发射极28形成假栅22。真栅极氧化层201和假栅极氧化层222的材料包括二氧化硅。
IGBT器件结构还可以包括P+层18和N型发射层24，P+层18设置在P型阱层13的正面，N型发射层24设置在P型阱层13的正面，N型发射层24和P+层18彼此独立。
IGBT器件结构还可以包括保护环14、场氧化层16、介质层26、发射极28、金属栅极29和钝化层30。保护环14设置在衬底12的正面。场氧化层16设置在保护环14上。介质层26覆盖N型发射层24、真栅20、假栅22和氧化层，介质层26具有连接孔42。发射极28设置在介质层26的正面并通过连接孔42连接P+层18、N型发射层24、P型阱层13和假栅22。金属栅极29设置在介质层26的正面，钝化层30设置在发射极28的正面和金属栅极29的正面。
IGBT器件结构还可以包括截止层32、P型层34和集电极36。截止层32设置在衬底12的背面。P型层34设置在截止层32的背面。集电极36设置在P型层34的背面。
在本实施例中，真栅20是具有4个网格区域202，在每个网格区域202内仅设置1个假栅22。不过本案不限于此，在一些实施例中，如图5所示，真栅20也可以是具有4个网格区域202，各网格区域202内设置有2个假栅22，以进一步提升IGBT器件的短路耐受能力。此外，各网格区域202内也可以依据实际情况设置有更多个假栅22。
以下将举例说明一种制造IGBT器件的具体过程，不过本案并非以此为限，IGBT器件的制造具体过程如下：
首先，在衬底12(衬底12可以是N型的Float Zone Wafer)的正面进行光刻形成GR图形，注入P型离子后进行高温退火形成保护环14(GR环)；
接着，在保护环14上生长场氧化层16，通过光刻蚀刻保留场板位置所需部分；
然后，通过光掩膜蚀刻形成沟槽，对沟槽表面进行干氧氧化，形成二氧化硅的栅极氧化层(包括真栅极氧化层201和假栅极氧化层222)，在栅极氧化层上淀积多晶硅，利用光刻蚀刻形成真栅20和假栅22；
之后，全面注入P型离子后进行高温退火形成P型阱层13(Pwell阱区)，P型阱层13是位于真栅20和假栅22之间，再光刻注入N型离子进行高温退火形成N型发射层24(发射极28接触n+区域)；
后续，在N型发射层24、真栅20、假栅22和氧化层的正面淀积用于绝缘隔离的介质层26(ILD)，再对介质层26进行光刻蚀刻至硅表面以下约0.2～0.3μm，注入P型离子形成P+层18(P+层18用于形成欧姆接触)和高温退火形成连接孔42；
之后，淀积Ti/TiN形成欧姆接触，淀积金属，通过光刻蚀刻形成金属栅极29和发射极28；
然后淀积钝化层30光刻蚀刻形成钝化层30以进行保护，完成正面工艺；
在完成正面工艺后，将衬底12的背面研磨减薄到所需厚度，从衬底12的背面注入N型离子形成截止区，再注入P型离子形成P型层34(P+区)，进行镭射退火；
最后对背面进行抛光、清洗、蒸发、淀积合金形成背面金属作为集电极36。借此，得到的IGBT器件包括元胞区域46和终端区域48。元胞区域46可在导通时用于流通电流，在截止时用于承受电压。终端区域48可用于分压平滑电场，提升IGBT器件的耐高压性能。
请参阅图6，图6是本实用新型一实施例提供的IGBT器件的制造方法的流程示意图。本实用新型提供一种IGBT器件的制造方法，该制造方法包括下列步骤：
S10：提供一衬底；衬底具有相对的正面和背面；
S12：在衬底的正面形成保护环；
S14：在保护环上设置场氧化层；
S16：在部分的衬底的正面设置真栅和假栅；其中，从衬底的上方朝向衬底的正面俯视，真栅呈网格状，真栅具有若干个网格区域202，各网格区域202内设置有至少一个假栅。
在完成步骤S16之后还可以包括下列步骤：
S17：在衬底的正面设置P型阱层；
S18：在P型阱层的正面设置N型发射层；
S20：在N型发射层、真栅、假栅和场氧化层的正面设置介质层；
S22：在介质层设置连接孔，注入P+，形成P+层；N型发射层和P+层彼此独立；
S24：在介质层的正面设置发射极；
S26：在介质层的正面设置金属栅极；
S28：在发射极的正面和金属栅极的正面设置钝化层；
S30：在衬底的背面设置截止层；
S32：在截止层的背面设置P型层；
S34：在P型层的背面设置集电极。
有关上述各结构的形成方式、作用、功效等可参照前述关于IGBT器件的实施例的描述。此外，有关上述各结构的具体材料也可以采用本领域习知的材料。最终得到的IGBT器件包括元胞区域46和终端区域48。元胞区域46可在导通时用于流通电流，在截止时用于承受电压。终端区域48可用于分压平滑电场，提升IGBT器件的耐高压性能。
综上所述，本实用新型提供的一种IGBT器件结构及其制造方法，通过采用网格状的真栅20可以增加导电沟道，来降低导通压降，并且，在真栅20的网格区域202内设置假栅22，来提高IGBT器件的短路耐受能力，使得IGBT器件结构能够同时拥有低导通压降和高短路耐受能力。
另外，本领域技术人员应当理解，尽管现有技术中存在许多问题，但是，本实用新型的每个实施例或技术方案可以仅在一个或几个方面进行改进，而不必同时解决现有技术中或者背景技术中列出的全部技术问题。本领域技术人员应当理解，对于一个权利要求中没有提到的内容不应当作为对于该权利要求的限制。
最后应说明的是：以上各实施例仅用以说明本实用新型的技术方案，而非对其限制；尽管参照前述各实施例对本实用新型进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本实用新型各实施例技术方案的范围。
Claims (8)
1.一种IGBT器件结构，其特征在于：所述IGBT器件结构包括：
衬底，具有相对的正面和背面；
P型阱层，设置在所述衬底的正面；
真栅，设置在所述衬底的正面且连接所述P型阱层；
假栅，设置在所述衬底的正面且连接所述P型阱层；
其中，从所述IGBT器件结构的上方朝向所述衬底的正面俯视，所述真栅呈网格状，所述真栅具有若干个网格区域，各所述网格区域内设置有至少一个所述假栅。
2.根据权利要求1所述的IGBT器件结构，其特征在于：所述IGBT器件结构还包括真栅极氧化层和假栅极氧化层，所述真栅极氧化层包覆所述真栅，所述假栅极氧化层连接所述假栅，所述假栅极氧化层具有开口以露出所述假栅。
3.根据权利要求2所述的IGBT器件结构，其特征在于：所述真栅极氧化层和所述假栅极氧化层的材料包括二氧化硅。
4.根据权利要求1所述的IGBT器件结构，其特征在于：所述假栅是指栅极连接到发射极或采用浮空设置。
5.根据权利要求1所述的IGBT器件结构，其特征在于：所述真栅具有4个网格区域，各所述网格区域内设置有2个所述假栅。
6.根据权利要求1所述的IGBT器件结构，其特征在于：所述IGBT器件结构还包括P+层和N型发射层，所述P+层设置在所述P型阱层的正面，所述N型发射层设置在所述P型阱层的正面，所述N型发射层和所述P+层彼此独立。
7.根据权利要求6所述的IGBT器件结构，其特征在于：所述IGBT器件结构还包括保护环、场氧化层、介质层、发射极、金属栅极和钝化层，所述保护环设置在所述衬底的正面，所述场氧化层设置在所述保护环上，所述介质层覆盖所述N型发射层、所述真栅、所述假栅和所述场氧化层，所述介质层具有连接孔，所述发射极设置在所述介质层的正面并通过所述连接孔连接所述P+层、所述N型发射层、所述P型阱层和所述假栅，所述金属栅极设置在所述介质层的正面，所述钝化层设置在所述发射极的正面和所述金属栅极的正面。
8.根据权利要求7所述的IGBT器件结构，其特征在于：所述IGBT器件结构还包括截止层、P型层和集电极，所述截止层设置在所述衬底的背面，所述P型层设置在所述截止层的背面，所述集电极设置在所述P型层的背面。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202223074286.7U CN218996723U (zh) | 2022-11-18 | 2022-11-18 | Igbt器件结构 |
| PCT/CN2023/131231 WO2024104287A1 (zh) | 2022-11-18 | 2023-11-13 | Igbt器件结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202223074286.7U CN218996723U (zh) | 2022-11-18 | 2022-11-18 | Igbt器件结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN218996723U true CN218996723U (zh) | 2023-05-09 |
Family
ID=86197709
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202223074286.7U Active CN218996723U (zh) | 2022-11-18 | 2022-11-18 | Igbt器件结构 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN218996723U (zh) |
| WO (1) | WO2024104287A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024104287A1 (zh) * | 2022-11-18 | 2024-05-23 | 厦门芯达茂微电子有限公司 | Igbt器件结构 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN203134807U (zh) * | 2012-11-23 | 2013-08-14 | 中国科学院微电子研究所 | 绝缘栅型双极晶体管 |
| JP6119577B2 (ja) * | 2013-11-26 | 2017-04-26 | 三菱電機株式会社 | 半導体装置 |
| CN113054009B (zh) * | 2019-12-27 | 2024-02-23 | 株洲中车时代半导体有限公司 | 一种沟槽igbt芯片 |
| CN113394277B (zh) * | 2020-03-11 | 2022-05-20 | 珠海格力电器股份有限公司 | 沟槽栅igbt的元胞结构、其制备方法及沟槽栅igbt |
| CN113725292A (zh) * | 2021-07-14 | 2021-11-30 | 全球能源互联网研究院有限公司 | 一种具有低导通电压高抗闩锁能力的igbt及其制备方法 |
| CN218996723U (zh) * | 2022-11-18 | 2023-05-09 | 厦门芯达茂微电子有限公司 | Igbt器件结构 |
| CN115692472A (zh) * | 2022-11-18 | 2023-02-03 | 厦门芯达茂微电子有限公司 | Igbt器件结构及其制造方法 |
-
2022
- 2022-11-18 CN CN202223074286.7U patent/CN218996723U/zh active Active
-
2023
- 2023-11-13 WO PCT/CN2023/131231 patent/WO2024104287A1/zh unknown
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024104287A1 (zh) * | 2022-11-18 | 2024-05-23 | 厦门芯达茂微电子有限公司 | Igbt器件结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2024104287A1 (zh) | 2024-05-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100697149B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR100199271B1 (ko) | 절연게이트형 반도체장치 및 그 제조방법 | |
| US5998836A (en) | Trench-gated power MOSFET with protective diode | |
| TWI447813B (zh) | 絕緣柵雙極電晶體裝置用於提升裝置性能的新型上部結構 | |
| US20190157384A1 (en) | New dual-gate trench igbt with buried floating p-type shield | |
| CN109659351B (zh) | 绝缘栅双极晶体管 | |
| CN111509035B (zh) | 低成本高性能沟槽型功率半导体器件及其制备方法 | |
| US10998264B2 (en) | Dual-gate trench IGBT with buried floating P-type shield | |
| CN116072732A (zh) | 集成肖特基二极管的碳化硅mosfet器件 | |
| CN110444586B (zh) | 具有分流区的沟槽栅igbt器件及制备方法 | |
| CN218996723U (zh) | Igbt器件结构 | |
| CN114050184A (zh) | 低米勒电容功率器件及其制造方法 | |
| CN117238968A (zh) | 一种沟槽栅碳化硅mosfet器件及其制备方法 | |
| CN117637828B (zh) | 半导体装置 | |
| CN115692472A (zh) | Igbt器件结构及其制造方法 | |
| CN111106043B (zh) | 功率半导体器件元胞结构、其制备方法及功率半导体器件 | |
| CN117747648A (zh) | 半导体装置 | |
| WO2023070703A1 (zh) | 一种功率半导体器件及其制作方法 | |
| EP1037285A1 (en) | Semiconductor device having a trench gate structure | |
| CN114334815A (zh) | 整合frd的igbt器件及其制造方法 | |
| CN117293172B (zh) | 一种双沟槽高性能mosfet器件及制备方法 | |
| CN118116952B (zh) | 半导体装置 | |
| CN116825850B (zh) | 一种集成esd保护器件的分离栅沟槽mos器件及工艺 | |
| CN116504842B (zh) | 异质结绝缘栅场效应管及其制造方法、半导体器件 | |
| TWI830309B (zh) | 具有隔離的基極接觸區域之垂直絕緣閘極電源開關 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |