CN103094115A - 制作双层栅沟槽mos的工艺方法 - Google Patents

制作双层栅沟槽mos的工艺方法 Download PDF

Info

Publication number
CN103094115A
CN103094115A CN2011103401306A CN201110340130A CN103094115A CN 103094115 A CN103094115 A CN 103094115A CN 2011103401306 A CN2011103401306 A CN 2011103401306A CN 201110340130 A CN201110340130 A CN 201110340130A CN 103094115 A CN103094115 A CN 103094115A
Authority
CN
China
Prior art keywords
epitaxial loayer
groove
light dope
silicon dioxide
double
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011103401306A
Other languages
English (en)
Other versions
CN103094115B (zh
Inventor
金勤海
张力
卢志远
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN201110340130.6A priority Critical patent/CN103094115B/zh
Publication of CN103094115A publication Critical patent/CN103094115A/zh
Application granted granted Critical
Publication of CN103094115B publication Critical patent/CN103094115B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种制作双层栅沟槽MOS的工艺方法，包括以下步骤：第一步，形成第一轻掺杂外延层；第二步，形成屏蔽栅；第三步，在第一轻掺杂外延层上生长二氧化硅；第四步，形成光刻胶图形；第五步，刻蚀；第六步，选择性生长加横向生长第二外延层；第七步，形成屏蔽栅上方具有底部栅氧化层的沟槽；第八步，采用双栅沟槽MOS工艺，在沟槽内形成控制栅。本发明使得双层栅沟槽MOS的形成变得容易实现和控制，并且能够在屏蔽栅沟槽MOS有两层外延时，精确控制沟槽相对于外延层的位置，从而能够通过分别优化控制两层外延的掺杂浓度，使器件的击穿电压和通态电阻得到优化。

Description

制作双层栅沟槽MOS的工艺方法
技术领域
本发明涉及一种半导体器件的制造方法，具体涉及一种制作双层栅沟槽MOS的工艺方法。
背景技术
双层栅MOS(金属氧化物半导体)能够使得器件栅漏间电容大大减小，并大大降低通态电阻。但是，采用现有工艺形成这种器件结构很复杂，难控制的因素多。并且现有工艺在重掺杂上只有一层外延，当需要有两层外延时，现有工艺对外延与沟槽的相对位置控制性不够精确，因此使得优化外延掺杂以及器件性能的工作比较困难。
发明内容
本发明所要解决的技术问题是提供一种制作双层栅沟槽MOS的工艺方法，它可以使得双层栅MOS结构的形成变得容易。
为解决上述技术问题，本发明制作双层栅沟槽MOS的工艺方法的技术解决方案为，包括以下步骤：
第一步，在重掺杂硅衬底上生长外延层，形成第一轻掺杂外延层；
第二步，在第一轻掺杂外延层的顶部刻蚀沟槽，生长氧化层，淀积多晶硅并回刻多晶硅至沟槽顶部并去掉沟槽外的多晶硅，形成屏蔽栅；
第三步，在第一轻掺杂外延层上生长二氧化硅，其厚度等于或者大于后续要形成的双栅间厚栅氧化硅；
第四步，采用光刻工艺，在屏蔽栅上方的二氧化硅表面涂胶、光刻，形成光刻胶图形；
第五步，刻蚀，将未被光刻胶挡住的二氧化硅刻蚀干净，露出光刻胶以外的第一轻掺杂外延层；然后去除光刻胶，从而在屏蔽栅上方形成二氧化硅；
第六步，选择性生长加横向生长第二外延层；先在露出的第一轻掺杂外延层的表面生长第二轻掺杂外延层，而屏蔽栅上方的二氧化硅上不生长；当第二轻掺杂外延层的厚度超过二氧化硅的厚度时，使第二轻掺杂外延层在向上生长的同时横向生长，直至合拢并完全覆盖二氧化硅；
可以通过化学机械研磨使得第二轻掺杂外延层的上表面平坦化，然后在第二轻掺杂外延层的表面生长第三轻掺杂外延层。
第七步，通过涂胶、光刻、干法刻蚀，将二氧化硅上方的外延层刻蚀干净，露出二氧化硅，形成屏蔽栅上方具有底部栅氧化层的沟槽；
第八步，采用双栅沟槽MOS工艺，在沟槽内形成控制栅。
本发明可以达到的技术效果是：
本发明分两部分形成沟槽，先用现有技术形成沟槽的下半部分屏蔽栅氧化层和屏蔽栅，再在屏蔽栅的顶部应用选择性加横向外延生长，并刻蚀二氧化硅顶部的外延单晶硅，从而形成沟槽的上半部分。
本发明使得双层栅沟槽MOS的形成变得容易实现和控制，并且能够在屏蔽栅沟槽MOS有两层外延时，精确控制沟槽相对于外延层的位置，从而能够通过分别优化控制两层外延的掺杂浓度，使器件的击穿电压和通态电阻得到优化。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1至图8是与本发明制作双层栅沟槽MOS的工艺方法的各步骤相应的结构示意图；
图9是采用本发明所制成的双层栅沟槽MOS器件的截面示意图。
具体实施方式
本发明制作双层栅沟槽MOS的工艺方法，包括以下步骤：
第一步，如图1所示，在重掺杂硅衬底上生长外延层，形成第一轻掺杂外延层；重掺杂体浓度为1018/cm3以上；
第二步，如图1所示，采用现有技术，在第一轻掺杂外延层的顶部刻蚀沟槽，生长氧化层，淀积多晶硅并回刻多晶硅至沟槽顶部并去掉沟槽外的多晶硅，形成屏蔽栅；
第三步，如图2所示，在第一轻掺杂外延层上生长二氧化硅，其厚度等于或者大于后续要形成的双栅间厚栅氧化硅；
第四步，如图2所示，采用光刻工艺，在屏蔽栅上方的二氧化硅表面涂胶、光刻，形成光刻胶图形；
第五步，如图3所示，刻蚀，将未被光刻胶挡住的二氧化硅刻蚀干净，露出光刻胶以外的第一轻掺杂外延层；然后去除光刻胶，从而在屏蔽栅上方形成二氧化硅；
第六步，如图4所示，选择性生长加横向生长第二外延层；先在露出的第一轻掺杂外延层的表面生长第二轻掺杂外延层，而屏蔽栅上方的二氧化硅上不生长；当第二轻掺杂外延层的厚度超过二氧化硅的厚度时，使第二轻掺杂外延层在向上生长的同时横向生长，直至合拢并完全覆盖二氧化硅；
通过化学机械研磨使得第二轻掺杂外延层的上表面平坦化，如图5所示；然后在第二轻掺杂外延层的表面生长第三轻掺杂外延层，如图6所示，也可以省略此步骤；
第七步，如图7、图8所示，通过涂胶、光刻、干法刻蚀，将二氧化硅上方的第二轻掺杂外延层和第三轻掺杂外延层刻蚀干净，露出二氧化硅，形成屏蔽栅上方具有底部栅氧化层的沟槽；
二氧化硅即作为双栅间厚栅氧化硅；
第八步，如图9所示，采用现有的双栅沟槽MOS工艺，在沟槽内形成控制栅。
采用本发明，能够制成如图9所示的双栅沟槽MOS器件。

Claims (3)

1.一种制作双层栅沟槽MOS的工艺方法，其特征在于，包括以下步骤：
第一步，在重掺杂硅衬底上生长外延层，形成第一轻掺杂外延层；
第二步，在第一轻掺杂外延层的顶部刻蚀沟槽，生长氧化层，淀积多晶硅并回刻多晶硅至沟槽顶部并去掉沟槽外的多晶硅，形成屏蔽栅；
第三步，在第一轻掺杂外延层上生长二氧化硅；
第四步，采用光刻工艺，在屏蔽栅上方的二氧化硅表面涂胶、光刻，形成光刻胶图形；
第五步，刻蚀，将未被光刻胶挡住的二氧化硅刻蚀干净，露出光刻胶以外的第一轻掺杂外延层；然后去除光刻胶，从而在屏蔽栅上方形成二氧化硅；
第六步，选择性生长加横向生长第二外延层；先在露出的第一轻掺杂外延层的表面生长第二轻掺杂外延层，而屏蔽栅上方的二氧化硅上不生长；当第二轻掺杂外延层的厚度超过二氧化硅的厚度时，使第二轻掺杂外延层在向上生长的同时横向生长，直至合拢并完全覆盖二氧化硅；
第七步，通过涂胶、光刻、干法刻蚀，将二氧化硅上方的外延层刻蚀干净，露出二氧化硅，形成屏蔽栅上方具有底部栅氧化层的沟槽；
第八步，采用双栅沟槽MOS工艺，在沟槽内形成控制栅。
2.根据权利要求1所述的制作双层栅沟槽MOS的工艺方法，其特征在于，所述第六步之后第七步之前，通过化学机械研磨使得第二轻掺杂外延层的上表面平坦化，然后在第二轻掺杂外延层的表面生长第三轻掺杂外延层。
3.根据权利要求1或2所述的制作双层栅沟槽MOS的工艺方法，其特征在于，所述第三步所生长的二氧化硅的厚度等于或者大于后续要形成的双栅间厚栅氧化硅。
CN201110340130.6A 2011-11-01 2011-11-01 制作双层栅沟槽mos的工艺方法 Active CN103094115B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110340130.6A CN103094115B (zh) 2011-11-01 2011-11-01 制作双层栅沟槽mos的工艺方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110340130.6A CN103094115B (zh) 2011-11-01 2011-11-01 制作双层栅沟槽mos的工艺方法

Publications (2)

Publication Number Publication Date
CN103094115A true CN103094115A (zh) 2013-05-08
CN103094115B CN103094115B (zh) 2015-04-08

Family

ID=48206542

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110340130.6A Active CN103094115B (zh) 2011-11-01 2011-11-01 制作双层栅沟槽mos的工艺方法

Country Status (1)

Country Link
CN (1) CN103094115B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110137242A (zh) * 2019-04-03 2019-08-16 杭州士兰微电子股份有限公司 双向功率器件及其制造方法
CN111599685A (zh) * 2020-06-28 2020-08-28 上海华虹宏力半导体制造有限公司 一种功率半导体器件及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101315895A (zh) * 2007-05-30 2008-12-03 上海华虹Nec电子有限公司 双层栅功率mos结构实现方法
CN101542731A (zh) * 2005-05-26 2009-09-23 飞兆半导体公司 沟槽栅场效应晶体管及其制造方法
CN102097354A (zh) * 2009-12-15 2011-06-15 中芯国际集成电路制造(上海)有限公司 功率器件耐压区的形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101542731A (zh) * 2005-05-26 2009-09-23 飞兆半导体公司 沟槽栅场效应晶体管及其制造方法
CN101315895A (zh) * 2007-05-30 2008-12-03 上海华虹Nec电子有限公司 双层栅功率mos结构实现方法
CN102097354A (zh) * 2009-12-15 2011-06-15 中芯国际集成电路制造(上海)有限公司 功率器件耐压区的形成方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110137242A (zh) * 2019-04-03 2019-08-16 杭州士兰微电子股份有限公司 双向功率器件及其制造方法
CN110137242B (zh) * 2019-04-03 2024-02-23 杭州士兰微电子股份有限公司 双向功率器件及其制造方法
CN111599685A (zh) * 2020-06-28 2020-08-28 上海华虹宏力半导体制造有限公司 一种功率半导体器件及其制作方法
CN111599685B (zh) * 2020-06-28 2023-08-11 上海华虹宏力半导体制造有限公司 一种功率半导体器件及其制作方法

Also Published As

Publication number Publication date
CN103094115B (zh) 2015-04-08

Similar Documents

Publication Publication Date Title
CN107408574B (zh) 一种半导体超级结功率器件及其制造方法
CN102983171B (zh) 垂直无结环栅mosfet器件的结构及其制造方法
CN104659077A (zh) 非平面SiGe沟道PFET
CN105161540A (zh) 一种具有低米勒电容的vdmos器件结构及其制备方法
CN104795445A (zh) 一种低损耗的超结功率器件及其制造方法
CN103579003B (zh) 一种制作超结mosfet的方法
CN103000534B (zh) 沟槽式p型金属氧化物半导体功率晶体管制造方法
CN103094115B (zh) 制作双层栅沟槽mos的工艺方法
CN104867972A (zh) 集成驱动电阻的dmos器件及其制作方法
CN103094118B (zh) 制作双层栅沟槽mos的工艺方法
CN103094074B (zh) 用选择性外延制作底部厚栅氧化层沟槽mos的工艺方法
CN103794509B (zh) 借由提供阶化嵌入应变诱导半导体区于晶体管的效能增进
CN104103693A (zh) 一种u形沟槽的功率器件及其制造方法
CN105655385B (zh) 沟槽型超级结器件的制造方法
CN107785427A (zh) 垂直双扩散金属氧化物半导体器件及其制备方法
CN206134689U (zh) 高集成度的低压沟槽栅dmos器件
CN115714141A (zh) JFET注入型N沟道SiC MOSFET器件及其制备方法
CN107887447A (zh) 一种mos型器件及其制造方法
CN101226881B (zh) 制备凹陷源漏场效应晶体管的方法
CN209515675U (zh) 一种分离栅mosfet器件
CN103094117B (zh) 制作底部厚栅氧化层沟槽mos的工艺方法
CN102916047B (zh) 一种利用埋氧腐蚀技术的soi体接触结构及形成方法
CN103022110B (zh) 金属硅化物抬升外基区全自对准双极晶体管及其制备方法
CN103094116A (zh) 制作沟槽mos的工艺方法
CN103545350B (zh) 一种横向高压器件漂移区的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140107

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TA01 Transfer of patent application right

Effective date of registration: 20140107

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Applicant before: Shanghai Huahong NEC Electronics Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant