CN110071070A - 具有电耦合保护机构的半导体装置及相关联系统、装置及方法 - Google Patents

具有电耦合保护机构的半导体装置及相关联系统、装置及方法 Download PDF

Info

Publication number
CN110071070A
CN110071070A CN201910022701.8A CN201910022701A CN110071070A CN 110071070 A CN110071070 A CN 110071070A CN 201910022701 A CN201910022701 A CN 201910022701A CN 110071070 A CN110071070 A CN 110071070A
Authority
CN
China
Prior art keywords
metal shell
bare die
die
shell
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910022701.8A
Other languages
English (en)
Other versions
CN110071070B (zh
Inventor
周卫
B·K·施特雷特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN110071070A publication Critical patent/CN110071070A/zh
Application granted granted Critical
Publication of CN110071070B publication Critical patent/CN110071070B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/14136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1418—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/14181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/8182—Diffusion bonding
    • H01L2224/8183—Solid-solid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H01L2225/06537—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本申请案涉及具有电耦合保护机构的半导体装置及相关联系统、装置及方法。半导体装置包含第一裸片；第一金属外壳，其直接接触所述第一裸片并垂直延伸到所述第一裸片下方，其中所述第一金属外壳外围围绕第一封闭空间；第二裸片，其直接接触与所述第一裸片相对的所述第一金属外壳；第二金属外壳，其直接接触所述第二裸片并垂直延伸到所述第二裸片下方，其中所述第二金属外壳外围围绕第二封闭空间；及外壳连接机构，其直接接触所述第一金属外壳及所述第二金属外壳，用于电耦合所述第一金属外壳及所述第二金属外壳。

Description

具有电耦合保护机构的半导体装置及相关联系统、装置及 方法
相关申请案
本申请案含有与周卫(Wei Zhou)、B·施特雷特(Bret Street)及马克·塔特尔(Mark Tuttle)的标题为“具有保护机构的半导体装置及相关联系统、装置及方法(SEMICONDUCTOR DEVICE WITH A PROTECTION MECHANISM AND ASSOCIATED SYSTEMS,DEVICES,AND METHODS)”的先前申请的美国专利申请案相关的标的物。所述相关申请案被指派给美光科技公司(Micron Technology,Inc.)，并且由2017年8月31日申请的申请案号码15/693,230标识。其标的物以引用的方式并入本文中。
本申请案含有与周卫及B·施特雷特的标题为“具有分层保护机构的半导体装置及相关联系统、装置及方法(SEMICONDUCTOR DEVICE WITH A LAYERED PROTECTIONMECHANISM AND ASSOCIATED SYSTEMS,DEVICES,AND METHODS)”的同时申请的美国专利申请案相关的标的物。所述相关申请案被指派给美光科技公司，并由档案号码010829-9264.US00标识。其标的物以引用的方式并入本文中。
技术领域
本技术涉及半导体装置，并且特定来说涉及具有电耦合保护机构的半导体装置。
背景技术
半导体装置裸片(其包含存储器芯片、微处理器芯片及成像器芯片)通常包含安装在另一结构(例如，衬底、另一裸片等)上并围封在塑料保护覆盖物中的半导体裸片。所述裸片包含功能特征，例如用于存储器单元、处理器电路及成像器装置，以及电连接到所述功能特征的互连件。所述互连件可电连接到保护覆盖物外部的端子，以将裸片连接到更高级别的电路。
如图1中所说明，半导体装置100(例如，三维互连(3DI)类型的装置或半导体封装装置)可包含裸片102，裸片102上具有连接到其上具有衬底互连件108的衬底结构106(例如，印刷电路板(PCB)、半导体或晶片级衬底、另一裸片等)的裸片互连件104。裸片102及衬底结构106可通过裸片互连件104及衬底互连件108彼此电耦合。此外，裸片互连件104及衬底互连件108可彼此直接接触(例如，通过结合工艺，例如扩散结合或混合结合)或通过中间结构(例如，焊料)。半导体装置100可进一步包含囊封剂，例如底部填充物110，其环绕或囊封裸片102、裸片互连件104、衬底结构106、衬底互连件108、其一部分或其组合。
随着其它领域的技术进步及不断增加的应用，市场不断寻求更快及更小的装置。为满足市场需求，半导体装置的物理大小或尺寸正在被推到极限。举例来说，正在努力减小裸片102与衬底结构106之间的间隔距离(例如，用于3DI装置及裸片堆叠封装)。
然而，由于各种因素(例如，底部填充物110的粘度水平、截留的空气/气体、底部填充物110的不均匀流动、互连件之间的空间等)，囊封工艺可能是不可靠的，例如留下裸片102与衬底结构106之间的空隙114(例如，互连件的部分无法直接接触底部填充物110)。空隙114可导致互连件之间(例如，衬底互连件108之间及/或裸片互连件104之间)的短路及泄漏，从而导致半导体装置100的电故障。此外，随着装置变小，制造成本可能增加(例如，基于使用纳米颗粒底部填充物而不是传统的底部填充物)。
发明内容
本申请案的一个实施例提供一种半导体装置，其包括：第一裸片；第一金属外壳，其直接接触所述第一裸片并垂直延伸到所述第一裸片下方，其中所述第一金属外壳外围围绕第一封闭空间；第二裸片，其与所述第一裸片相对地直接接触所述第一金属外壳；第二金属外壳，其直接接触所述第二裸片并垂直延伸到所述第二裸片下方，其中所述第二金属外壳外围围绕第二封闭空间；及外壳连接机构，其直接接触所述第一金属外壳及所述第二金属外壳，用于电耦合所述第一金属外壳及所述第二金属外壳。
本申请案的另一实施例提供一种制造半导体装置的方法，其包括：提供裸片堆叠，其包含：第一裸片，第一金属外壳，其直接接触所述第一裸片并垂直延伸到所述第一裸片下方，其中第一金属外壳外围围绕第一封闭空间，第二裸片，其与所述第一裸片相对地直接接触所述第一金属外壳，第二金属外壳，其直接接触所述第二裸片并垂直延伸到所述第二裸片下方，其中所述第二金属外壳外围围绕第二封闭空间；以及使用外壳连接机构将所述第一金属外壳与所述第二金属外壳电耦合。
本申请案的另一实施例提供一种包含具有至少两个裸片的裸片堆叠的半导体装置，其包括：多个互连件，其电耦合所述裸片堆叠的三个或更多个邻近裸片；第一金属密封部件，其安置在一对邻近裸片之间，其中所述第一金属密封部件封闭第一组多个互连件；第二金属密封部件，其在所述对邻近裸片下方，其中所述第二金属密封部件封闭第二组多个互连件；及外壳连接机构，其直接接触所述第一金属外壳及所述第二金属外壳，用于电耦合其之间用一或多个裸片垂直分离的所述第一金属外壳及所述第二金属外壳。
附图说明
图1是半导体装置的横截面图。
图2是沿根据本技术的实施例的半导体装置的图3中的线2--2的横截面图。
图3是沿根据本技术的实施例的半导体装置的图2中的线3--3的横截面图。
图4是根据本技术的实施例的半导体装置的横截面图。
图5是根据本技术的实施例的半导体装置的横截面图。
图6是根据本技术的实施例的半导体装置的横截面图。
图7是根据本技术的实施例的半导体装置的横截面图。
图8到11是说明根据本技术的实施例的制造方法中的选定阶段的半导体装置的横截面图。
图12是说明根据本技术的实施例的制造半导体装置的实例方法的流程图。
图13是说明根据本技术的实施例的制造半导体装置的另一实例方法的流程图。
图14是说明根据本技术的实施例的并入半导体装置的系统的框图。
具体实施方式
本文揭示的技术涉及半导体装置、具有半导体装置的系统以及用于制造半导体装置的相关方法。术语“半导体装置”通常是指包含一或多个半导体材料的固态装置。半导体装置的实例包含逻辑装置、存储器装置及二极管等。此外，术语“半导体装置”可指成品装置或在成为成品装置之前的各个处理阶段的组合件或其它结构。取决于其使用的上下文，术语“衬底”可指支撑电子组件(例如，裸片)的结构，例如晶片级衬底或单一化裸片级衬底，用于裸片堆叠或3D应用的另一裸片，或印刷电路板(PCB)。相关领域的一般技术人员将认识到，本文所描述的方法的合适步骤可在晶片级或裸片级执行。此外，除非上下文另有说明，否则本文揭示的结构可使用常规半导体制造技术形成。可例如使用化学气相沉积、物理气相沉积、原子层沉积、旋涂及/或其它合适技术来沉积材料。类似地，可例如使用等离子体蚀刻、湿式蚀刻、化学机械平坦化或其它合适技术来去除材料。
下文在保护半导体裸片及相关联电连接以及进一步利用保护结构来中继电信号的背景下描述本技术的许多实施例。举例来说，半导体装置(例如，3DI封装解决方案)可各自包括半导体裸片，其上具有连接到衬底结构(例如，PCB或另一裸片)的裸片互连件。为保护裸片及裸片互连件(例如，抵制环境因素，例如湿气、碎屑等)，半导体装置可各自包含沿水平面环绕裸片互连件的金属(例如，铜、铝、合金等)外壳。金属外壳可进一步在裸片与衬底之间垂直延伸及/或直接接触裸片及衬底，以封闭裸片互连件。因而，半导体装置可使用金属外壳代替任何囊封剂(例如，底部填充物)以将裸片互连件与周围的外部空间及/或环境隔离。
此外，金属外壳可电耦合以传导电信号或电势(例如，用于提供接地连接或源电压)。金属外壳可使用一或多个穿硅通孔(TSV)、导电膏、一或多个线(例如，结合线)或其组合来电耦合。在一些实施例中，金属外壳可连接到(例如，经由直接接触或通过另一导体)电磁干扰(EMI)屏蔽。
如本文所使用，考虑到图中所展示的定向，术语“垂直”、“横向”、“上”及“下”可指代半导体裸片组合件中的特征的相对方向或位置。举例来说，“上”或“最上”可指代比另一特征更靠近页面顶部定位的特征。然而，这些术语应被广义地解释为包含具有其它定向的半导体装置，例如倒置或倾斜定向，其中顶部/底部、之上/之下、上方/下方、上/下及左/右可根据定向互换。
图2是沿根据本技术的实施例的半导体装置200(例如，半导体裸片组合件，包含3DI装置或裸片堆叠封装)的图3中的线2--2的横截面图。半导体装置200可包含安装在衬底(例如，另一裸片或PCB)上或连接到衬底的一或多个半导体裸片。举例来说，半导体装置200可包含裸片堆叠202，其包含连接在第二裸片214顶部上的第一裸片212。在一些实施例中，裸片堆叠202可进一步包含在第一裸片212与第二裸片214之间的一或多个内部裸片216。
半导体装置200中的裸片可通过金属或导电互连件电耦合。举例来说，第一裸片212、第二裸片214、内部裸片216或其组合可使用内部互连件218彼此连接及/或连接到另一结构(例如，PCB或另一装置)。在一些实施例中，内部互连件218可为通过结合或接合(例如，通过扩散结合或混合结合)柱、垫产生的结构，或从第一边界表面222(例如，裸片的表面中的一者，例如底部表面)突出或在第一边界表面222处暴露到从第二边界表面224(例如，面向第一边界表面222的裸片或PCB的对置表面，例如连接的或邻近裸片或PCB的顶部表面)突出或在第二边界表面224处暴露的对应结构的互连结构。第一边界表面222及第二边界表面224可用作裸片之间、裸片与PCB之间或者其组合的内部空间226(“封闭空间226”)的边界(例如，例如顶部及底部边界平面)。
半导体装置200可进一步包含金属(例如，铜、铝、合金等)外壳结构220(“外壳220”)，其沿水平面连续地环绕或封闭内部互连件218。外壳220可各自是连续且固体金属(例如，铜及/或焊料)结构，其形成外围环绕内部互连件218的壁。外壳220可进一步从第一边界表面222延伸到第二边界表面224并直接接触第一边界表面222及第二边界表面224。在一些实施例中，外壳220(例如，固体铜及/或焊料结构)可通过结合工艺(例如，扩散结合、热压结合、质量回流等)形成。在一些实施例中，外壳220可各自具有小于或等于20μm的垂直尺寸或高度。在一些实施例中，外壳220可包含可通过热压结合或质量回流结合的焊料。
外壳220中的每一者可用作封闭空间226的水平或外围边界(例如，例如标记沿水平面的外围边缘的垂直平面)。封闭空间226可为真空或填充惰性或特定气体(例如，其中没有任何囊封剂材料或底部填充物)。因此，外壳220可将内部互连件218与外壳220外部上的外部空间隔离。
在一些实施例中，外壳220的外表面可位于距裸片外围边缘230的边缘偏移距离228(例如，沿水平方向测量的距离)处。在一些实施例中，外壳220可经定位使得其边缘或表面沿垂直平面或线与裸片外围边缘230共面或重合(例如，边缘偏移距离228为0)。在一些实施例中，外壳220可经定位成使得其外围部分水平地延伸超过裸片外围边缘230。
针对半导体装置200，外壳220可进一步为其中的裸片、结构及/或装置中的一或多者提供电连接。举例来说，外壳220可连接(例如，通过直接接触及/或通过另一电导体，例如迹线)到一或多个TSV，例如外围TSV 242(例如，位于对应半导体裸片的外围部分上的一或多个TSV)及/或内部TSV 244(例如，位于对应半导体裸片的内部或中央部分上的一或多个TSV)。还举例来说，内部互连件218中的一或多者可连接到(例如，通过直接接触及/或通过另一电导体，例如迹线)到一或多个TSV，例如内部TSV 244及/或外围TSV 242。外壳220可连接到电接地、源电压或信号。
在一些实施例中，半导体装置200可进一步包含连接到一或多个裸片的装置衬底262(例如，PCB)。举例来说，装置衬底262可附接到裸片堆叠202的第二裸片214(例如，底部裸片)。装置衬底262及附接裸片可通过上文论述的一或多个互连件及/或一或多个金属外壳结构(例如，其连接到底部裸片的TSV)电耦合。替代地，可使用不同于内部互连件218及/或外壳220的装置互连件264(例如，焊料)将装置衬底262附接到第二裸片214。装置互连件264可直接接触底部裸片的TSV及装置衬底262上的结合垫266。在一些实施例中，底部填充物268可在底部裸片与装置衬底262之间并且囊封装置互连件264。在一些实施例中，外壳可安装在底部裸片与装置衬底262之间使得不需要底部填充物。
在一些实施例中，外壳220可通过外部-外壳连接器(例如外围TSV 242)彼此连接(例如，环到环及/或外壳到外壳连接)。举例来说，如图2中所说明，半导体装置200可包含多个半导体裸片及外壳220。所有裸片可沿一或多个垂直线或平面对准。类似地，所有外壳可单独地对准一或多个垂直线或平面(例如，所有外壳可具有相同的边缘偏移距离228的值)。因此，所有裸片可包含在相同位置及外壳之下的外围TSV 242(例如，从边缘偏移距离228移位，例如通过外壳220的厚度的一小部分)。在一些实施例中，一或多个外壳可进一步通过外围TSV 242及/或装置互连件264连接到装置衬底262(例如，环到衬底或外壳到衬底连接)。
作为说明性实例，第一裸片212可直接接触第一裸片的底部表面处的第一金属外壳(例如，外壳220的一个例子)。第一金属外壳可垂直向下延伸并且外围围绕或环绕(例如，沿水平面)第一封闭空间第一群组内部互连件218。第一金属外壳可进一步直接接触另一裸片，例如与第一裸片212相对的内部裸片中的一者。内部裸片中的所述一者可进一步具有第二金属外壳，所述第二金属外壳直接接触其底部表面并从其底部表面垂直向下延伸。内部裸片中的所述一者可包含一或多个外围TSV 242，其从顶部表面延伸穿过内部裸片到底部表面。一或多个外围TSV 242可直接接触第一金属外壳及第二金属外壳两者，并且电耦合金属外壳，例如用于将金属外壳接地。
图3是沿根据本技术的实施例的半导体装置的图2中的线3--3的横截面图。图3可对应于图2的第二裸片214上方的半导体装置200的仰视图(例如，未展示第二裸片214及下方结构)。如上文论述，外壳220中的每一者可沿平面围绕内部互连件218的外围或周界。
出于说明性目的，外壳经展示具有矩形形状、均匀厚度或宽度，并且与对应裸片(例如，图2的内部裸片216中的一者)的形状或轮廓同心。然而，应理解，外壳220可为不同的。举例来说，外壳220可具有椭圆形、不规则或不对称形状，或任何N边多边形形状。还举例来说，外壳220可在不同部分处具有变化的厚度或宽度。还举例来说，外壳220可关于内部互连件218或其布置、裸片的形状或轮廓或其组合偏移或不同心。
外壳220提供半导体装置的整体大小的减小。由于底部填充物不是必需的，因此可减小结合线厚度，从而导致用于多裸片堆叠的非常低的封装高度。此外，在互连件218中排除焊料的半导体装置200(例如，通过使用例如由Cu-Cu扩散结合产生的固体铜结构)可通过消除柱凸起来降低制造成本。此外，通过提供没有焊帽的清洁接头，在互连件218中排除焊料的半导体装置200提供故障率的降低，借此去除与焊料桥接、坍落、互斥等待、金属间化合物(IMC)、电磁(EM)效应等相关联的故障模式。
随着封装高度降低，外壳220还可降低制造成本及故障率。外壳220可保护及隔离内部互连件218免受环境因素(例如，湿气、碎屑等)的影响，这消除对底部填充物(例如，纳米颗粒底部填充物)的需要。因此，与底部填充物层压或流动过程相关联的成本及错误率(两者都随着图2的第一边界表面222与图2的第二边界表面224之间的空间减小而迅速增加)可基于使用外壳220来消除，以消除对底部填充物的需要。此外，外壳220提供可提供由底部填充物先前提供的机械、热及电特点或益处的接头。
在一些实施例中，贯穿图2的裸片堆叠202的外壳220可通过图2的外围TSV 242彼此连接并连接到电接地。将贯穿裸片堆叠202的外壳接地可改进裸片堆叠202的信号完整性。接地外壳可为外壳内的有源信号提供电磁或射频(RF)屏蔽。
所连接的外壳(例如，用于环到环连接及/或环到衬底连接)可进一步提供更高的载流能力(例如，用于接地或源电压连接)，同时减少针对有源信号(例如，通过内部互连件218的信号)的干扰(例如，以噪声或干扰的形式)。外壳及外围TSV 242可提供更高的载流能力(例如，与其它互连件相比)，其源自尺寸增加及对应于外围位置及其封闭/围绕形状的载流材料。此外，外壳可与内部互连件218物理地间隔开或分离，这可减少接地/电力连接可能对有源信号产生的任何噪声或干扰。此外，分离可进一步降低由于有源信号、源电压、电接地或其组合之间的非预期电短路(例如，例如由于未对准或错误连接、碎屑或桥等)导致的故障的可能性。
图4是根据本技术的实施例的半导体装置400的横截面图。半导体装置400可类似于图2的半导体装置200。举例来说，半导体装置400可包含多个裸片(例如，例如用于裸片堆叠)，其具有提供电连接的内部互连件。还举例来说，半导体装置400可进一步包含裸片之间、裸片与装置衬底之间或其组合的一或多个金属外壳结构420(“外壳420”)，其中每一外壳封闭包含内部互连件的空间(例如，封闭空间)。封闭空间可以其它方式为真空的或填充惰性或特定气体。内部互连件、外壳420或其组合可电连接到(例如，经由直接接触或通过导体)裸片中或裸片上的集成电路、结合垫、TSV或其组合。
在一些实施例中，外壳420可通过外部外壳连接器(例如导电膏442)彼此连接(例如，环到环及/或外壳到外壳连接)。举例来说，如图4中所说明，半导体装置400可具有导电膏442的圆角，其直接接触外壳420中的每一者的外围表面(例如，与裸片的外围部分一起)。导电膏442可沿垂直方向为连续的，并且直接接触连接到裸片的装置衬底464上的一或多个结合垫466。导电膏442可在一或多个结合垫466(其例如电连接到电接地、源电压、参考电压或信号等)与外壳420之间提供电连接。
导电膏442可与有源信号隔离，这是因为外壳420充当导电膏442与裸片的内部/中央部分及/或其有源表面、内部连接器或其组合之间的屏障。此外，导电膏442可基于在裸片堆叠与装置衬底464之间的底部填充材料与有源信号隔离，并囊封承载有源信号的装置互连件。
导电膏442可为外壳420提供具有高电流能力的接地路径。因此，导电膏442可提供与外壳420一起增加的RF屏蔽并且改进半导体装置400的信号完整性(例如，减少干扰及/或噪声)。此外，在外壳420充当屏障并且与内部连接器物理分离的情况下，外壳420可进一步降低由于有源信号、源电压、电接地或其组合之间的非预期电短路(例如，例如由于未对准或错误连接、碎屑或桥等)导致的故障的可能性。
图5是根据本技术的实施例的半导体装置500的横截面图。半导体装置500可类似于图2的半导体装置200。举例来说，半导体装置500可包含多个裸片(例如，例如用于裸片堆叠)，其具有提供电连接的内部互连件。还举例来说，半导体装置500可进一步包含裸片之间、裸片与装置衬底之间或其组合的一或多个金属外壳结构520(“外壳520”)，其中每一外壳封闭包含内部互连件的空间(例如，封闭空间)。封闭空间可以其它方式为真空的或填充惰性或特定气体。内部互连件、外壳520或其组合可电连接到(例如，经由直接接触或通过导体)裸片中或裸片上的集成电路、结合垫、TSV或其组合。
在一些实施例中，外壳520可通过外部-外壳连接器(例如结合线542)彼此连接(例如，环到环及/或外壳到外壳连接)。举例来说，如图5中所说明，半导体装置500可具有直接接触外壳520中的一或多者的外围表面的结合线。结合线542可进一步直接接触连接到裸片的装置衬底564上的一或多个结合垫566，并且在一或多个结合垫566与外壳520之间提供电连接(例如，用于提供到电接地、源电压、参考电压或信号等的连接)。还举例来说，半导体装置500可使结合线直接接触并连接外壳520(即，不经过结合垫566)，例如菊链式布线方案。
外壳520的暴露外围表面可提供比对应于有源信号的裸片及/或结合垫上的连接垫更大的表面区域。因而，外壳520中的每一者可连接到多个结合线及/或更厚的线规，以提供具有高电流能力的接地路径。因此，结合线542及外壳520可提供增加RF屏蔽并改进半导体装置500的信号完整性(例如，降低的干扰及/或噪声)。
图6是根据本技术的实施例的半导体装置600的横截面图。半导体装置600可类似于图2的半导体装置200。举例来说，半导体装置600可包含多个裸片，例如以多个堆叠布置。半导体装置600可包含第一裸片堆叠602及第二裸片堆叠604。每一裸片堆叠可包含具有提供电连接的内部互连的多个裸片。
还举例来说，半导体装置600的一或多个堆叠(例如，第一裸片堆叠602及/或第二裸片堆叠604)可进一步包含裸片之间、裸片与装置衬底之间或其组合的多个金属外壳结构620(“外壳620”)，其中每一外壳封闭包含内部互连件的空间(例如，封闭空间)。封闭空间可以其它方式为真空的或填充惰性或特定气体。内部互连件、外壳620或其组合可电连接到(例如，经由直接接触或通过导体)裸片中或裸片上的集成电路、结合垫、TSV或其组合。
在一些实施例中，外壳620可通过外部-外壳连接器(例如，导电膏642及/或结合线644)彼此连接(例如，环到环及/或外壳到外壳的连接，包含每一裸片堆叠内及/或跨堆叠的连接)。举例来说，如图6中所说明，半导体装置600可使导电膏642直接接触外壳620中的每一者的外围表面(例如，与裸片的外围部分一起)用于多个裸片堆叠。如图6种所说明，导电膏642可在第一裸片堆叠602与第二裸片堆叠604之间，直接接触第一裸片堆叠602及第二裸片堆叠604两者中的外壳620。导电膏642可提供跨多个裸片堆叠的外壳620的电连接。在一些实施例中，导电膏642可进一步接触连接到裸片堆叠的装置衬底648上的一或多个结合垫646。
在一些实施例中，外壳620可进一步通过结合线644彼此连接。结合线644中的每一者的一端可直接附接到外壳620中的一者。结合线644的相反端可直接附接到一或多个结合垫646。结合垫646可提供到电接地、源电压、参考电压或信号等的连接。在一些实施例中，结合线644中的一或多者可用于跨第一裸片堆叠602及第二裸片堆叠604直接接触并连接外壳620。举例来说，结合线644中的一或多者可沿第一裸片堆叠602与第二裸片堆叠604之间的水平方向延伸并直接接触其外壳。因此，结合线644中的一或多者可电连接不同裸片堆叠中的外壳，类似于图6中所说明的导电膏642。
跨多个/邻近裸片堆叠直接接触外壳620并使外壳620电短路的导电膏642可在不行进通过内插器的裸片堆叠之间提供高电流电力或接地连接。举例来说，导电膏642可跨邻近高带宽存储器(HBM)堆叠将外壳620桥接在一起。导电膏642可提供较短路径(例如，与通过其它导体或电路的路径相比)。较短的路径可进一步消除干扰半导体装置600的信号完整性的接地回路。
图7是根据本技术的实施例的半导体装置的横截面图。半导体装置700可类似于图2的半导体装置200。举例来说，半导体装置700可包含多个裸片702(例如，例如用于裸片堆叠)，其具有提供电连接的内部互连件。还举例来说，半导体装置700可进一步包含裸片702之间、裸片与装置衬底之间或其组合的一或多个金属外壳结构720(“外壳720”)，其中每一外壳封闭包含内部互连件的空间(例如，封闭空间)。封闭空间可以其它方式为真空的或填充惰性或特定气体。内部互连件、外壳720或其组合可电连接到(例如，经由直接接触或通过导体)裸片中或裸片上的集成电路、结合垫、TSV或其组合。
在一些实施例中，外壳720可进一步通过外部-外壳连接器(例如金属屏蔽742(例如，EMI或RF屏蔽)及/或外围TSV 744)彼此连接(例如，环到环及/或外壳到外壳连接)。举例来说，如图7中所说明，半导体装置700可使金属屏蔽742直接接触外壳720中的一或多者的外围表面，连接到(例如，通过焊料、导电膏等)外壳720中的一或多者的外围表面，或与外壳720中的一或多者的外围表面成一体(例如，经由扩散结合工艺)(例如，与裸片的外围部分一起)。金属屏蔽742可包围或环绕装置衬底之上的裸片(例如，裸片堆叠)。还举例来说，半导体装置700中的裸片中的一或多者可包含直接连接到外壳720的外围TSV 744。当环接地时(例如，通过外围TSV 744)，金属屏蔽742可通过与外壳720的直接接触而接地，从而消除对金属屏蔽742与装置衬底之间的电连接的任何需要。
图8到9是说明根据本技术的实施例的制造方法中的选定阶段的半导体装置的横截面图。如图8中所说明，所述方法可包含用于提供第一裸片802的阶段。第一裸片802可包含在第一裸片底部表面下方突出的第一裸片互连件804(例如，用于提供到第一裸片802内的电路的电连接的固体金属结构，例如用于内部互连件的部分)。第一裸片802可进一步包含沿水平面围绕第一裸片互连件804的周界的第一裸片外壳810(例如，固体金属结构，例如用于金属外壳结构的一部分)。
具有裸片互连件804及裸片外壳806的第一裸片802可使用单独制造工艺(例如，晶片或裸片级制造工艺)来制造。单独制造工艺可根据突出量度812(例如，金属结构的高度，例如在裸片底部表面与裸片互连件804及裸片外壳806的远端部分之间测量的长度)来产生裸片互连件804及裸片外壳806。在一些实施例中，突出量度812可包含小于20μm的距离。根据突出量度812，裸片互连件804及裸片外壳806的远端部分(例如，相对于裸片底部表面)可沿与裸片底部表面平行的水平面共面。在一些实施例中，单独制造工艺可包含形成直接接触互连件及/或外壳的一或多个TSV(例如，内部TSV及/或外围TSV)。
如图9中所说明，所述方法可包含用于提供衬底906的阶段(例如，PCB或另一裸片，例如第二裸片、内部裸片中的一者等)。衬底906可包含在衬底顶部表面上方突出的衬底互连件904(例如，用于提供到衬底906的电连接的固体金属结构，例如用于内部互连件的一部分)。衬底906可进一步包含沿水平面围绕衬底互连件904的周界的衬底外壳910(例如，固体金属结构，例如用于金属外壳结构的一部分)。
具有衬底互连件904及衬底外壳910的衬底906可使用单独制造工艺(例如，晶片或裸片级制造工艺或用于制造印刷电路板的工艺)来制造。类似于图8中所说明的阶段，单独制造工艺可根据突出量度912(例如，金属结构的高度，例如在第二边界表面224与衬底互连件904及衬底外壳910的远端部分之间测量的长度)来产生衬底互连件904及衬底外壳910。在一些实施例中，突出量度912可包含小于20μm的距离。根据突出量度912，衬底互连件904及衬底外壳910的远端部分(例如，相对于衬底顶部表面)可沿与衬底顶部表面平行的水平面共面。在一些实施例中，单独制造工艺可包含形成直接接触互连件及/或外壳的一或多个TSV(例如，内部TSV及/或外围TSV)。
如图10中所说明，所述方法可包含用于对准衬底906及裸片802的阶段。衬底906及裸片802可基于对准沿线或平面(例如，针对图10的垂直线或平面)的其参考部分(例如，中心部分、外围边缘或表面等)对准。结构可经对准使得裸片外壳810及衬底外壳910沿线或平面(例如，垂直线或平面)对准。此外，结构可经对准使得裸片外壳810及衬底外壳910彼此直接接触。裸片互连件804及衬底互连件904可类似地对准。
如图11中所说明，所述方法可包含用于结合金属结构(例如，裸片外壳810到衬底外壳910及/或裸片互连件804到衬底互连件904)的阶段。举例来说，图11可表示包含固态焊接工艺(例如，在基本上低于结构的熔点的温度下利用聚结，具有或不具有一起推动结构的压力/力)的扩散结合工艺1100(例如，Cu-Cu扩散结合)用于基于固态扩散接合金属。扩散结合工艺1100可包含创建真空条件或用惰性气体填充空间(例如，封闭空间)，加热金属结构，将金属结构压在一起或其组合。
基于结合阶段，金属结构可结合或熔合并形成连续结构。举例来说，裸片外壳810及衬底外壳910可经结合以形成图2的外壳220、图4的外壳420、图5的外壳520、图6的外壳620、图7的外壳720或其组合。还举例来说，裸片互连件804及衬底互连件904可经结合以形成内部互连件(例如针对图2的218)。
将裸片外壳810扩散结合到衬底外壳910(例如，Cu-Cu扩散结合)及裸片互连件804以及衬底互连件904(例如，Cu-Cu扩散结合)提供减少的制造故障及成本。扩散结合工艺可消除焊料，借此减少与焊接工艺相关联的任何潜在故障及成本。此外，可使用一种结合工艺来结合互连件及外壳，这可进一步简化制造工艺。
图12是说明根据本技术的实施例的制造半导体装置的实例方法1200(“方法1200”)的流程图。举例来说，可实施方法1200以制造图2的半导体装置200、图3的半导体装置300、图4的半导体装置400、图5的半导体装置500、图6的半导体装置600及/或图7的半导体装置700。还举例来说，方法1200可包含图8到11中所说明的阶段。
方法1200可包含提供一或多个半导体裸片堆叠(例如，图2的裸片堆叠202、图4的裸片堆叠、图5的裸片堆叠、图6的第一裸片堆叠602、图6的第二裸片堆叠604、图7的裸片堆叠等)，例如根据图8到11中所说明的阶段形成的裸片堆叠(例如，如框1220中所说明的半导体/晶片级工艺)，如在框1202处所说明。一或多个半导体裸片堆叠可包含安置在多个半导体裸片(例如，如图2到7中所说明的顶部裸片、一或多个中间裸片、底部裸片等)之间的多个金属外壳(例如，图2的外壳220、图4的外壳420、图5的外壳520、图6的外壳620、图7的外壳720等)。
举例来说，裸片堆叠可包含第一金属外壳，其直接接触顶部裸片的底部表面并在下方从顶部裸片的底部表面垂直延伸。第一金属外壳可直接接触与顶部裸片的底部表面相对的邻近裸片的顶部表面。裸片堆叠可进一步包含第二金属外壳，其直接接触邻近裸片的底部表面并在下方从邻近裸片的底部表面垂直延伸，并进一步直接接触下一个邻近裸片。
堆叠中的每一者中的外壳可围绕或环绕内部互连件(例如，用于将有源信号传达到裸片/从裸片传达有源信号/在裸片之间传达有源信号的导体)。外壳中的每一者可进一步环绕或封闭一对裸片之间的封闭空间。封闭空间可为真空或气体。否则，裸片堆叠可在裸片之间及/或封闭空间内不具有任何底部填充物或囊封。
在一些实施例中，裸片堆叠可包含附接到裸片堆叠中的底部裸片的底部表面的焊料凸块(例如，装置互连件)。在一些实施例中，裸片堆叠还可包含直接在底部裸片的底部表面上的底部填充物。底部填充物可包围焊料凸块。
方法1200可包含提供如在框1204处说明的衬底(例如，图2及/或图4到7中所说明的装置衬底，例如PCB)。在一些实施例中，提供衬底可包含制造衬底，例如基于形成迹线、通孔、掩模等，及/或基于将电路组件附接/连接到衬底。在一些实施例中，提供衬底可包含定位及/或附接到框架以用于进一步处理。
方法1200可包含如在框1206处所说明那样附接结构。举例来说，一或多个裸片堆叠可附接到衬底，例如基于回流焊料流。为将多个裸片堆叠附接到衬底，裸片堆叠可沿水平方向彼此分离或间隔开。因此，间隙或分离空间可在一对/一组裸片堆叠之间。
方法1200可包含如在框1208处所说明那样使用一或多个外壳连接机构(例如，图2的外围TSV 242、图4的导电膏442及图6的642、图5的结合线544、图7的金属屏蔽742)来电耦合外壳。举例来说，外壳连接机构可直接接触裸片堆叠内的多个外壳并将其电耦合在一起。还举例来说，外壳连接机构可跨多个裸片堆叠直接接触多个外壳并将其电耦合在一起。
在一些实施例中，电耦合外壳可包含如在框1212处所说明那样将导电膏442的圆角施加到外壳。导电膏442可作为在垂直方向延伸的连续圆角施加并直接接触在裸片堆叠内的金属外壳，如图4中所说明。还可施加导电膏442以填充一对/一组裸片堆叠之间的空间或间隙，使得导电膏442跨多个裸片堆叠直接接触金属外壳，例如图6中所说明。
在一些实施例中，电耦合外壳可包含如在框1214处所说明那样将结合线544附接到外壳。结合线544可在一端附接到金属外壳。与金属外壳相对，结合线544可附接到装置衬底上的一或多个结合垫。在一些实施例中，结合线544可各自连接到一对邻近外壳，例如用于菊链式布线方案。
在一些实施例中，电耦合外壳可包含如在框1216处所说明那样将金属屏蔽742附接到外壳、裸片及/或装置衬底。金属屏蔽742可经放置或附接以环绕裸片堆叠及其中的裸片。
在一些实施例中，金属屏蔽742可直接接触裸片堆叠中的金属外壳。在一些实施例中，金属屏蔽742可与外壳附接及/或成一体。举例来说，金属屏蔽742可使用焊料附接到外壳。还举例来说，金属屏蔽742可例如通过扩散结合工艺结合到金属外壳。
图13是说明根据本技术的实施例的制造半导体装置的另一实例方法1300(“方法1300”)的流程图。举例来说，方法1300可经实施以制造用于图2的半导体装置200、图3的半导体装置300、图4的半导体装置400、图5的半导体装置500、图6的半导体装置600及/或图7的半导体装置700的一或多个装置堆叠。还举例来说，方法1300可包含图8到11中所说明的阶段。
方法1300可包含如在框1302处所说明那样提供半导体裸片。提供半导体裸片可对应于图8及/或图9中所说明的阶段。所提供的裸片可包含从裸片底部表面向下突出的裸片互连件(例如，图8的裸片互连件804、图9的内部连接件904等)及裸片外壳(例如，图8的裸片外壳810、图9的外壳910等)。裸片外壳可在裸片底部表面上或沿裸片底部表面外围地环绕裸片互连件。所提供的裸片可进一步具有裸片互连件的底部或远端部分或表面，其与裸片外壳的底部或远端部分或表面共面。举例来说，裸片互连件及裸片外壳的底部或远端部分可沿水平面共面，所述水平面平行于裸片底部表面并通过突出量度从裸片底部表面垂直地偏移。在一些实施例中，裸片外壳可包含铜、铝、镍、其它金属或其组合。
可使用单独制造工艺来制造或形成裸片，如在框1320处所说明。举例来说，裸片制造工艺可包含晶片级处理，例如用以形成集成电路的掺杂工艺及用以分离个别裸片的单一化工艺。还举例来说，裸片制造工艺可包含如在框1350处所说明那样电耦合外壳。
在一些实施例中，电耦合外壳可包含形成一或多个TSV(例如，在对应裸片的外围部分处的图2的外围TSV 242)。举例来说，TSV可基于光刻或蚀刻、掩蔽或沉积晶种层、电镀、背面处理或其组合来形成。
在一些实施例中，电耦合外壳还可包含形成连接到TSV中的一或多者的外壳环(例如，裸片外壳)。举例来说，外壳环可形成为与外围TSV 242直接接触或成一体。外壳环可使用类似于TSV的工艺形成。
方法1300可包含如框1304处所说明那样对准结构(例如，裸片及金属外壳)。对准结构可对应于图10中所说明的阶段。举例来说，对准工艺可使裸片在衬底之上对准，其中每一裸片互连件的一部分沿垂直线与每一衬底互连件的对应部分重合及/或裸片外壳的一部分沿垂直线与衬底外壳重合。还举例来说，对准工艺可使裸片在衬底之上对准，而裸片外壳直接接触衬底外壳。
方法1300可进一步包含如在框1306处所说明那样结合结构(例如，裸片互连件到衬底互连件及/或裸片外壳到衬底外壳)。结合工艺可对应于图11中的说明的阶段。结合工艺可包含控制结构中的一或多者的温度(例如，加热以结合且接着冷却以固化接合结构)，在结构上施加压力或其组合。举例来说，结合工艺可包含扩散结合(例如，热压结合或TCB)，如在框1312处所说明。
通过结合工艺，可形成外壳及封闭空间。由于金属(例如铜、焊料等)足以阻挡湿气及其它碎屑，因此制造工艺不再需要底部填充物。因而，结合工艺可在封闭空间中没有任何底部填充物的情况下结合结构。此外，上文描述的结合工艺可消除氧化物到氧化物结合(例如，用于混合结合)及/或对晶片表面条件(例如，表面粗糙度控制)的要求，这可导致较低的制造成本及误差。
在一些实施例中，可将焊料凸块添加到结合结构(例如，裸片堆叠)的底部表面。在一些实施例中，可将底部填充物施加到裸片堆叠的底部表面。
图14是说明根据本技术的实施例的并入半导体装置的系统的框图。具有上文参照图2到13描述的特征的半导体装置中的任一者可并入大量较大及/或更复杂系统中的任何者，其代表性实例是图14中示意性展示的系统1490。系统1490可包含处理器1492、存储器1494(例如，SRAM、DRAM、快闪存储器及/或其它存储器装置)、输入/输出装置1496及/或其它子系统或组件1498。上文参考图2到13描述的半导体组合件、装置及装置封装可包含在图14中所展示的元件中的任何者中。所得系统1490可经配置以执行各种合适计算、处理、存储、感测、成像及/或其它功能中的任何者。因此，系统1490的代表性实例包含(但不限于)计算机及/或其它数据处理器，例如桌上型计算机、膝上型计算机、因特网设备、手持式装置(例如，掌上计算机、可穿戴式计算机、蜂窝或移动电话、个人数字助理、音乐播放器等)、平板计算机、多处理器系统、基于处理器或可编程消费型电子产品、网络计算机及微型计算机。系统1490的其它代表性实例包含灯、照相机、交通工具等。关于这些及其它实例，系统1490可容纳在单个单元中或分布在多个互连单元之上，例如通过通信网络。因此，系统1490的组件可包含本地及/或远程存储器存储装置以及各种合适计算机可读媒体中的任何者。
从前述内容将了解，本文已经出于说明的目的描述本技术的特定实施例，但是在不脱离本发明的情况下可进行各种修改。另外，可在其它实施例中组合或消除在特定实施例的上下文中描述的本发明的某些方面。此外，虽然已经在所述实施例的上下文中描述与某些实施例相关联的优点，但是其它实施例也可展现出此类优点。并非所有实施例都必须展现出落入本发明范围内的此类优点。因此，本发明及相关联技术可涵盖未在本文明确展示或描述的其它实施例。

Claims (23)

1.一种半导体装置，其包括：
第一裸片；
第一金属外壳，其直接接触所述第一裸片并垂直延伸到所述第一裸片下方，其中所述第一金属外壳外围围绕第一封闭空间；
第二裸片，其与所述第一裸片相对地直接接触所述第一金属外壳；
第二金属外壳，其直接接触所述第二裸片并垂直延伸到所述第二裸片下方，其中所述第二金属外壳外围围绕第二封闭空间；及
外壳连接机构，其直接接触所述第一金属外壳及所述第二金属外壳，用于电耦合所述第一金属外壳及所述第二金属外壳。
2.根据权利要求1所述的半导体装置，其中所述外壳连接机构包含垂直延伸穿过所述第二裸片的一或多个穿硅通孔TSV。
3.根据权利要求1所述的半导体装置，其中所述外壳连接机构包含导电膏。
4.根据权利要求3所述的半导体装置，其中：
所述导电膏沿垂直方向是连续的；且
所述半导体装置进一步包括：
垫，其直接接触所述导电膏，其中所述垫经配置以提供到所述导电膏的电连接。
5.根据权利要求3所述的半导体装置，其进一步包括：
第一裸片堆叠，其包含所述第一裸片、所述第一金属外壳、所述第二裸片及所述第二金属外壳；
第二裸片堆叠，其沿水平面与所述第一裸片堆叠分离，所述第二裸片堆叠包含在一对裸片之间的第三金属外壳；且
其中：
所述导电膏直接接触所述第三金属外壳，用于沿水平方向将所述第一金属外壳及/或所述第二金属外壳与所述第三金属外壳电耦合，并用于跨所述第一裸片堆叠及所述第二裸片堆叠电耦合。
6.根据权利要求1所述的半导体装置，其中所述外壳连接机构包含一或多个结合线。
7.根据权利要求6所述的半导体装置，其中所述外壳连接机构包含：
第一结合线，其直接连接到所述第一金属外壳；
第二结合线，其直接连接到所述第二金属外壳；且
所述半导体装置进一步包括：
垫，其分别与所述第一金属外壳及所述第二金属外壳相对地直接连接到所述第一结合线及所述第二结合线，其中所述垫经配置以提供到所述第一结合线及所述第二结合线的电连接。
8.根据权利要求1所述的半导体装置，其中所述外壳连接机构包含环绕所述第一裸片及所述第二裸片的金属屏蔽，其中所述金属屏蔽与所述第一金属外壳及所述第二金属外壳直接接触或一体形成。
9.根据权利要求8所述的半导体装置，其中所述金属屏蔽包括射频RF屏蔽或电磁干扰EMI屏蔽。
10.根据权利要求1所述的半导体装置，其中所述外壳连接机构经配置以将所述第一金属外壳及所述第二金属外壳电耦合到电接地。
11.根据权利要求1所述的半导体装置，其中：
所述第一裸片包含第一裸片外围表面；
所述第二裸片包含第二裸片外围表面；
所述第一金属外壳包含第一外壳外围表面；
所述第二金属外壳包含第二外壳外围表面；且
所述第一裸片外围表面、所述第二裸片外围表面、所述第一外壳外围表面及所述第二外壳外围表面形成连续的外围表面。
12.根据权利要求11所述的半导体装置，其中所述第一裸片外围表面、所述第二裸片外围表面、所述第一外壳外围表面及所述第二外壳外围表面中的每一者上的一或多个点或部分沿垂直线是重合的。
13.根据权利要求11所述的半导体装置，其中：
所述第一裸片外围表面及所述第二裸片外围表面沿垂直线对准并重合；且
所述第一外壳外围表面及所述第二外壳外围表面从所述垂直线朝向所述第一裸片及所述第二裸片的中心部分偏移，其中所述第一外壳外围表面及所述第二外壳外围表面从所述第一裸片外围表面及所述第二裸片外围表面偏移达边缘偏移距离。
14.根据权利要求1所述的半导体装置，其中所述半导体装置是三维互连3DI装置。
15.根据权利要求1所述的半导体装置，其中：
所述第一裸片、所述第一金属外壳、所述第二裸片及所述第二金属外壳包括裸片堆叠；且
所述半导体装置进一步包括：
装置互连件，其附接到所述裸片堆叠的底部表面；
装置衬底，其与所述裸片堆叠相对地附接到所述装置互连件。
16.一种制造半导体装置的方法，其包括：
提供裸片堆叠，其包含：
第一裸片，
第一金属外壳，其直接接触所述第一裸片并垂直延伸到所述第一裸片下方，其中第一金属外壳外围围绕第一封闭空间，
第二裸片，其与所述第一裸片相对地直接接触所述第一金属外壳，
第二金属外壳，其直接接触所述第二裸片并垂直延伸到所述第二裸片下方，其中所述第二金属外壳外围围绕第二封闭空间；以及
使用外壳连接机构将所述第一金属外壳与所述第二金属外壳电耦合。
17.根据权利要求16所述的方法，其中提供所述裸片堆叠包含基于以下各项形成所述裸片堆叠：
提供包含从所述第一裸片的底部表面向下延伸的第一裸片顶部外壳部分的所述第一裸片，其中所述第一裸片顶部外壳部分围绕沿水平面的区域；
提供包含从所述第二裸片的顶部表面向上延伸的第一裸片底部外壳部分的所述第二裸片，其中所述第一裸片底部外壳部分围绕沿所述水平面的区域；以及
将所述第一裸片顶部外壳部分结合到所述第一裸片底部外壳部分以形成所述第一金属外壳并将所述第一裸片附接到所述第二裸片。
18.根据权利要求17所述的方法，其中：
提供所述第二裸片包含提供所述第二裸片，所述第二裸片包含从所述顶部表面到其底部表面垂直延伸穿过所述第二裸片的一或多个外围穿硅通孔TSV；且
将所述第一金属外壳与所述第二金属外壳电耦合包含形成所述第一裸片底部外壳部分及所述第二金属外壳或其一部分重叠并直接接触所述一或多个TSV。
19.根据权利要求16所述的方法，其中将所述第一金属外壳与所述第二金属外壳电耦合包含施加直接接触所述第一金属外壳及所述第二金属外壳的导电膏的圆角。
20.根据权利要求16所述的方法，其进一步包括：
提供包含第三金属外壳的第二裸片堆叠，其中所述第二裸片堆叠沿水平方向与所述第一裸片堆叠分离；以及
将所述第一金属外壳与所述第二金属外壳电耦合包含用导电膏填充所述第一裸片堆叠与所述第二裸片堆叠之间的空间，其中所述导电膏直接接触并电连接所述第一金属外壳、所述第二金属外壳及所述第三金属外壳。
21.根据权利要求16所述的方法，其中将所述第一金属外壳与所述第二金属外壳电耦合包含：
将第一结合线附接到所述第一金属外壳；
将第二结合线附接到所述第二金属外壳；以及
将所述第一结合线及所述第二结合线附接到与所述第一金属外壳及所述第二金属外壳相对的连接垫。
22.根据权利要求16所述的方法，其中将所述第一金属外壳与所述第二金属外壳电耦合包含将所述第一金属外壳及所述第二金属外壳附接到环绕所述第一裸片及所述第二裸片的金属屏蔽。
23.一种包含具有至少两个裸片的裸片堆叠的半导体装置，其包括：
多个互连件，其电耦合所述裸片堆叠的三个或更多个邻近裸片；
第一金属密封部件，其安置在一对邻近裸片之间，其中所述第一金属密封部件封闭第一组多个互连件；
第二金属密封部件，其在所述对邻近裸片下方，其中所述第二金属密封部件封闭第二组多个互连件；及
外壳连接机构，其直接接触所述第一金属外壳及所述第二金属外壳，用于电耦合其之间用一或多个裸片垂直分离的所述第一金属外壳及所述第二金属外壳。
CN201910022701.8A 2018-01-24 2019-01-10 半导体装置及其制造方法 Active CN110071070B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/878,725 2018-01-24
US15/878,725 US10475771B2 (en) 2018-01-24 2018-01-24 Semiconductor device with an electrically-coupled protection mechanism and associated systems, devices, and methods

Publications (2)

Publication Number Publication Date
CN110071070A true CN110071070A (zh) 2019-07-30
CN110071070B CN110071070B (zh) 2023-05-23

Family

ID=67299386

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910022701.8A Active CN110071070B (zh) 2018-01-24 2019-01-10 半导体装置及其制造方法

Country Status (2)

Country Link
US (2) US10475771B2 (zh)
CN (1) CN110071070B (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10580710B2 (en) 2017-08-31 2020-03-03 Micron Technology, Inc. Semiconductor device with a protection mechanism and associated systems, devices, and methods
IT201700103511A1 (it) 2017-09-15 2019-03-15 St Microelectronics Srl Dispositivo microelettronico dotato di connessioni protette e relativo processo di fabbricazione
US10381329B1 (en) 2018-01-24 2019-08-13 Micron Technology, Inc. Semiconductor device with a layered protection mechanism and associated systems, devices, and methods
US10475771B2 (en) 2018-01-24 2019-11-12 Micron Technology, Inc. Semiconductor device with an electrically-coupled protection mechanism and associated systems, devices, and methods
CN110620107B (zh) * 2019-09-23 2021-03-16 停稳(北京)智能停车场管理有限公司 一种rf射频装置及其制造方法
US11599299B2 (en) * 2019-11-19 2023-03-07 Invensas Llc 3D memory circuit
US11282815B2 (en) 2020-01-14 2022-03-22 Micron Technology, Inc. Methods of forming microelectronic devices, and related microelectronic devices and electronic systems
US11557569B2 (en) 2020-06-18 2023-01-17 Micron Technology, Inc. Microelectronic devices including source structures overlying stack structures, and related electronic systems
US11563018B2 (en) 2020-06-18 2023-01-24 Micron Technology, Inc. Microelectronic devices, and related methods, memory devices, and electronic systems
US11699652B2 (en) 2020-06-18 2023-07-11 Micron Technology, Inc. Microelectronic devices and electronic systems
US11705367B2 (en) 2020-06-18 2023-07-18 Micron Technology, Inc. Methods of forming microelectronic devices, and related microelectronic devices, memory devices, electronic systems, and additional methods
US11380669B2 (en) * 2020-06-18 2022-07-05 Micron Technology, Inc. Methods of forming microelectronic devices
US11335602B2 (en) 2020-06-18 2022-05-17 Micron Technology, Inc. Methods of forming microelectronic devices, and related microelectronic devices and electronic systems
EP4156189A4 (en) * 2020-06-28 2023-08-23 Huawei Technologies Co., Ltd. STACKED MEMORY AND STORAGE SYSTEM
US20220022349A1 (en) * 2020-07-20 2022-01-20 Arm Limited Active Shield Structure
US11417676B2 (en) 2020-08-24 2022-08-16 Micron Technology, Inc. Methods of forming microelectronic devices and memory devices, and related microelectronic devices, memory devices, and electronic systems
US11825658B2 (en) 2020-08-24 2023-11-21 Micron Technology, Inc. Methods of forming microelectronic devices and memory devices
US11309281B2 (en) 2020-08-26 2022-04-19 Micron Technology, Inc. Overlapping die stacks for NAND package architecture
US11756882B2 (en) * 2020-12-31 2023-09-12 Texas Instruments Incorporated Semiconductor die with blast shielding
US11751408B2 (en) 2021-02-02 2023-09-05 Micron Technology, Inc. Methods of forming microelectronic devices, and related microelectronic devices, memory devices, and electronic systems

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070181989A1 (en) * 2006-02-08 2007-08-09 Micron Technology, Inc. Microelectronic devices, stacked microelectronic devices, and methods for manufacturing such devices
CN101488497A (zh) * 2007-10-04 2009-07-22 三星电子株式会社 具有可配置垂直输入输出的堆叠半导体装置
CN102903687A (zh) * 2011-07-29 2013-01-30 联发科技股份有限公司 芯片密封环结构
US20130075923A1 (en) * 2011-09-23 2013-03-28 YeongIm Park Integrated circuit packaging system with encapsulation and method of manufacture thereof
US20130221500A1 (en) * 2012-02-24 2013-08-29 Broadcom Corporation System-In-Package with Integrated Socket
CN104779243A (zh) * 2014-01-09 2015-07-15 台湾积体电路制造股份有限公司 3dic密封环结构及其形成方法
CN106298748A (zh) * 2007-08-16 2017-01-04 美光科技公司 堆叠微电子装置及用于制造堆叠微电子装置的方法
CN106489201A (zh) * 2014-05-27 2017-03-08 美光科技公司 具有冗余电连接器的互连结构及相关系统与方法
CN111052366A (zh) * 2017-08-31 2020-04-21 美光科技公司 具有保护机制的半导体装置及其相关系统、装置及方法

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6747347B2 (en) 2001-08-30 2004-06-08 Micron Technology, Inc. Multi-chip electronic package and cooling system
US6975025B2 (en) 2001-12-03 2005-12-13 Intel Corporation Semiconductor chip package and method of manufacturing same
US6661085B2 (en) 2002-02-06 2003-12-09 Intel Corporation Barrier structure against corrosion and contamination in three-dimensional (3-D) wafer-to-wafer vertical stack
TW546794B (en) 2002-05-17 2003-08-11 Advanced Semiconductor Eng Multichip wafer-level package and method for manufacturing the same
DE10240460A1 (de) 2002-08-29 2004-03-11 Infineon Technologies Ag Universelles Halbleitergehäuse mit vorvernetzten Kunststoffeinbettmassen und Verfahren zur Herstellung desselben
JP3905041B2 (ja) 2003-01-07 2007-04-18 株式会社日立製作所 電子デバイスおよびその製造方法
WO2004093506A2 (en) 2003-04-15 2004-10-28 Wavezero, Inc. Electomagnetic interference shielding for a printed circuit board
US6943294B2 (en) 2003-12-22 2005-09-13 Intel Corporation Integrating passive components on spacer in stacked dies
US7786572B2 (en) 2005-09-13 2010-08-31 Taiwan Semiconductor Manufacturing Company, Ltd. System in package (SIP) structure
KR100691632B1 (ko) 2006-05-16 2007-03-12 삼성전기주식회사 반도체칩, 반도체칩의 제조방법 및 반도체칩 패키지
KR100809701B1 (ko) 2006-09-05 2008-03-06 삼성전자주식회사 칩간 열전달 차단 스페이서를 포함하는 멀티칩 패키지
US8174127B2 (en) 2007-06-21 2012-05-08 Stats Chippac Ltd. Integrated circuit package system employing device stacking
US20090014856A1 (en) 2007-07-10 2009-01-15 International Business Machine Corporation Microbump seal
JP2009117767A (ja) 2007-11-09 2009-05-28 Shinko Electric Ind Co Ltd 半導体装置の製造方法及びそれにより製造した半導体装置
US20090194861A1 (en) 2008-02-04 2009-08-06 Mathias Bonse Hermetically-packaged devices, and methods for hermetically packaging at least one device at the wafer level
US7872357B2 (en) 2008-03-05 2011-01-18 Taiwan Semiconductor Manufacturing Company, Ltd. Protection for bonding pads and methods of formation
US8378383B2 (en) 2009-03-25 2013-02-19 Stats Chippac, Ltd. Semiconductor device and method of forming a shielding layer between stacked semiconductor die
CN101533832A (zh) 2009-04-14 2009-09-16 李刚 微机电系统器件与集成电路的集成芯片及集成方法
US8299633B2 (en) 2009-12-21 2012-10-30 Advanced Micro Devices, Inc. Semiconductor chip device with solder diffusion protection
KR101123803B1 (ko) 2010-05-14 2012-03-12 주식회사 하이닉스반도체 스택 패키지
US9093364B2 (en) 2011-06-22 2015-07-28 Stats Chippac Ltd. Integrated circuit packaging system with exposed vertical interconnects and method of manufacture thereof
CN103022011B (zh) 2011-09-23 2015-10-07 讯芯电子科技（中山）有限公司 半导体封装结构及其制造方法
US20130234317A1 (en) 2012-03-09 2013-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging Methods and Packaged Semiconductor Devices
US8906743B2 (en) 2013-01-11 2014-12-09 Micron Technology, Inc. Semiconductor device with molded casing and package interconnect extending therethrough, and associated systems, devices, and methods
EP3133645A1 (en) 2013-03-04 2017-02-22 Dialog Semiconductor GmbH Chip on chip attach (passive ipd and pmic) flip chip bga using new cavity bga substrate
US9368458B2 (en) 2013-07-10 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Die-on-interposer assembly with dam structure and method of manufacturing the same
US9508701B2 (en) 2013-09-27 2016-11-29 Freescale Semiconductor, Inc. 3D device packaging using through-substrate pillars
CN104752380B (zh) 2013-12-31 2018-10-09 晟碟信息科技（上海）有限公司 半导体装置
US9412675B2 (en) 2014-05-19 2016-08-09 Micron Technology, Inc. Interconnect structure with improved conductive properties and associated systems and methods
US9875988B2 (en) 2015-10-29 2018-01-23 Semtech Corporation Semiconductor device and method of forming DCALGA package using semiconductor die with micro pillars
US10347592B2 (en) 2016-11-29 2019-07-09 Qualcomm Incorporated Integrated circuit (IC) devices with varying diameter via layer
US10475771B2 (en) * 2018-01-24 2019-11-12 Micron Technology, Inc. Semiconductor device with an electrically-coupled protection mechanism and associated systems, devices, and methods
US10381329B1 (en) 2018-01-24 2019-08-13 Micron Technology, Inc. Semiconductor device with a layered protection mechanism and associated systems, devices, and methods

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070181989A1 (en) * 2006-02-08 2007-08-09 Micron Technology, Inc. Microelectronic devices, stacked microelectronic devices, and methods for manufacturing such devices
CN106298748A (zh) * 2007-08-16 2017-01-04 美光科技公司 堆叠微电子装置及用于制造堆叠微电子装置的方法
CN101488497A (zh) * 2007-10-04 2009-07-22 三星电子株式会社 具有可配置垂直输入输出的堆叠半导体装置
CN102903687A (zh) * 2011-07-29 2013-01-30 联发科技股份有限公司 芯片密封环结构
US20130075923A1 (en) * 2011-09-23 2013-03-28 YeongIm Park Integrated circuit packaging system with encapsulation and method of manufacture thereof
US20130221500A1 (en) * 2012-02-24 2013-08-29 Broadcom Corporation System-In-Package with Integrated Socket
CN104779243A (zh) * 2014-01-09 2015-07-15 台湾积体电路制造股份有限公司 3dic密封环结构及其形成方法
CN106489201A (zh) * 2014-05-27 2017-03-08 美光科技公司 具有冗余电连接器的互连结构及相关系统与方法
CN111052366A (zh) * 2017-08-31 2020-04-21 美光科技公司 具有保护机制的半导体装置及其相关系统、装置及方法

Also Published As

Publication number Publication date
US10741528B2 (en) 2020-08-11
US20190229089A1 (en) 2019-07-25
CN110071070B (zh) 2023-05-23
US10475771B2 (en) 2019-11-12
US20190279967A1 (en) 2019-09-12

Similar Documents

Publication Publication Date Title
CN110071070A (zh) 具有电耦合保护机构的半导体装置及相关联系统、装置及方法
CN107887344B (zh) 电子封装结构及其制法
KR102522322B1 (ko) 반도체 패키지
CN101369566B (zh) 适于叠层半导体封装的半导体封装通过电极及半导体封装
CN108417563A (zh) 半导体装置封装和其制造方法
CN111279474B (zh) 具有分层保护机制的半导体装置及相关系统、装置及方法
CN108140637A (zh) 包括嵌入式堆叠封装（PoP）器件的集成器件
KR102452242B1 (ko) 보호 기구를 갖는 반도체 디바이스, 관련 시스템, 디바이스 및 방법
CN108573934A (zh) 半导体装置封装及其制造方法
CN108122862A (zh) 半导体装置封装及其制造方法
CN103247599A (zh) 半导体器件及其制造方法
CN109935523A (zh) 半导体装置封装及其制造方法
CN108962871A (zh) 半导体装置封装
CN111725146A (zh) 电子封装件及其制法
CN109087896A (zh) 电子封装件及其制法
CN108695299A (zh) 电子封装件及其承载结构与制法
TW201230283A (en) Semiconductor package and fabrication method thereof
KR20160004106A (ko) 패키지 구조체 및 그 제조 방법
CN103943515B (zh) 具有电绝缘壁的芯片堆叠及其形成方法
CN106898599A (zh) 电子封装件及其制法
CN116868331A (zh) 芯片封装结构及其制作方法、电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant