CN110018975A - 移动装置及其接口方法 - Google Patents

移动装置及其接口方法 Download PDF

Info

Publication number
CN110018975A
CN110018975A CN201811381081.9A CN201811381081A CN110018975A CN 110018975 A CN110018975 A CN 110018975A CN 201811381081 A CN201811381081 A CN 201811381081A CN 110018975 A CN110018975 A CN 110018975A
Authority
CN
China
Prior art keywords
data
clock signal
frequency
line
serial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811381081.9A
Other languages
English (en)
Other versions
CN110018975B (zh
Inventor
权智雄
李秀雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN110018975A publication Critical patent/CN110018975A/zh
Application granted granted Critical
Publication of CN110018975B publication Critical patent/CN110018975B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus

Abstract

公开一种移动装置及其接口方法。一种移动装置包括：从装置，与通过串行时钟线提供的时钟信号同步地接收提供给串行数据线的第一数据，并且与时钟信号同步地将第二数据输出到串行数据线；主装置，生成时钟信号，并且与生成的时钟信号同步地将第一数据提供给串行数据线，或者与时钟信号同步地接收输出到串行数据线的第二数据。主装置在发送第一数据时生成第一频率的时钟信号，并且在接收第二数据时生成低于第一频率的第二频率的时钟信号。

Description

移动装置及其接口方法
本申请要求于2018年1月9日提交到韩国知识产权局的第10-2018-0002874号韩国专利申请的优先权，所述韩国专利申请的公开通过引用完整地包含于此。
技术领域
这里描述的发明构思涉及一种电子装置，更具体地讲，涉及一种包括主装置和从装置的具有异步频带的发送/接收信道的移动装置。
背景技术
目前，诸如智能电话、平板个人计算机(PC)、数码相机、MP3播放器和个人数字助理(PDA)的移动装置的使用正在显著增加。移动装置通常配备有执行各种功能(诸如，数据交换、电子支付、无线标签、图像感测、功率控制等)的装置或组件。
一般设计的移动装置通常包括在印刷电路板(PCB)上彼此连接的至少两个装置或组件。随着包括在这种装置或组件中的引脚的数量的增加，移动装置的制造成本因此增加。为了减少装置的引脚的数量，当通信速度不重要并且低速可接受时，使用串行接口来传输数据。然而，在串行接口的情况下，用于发送数据的信道和用于接收数据的信道被限制在相同的带宽。
为了满足用户需求，并且应对变化的通信环境，包括在移动装置中的装置或组件的数量和类型已经增加。然而，由于移动装置的装置或组件之间的带宽限制，所以改善功能和性能变得越来越困难。
发明内容
本发明构思的实施例提供一种在包括在移动装置中的装置之间具有不同的写入带宽和读取带宽的串行接口。本发明构思的实施例还提供一种具有随着将在包括在移动装置中的装置之间交换的数据的方向而改变的带宽的接口方法。
本发明构思的实施例提供一种移动装置，包括：从装置，与通过串行时钟线提供的时钟信号同步地接收提供到串行数据线的第一数据，并且与时钟信号同步地将第二数据输出到串行数据线；主装置，生成时钟信号，与生成的时钟信号同步地将第一数据提供给串行数据线，并且与生成的时钟信号同步地从串行数据线接收第二数据。主装置在发送第一数据时将时钟信号生成为具有第一频率，并且在接收第二数据时将时钟信号生成为具有第二频率。第二频率低于第一频率。
主装置包括：从控制器，被配置为：根据第一数据或第二数据，生成用于调节时钟信号的频率的频率时钟信号；从接口，被配置为：响应于频率时钟信号生成时钟信号，根据具有第一频率的时钟信号将第一数据提供给串行数据线，并且根据具有第二频率的时钟信号从串行数据线接收第二数据。
从接口包括：时钟发生器，被配置为：根据频率时钟信号生成时钟信号；第一触发器，被配置为：根据具有第一频率的时钟信号将第一数据输出到串行数据线；第二触发器，被配置为：根据具有第二频率的时钟信号从串行数据线接收第二数据。
从装置包括：第三触发器，被配置为：响应于通过串行时钟线传输的时钟信号，接收通过串行数据线传输的第一数据；第四触发器，被配置为：响应于时钟信号将第二数据输出到串行数据线。
从装置包括：功能块，功能块包括存储第一数据的寄存器组。
从装置被配置为：在不对时钟信号进行调制的情况下，使用时钟信号触发第三触发器或第四触发器。
第一数据包括从装置的命令、地址和设置数据中的至少一个。
第二数据包括主装置的状态数据或调试数据。
串行数据线和串行时钟线中的每一个通过单根导线实现。
本发明构思的实施例还提供一种移动装置，包括：从装置，使用串行时钟线和串行数据线进行通信；主装置，使用串行时钟线将时钟信号发送到从装置，并且通过串行数据线与从装置进行通信。主装置根据通过串行数据线传输数据的方向来改变时钟信号的频率。
串行数据线是双向信号线，串行时钟线是单向信号线。
数据包括发送数据和接收数据，主装置被配置为：在通过串行数据线将发送数据发送到从装置的发送模式期间，将时钟信号生成为具有第一频率，在从从装置接收接收数据的接收模式期间，将时钟信号生成为具有第二频率，其中，第二频率低于第一频率。
主装置包括：从控制器，被配置为：根据主装置是处于发送模式还是处于接收模式来控制时钟信号的频率；从接口，被配置为：在从控制器的控制下，将发送数据输出到串行数据线，接收输入到串行数据线的接收数据，并且将时钟信号输出到串行时钟线。
从接口包括：时钟发生器，被配置为：在从控制器的控制下，生成时钟信号；第一触发器，被配置为：根据有第一频率的时钟信号将发送数据输出到串行数据线；第二触发器，被配置为：根据有第二频率的时钟信号从串行数据线接收接收数据。
从接口还包括：第一驱动器，连接在第一触发器的输出端和串行数据线之间，并且被配置为驱动发送数据；第二驱动器，连接在第二触发器的输入端和串行数据线之间，并且被配置为调节接收数据的电平。
数据包括发送数据和接收数据，并且从装置包括：第三触发器，被配置为：响应于通过串行时钟线传输的时钟信号，接收通过串行数据线传输的发送数据；第四触发器，被配置为：响应于通过串行时钟线传输的时钟信号，将接收数据输出到串行数据线。
第三触发器被配置为：由时钟信号的反相版本触发，以接收发送数据。
从装置还包括功能块，功能块包括寄存器组，包括发送数据的写入数据被存储在寄存器组中。
本发明构思的实施例还提供一种包括通过双向串行数据线和单向串行时钟线连接的主装置和从装置的移动装置的接口方法。所述接口方法包括：通过主装置检测对从装置的访问请求；通过主装置确定访问请求是写入请求还是读取请求；当确定访问请求对应于读取请求时，通过主装置将具有第一频率的时钟信号发送到单向串行时钟线，并且与具有第一频率的时钟信号同步地将读取命令发送到双向串行数据线；通过主装置将具有第二频率的时钟信号发送到单向串行时钟线，并且通过主装置使用具有第二频率的时钟信号，接收通过双向串行数据线传输的读取数据。第一频率高于第二频率。
当确定访问请求对应于写入请求时，还包括：通过主装置将具有第一频率的时钟信号发送到单向串行时钟线，并且与具有第一频率的时钟信号同步地将写入命令和写入数据发送到双向串行数据线。
实施例还提供一种包括通过双向串行数据线和单向串行时钟线连接的主装置和从装置的移动装置。主装置被配置为：检测对从装置的访问请求，并且确定访问请求时写入请求还是读取请求。主装置还被配置为：当确定访问请求对应于读取请求时，将具有第一频率的时钟信号发送到单向串行时钟线，并且与具有第一频率的时钟信号同步地将读取命令发送到双向串行数据线，将具有第二频率的时钟信号发送到单向串行时钟线，并且通过使用具有第二频率的时钟信号，接收通过双向串行数据线传输的读取数据。第一频率高于第二频率。
主装置还被配置为：当确定访问请求对应于写入请求时，将具有第一频率的时钟信号发送到单向串行时钟线，并且与具有第一频率的时钟信号同步地将写入命令和写入数据发送到双向串行数据线。
附图说明
鉴于以下结合附图对示例性实施例进行的详细描述，本发明构思的以上和其它方面及特征将会变得清楚。
图1示出了根据本发明构思的实施例的移动装置的框图。
图2示出了图1中所示的主装置的示例性配置的框图。
图3示出了图1的从装置的示例性配置的框图。
图4示出了根据本发明构思的实施例的传输数据和时钟信号的方法的时序图。
图5示出了根据本发明构思的实施例的当在从装置中写入数据时的数据路径和时钟信号路径的示图。
图6示出了根据本发明构思的实施例的从从装置读取数据的方法的时序图。
图7示出了根据本发明构思的实施例的在主装置从从装置接收读取数据的操作模式下的数据路径和时钟信号路径的示图。
图8示出了在本发明构思的实施例中的主装置中执行的调节时钟信号的频率的方法的流程图。
图9示出了根据本发明构思的另一实施例的移动装置的框图。
图10示出了根据本发明构思的另一实施例的移动装置的框图。
图11示出了根据本发明构思的实施例的数据处理系统的示例的框图。
具体实施方式
在下文中，将参照附图详细描述本发明构思的实施例，达到如下程度：本发明构思所属领域的普通技术人员可以容易地实现本发明构思的实施例。
如在本发明构思的领域中的传统，可按照执行描述的功能的块来描述和示出实施例。在这里可被称为单元或模块等的这些块由诸如逻辑门、集成电路、微处理器、微控制器、存储器电路、无源电子元件、有源电子元件、光学元件、硬连线电路等的模拟和/或数字电路来物理实现，并且可通过固件和/或软件来可选择地驱动。所述电路可以例如实现在一个或多个半导体芯片中，或者实现在诸如印刷电路板等的基板支撑件上。构成块的电路可由专用硬件、处理器(例如，一个或多个编程的微处理器和相关的电路)或执行块的一些功能的专用硬件与执行块的其他功能的处理器的组合来实现。在不脱离本发明构思的范围的情况下，可将实施例的每个块在物理上分为两个或多个相互作用和分立的块。类似地，在不脱离本发明构思的范围的情况下，可将实施例的块在物理上组合为更复杂的块。
图1示出了根据本发明构思的实施例的移动装置的框图。参照图1，移动装置100包括主装置110和从装置120。主装置110通过一根串行数据线130和一根串行时钟线140与从装置120连接。
主装置110包括从控制器112和从接口114。从控制器112可生成将被提供给从装置120的数据。例如，从控制器112可生成将被提供给从装置120的命令CMD，或生成将被写入到从装置120中的数据。从控制器112可根据主装置110的请求，生成用于从装置120的配置或操作模式的数据，并且可将生成的数据提供给从接口114。可选择地，从控制器112可通过从接口114，从从装置120接收接收数据RX_DATA。从控制器112可通过使用接收数据RX_DATA，来检查从装置120的操作状态，或者可检查直接操作是否被处理。
从接口114通过使用串行数据线130将发送数据TX_DATA发送到从装置120，其中，数据通过串行数据线130双向传输。从接口114通过串行数据线130接收从从装置120发送的接收数据RX_DATA，并且将接收数据RX_DATA提供给从控制器112。从接口114与时钟信号CLK同步地将发送数据TX_DATA输出到连接到焊盘P1_D的串行数据线130。同时，从接口114通过焊盘P1_C将时钟信号CLK输出到串行时钟线140。在这种情况下，从装置120可通过使用通过串行时钟线140传输的时钟信号CLK，接收通过串行数据线130传输的发送数据TX_DATA。
此外，为了从从装置120读取数据，从接口114输出时钟信号CLK。从接口114与时钟信号CLK同步地锁存从从装置120输出的接收数据RX_DATA，并且将接收数据RX_DATA提供给从控制器112。当与从装置120交换数据时，从接口114生成时钟信号CLK，时钟信号CLK的频率随着将被传输的数据的方向而变化。从接口114可通过使用生成的时钟信号CLK发送或接收数据，并且可通过串行时钟线140同时将时钟信号CLK提供给从装置120。
例如，当将发送数据TX_DATA发送到从装置120时，从接口114使用第一频率fH的时钟信号CLK。也就是说，当将发送数据TX_DATA发送到从装置120时，从接口114通过使用第一频率fH的时钟信号CLK来驱动串行数据线130。此外，从接口114可将第一频率fH的时钟信号CLK输出到从装置120，以允许从装置120接收发送数据TX_DATA。
相反地，当从从装置120接收接收数据RX_DATA时，从接口114使用比第一频率fH低的第二频率fL的时钟信号CLK。也就是说，从接口114在锁存从从装置120发送的接收数据RX_DATA时，使用相对低的频率fL的时钟信号CLK。此外，从接口114可输出第二频率fL的时钟信号CLK以允许从装置120驱动具有接收数据RX_DATA的串行数据线130。
从装置120通过使用串行数据线130和串行时钟线140，接收从主装置110发送的命令或数据(例如，第一数据)。可选择地，第一数据还可包括从装置120的设置数据。从装置120可响应于接收到的命令或数据执行特定操作，或者可将数据(例如，第二数据)输出到主装置110。从装置120可包括用于与串行数据线130连接的焊盘P2_D和用于与串行时钟线140连接的焊盘P2_C。
从装置120中使用的时钟信号CLK可与通过串行时钟线140发送的时钟信号CLK实质相同。也就是说，在本发明构思的一些实施例中，从装置120不包括用于调节或调制通过串行时钟线140传输的时钟信号CLK的电路或装置。因此，在一些实施例中，从装置120不包括用于实现带宽增益的单独的时钟调制电路或门控时钟电路。从装置120具有简单结构的时钟路径。
如图1中所示的从装置120包括主接口122和功能块124。主接口122接收通过串行数据线130传输的数据和通过串行时钟线140传输的时钟信号CLK。从主装置110发送的命令CMD或写入数据可被包括在通过串行数据线130传输的数据中。根据命令CMD，主接口122可在功能块124中写入数据，或者可将操作条件输入到功能块124。此外，主接口122可响应于来自主装置110的命令CMD而将数据输出到串行数据线130。
当主接口122输出数据时，也使用通过串行时钟线140传输的时钟信号CLK。具体地讲，在通过使用串行数据线130将数据从从装置120发送到主装置110的情况下，可将相对低的频率fL的时钟信号CLK输入到主接口122。在下文中，术语“相对低的频率”可互换地用作术语“第二频率fL”。在除了上述情况以外的任何其他情况下，从接口114可接收比第二频率fL高的第一频率fH的时钟信号CLK。
功能块124可以是设置执行从装置120的操作或从装置120的操作模式的功能的块。例如，功能块124可包括用于设置从装置120的操作模式的寄存器组。可选择地，功能块124可存储从装置120的状态信息或日志信息，或者可根据主接口122的请求，输出状态信息或日志信息。
这里，连接主装置110和从装置120的串行数据线130和串行时钟线140中的每个可通过单线来实现。也就是说，串行数据线130可使用连接主装置110的数据焊盘P1_D(或引脚)与从装置120的数据焊盘P2_D(或引脚)的单根线缆或单根导线来实现。串行时钟线140可使用连接主装置110的时钟焊盘P1_C(或引脚)与从装置120的时钟焊盘P2_C(或引脚)的单根线缆或单根导线来实现。
以上简要描述了本发明构思的移动装置100的结构。本发明构思的移动装置100包括通过双向传输数据的串行数据线130连接的主装置110和从装置120。主装置110和从装置120通过用于单向传输时钟信号CLK的串行时钟线140连接。当数据从主装置110发送到从装置120时，传输相对高频率fH(即，第一频率fH)的时钟信号CLK。相反地，当数据从从装置120发送到主装置110时，传输相对低频率fL(即，第二频率fL)的时钟信号CLK。根据如描述的这样提供的时钟信号CLK，可以以硬件允许的最大频率(第一频率fH)将数据提供给从装置120，而不需要在从装置120中包括单独的时钟调制装置。
图2示出了图1所示的主装置的示例性配置的框图。参照图2，主装置110包括从控制器112和从接口114。从接口114包括触发器111、触发器113、驱动器115、驱动器117和时钟发生器119。
如参照图1所述，从控制器112根据主装置110的请求，将将被发送到从装置120的发送数据TX_DATA提供给从装置120。从控制器112接收并且处理从从接口114提供的接收数据RX_DATA。具体地讲，从控制器112通过频率时钟信号Freq_ctrl控制在从接口114中生成的时钟信号CLK的频率。从控制器112将在将发送数据TX_DATA发送到从装置120时的时钟信号CLK的频率和用于锁存接收数据RX_DATA的时钟信号CLK的频率设置为不同的值。
从接口114通过焊盘P1_D输出从从控制器112提供的发送数据TX_DATA。焊盘P1_D可通过串行数据线130连接到从装置120(参照图1)。通过时钟信号CLK触发的第一触发器111和第一驱动器115用于将发送数据TX_DATA输出到串行数据线130。提供给第一触发器111的时钟信号CLK通过时钟发生器119生成。第一频率fH的时钟信号CLK在发送数据TX_DATA被发送到串行数据线130的时间段中被提供给第一触发器111。在这种情况下，发送数据TX_DATA与时钟信号CLK的上升沿同步地从第一触发器111的输入端“D”传输到输出端“Q”。从第一触发器111的输出端“Q”输出的发送数据TX_DATA被第一驱动器115电平移位到串行数据线130的信号电平。可通过焊盘P1_D和串行数据线130将电平移位数据提供给从装置120。
相反地，从接口114包括为了通过焊盘P1_D接收从从装置120提供的接收数据RX_DATA的第二驱动器117。提供给焊盘P1_D的数据的信号电平被第二驱动器117移位。可将电平移位的接收数据RX_DATA提供给第二触发器113的输入端“D”。第二触发器113与时钟信号CLK的下降沿同步地锁存提供到输入端“D”的接收数据RX_DATA，并且将锁存的数据传输到输出端“Q”。这里，应该很好理解，第二触发器113不限于与时钟信号CLK的下降沿同步地被触发。也就是说，应该很好理解，在一些实施例中，第二触发器113可以以与时钟信号CLK的上升沿同步地操作(或被触发)的方式来实现。传输到第二触发器113的输出端“Q”的接收数据RX_DATA被提供给从控制器112。第二频率fL的时钟信号CLK在接收数据RX_DATA通过串行数据线130输入到主装置110的时间段中被提供给第二触发器113。此外，从接口114通过串行时钟线140将第二频率fL的时钟信号CLK提供给从装置120，以允许从装置120驱动接收数据RX_DATA。
具体地讲，时钟发生器119响应于来自从控制器112的频率时钟信号Freq_ctrl而生成时钟信号CLK。时钟发生器119通过使用参考信号rCTK，生成由从接口114用来发送和接收数据的时钟信号CLK。时钟发生器119可以以(但不限于)锁相环(PLL)电路或延迟锁相环(DLL)电路来实现。
时钟发生器119在发送数据TX_DATA被提供给从装置120的时间段中生成第一频率fH的时钟信号CLK。发送数据TX_DATA通过串行数据线130，与第一频率fH的时钟信号CLK同步地被提供给从装置120。第一频率fH的时钟信号CLK通过焊盘P1_C被输出到串行时钟线140(参照图1)。在这种情况下，从装置120可通过使用这样传输的第一频率fH的时钟信号CLK，来接收通过串行数据线130传输的发送数据TX_DATA。
相反地，时钟发生器119在接收数据RX_DATA从从装置120被提供给主装置110的时间段中生成第二频率fL的时钟信号CLK。第二频率fL低于第一频率fH。接收数据RX_DATA通过串行数据线130，与第二频率fL的时钟信号CLK同步地被提供给焊盘P1_D。在这种情况下，通过第二驱动器117提供接收数据RX_DATA，以被通过第二频率fL的时钟信号CLK触发的第二触发器113锁存，并且锁存的接收数据RX_DATA被提供给从控制器112。具体地讲，时钟发生器119通过串行时钟线140将第二频率fL的时钟信号CLK提供给从装置120。从装置120可通过使用第二频率fL的时钟信号CLK，将接收数据RX_DATA输出到串行数据线130。
以上描述了本发明构思的主装置110的示例性配置。主装置110可将频率fL/fH的时钟信号CLK提供给从装置120(即，主装置110可提供频率fL的时钟信号CLK或频率fH的时钟信号CLK)，其中，频率fH/fL根据将通过串行数据线130传输的数据的方向而被不同地确定。主装置110包括用于将时钟信号提供给主装置110的时钟发生器119，时钟信号的频率在发送模式和接收模式下被不同地确定。
在通过串行数据线130发送数据的模式下，数据路径和时钟路径的延迟差异不大。因此，由于在发送数据的模式下数据路径和时钟路径的延迟差异导致的对时钟信号CLK的频率的限制相对小。其结果是，在发送数据的模式下，相对高频率(即，第一频率fH)的时钟信号CLK被生成并且被提供给从装置120。相反地，在接收数据的模式下，数据路径和时钟路径的延迟差异相对大。因此，难以使时钟信号CLK的频率较高。在接收数据的模式下，相对低频率(即，第二频率fL)的时钟信号CLK被生成并且被提供给从装置120。通过控制主装置110的时钟信号CLK的频率，与从装置120相关的写入速度增大。
图3示出了图1的从装置的示例性配置的框图。参照图3，从装置120包括主接口122和功能块124。主接口122可通过串行数据线130和串行时钟线140与主装置110交换数据。主接口122包括驱动器121、驱动器125、触发器123和触发器127。
主接口122通过使用串行数据线130和串行时钟线140接收从主装置110提供的数据“DATA”。根据串行接口协议通过串行数据线130传输的数据“DATA”可包括命令、地址或写入数据。为了接收数据“DATA”，主接口122使用通过串行时钟线140输入到焊盘P2_C的时钟信号CLK。
通过主接口122接收的时钟信号CLK被提供给第三触发器123的时钟输入端。时钟信号CLK可在第三触发器123的时钟输入端被反相并被输入。可通过对时钟信号CLK进行反相来补偿在数据路径中产生的延迟。然而，应当很好理解，输入到第三触发器123的时钟信号CLK的反相仅仅是一个示例，并且在其他实施例中，输入到第三触发器123的时钟信号CLK没有被反相。
通过焊盘P2_D提供给从装置120的发送数据TX_DATA的信号电平或强度通过第三驱动器121来调节。电平通过第三驱动器121来调节的发送数据TX_DATA被提供到第三触发器123的输入端“D”。第三触发器123与时钟信号CLK的下降沿同步地锁存发送数据TX_DATA，并且将锁存的数据传输到输出端“Q”。这里，应该很好理解，第三触发器123不限于与时钟信号CLK的下降沿同步地被触发，而且在一些实施例中，第三触发器123可以与时钟信号CLK的上升沿同步地被触发。传输到第三触发器123的输出端“Q”的发送数据TX_DATA作为输入数据Din被提供给功能块124。第一频率fH的时钟信号CLK在数据“DATA”通过串行数据线130输入到从装置120的时间段中被提供给第三触发器123。
相反地，在主接口122将接收数据RX_DATA提供给主装置110的情况下，主接口122通过使用第四触发器127和第四驱动器125，将从功能块124提供的数据Dout输出到焊盘P2_D。在这种情况下，提供给第四触发器127的时钟信号CLK的频率对应于第二频率fL。第四触发器127与时钟信号CLK的上升沿同步地将提供给输入端“D”的输出数据Dout传输到输出端“Q”。第四驱动器125以从第四触发器127的输出端“Q”输出的数据来驱动焊盘P2_D。在这种情况下，可通过焊盘P2_D和串行数据线130将数据作为接收数据RX_DATA提供给主装置110。
功能块124可执行从装置120的独特功能，或者可设置用于执行独特功能的装置。例如，功能块124可包括被指示为Reg_0、Reg_1、……、Reg_n-1的多个寄存器组126。为了设置从装置120的操作模式，主装置110可在寄存器组126中写入数据。可增大将被写入在从装置120的寄存器组126中的数据的大小，以提供各种功能和各种性能。为了将性能的降低最小化，需要高速地在功能块124的寄存器组126中写入数据。为此，需要增加关于将被提供给串行数据线130的数据的带宽。在本发明构思中，在发送将被写入到寄存器组126中的发送数据TX_DATA的时间段内，提供第一频率fH的时钟信号CLK。相反地，在将大小较小的接收数据RX_DATA提供给主装置110的时间段内，提供第二频率fL的时钟信号CLK。也就是说，在本发明构思中，与串行数据线130相关的带宽可随着从装置120的写入模式和读取模式而变化。
根据上面描述的从装置120的示例性配置，通过使用从主装置110提供的不经调制的时钟信号CLK，从装置120接收发送数据TX_DATA或输出接收数据RX_DATA。因此，从装置120可增加与写入模式相关的带宽，而不需要用于控制时钟信号CLK的单独的配置。这可意味着，可实现能够增加主装置110和从装置120之间的与写入模式有关的最大吞吐量(或带宽)的移动装置100。
图4示出了根据本发明构思的实施例的传输数据和时钟信号的方法的时序图。参照图2至图4，可在通过串行数据线130将数据“DATA”(发送数据)从主装置110提供到从装置120的时间段内，提供相对高频率(即，第一频率fH)的时钟信号CLK。假设主装置110的从控制器112在从装置120的寄存器组126中写入数据。
在时刻T0，主装置110的从控制器112可生成写入命令WR_CMD(在图4中通过参考标号150标记)，并且可将写入命令WR_CMD提供给从接口114。此外，从控制器112将高电平(H)的频率时钟信号Freq_ctrl提供给时钟发生器119。于是，时钟发生器119可生成第一频率fH的时钟信号CLK，并且可将时钟信号CLK提供给第一触发器111和串行时钟线140。可通过第一驱动器115和焊盘P1_D，与输入到第一触发器111的时钟信号CLK的上升沿同步地将写入命令WR_CMD提供给串行数据线130。在这种情况下，从装置120可通过使用通过串行时钟线140传输的第一频率fH的时钟信号CLK，接收写入命令WR_CMD。这里，应当很好理解，寄存器组126的地址信息包括在写入命令WR_CMD中。
在时刻T1，从装置120完整地接收写入命令WR_CMD，并且准备接收将在时刻T1后的给定数量的时钟周期之后被提供的写入数据WR_DATA(在图4中通过参考标号155标记)。
在时刻T2，从控制器112生成将被写入到寄存器组126中的写入数据WR_DATA。这样生成的写入数据WR_DATA被提供给从接口114。为了提供写入数据WR_DATA，从控制器112将高电平的频率时钟信号Freq_ctrl提供给时钟发生器119。于是，时钟发生器119可生成第一频率fH的时钟信号CLK，并且可将时钟信号提供给第一触发器111和串行时钟线140。可通过第一驱动器115和焊盘P1_D，与输入到第一触发器111的时钟信号CLK的上升沿同步地将写入数据WR_DATA提供给串行数据线130。在这种情况下，从装置120可通过使用通过串行时钟线140传输的第一频率fH的时钟信号CLK，接收写入数据WR_DATA。从装置120的主接口122可在功能块124的寄存器组126中写入接收的写入数据WR_DATA。在时刻T3，写入数据WR_DATA的传输完成。
根据以上描述的时序图，在通过串行数据线130将数据从主装置110发送到从装置120的情况下，用于发送数据的时钟信号CLK的频率被设置为第一频率fH。因此，可大大增加与将被提供到从装置120的数据有关的最大吞吐量(或带宽)。
图5示出了根据本发明构思的实施例的当在从装置中写入数据时的数据路径和时钟信号路径的示图。图5示出了与将数据提供给从装置120的情况相应的数据路径135和时钟路径145。
首先，数据路径135包括第一触发器111、第一驱动器115、焊盘P1_D、串行数据线130、焊盘P2_D和第三驱动器121。时钟路径145可包括从时钟发生器119至焊盘P1_C的时钟线，以及从焊盘P1_C、串行时钟线140和焊盘P2_C至第三触发器123的时钟线。
当将数据从主装置110发送到从装置120时，在第三触发器123处实质上观测到的数据和时钟信号CLK的延迟差异相对不大。也就是说，如图5中所示，通过数据路径135传输到第三触发器123的数据的延迟被建模为“DD1+DD2+DD3+DD4+DD5+DD6+DD7”。也就是说，数据延迟包括从时钟发生器119至第一触发器111的时钟传输延迟DD1。数据延迟可包括第一触发器111的输入/输出延迟DD2、从第一触发器111至焊盘P1_D的线延迟DD3(包括第一驱动器115)、焊盘P1_D的延迟DD4、焊盘P2_D的延迟DD6、串行数据线130的信号延迟DD5和焊盘P2_D与第三触发器123之间的线延迟DD7(包括第三驱动器121)。
如图5中所示，从时钟发生器119提供到第三触发器123的时钟信号CLK的延迟被建模为“CD1+CD2+CD3+CD4+CD5+INVD”。时钟延迟可包括从时钟发生器119至焊盘P1_C的线延迟CD1、焊盘P1_C的延迟CD2、焊盘P2_C的延迟CD4、串行时钟线140的信号延迟CD3和焊盘P2_C与第三触发器123之间的线延迟CD5以及由于在第三触发器123的时钟输入端的反相引起的延迟INVD。
存在于数据路径135和时钟路径145上的延迟因素可以包括在由于触发器111或驱动器115和驱动器121的切换引起的时间延迟中。此外，可包括由于在焊盘P1_D、焊盘P2_D、焊盘P1_C、焊盘P2_C、串行数据线130或串行时钟线140中存在的集中或分布的常数电路(例如，阻抗)引起的时间延迟。然而，在将数据从主装置110发送到从装置120的模式下，数据延迟和时钟延迟的差异可能实质上并不大。因此，可仅通过在第三触发器123的输入端对时钟信号CLK进行反相，来补偿数据延迟和时钟延迟。其结果是，在将数据从主装置110发送到从装置120的模式下，由于时钟延迟和数据延迟之间的差异引起的对频率的限制不大。因此，当将数据从主装置110发送到从装置120时，时钟信号CLK的频率可被调节为足够高的频率，即，第一频率fH。
图6示出了根据本发明构思的实施例的从从装置读取数据的方法的时序图。参照图2、图3和图6，可在通过串行数据线130将数据“DATA”从主装置110提供给从装置120的时间段中，提供相对高频率(即，第一频率fH)的时钟信号CLK。相反地，可在通过串行数据线130将数据“DATA”从从装置120提供给主装置110的时间段中，提供相对低频率(即，第二频率fL)的时钟信号CLK。
在时刻t0，主装置110的从控制器112生成读取命令RD_CMD。然后，从控制器112可将读取命令RD_CMD(在图6中通过参考标号160标记)提供给从接口114。此外，在通过串行数据线130传输读取命令RD_CMD的时间段期间，从控制器112将高电平的频率时钟信号Freq_ctrl提供给时钟发生器119。在这种情况下，在通过串行数据线130传输读取命令RD_CMD的时间段期间，时钟发生器119生成第一频率fH的时钟信号CLK，并且将时钟信号CLK提供给第一触发器111和串行时钟线140。
可通过第一驱动器115和焊盘P1_D，与输入到第一触发器111的时钟信号CLK的上升沿同步地将读取命令RD_CMD提供给串行数据线130。在这种情况下，从装置120可通过使用发送到串行时钟线140的第一频率fH的时钟信号CLK，接收读取命令RD_CMD。这里，应当很好理解，地址信息包括在读取命令RD_CMD中。
在时刻t1，从装置120的功能块124可响应于从主装置110提供的读取命令RD_CMD，准备读取数据RD_DATA。在功能块124准备读取数据RD_DATA的t1至t2的时间段期间，时钟信号CLK的频率可保持为第一频率fH。
在时刻t2，从控制器112响应于时间段t1至t2过去，使频率时钟信号Freq_ctrl转变到低电平(L)。在这种情况下，时钟发生器119将时钟信号CLK的频率改变为第二频率fL。第二频率fL的时钟信号CLK通过串行时钟线140，从时钟发生器119发送到第四触发器127。第四触发器127与第二频率fL的时钟信号CLK同步地将从功能块124提供的读取数据RD_DATA输出到串行数据线130。在时刻t3，读取数据RD_DATA的传输完成。
以上描述了通过串行数据线130将读取命令RD_CMD从主装置110发送到从装置120的情况，以及将读取数据RD_DATA从从装置120发送到主装置110的情况。在将诸如读取命令RD_CMD的数据从主装置110发送到从装置120的数据发送模式TX模式下，时钟发生器119生成第一频率fH的时钟信号CLK。相反地，在将读取数据RD_DATA从从装置120提供给主装置110的数据接收模式RX模式下，时钟发生器119生成比第一频率fH低的第二频率fL的时钟信号CLK。
图7示出了根据本发明构思的实施例的在主装置从从装置接收读取数据的操作模式下的数据路径和时钟信号路径的示图。从图7应该理解，在接收数据的模式下，时钟延迟和数据延迟之间的差异相对大。
首先，提供给第二触发器113的时钟信号CLK的时钟延迟可被建模为“CD1+INVD”。也就是说，关于第二触发器113，时钟延迟可对应于由于从时钟发生器119到第二触发器113的时钟线引起的延迟CD1与由于在第二触发器113的时钟输入端的反相引起的延迟INVD的和。
相反地，从从装置120向主装置110提供的数据的数据延迟可被建模为“DD1+DD2+DD3+DD4+DD5+DD6+DD7+DD8+DD9+DD10+DD11”。这里，延迟值“DD1+DD2+DD3+DD4+DD5+DD6”对应于从时钟发生器119到第四触发器127的数据延迟。延迟值“DD7+DD8+DD9+DD10+DD11”对应于从第四触发器127到第二触发器113的数据延迟。
如上所述，由于数据延迟(即，DD1至DD11)和时钟延迟(即，CD1+INVD)的差异很大，所以由于延迟差异，难以仅通过对输入到第二触发器113的时钟信号CLK进行反相来确保数据保持裕度。因此，必须通过降低用于将数据从从装置120发送到主装置110的时钟信号CLK的频率，来确保第二触发器113的数据保持裕度。
本发明构思的移动装置100可根据将通过串行数据线130传输的数据的方向，调节在移动装置100中生成的时钟信号CLK的频率。也就是说，在将数据从主装置110发送到从装置120的模式下，时钟信号CLK的频率可被设置为第一频率fH。这里，第一频率fH可在第一频率fH不受数据路径和时钟路径的延迟差异影响的范围内足够高。相反地，在主装置110从从装置120接收数据的模式下，时钟信号CLK的频率可被调节为低于第一频率fH的第二频率fL。因此，即使数据路径和时钟路径的延迟差异很大，也可通过降低时钟信号CLK的频率，在数据接收阶段充分确保数据保持裕度。
图8示出了在本发明构思的主装置中执行的调节时钟信号CLK的频率的方法的流程图。参照图8，主装置110的从控制器112根据与从装置120相关的访问模式，控制在时钟发生器119中生成的时钟信号CLK的频率(参照图2)。
在操作S110中，主装置110的从控制器112检测对从装置120的访问请求或模式。例如，在针对启动主装置100而执行上电或复位的情况下，主装置110可执行用于设置从装置120的写入操作。可选择地，为了接收从装置120的状态或针对特定命令的响应，主装置110可执行读取操作。
在操作S120中，主装置110根据检测的访问模式，执行操作分支。在访问模式为读取模式的情况下，程序进行到操作S130。相反地，在访问模式为写入模式的情况下，程序进行到操作S140。
在操作S130中，为了将读取命令RD_CMD通过串行数据线130发送到从装置120，主装置110将时钟信号CLK的频率设置为第一频率fH。例如，从控制器112可将高电平的频率时钟信号Freq_ctrl提供给时钟发生器119。在这种情况下，时钟发生器119可生成第一频率fH的时钟信号CLK，并且可通过串行时钟线140将时钟信号CLK发送到第一触发器111和第三触发器123(见图3)。
在操作S135中，为了接收响应于读取命令RD_CMD而输出的读取数据RD_DATA，主装置110生成第二频率fL的时钟信号CLK。也就是说，从控制器112可在通过串行数据线130将读取数据RD_DATA输入到第二触发器113的时间段中，将低电平的频率时钟信号Freq_ctrl提供给时钟发生器119。在这种情况下，时钟发生器119可生成第二频率fL的时钟信号，并且可通过串行时钟线140将时钟信号CLK发送到第二触发器113和第四触发器127(见图3)。如果请求的读取数据RD_DATA被完全接收，则从控制器112可将时钟信号CLK的频率返回到第一频率fH。
在操作S140中，为了通过串行数据线130将写入命令WR_CMD或写入数据WR_DATA发送到从装置120，主装置110将时钟信号CLK的频率设置为第一频率fH。在发送写入命令WR_CMD或写入数据WR_DATA的时间段中，从控制器112可将高电平的频率时钟信号Freq_ctrl提供给时钟发生器119。在这种情况下，时钟发生器119可生成第一频率fH的时钟信号CLK，并且可通过串行时钟线140将时钟信号CLK提供给第一触发器111和第三触发器123。
以上描述了根据本发明构思的主装置110访问从装置120的访问模式来设置时钟信号CLK的频率的方法。本发明构思的主装置110可通过根据通过串行数据线130传输数据的方向改变时钟信号CLK的频率，来获得带宽增益。
图9示出了根据本发明构思的另一实施例的移动装置的框图。参照图9，移动装置200包括主装置210和至少两个从装置220和240。主装置210和从装置220可通过包括串行数据线230和串行时钟线235的接口连接。主装置210和从装置240可通过包括串行数据线250和串行时钟线255的接口连接。
主装置210可包括用于控制从装置220、从装置240、从接口214和从接口216的从控制器212。第一从接口(SIF_1)214完全负责主装置210和第一从装置220之间的接口。第二从接口(SIF_2)216完全负责主装置210和第二从装置240之间的接口。
第一从装置220包括第一主接口(MIF_1)222和第一功能块224。第二从装置240包括第二主接口(MIF_2)242和第二功能块244。第一从装置220和第二从装置240不包括用于调制或生成时钟信号的配置。通过仅使用从主装置210提供的第一时钟信号CLK1，第一从装置220可接收数据或可驱动将被输出的数据。此外，通过仅使用从主装置210提供的第二时钟信号CLK2，第二从装置240可接收数据或可驱动将被输出的数据。
从控制器212、第一从接口214和第一从装置220之间的数据交换，以及第一时钟信号CLK1的传输与参照图1描述的内容基本相同。也就是说，根据数据Data1通过串行数据线230传输的方向，来调节第一时钟信号CLK1的频率。例如，在通过串行数据线230向第一从装置220发送数据的情况下，可生成相对高频率f1H的第一时钟信号CLK1。相反地，在通过串行数据线230从第一从装置220向主装置210发送数据的情况下，可生成相对低频率f1L的第一时钟信号CLK1。
从控制器212、第二从接口216和第二从装置240之间的数据交换，以及第二时钟信号CLK2的传输与参照图1描述的内容的基本相同。根据数据Data2通过串行数据线250传输的方向，来调节第二时钟信号CLK2的频率。例如，在通过串行数据线250向第二从装置240发送数据的情况下，可生成相对高频率f2H的第二时钟信号CLK2。相反地，在通过串行数据线250从第二从装置240向主装置210发送数据的情况下，可生成相对低频率f2L的第二时钟信号CLK2。
图10示出了根据本发明构思的另一实施例的移动装置的框图。参照图10，移动装置300包括被设置为主装置的片上系统(SoC)310和被设置为从装置的功能装置320。这里，片上系统310和功能装置320可通过单独的芯片分别实现。
片上系统310和功能装置320可通过控制信道330和主信道340彼此独立地通信。例如，片上系统310可通过控制信道330来控制功能装置320。此外，片上系统310和功能装置320可通过主信道340来交换数据。
这里，控制信道330可操作为与图1的执行主装置110和从装置120之间的通信的串行接口相同。也就是说，控制信道330可包括用于双向地传输数据的串行数据线SDL和用于从片上系统310向功能装置320单向传输时钟信号CLK的串行时钟线SCL。
如果控制信道被激活，则片上系统310的时钟发生器315可生成将通过串行时钟线SCL被发送到功能装置320的时钟信号CLK。时钟发生器315可根据通过串行数据线SDL传输数据的方向，来改变时钟信号CLK的频率。例如，在通过串行数据线SDL向功能装置320发送数据的情况下，可生成相对高频率(即，第一频率fH)的时钟信号CLK。相反地，在通过串行数据线SDL向片上系统310发送数据的情况下，可生成相对低频率(即，第二频率fL)的时钟信号CLK。
这里，描述了时钟信号CLK的频率在第一频率fH和第二频率fL之间切换的示例，但是本发明构思不限于此。也就是说，应当很好理解，在一些实施例中，时钟信号CLK的频率可被改变为三个或更多个频率中的任何一个。
片上系统310可通过使用控制信道330，将数据写入到设置在功能装置320中的寄存器组325中。此外，片上系统310可通过使用控制信道330，接收功能装置320的调试或响应数据。
图11示出了根据本发明构思的实施例的数据处理系统1000的示例的框图。参照图11，作为主装置操作的应用处理器(AP)1100可控制多个从装置1200至1900。用于双向数据交换的串行数据线和串行时钟线可在应用处理器1100和从装置1200至1900中的每一个之间实现。时钟源1110提供参考信号rCLK，应用处理1100可生成诸如关于图1至图8描述的时钟信号CLK。例如，应用处理器1100可使用基带调制解调器处理器芯片、执行调制解调器的功能和AP的功能的芯片、AP、移动AP等来实现，但不限于此。
从装置1200至1900可包括RFIC 1200、电源管理集成电路(PMIC)1300、电源模块1400、第二RFIC 1500、传感器1600、指纹识别传感器1700、触摸屏控制器1800和数字显示器接口(或显示器驱动器IC)(DDI)芯片1900。RFIC 1200可包括至少一个连接芯片。例如，连接芯片可包括用于移动通信(例如，蜂窝)的芯片、用于WLAN通信的芯片、用于蓝牙通信的芯片、用于全球导航卫星系统(GNSS)的芯片、用于处理FM音频/视频的芯片、用于近场通信(NFC)的芯片和/或用于Wi-Fi通信的芯片，但不限于此。
如上所述，在应用处理器1100和从装置1200至1900中，可根据通过串行数据线传输数据的方向来调节时钟信号的频率。因此，可减少用于连接应用处理器1100与从装置1200至1900中的每一个的引脚的数量，并且可简单地实现从装置1200至1900中的每一个的结构。也就是说，在减少用于实现应用处理器1100和从装置1200至1900的成本的同时，可充分确保带宽(即，关于从主装置发送到从装置的数据的最大吞吐量)。
如上所述，根据本发明构思，当根据主装置和从装置之间的传输方向来改变带宽(或最大吞吐量)时，可以实现内部交换数据的移动装置。因此，可提供能够通过使用简单结构显著地增加与写入数据相关的带宽的移动装置。
虽然已经参照本发明构思的示例性实施例描述了本发明构思，但是本领域普通技术人员应该清楚，在不脱离由所附权利要求阐述的本发明构思的精神和范围的情况下，可以进行各种改变和修改。

Claims (22)

1.一种移动装置，包括：
从装置，被配置为：与通过串行时钟线提供的时钟信号同步地接收通过串行数据线提供的第一数据，并且与时钟信号同步地将第二数据输出到串行数据线；
主装置，被配置为：生成时钟信号，与生成的时钟信号同步地将第一数据提供给串行数据线，并且与生成的时钟信号同步地从串行数据线接收第二数据，
其中，主装置被配置为：在发送第一数据时将时钟信号生成为具有第一频率，并且在接收第二数据时将时钟信号生成为具有第二频率，其中，第二频率低于第一频率。
2.根据权利要求1所述的移动装置，其中，主装置包括：
从控制器，被配置为：根据第一数据或第二数据，生成用于调节时钟信号的频率的频率时钟信号；
从接口，被配置为：响应于频率时钟信号生成时钟信号，根据具有第一频率的时钟信号将第一数据提供给串行数据线，并且根据具有第二频率的时钟信号从串行数据线接收第二数据。
3.根据权利要求2所述的移动装置，其中，从接口包括：
时钟发生器，被配置为：根据频率时钟信号生成时钟信号；
第一触发器，被配置为：根据具有第一频率的时钟信号将第一数据输出到串行数据线；
第二触发器，被配置为：根据具有第二频率的时钟信号从串行数据线接收第二数据。
4.根据权利要求3所述的移动装置，其中，从装置包括：
第三触发器，被配置为：响应于通过串行时钟线传输的时钟信号，接收通过串行数据线传输的第一数据；
第四触发器，被配置为：响应于时钟信号将第二数据输出到串行数据线。
5.根据权利要求4所述的移动装置，其中，从装置还包括：功能块，功能块包括存储第一数据的寄存器组。
6.根据权利要求4所述的移动装置，其中，从装置被配置为：在不对时钟信号进行调制的情况下，使用时钟信号触发第三触发器或第四触发器。
7.根据权利要求1所述的移动装置，其中，第一数据包括从装置的命令、地址和设置数据中的至少一个。
8.根据权利要求7所述的移动装置，其中，第二数据包括主装置的状态数据或调试数据。
9.根据权利要求1所述的移动装置，其中，串行数据线和串行时钟线中的每一个通过单根线缆或单根导线实现。
10.一种移动装置，包括：
从装置，被配置为：使用串行时钟线和串行数据线进行通信；
主装置，被配置为：使用串行时钟线将时钟信号发送到从装置，并且通过串行数据线与从装置进行通信，
其中，主装置被配置为：根据通过串行数据线传输数据的方向来改变时钟信号的频率。
11.根据权利要求10所述的移动装置，其中，串行数据线是双向信号线，串行时钟线是单向信号线。
12.根据权利要求10所述的移动装置，其中，数据包括发送数据和接收数据，并且主装置被配置为：在通过串行数据线将发送数据发送到从装置的发送模式期间，将时钟信号生成为具有第一频率，在从从装置接收接收数据的接收模式期间，将时钟信号生成为具有第二频率，
其中，第二频率低于第一频率。
13.根据权利要求12所述的移动装置，其中，主装置包括：
从控制器，被配置为：根据主装置是处于发送模式还是处于接收模式来控制时钟信号的频率；
从接口，被配置为：在从控制器的控制下，将发送数据输出到串行数据线，接收输入到串行数据线的接收数据，并且将时钟信号输出到串行时钟线。
14.根据权利要求13所述的移动装置，其中，从接口包括：
时钟发生器，被配置为：在从控制器的控制下，生成时钟信号；
第一触发器，被配置为：根据具有第一频率的时钟信号将发送数据输出到串行数据线；
第二触发器，被配置为：根据具有第二频率的时钟信号从串行数据线接收接收数据。
15.根据权利要求14所述的移动装置，其中，从接口还包括：
第一驱动器，连接在第一触发器的输出端和串行数据线之间，并且被配置为驱动发送数据；
第二驱动器，连接在第二触发器的输入端和串行数据线之间，并且被配置为调节接收数据的信号电平。
16.根据权利要求10所述的移动装置，其中，数据包括发送数据和接收数据，并且从装置包括：
第三触发器，被配置为：响应于通过串行时钟线传输的时钟信号，接收通过串行数据线传输的发送数据；
第四触发器，被配置为：响应于通过串行时钟线传输的时钟信号，将接收数据输出到串行数据线。
17.根据权利要求16所述的移动装置，其中，第三触发器被配置为：由反相的时钟信号触发，以接收发送数据。
18.根据权利要求16所述的移动装置，其中，从装置还包括功能块，功能块包括寄存器组，包括发送数据的写入数据被存储在寄存器组中。
19.一种包括通过双向串行数据线和单向串行时钟线连接的主装置和从装置的移动装置的接口方法，所述接口方法包括：
通过主装置检测对从装置的访问请求；
通过主装置确定访问请求是写入请求还是读取请求；
当确定访问请求对应于读取请求时，通过主装置将具有第一频率的时钟信号发送到单向串行时钟线，并且与具有第一频率的时钟信号同步地将读取命令发送到双向串行数据线；
通过主装置将具有第二频率的时钟信号发送到单向串行时钟线，并且通过主装置使用具有第二频率的时钟信号，接收通过双向串行数据线传输的读取数据，
其中，第一频率高于第二频率。
20.根据权利要求19所述的接口方法，还包括：当确定访问请求对应于写入请求时，通过主装置将具有第一频率的时钟信号发送到单向串行时钟线，并且与具有第一频率的时钟信号同步地将写入命令和写入数据发送到双向串行数据线。
21.一种移动装置，包括：
通过双向串行数据线和单向串行时钟线连接的主装置和从装置，
其中，主装置被配置为：检测对从装置的访问请求，并且确定访问请求是写入请求还是读取请求，
其中，主装置还被配置为：当确定访问请求对应于读取请求时，将具有第一频率的时钟信号发送到单向串行时钟线，并且与具有第一频率的时钟信号同步地将读取命令发送到双向串行数据线，将具有第二频率的时钟信号发送到单向串行时钟线，并且通过使用具有第二频率的时钟信号接收通过双向串行数据线传输的读取数据，
其中，第一频率高于第二频率。
22.根据权利要求21所述的移动装置，其中，主装置还被配置为：当确定访问请求对应于写入请求时，将具有第一频率的时钟信号发送到单向串行时钟线，并且与具有第一频率的时钟信号同步地将写入命令和写入数据发送到双向串行数据线。
CN201811381081.9A 2018-01-09 2018-11-20 移动装置及其接口方法 Active CN110018975B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180002874A KR102450521B1 (ko) 2018-01-09 2018-01-09 모바일 장치 및 그것의 인터페이싱 방법
KR10-2018-0002874 2018-01-09

Publications (2)

Publication Number Publication Date
CN110018975A true CN110018975A (zh) 2019-07-16
CN110018975B CN110018975B (zh) 2023-12-01

Family

ID=67139862

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811381081.9A Active CN110018975B (zh) 2018-01-09 2018-11-20 移动装置及其接口方法

Country Status (4)

Country Link
US (1) US10565154B2 (zh)
KR (1) KR102450521B1 (zh)
CN (1) CN110018975B (zh)
TW (1) TWI778181B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113220622A (zh) * 2021-05-27 2021-08-06 浪潮电子信息产业股份有限公司 一种主板及时序控制方法、装置

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN210007731U (zh) * 2018-12-29 2020-01-31 Oppo广东移动通信有限公司 手机及子机
US10915485B2 (en) * 2019-05-17 2021-02-09 Nxp Usa, Inc. Circuit for asynchronous data transfer
US11144485B1 (en) * 2020-08-20 2021-10-12 Global Unichip Corporation Interface for semiconductor device with symmetric bond pattern and method for arranging interface thereof
US11031923B1 (en) * 2020-08-20 2021-06-08 Global Unichip Corporation Interface device and interface method for 3D semiconductor device
US11675731B2 (en) 2020-08-20 2023-06-13 Global Unichip Corporation Data protection system and method thereof for 3D semiconductor device
US11699683B2 (en) 2020-08-20 2023-07-11 Global Unichip Corporation Semiconductor device in 3D stack with communication interface and managing method thereof
US11687472B2 (en) 2020-08-20 2023-06-27 Global Unichip Corporation Interface for semiconductor device and interfacing method thereof
TWI744113B (zh) * 2020-09-30 2021-10-21 創意電子股份有限公司 用於三維半導體器件的介面器件及介面方法
WO2022113601A1 (ja) * 2020-11-24 2022-06-02 パナソニックＩｐマネジメント株式会社 ホスト装置、スレーブ装置およびデータ転送システム
CN114115588B (zh) * 2021-09-26 2023-11-03 洛晶半导体(上海)有限公司 感应面板的控制芯片、控制电路及控制方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1411070A (zh) * 2001-09-28 2003-04-16 富士通株式会社 半导体存储器件
CN106796563A (zh) * 2014-07-18 2017-05-31 高通股份有限公司 用于芯片到芯片通信的系统和方法
US20170194971A1 (en) * 2016-01-06 2017-07-06 Seiko Epson Corporation Circuit device, oscillator, electronic apparatus, and vehicle
KR20170134888A (ko) * 2016-05-27 2017-12-07 주식회사 오윈 시가잭장치를 이용한 2채널 결제 방법

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2862471B2 (ja) * 1992-11-23 1999-03-03 モトローラ・インコーポレイテッド 電気回路
JPH0898284A (ja) * 1994-07-25 1996-04-12 Nippondenso Co Ltd データ受信装置，送信装置および通信装置
US6553434B1 (en) 1999-08-05 2003-04-22 Occam Networks Pseudo master/slave decoupling of high speed bus communications timing
JP2005202628A (ja) 2004-01-15 2005-07-28 Sony Corp メモリ制御装置、メモリ制御方法およびメモリ制御プログラム
DE602004026195D1 (de) * 2004-10-21 2010-05-06 Hewlett Packard Development Co Serielles Bussystem
JP2007115099A (ja) * 2005-10-21 2007-05-10 Toshiba Corp メモリシステム、及び記録メディア
US7467277B2 (en) 2006-02-07 2008-12-16 International Business Machines Corporation Memory controller operating in a system with a variable system clock
JP4267002B2 (ja) * 2006-06-08 2009-05-27 エルピーダメモリ株式会社 コントローラ及びメモリを備えるシステム
US7752373B2 (en) * 2007-02-09 2010-07-06 Sigmatel, Inc. System and method for controlling memory operations
JP2008217638A (ja) 2007-03-07 2008-09-18 Fujitsu Ltd Ｆｉｆｏメモリ制御装置及びｆｉｆｏメモリ制御方法
TW200837767A (en) 2007-03-09 2008-09-16 Usbest Technology Inc Data storing device and method capable of reducing power consumption there of
JP5113433B2 (ja) 2007-06-11 2013-01-09 キヤノン株式会社 メモリコントローラ
US8477444B1 (en) 2009-05-27 2013-07-02 Marvell International Ltd. Clock frequency synchronization for magnetic recording device
KR101962784B1 (ko) 2012-10-09 2019-03-27 삼성전자주식회사 온도에 따라 차별화된 리드 동작 및 라이트 동작을 갖는 반도체 메모리 장치
US8937846B2 (en) * 2013-05-09 2015-01-20 Avago Technologies General Ip (Singapore) Pte. Ltd. Write level training using dual frequencies in a double data-rate memory device interface
US9710413B2 (en) * 2013-06-28 2017-07-18 Stmicroelectronics S.R.L. Integrated data concentrator for multi-sensor MEMS systems
AU2014284375B2 (en) * 2013-07-01 2018-10-04 R Joseph Magness Dental appliance for treatment of bruxism
US9798469B2 (en) 2014-07-31 2017-10-24 Samsung Electronics Co., Ltd. Storage device and controlling method thereof
US9824045B2 (en) * 2014-10-23 2017-11-21 Texas Instruments Incorporated USB port controller with automatic transmit retries and receive acknowledgements
US9747963B2 (en) * 2014-11-03 2017-08-29 Mediatek Inc. Multi-channel memory system using asymmetric channel frequency scaling and related power management method
TWI533160B (zh) * 2014-11-26 2016-05-11 緯創資通股份有限公司 電子系統、電子裝置及其存取認證方法
KR102239356B1 (ko) 2015-02-17 2021-04-13 삼성전자주식회사 클록 제어 유닛 또는 전원 제어 유닛을 포함하는 저장 장치와 메모리 시스템, 그리고 그것의 동작 방법
US20160342540A1 (en) * 2015-05-21 2016-11-24 Qualcomm Innovation Center, Inc. Low latency memory and bus frequency scaling based upon hardware monitoring
US10409735B2 (en) * 2015-08-31 2019-09-10 Macronix International Co., Ltd. Electronic device and data exchange method including protocol indicative of modes of operation
JP6724619B2 (ja) * 2016-07-15 2020-07-15 富士通株式会社 信号再生回路、電子装置及び信号再生方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1411070A (zh) * 2001-09-28 2003-04-16 富士通株式会社 半导体存储器件
CN106796563A (zh) * 2014-07-18 2017-05-31 高通股份有限公司 用于芯片到芯片通信的系统和方法
US20170194971A1 (en) * 2016-01-06 2017-07-06 Seiko Epson Corporation Circuit device, oscillator, electronic apparatus, and vehicle
KR20170134888A (ko) * 2016-05-27 2017-12-07 주식회사 오윈 시가잭장치를 이용한 2채널 결제 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113220622A (zh) * 2021-05-27 2021-08-06 浪潮电子信息产业股份有限公司 一种主板及时序控制方法、装置

Also Published As

Publication number Publication date
CN110018975B (zh) 2023-12-01
TW201931047A (zh) 2019-08-01
KR20190084755A (ko) 2019-07-17
KR102450521B1 (ko) 2022-10-05
TWI778181B (zh) 2022-09-21
US20190213164A1 (en) 2019-07-11
US10565154B2 (en) 2020-02-18

Similar Documents

Publication Publication Date Title
CN110018975A (zh) 移动装置及其接口方法
US9882711B1 (en) Device including single wire interface and data processing system including the same
CN107835988B (zh) 用于高速存储器接口的低功率时钟定时
TWI720005B (zh) 資料處理系統、資料處理裝置、以及操作從裝置的方法
CN101583933B (zh) 包含双模式存储器互连的存储器控制器
KR102450296B1 (ko) 동기식 및 비동기식 혼합 방식의 디지털 인터페이스를 포함하는 장치, 이를 포함하는 디지털 처리 시스템, 및 이들에 의해 수행되는 디지털 처리 방법
US20130208546A1 (en) Latency control circuit and semiconductor memory device comprising same
EP3039559B1 (en) Configurable clock tree
WO2011000082A1 (en) A bridging device having a frequency configurable clock domain
US9515686B2 (en) Signal transmitting circuit using common clock, and storage device therewith
US10950281B2 (en) Electronic device comprising storage devices transmitting reference clock via cascade coupling structure
KR102453113B1 (ko) 대기 상태 시 전력을 절감하는 송신 회로
KR102101840B1 (ko) 범용 직렬 인터페이스 및 이를 포함하는 반도체 장치
TWI453600B (zh) 在存儲卡及主機設備間提供通訊的電路、方法及系統
CN103592594B (zh) 电路测试系统及电路测试方法
US20090063736A1 (en) Low power digital interface
CN106354679A (zh) 用于高速通信的接口电路和包括其的系统
JP2013125315A (ja) バスシステムおよび情報処理機器
CN102486930A (zh) 半导体系统、半导体存储装置及输入/输出数据的方法
KR102206323B1 (ko) 공통의 클록을 이용하는 송신 회로, 및 그것을 포함하는 저장 장치
US11687472B2 (en) Interface for semiconductor device and interfacing method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant