TWI778181B - 行動裝置及其介接方法 - Google Patents
行動裝置及其介接方法 Download PDFInfo
- Publication number
- TWI778181B TWI778181B TW107141760A TW107141760A TWI778181B TW I778181 B TWI778181 B TW I778181B TW 107141760 A TW107141760 A TW 107141760A TW 107141760 A TW107141760 A TW 107141760A TW I778181 B TWI778181 B TW I778181B
- Authority
- TW
- Taiwan
- Prior art keywords
- data
- clock signal
- frequency
- serial
- line
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/08—Clock generators with changeable or programmable clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Information Transfer Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Mobile Radio Communication Systems (AREA)
Abstract
一種行動裝置包括:從裝置,與經由串列時脈線提供的時脈訊號同步地接收提供至串列資料線的第一資料,並與所述時脈訊號同步地將第二資料輸出至所述串列資料線;以及主裝置,產生所述時脈訊號並與所產生的所述時脈訊號同步地將所述第一資料提供至所述串列資料線,或與所述時脈訊號同步地接收被輸出至所述串列資料線的所述第二資料。所述主裝置在傳送所述第一資料時產生具有第一頻率的所述時脈訊號,並在接收所述第二資料時產生具有第二頻率的所述時脈訊號,其中所述第二頻率低於所述第一頻率。
Description
主張於2018年1月9日在韓國智慧財產局提出申請的韓國專利申請案第10-2018-0002874號的優先權,所述韓國專利申請案的揭露內容全文併入本案供參考。
本文中闡述的發明概念是有關於一種電子裝置,且更具體而言是有關於一種包括主裝置以及從裝置的行動裝置,所述主裝置以及所述從裝置具有異步帶(asynchronous band)的傳送/接收通道。
目前,對例如智慧型電話、平板個人電腦(personal computer,PC)、數位照相機、MP3播放機以及個人數位助理(personal digital assistant,PDA)等行動裝置的使用正顯著增加。行動裝置通常配置有執行各種功能(例如,資料交換、電子支付、無線標簽、影像感測、電力控制等)的裝置或組件。
一般的行動裝置通常被設計為在印刷電路板(printed circuit board,PCB)上包括至少兩個彼此連接的裝置或組件。隨
著在此類裝置或組件中包括的引腳的數目增大,行動裝置的製造成本會因此增加。為減少裝置的引腳數目,當通訊速度不是關鍵的且低速度可被接受時,使用串列介面來傳送資料。然而,在串列介面的情形中,用於傳送資料的通道與用於接收資料的通道被限制為相同的帶寬。
為滿足使用者需求並應對變化的通訊環境,已增加在行動裝置中所包括的裝置或組件的數目及類型。然而,由於行動裝置的裝置或組件之間的帶寬限制,已愈來愈難以改善功能及效能。
發明概念的實施例提供一種串列介面,所述串列介面在行動裝置中所包括的裝置之間具有不同的寫入帶寬及讀取帶寬。發明概念的實施例亦提供一種介接方法,所述介接方法的帶寬隨資料將在行動裝置中所包括的裝置之間進行交換的方向而變化。
發明概念的實施例提供一種行動裝置,所述行動裝置包括:從裝置,與經由串列時脈線提供的時脈訊號同步地接收提供至串列資料線的第一資料,並與所述時脈訊號同步地將第二資料輸出至所述串列資料線;以及主裝置,產生所述時脈訊號並與所產生的所述時脈訊號同步地將所述第一資料提供至所述串列資料線,並且與所述時脈訊號同步地自所述串列資料線接收所述第二資料。所述主裝置在傳送所述第一資料時將所述時脈訊號產生為具有第一頻率,並在接收所述第二資料時將所述時脈訊號產生為具有第二頻率。所述第二頻率低於所述第一頻率。
發明概念的實施例亦提供一種行動裝置,所述行動裝置包括:從裝置,使用串列時脈線及串列資料線進行通訊;以及主裝置,使用所述串列時脈線將時脈訊號傳送至所述從裝置,並經由所述串列資料線與所述從裝置進行通訊。所述主裝置根據資料經由所述串列資料線進行傳送的方向而改變所述時脈訊號的頻率。
發明概念的實施例亦提供一種行動裝置的介接方法,所述行動裝置包括經由雙向串列資料線及單向串列時脈線進行連接的主裝置與從裝置。所述方法包括:由所述主裝置偵測對所述從裝置的存取請求;由所述主裝置確定所述存取請求是寫入請求還是讀取請求;在確定出所述存取請求對應於所述讀取請求時,由所述主裝置將具有第一頻率的時脈訊號傳送至所述單向串列時脈線,並與具有所述第一頻率的所述時脈訊號同步地將讀取命令傳送至所述雙向串列資料線;以及由所述主裝置將具有第二頻率的所述時脈訊號傳送至所述單向串列時脈線,並由所述主裝置使用具有所述第二頻率的所述時脈訊號接收經由所述雙向串列資料線傳送的讀取資料。所述第一頻率高於所述第二頻率。
實施例仍進一步提供一種行動裝置,所述行動裝置包括主裝置與從裝置,所述主裝置與所述從裝置藉由雙向串列資料線及單向串列時脈線進行連接。所述主裝置被配置成偵測對所述從裝置的存取請求,並判斷所述存取請求是寫入請求還是讀取請求。所述主裝置更被配置成:在確定出所述存取請求對應於所述
讀取請求時,將具有第一頻率的時脈訊號傳送至所述單向串列時脈線並與具有所述第一頻率的所述時脈訊號同步地將讀取命令傳送至所述雙向串列資料線,且將具有第二頻率的所述時脈訊號傳送至所述單向串列時脈線,並且使用具有所述第二頻率的所述時脈訊號接收經由所述雙向串列資料線傳送的讀取資料。所述第一頻率高於所述第二頻率。
100:行動裝置
110:主裝置
111:第一正反器
112:從控制器
113:第二正反器
114:從介面
115:第一驅動器
117:第二驅動器
119:時脈產生器
120:從裝置
121:第三驅動器
122:主介面
123:第三正反器
124:功能區塊
125:第四驅動器
126:暫存器集合
127:第四正反器
130:串列資料線
135:資料路徑
140:串列時脈線
145:時脈路徑
150:寫入命令
155:寫入資料
160:讀取命令
165:讀取資料
200:行動裝置
210:主裝置
212:從控制器
214:第一從介面
216:第二從介面
220:第一從裝置
222:第一主介面
224:第一功能區塊
230:串列資料線
235:串列時脈線
240:第二從裝置
242:第二主介面
244:第二功能區塊
250:串列資料線
255:串列時脈線
300:行動裝置
310:系統晶片
315:時脈產生器
320:功能裝置
325:暫存器集合
330:控制通道
340:主通道
1000:資料處理系統
1100:應用處理器
1110:時脈源
1200:從裝置/RFIC
1300:從裝置/電源管理積體電路(PMIC)
1400:從裝置/電源供應模組
1500:從裝置/次級RFIC
1600:從裝置/感測器
1700:從裝置/指紋識別感測器
1800:從裝置/觸控螢幕控制器
1900:從裝置/數位顯示介面(DDI)晶片
CD1、CD2、CD3、CD4、CD5:時脈延遲
CLK:時脈訊號
CLK1:第一時脈訊號
CLK2:第二時脈訊號
D:輸入端子
DATA:資料
Data1:資料
Data2:資料
DD1、DD2、DD3、DD4、DD5、DD6、DD7、DD8、DD9、DD10、DD11:資料延遲
Din:輸入資料
Dout:輸出資料
f1H:頻率
f1L:頻率
f2H:頻率
f2L:頻率
fL:第二頻率
fH:第一頻率
Freq_ctrl:頻率時脈訊號
‘H’:高位準
INVD:延遲
‘L’:低位準
P1_C:時脈墊
P1_D:資料墊
P2_C:時脈墊
P2_D:資料墊
Q:輸出端子
rCLK:參考訊號
RD_CMD(TX):讀取命令
RD_DATA:讀取資料
RD_DATA(RX):讀取資料
Reg_0、Reg_1、Reg_n-1:暫存器
RX_DATA:接收資料
S110、S120、S130、S135、S140:操作
SCL:串列時脈線
SDL:串列資料線
T0、T1、T2、T3:時間點
t0、t1、t2、t3:時間點
TX_DATA:傳送資料
WR_CMD(TX):寫入命令
WR_DATA(TX):寫入資料
結合附圖閱讀以下對示例性實施例的詳細說明,發明概念的以上及其他目標及特徵將變得更加顯而易見。
圖1示出根據發明概念的實施例的行動裝置的方塊圖。
圖2示出圖1中所示主裝置的示例性配置的方塊圖。
圖3示出圖1所示從裝置的示例性配置的方塊圖。
圖4示出根據發明概念的實施例,一種轉移資料及時脈訊號的方法的時序圖(timing diagram)。
圖5示出根據發明概念的實施例,在將資料寫入從裝置時的資料路徑以及時脈訊號路徑的圖式。
圖6示出根據發明概念的實施例,一種自從裝置讀取資料的方法的時序圖。
圖7示出根據發明概念的實施例,在其中在主裝置處自從裝置接收到讀取資料的操作模式中的資料路徑以及時脈訊號路徑的圖式。
圖8示出一種調整時脈訊號的頻率的方法的流程圖,所述方
法是在根據發明概念的實施例的主裝置中執行。
圖9示出根據發明概念的另一實施例的行動裝置的方塊圖。
圖10示出根據發明概念的另一實施例的行動裝置的方塊圖。
圖11示出根據發明概念的實施例,資料處理系統的實例的方塊圖。
以下,將參照附圖詳細闡述發明概念的實施例,以使發明概念的實施例可易於由發明概念所屬技術中具有通常知識者構建。
作為發明概念的領域中的傳統,可根據實行所述一或多個功能的方塊來闡述並示出實施例。在本文中可被稱為單元或模組等的該些方塊由類比及/或數位電路(例如,邏輯閘、積體電路、微處理器、微控制器、記憶電路、被動電子組件、主動電子組件、光學組件、硬接線電路等)實體構建,且可視需要由韌體及/或軟體驅動。所述電路可例如在一或多個半導體晶片中實施,或在例如印刷電路板等基板支撐上實施。構成方塊的電路可由專用硬體構建,或由處理器(例如,一或多個程式化微處理器及相關聯的電路系統)構建,或由執行方塊的一些功能的專用硬體與執行方塊的其他功能的處理器的組合構建。在不背離發明概念的範圍的條件下,可將實施例的每一方塊實體分隔成二或更多個交互作用且分立的方塊。同樣,在不背離發明概念的範圍的條件下,實施例的方塊可實體組合成更複雜的方塊。
圖1示出根據發明概念的實施例的行動裝置的方塊圖。參照圖1,行動裝置100包括主裝置110以及從裝置120。主裝置110經由一條串列資料線130以及一條串列時脈線140而與從裝置120連接。
主裝置110包括從控制器112以及從介面114。從控制器112可產生將被提供至從裝置120的資料。舉例而言,從控制器112可產生將被提供至從裝置120的命令CMD,或將被寫入從裝置120中的資料。從控制器112可根據主裝置110的請求而產生用於從裝置120的配置或操作模式的資料,且可將所產生的資料提供至從介面114。作為另一選擇,從控制器112可經由從介面114自從裝置120接收接收資料RX_DATA。藉由利用接收資料RX_DATA,從控制器112可檢查從裝置120的操作狀態,或可檢查定向操作是否被處理。
從介面114利用資料經由其進行雙向傳送的串列資料線130將傳送資料TX_DATA傳送至從裝置120。從介面114經由串列資料線130接收自從裝置120傳送的接收資料RX_DATA,並將接收資料RX_DATA提供至從控制器112。從介面114與時脈訊號CLK同步地將傳送資料TX_DATA輸出至連接至墊P1_D的串列資料線130。同時,從介面114經由墊P1_C將時脈訊號CLK輸出至串列時脈線140。在此種情形中,從裝置120可利用經由串列時脈線140傳送的時脈訊號CLK而接收經由串列資料線130傳送的傳送資料TX_DATA。
此外,從介面114輸出時脈訊號CLK用於自從裝置120讀取資料的目的。從介面114與時脈訊號CLK同步地鎖存自從裝置120輸出的接收資料RX_DATA,並將接收資料RX_DATA提供至從控制器112。在與從裝置120交換資料時,從介面114產生時脈訊號CLK,所述時脈訊號CLK的頻率隨資料待被傳送的方向而變化。從介面114可利用所產生的時脈訊號CLK傳送或接收資料,且可同時經由串列時脈線140將時脈訊號CLK提供至從裝置120。
舉例而言,在將傳送資料TX_DATA傳送至從裝置120時,從介面114使用具有第一頻率fH的時脈訊號CLK。亦即,在將傳送資料TX_DATA傳送至從裝置120時,從介面114利用具有第一頻率fH的時脈訊號CLK來驅動串列資料線130。此外,從介面114可將具有第一頻率fH的時脈訊號CLK輸出至從裝置120,以使得從裝置120能夠接收傳送資料TX_DATA。
相比而言,在自從裝置120接收接收資料RX_DATA時,從介面114使用具有第二頻率fL的時脈訊號CLK,其中第二頻率fL低於第一頻率fH。亦即,從介面114在鎖存自從裝置120傳送的接收資料RX_DATA時,使用具有相對低的頻率fL的時脈訊號CLK。此外,從介面114可輸出具有第二頻率fL的時脈訊號CLK,以使得從裝置120能夠驅動具有接收資料RX_DATA的串列資料線130。
從裝置120利用串列資料線130以及串列時脈線140接
收自主裝置110傳送的命令或資料(例如,第一資料)。從裝置120可因應於所接收的命令或資料而執行特定操作,或可輸出資料(例如,第二資料)至主裝置110。從裝置120可包括用於與串列資料線130連接的墊P2_D以及用於與串列時脈線140連接的墊P2_C。
在從裝置120中使用的時脈訊號CLK可與經由串列時脈線140傳送的時脈訊號CLK實質上相同。亦即,在發明概念的一些實施例中,從裝置120不包括用於對經由串列時脈線140傳送的時脈訊號CLK進行調整或調變的電路或手段。因此,在一些實施例中,從裝置120不包括單獨的時脈調變電路或時脈閘控電路用於構建帶寬的增益。從裝置120具有簡單結構的時脈路徑。
如圖1所示的從裝置120包括主介面122以及功能區塊124。主介面122接收經由串列資料線130傳送的資料以及經由串列時脈線140傳送的時脈訊號CLK。在經由串列資料線130傳送的資料中可包括自主裝置110傳送的命令CMD或寫入資料。根據命令CMD,主介面122可將資料寫入功能區塊124中,或可將操作條件輸入至功能區塊124。此外,主介面122可因應於來自主裝置110的命令CMD將資料輸出至串列資料線130。
在主介面122輸出資料時,亦使用經由串列時脈線140傳送的時脈訊號CLK。具體而言,在利用串列資料線130將資料自從裝置120傳送至主裝置110的情形中,可將具有相對低的頻率fL的時脈訊號CLK輸入至主介面122。以下,用語「相對低的頻率」可與用語「第二頻率fL」互換使用。在除上述情形以外的
任意其他情形中,從介面114可接收具有高於第二頻率fL的第一頻率fH的時脈訊號CLK。
功能區塊124可為設定執行從裝置120的操作或從裝置120的操作模式的功能的區塊。舉例而言,功能區塊124可包括用於設定從裝置120的操作模式的暫存器集合。作為另一選擇,功能區塊124可儲存從裝置120的狀態資訊或日誌資訊(log information),或可根據主介面122的請求而輸出所述狀態資訊或日誌資訊。
此處,連接主裝置110與從裝置120的串列資料線130以及串列時脈線140中的每一者可以單條線進行構建。亦即,串列資料線130可以單條導線或單條導電線進行構建,所述單條導線或單條導電線連接主裝置110的資料墊P1_D(或引腳)以及從裝置120的資料墊P2_D(或引腳)。串列時脈線140可以單條導線或單條導電線進行構建,所述單條導線或單條導電線連接主裝置110的時脈墊P1_C(或引腳)以及從裝置120的時脈墊P2_C(或引腳)。
以上簡潔闡述了發明概念的行動裝置100的結構。發明概念的行動裝置100包括經由串列資料線130進行連接的主裝置110以及從裝置120,其中資料經由串列資料線130進行雙向傳送。主裝置110與從裝置120經由串列時脈線140進行連接用於單向地傳送時脈訊號CLK。在將資料自主裝置110傳送至從裝置120時,傳送具有相對高的頻率fH(亦即,第一頻率fH)的時脈
訊號CLK。相比而言,在將資料自從裝置120傳送至主裝置110時,傳送具有相對低的頻率fL(亦即,第二頻率fL)的時脈訊號CLK。根據如上所述提供的時脈訊號CLK,資料可以由硬體容許的最大頻率(第一頻率fH)被提供至從裝置120,而無需在從裝置120中包括單獨的時脈調變手段。
圖2示出圖1中所示主裝置的示例性配置的方塊圖。參照圖2,主裝置110包括從控制器112以及從介面114。從介面114包括正反器111及113、驅動器115及117以及時脈產生器119。
如參照圖1所述,從控制器112根據主裝置110的請求而向從裝置120提供將被傳送至從裝置120的傳送資料TX_DATA。從控制器112接收並處理自從介面114提供的接收資料RX_DATA。具體而言,從控制器112經由頻率時脈訊號Freq_ctrl控制在從介面114中產生的時脈訊號CLK的頻率。從控制器112設定在將傳送資料TX_DATA傳送至從裝置120時的時脈訊號CLK的頻率以及用於將接收資料RX_DATA鎖存至不同值的時脈訊號CLK的頻率。
從介面114經由墊P1_D輸出自從控制器112提供的傳送資料TX_DATA。墊P1_D可經由串列資料線130與從裝置120進行連接(參照圖1)。由時脈訊號CLK觸發的第一正反器111以及第一驅動器115用以將傳送資料TX_DATA輸出至串列資料線130。被提供至第一正反器111的時脈訊號CLK是由時脈產生器119產生的。在其中將傳送資料TX_DATA傳送至串列資料線130
的時序週期中,將具有第一頻率fH的時脈訊號CLK提供至第一正反器111。在此種情形中,傳送資料TX_DATA與時脈訊號CLK的上升邊緣同步地被自第一正反器111的輸入端子「D」轉移至輸出端子「Q」。自第一正反器111的輸出端子「Q」輸出的傳送資料TX_DATA藉由第一驅動器115被位準移位至串列資料線130的訊號位準。經位準移位的資料可經由墊P1_D以及串列資料線130被提供至從裝置120。
相比而言,從介面114包括第二驅動器117,用於經由墊P1_D接收自從裝置120提供的接收資料RX_DATA的目的。被提供至墊P1_D的資料的訊號位準藉由第二驅動器117被移位。經位準移位的接收資料RX_DATA可被提供至第二正反器113的輸入端子「D」。第二正反器113與時脈訊號CLK的下降邊緣同步地鎖存被提供至輸入端子「D」的接收資料RX_DATA,並將所鎖存的資料轉移至輸出端子「Q」。此處,應很好地理解,第二正反器113並非僅限於與時脈訊號CLK的下降邊緣同步地被觸發。亦即,應很好地理解,在一些實施例中,第二正反器113可以與時脈訊號CLK的上升邊緣同步地操作(或被觸發)的方式構建。被轉移至第二正反器113的輸出端子「Q」的接收資料RX_DATA被提供至從控制器112。在其中接收資料RX_DATA經由串列資料線130被輸入至主裝置110的時序週期中,將具有第二頻率fL的時脈訊號CLK提供至第二正反器113。此外,從介面114經由串列時脈線140將具有第二頻率fL的時脈訊號CLK提供至從裝置120,以使
得從裝置120能夠驅動接收資料RX_DATA。
具體而言,時脈產生器119因應於來自從控制器112的頻率時脈訊號Freq_ctrl產生時脈訊號CLK。時脈產生器119利用參考訊號rCLK產生時脈訊號CLK,時脈訊號CLK被從介面114用於發送及接收資料。時脈產生器119可以(但不限於)鎖相迴路(phase locked loop,PLL)電路或延遲鎖定迴路(delay locked loop,DLL)電路進行構建。
在其中傳送資料TX_DATA被提供至從裝置120的時序週期中,時脈產生器119產生具有第一頻率fH的時脈訊號CLK。傳送資料TX_DATA與具有第一頻率fH的時脈訊號CLK同步地經由串列資料線130被提供至從裝置120。具有第一頻率fH的時脈訊號CLK經由墊P1_C被輸出至串列時脈線140(參照圖1)。在此種情形中,從裝置120可利用因此傳送的具有第一頻率fH的時脈訊號CLK而接收經由串列資料線130傳送的傳送資料TX_DATA。
相比而言,在其中接收資料RX_DATA被自從裝置120提供至主裝置110的時序週期中,時脈產生器119產生具有第二頻率fL的時脈訊號CLK。第二頻率fL低於第一頻率fH。接收資料RX_DATA與具有第二頻率fL的時脈訊號CLK同步地經由串列資料線130被提供至墊P1_D。在此種情形中,接收資料RX_DATA由第二驅動器117提供以由第二正反器113鎖存,且被鎖存的接收資料RX_DATA被提供至從控制器112,其中第二正反器113由具有第二頻率fL的時脈訊號CLK觸發。具體而言,時脈產生器119
將具有第二頻率fL的時脈訊號CLK經由串列時脈線140提供至從裝置120。從裝置120可利用具有第二頻率fL的時脈訊號CLK將接收資料RX_DATA輸出至串列資料線130。
以上闡述了發明概念的主裝置110的示例性配置。主裝置110可將具有頻率fL/fH的時脈訊號CLK(即,主裝置110可提供具有頻率fL的時脈訊號CLK或具有頻率fH的時脈訊號CLK)提供至從裝置120,所述時脈訊號CLK的頻率根據資料將經由串列資料線130進行傳送的方向而不同地確定。主裝置110包括時脈產生器119用於向主裝置110提供時脈訊號,所述時脈訊號的頻率在傳送模式與接收模式中不同地確定。
在經由串列資料線130傳送資料的模式中,資料路徑與時脈路徑的延遲差不大。因此,由在傳送資料的模式中資料路徑與時脈路徑的延遲差導致的對時脈訊號CLK的頻率的限制相對較小。因此,在傳送資料的模式中,產生具有相對高的頻率(亦即,第一頻率fH)的時脈訊號CLK且將所述時脈訊號CLK提供至從裝置120。相比而言,在接收資料的模式中,資料路徑與時脈路徑的延遲差相對較大。因此,難以使時脈訊號CLK的頻率較高。在接收資料的模式中,產生具有相對低的頻率(亦即,第二頻率fL)的時脈訊號CLK且將所述時脈訊號CLK提供至從裝置120。藉由控制主裝置110的時脈訊號CLK的頻率,與從裝置120相關聯的寫入速度增大。
圖3示出圖1所示從裝置的示例性配置的方塊圖。參照
圖3,從裝置120包括主介面122以及功能區塊124。主介面122可經由串列資料線130以及串列時脈線140與主裝置110交換資料。主介面122包括驅動器121及125、以及正反器123及127。
主介面122利用串列資料線130以及串列時脈線140接收自主裝置110提供的資料「DATA」。根據串列介面協定,在經由串列資料線130傳送的資料「DATA」中可包括命令、位址或寫入資料。主介面122使用經由串列時脈線140輸入至墊P2_C的時脈訊號CLK用於接收資料「DATA」的目的。
由主介面122接收的時脈訊號CLK被提供至第三正反器123的時脈輸入端子。時脈訊號CLK可在第三正反器123的時脈輸入端子處被反相並輸入。藉由使時脈訊號CLK反相,有可能補償在資料路徑中發生的延遲。然而,應很好地理解,使輸入至第三正反器123的時脈訊號CLK反相僅為實例,且在其他實施例中,不使輸入至第三正反器123的時脈訊號CLK反相。
藉由第三驅動器121調整經由墊P2_D被提供至從裝置120的傳送資料TX_DATA的訊號位準或強度。將位準由第三驅動器121調整的傳送資料TX_DATA提供至第三正反器123的輸入端子「D」。第三正反器123與時脈訊號CLK的下降邊緣同步地鎖存傳送資料TX_DATA,並將經鎖存的資料轉移至輸出端子「Q」。此處,應很好地理解,第三正反器123並非僅限於與時脈訊號CLK的下降邊緣同步地被觸發,且在一些實施例中,時脈訊號CLK可與時脈訊號CLK的上升邊緣同步地被觸發。被轉移至第三正反器
123的輸出端子「Q」的傳送資料TX_DATA被提供至功能區塊124作為輸入資料Din。在其中資料「DATA」經由串列資料線130被輸入至從裝置120的時序週期中,將具有第一頻率fH的時脈訊號CLK提供至第三正反器123。
相比而言,在其中主介面122將接收資料RX_DATA提供至主裝置110的情形中,主介面122利用第四正反器127以及第四驅動器125將自功能區塊124提供的輸出資料Dout輸出至墊P2_D。在此種情形中,被提供至第四正反器127的時脈訊號CLK的頻率對應於第二頻率fL。第四正反器127與時脈訊號CLK的上升邊緣同步地將被提供至輸入端子「D」的輸出資料Dout轉移至輸出端子「Q」。第四驅動器125驅動具有自第四正反器127的輸出端子「Q」輸出的資料的墊P2_D。在此種情形中,資料可經由墊P2_D以及串列資料線130被提供至主裝置110作為接收資料RX_DATA。
功能區塊124可執行從裝置120的獨特功能,或可設定裝置用於執行所述獨特功能。舉例而言,功能區塊124可包括表示為Reg_0、Reg_1、...、Reg_n-1的多個暫存器集合126。主裝置110可將資料寫入暫存器集合126中用於設定從裝置120的操作的目的。待被寫入從裝置120的暫存器集合126中的資料的大小可增大以提供各種功能以及各種效能。出於使效能的降低最小化的目的,需要以高速度將資料寫入功能區塊124的暫存器集合126中。為此,需要針對待被提供至串列資料線130的資料增大帶寬。
在發明概念中,在其中傳送待被寫入暫存器集合126中的傳送資料TX_DATA的時序週期中提供具有第一頻率fH的時脈訊號CLK。相比而言,在其中將大小為小的接收資料RX_DATA提供至主裝置110的時序週期中提供具有第二頻率fL的時脈訊號CLK。亦即,在發明概念中,與串列資料線130相關聯的帶寬可隨從裝置120的寫入模式以及讀取模式而改變。
根據上述從裝置120的示例性配置,藉由利用自主裝置110提供的未經調變的時脈訊號CLK,從裝置120接收傳送資料TX_DATA或輸出接收資料RX_DATA。因此,從裝置120可增大與寫入模式相關聯的帶寬而無需用於控制時脈訊號CLK的單獨的配置。此可意指可構建能夠針對寫入模式在主裝置110與從裝置120之間增大最大通量(或帶寬)的行動裝置100。
圖4示出根據發明概念的實施例,一種轉移資料及時脈訊號的方法的時序圖。參照圖2至圖4,在其中經由串列資料線130將資料「DATA」(傳送資料)自主裝置110提供至從裝置120的時序週期中,可提供具有相對高的頻率(亦即,第一頻率fH)的時脈訊號CLK。假定主裝置110的從控制器112將資料寫入從裝置120的暫存器集合126中。
在時間點T0處,主裝置110的從控制器112可產生寫入命令WR_CMD(在圖4中由參考編號150標記),並可將寫入命令WR_CMD提供至從介面114。此外,從控制器112將具有高位準(H)的頻率時脈訊號Freq_ctrl提供至時脈產生器119。時脈產
生器119然後可產生具有第一頻率fH的時脈訊號CLK,且可將時脈訊號CLK提供至第一正反器111以及串列時脈線140。寫入命令WR_CMD可經由第一驅動器115以及墊P1_D與被輸入至第一正反器111的時脈訊號CLK的上升邊緣同步地被提供至串列資料線130。在此種情形中,從裝置120可利用經由串列時脈線140傳送的具有第一頻率fH的時脈訊號CLK來接收寫入命令WR_CMD。此處,應很好地理解,在寫入命令WR_CMD中包括暫存器集合126的位址資訊。
在時間點T1處,從裝置120完全接收寫入命令WR_CMD並準備好接收寫入資料WR_DATA(在圖4中由參考編號155標記),寫入資料WR_DATA將在時間點T1之後在給定數目的時脈循環之後被提供。
在時間點T2處,從控制器112產生將被寫入暫存器集合126中的寫入資料WR_DATA。因此產生的寫入資料WR_DATA被提供至從介面114。從控制器112將具有高位準的頻率時脈訊號Freq_ctrl提供至時脈產生器119用於提供寫入資料WR_DATA的目的。時脈產生器119然後可產生具有第一頻率fH的時脈訊號CLK,並可將時脈訊號CLK提供至第一正反器111以及串列時脈線140。寫入資料WR_DATA可經由第一驅動器115以及墊P1_D與被輸入至第一正反器111的時脈訊號CLK的上升邊緣同步地被提供至串列資料線130。在此種情形中,從裝置120可利用經由串列時脈線140傳送的具有第一頻率fH的時脈訊號CLK來接收寫入
資料WR_DATA。從裝置120的主介面122可將所接收的寫入資料WR_DATA寫入功能區塊124的暫存器集合126中。在時間點T3處完成寫入資料WR_DATA的傳送。
根據上述時序圖,在其中經由串列資料線130將資料自主裝置110傳送至從裝置120的情形中,用於傳送資料的時脈訊號CLK的頻率被設定至第一頻率fH。因此,對於待被提供至從裝置120的資料而言,最大通量(或帶寬)可大大增加。
圖5示出根據發明概念的實施例,在將資料寫入從裝置時的資料路徑以及時脈訊號路徑的圖式。在圖5中示出與將資料提供至從裝置120的情形對應的資料路徑135以及時脈路徑145。
首先,資料路徑135包括第一正反器111、第一驅動器115、墊P1_D、串列資料線130、墊P2_D以及第三驅動器121。時脈路徑145可包括自時脈產生器119至墊P1_C的時脈線、以及自墊P1_C、串列時脈線140以及墊P2_C至第三正反器123的時脈線。
資料與在將資料自主裝置110傳送至從裝置120時在第三正反器123處實質上觀察到的時脈訊號CLK的延遲差相對不大。亦即,如在圖5中所示,經由資料路徑135被傳送至第三正反器123的資料的延遲被模型化為「DD1+DD2+DD3+DD4+DD5+DD6+DD7」。亦即,資料延遲包括自時脈產生器119至第一正反器111的時脈轉移延遲DD1。資料延遲可包括第一正反器111的輸入/輸出延遲DD2、自第一正反器
111至墊P1_D的線延遲DD3(包括第一驅動器115)、墊P1_D以及墊P2_D的延遲DD4及DD6、串列資料線130的訊號延遲DD5以及墊P2_D與第三正反器123之間的線延遲DD7(包括第三驅動器121)。
如在圖5中所示,自時脈產生器119被提供至第三正反器123的時脈訊號CLK的時脈延遲被模型化為「CD1+CD2+CD3+CD4+CD5+INVD」。時脈延遲可包括自時脈產生器119至墊P1_C的線延遲CD1、墊P1_C以及墊P2_C的延遲CD2及CD4、串列時脈線140的訊號延遲CD3以及墊P2_C與第三正反器123之間的線延遲CD5。
由於正反器111或驅動器115及121的開關,在時間延遲中可包括存在於資料路徑135以及時脈路徑145上的延遲因數。此外,可包括由在墊P1_D、P2_D、P1_C及P2_C、串列資料線130或串列時脈線140中存在的集中常數電路或分佈常數電路(例如,阻抗)導致的時間延遲。然而,在將資料自主裝置110傳送至從裝置120的模式中,資料延遲與時脈延遲之間的差可實質上並非為大。因此,可僅藉由在第三正反器123的時脈輸入端子處使時脈訊號CLK反相來補償資料延遲及時脈延遲。因此,在將資料自主裝置110傳送至從裝置120的模式中,由時脈延遲與資料延遲之間的差導致的對頻率的限制不大。藉此,在將資料自主裝置110傳送至從裝置120時,可將時脈訊號CLK的頻率調整至足夠高的頻率,亦即,第一頻率fH。
圖6示出根據發明概念的實施例,一種自從裝置讀取資料的方法的時序圖。參照圖2、圖3及圖6,在其中經由串列資料線130將資料「DATA」自主裝置110提供至從裝置120的時序週期中,提供具有相對高的頻率(亦即,第一頻率fH)的時脈訊號CLK。相比而言,在其中經由串列資料線130將資料「DATA」自從裝置120提供至主裝置110的時序週期中,提供具有相對低的頻率(亦即,第二頻率fL)的時脈訊號CLK。
在時間點t0處,主裝置110的從控制器112可產生讀取命令RD_CMD。從控制器112然後可將讀取命令RD_CMD(在圖6中由參考編號160標記)提供至從介面114。此外,在其中經由串列資料線130傳送讀取命令RD_CMD的時序週期期間,從控制器112將具有高位準的頻率時脈訊號Freq_ctrl提供至時脈產生器119。在此種情形中,在其中經由串列資料線130傳送讀取命令RD_CMD的時間週期期間,時脈產生器119產生具有第一頻率fH的時脈訊號CLK,且將時脈訊號CLK提供至第一正反器111以及串列時脈線140。
讀取命令RD_CMD可經由第一驅動器115以及墊P1_D與被輸入至第一正反器111的時脈訊號CLK的上升邊緣同步地被提供至串列資料線130。在此種情形中,從裝置120可利用傳送至串列時脈線140的具有第一頻率fH的時脈訊號CLK來接收讀取命令RD_CMD。此處,應很好地理解,在讀取命令RD_CMD中包括位址資訊。
在時間點t1處,從裝置120的功能區塊124可因應於自主裝置110提供的讀取命令RD_CMD而準備讀取資料RD_DATA(在圖6中由參考編號165標記)。在其中功能區塊124準備讀取資料RD_DATA的時間週期t1至t2期間,可將時脈訊號CLK的頻率保持在第一頻率fH。
在時間點t2處,從控制器112因應於時序週期t1至t2的流逝使得頻率時脈訊號Freq_ctrl轉向低位準(L)。在此種情形中,時脈產生器119將時脈訊號CLK的頻率改變為第二頻率fL。經由串列時脈線140將具有第二頻率fL的時脈訊號CLK自時脈產生器119傳送至第四正反器127。第四正反器127與具有第二頻率fL的時脈訊號CLK同步地將自功能區塊124提供的讀取資料RD_DATA輸出至串列資料線130。在時間點t3處完成讀取資料RD_DATA的傳送。
以上闡述了其中經由串列資料線130將讀取命令RD_CMD自主裝置110傳送至從裝置120的情形,以及其中將讀取資料RD_DATA自從裝置120傳送至主裝置110的情形。在其中將例如讀取命令RD_CMD等資料自主裝置110傳送至從裝置120的資料傳送模式TX模式中,時脈產生器119產生具有第一頻率fH的時脈訊號CLK。相比而言,在其中將讀取資料RD_DATA自從裝置120提供至主裝置110的資料接收模式RX模式中,時脈產生器119產生具有低於第一頻率fH的第二頻率fL的時脈訊號CLK。
圖7示出根據發明概念的實施例,在其中在主裝置處自
從裝置接收到讀取資料的操作模式中的資料路徑以及時脈訊號路徑的圖式。自圖7應理解,在接收資料的模式中,時脈延遲與資料延遲之間的差相對較大。
首先,可將提供至第二正反器113的時脈訊號CLK的時脈延遲模型化為「CD1+INVD」。亦即,對於第二正反器113而言,時脈延遲可對應於由自時脈產生器119至第二正反器113的時脈線導致的延遲CD1與由第二正反器113的時脈輸入端子處的反相導致的延遲INVD之和。
相比而言,自從裝置120提供至主裝置110的資料的資料延遲可被模型化為「DD1+DD2+DD3+DD4+DD5+DD6+DD7+DD8+DD9+DD10+DD11」。此處,「DD1+DD2+DD3+DD4+DD5+DD6」的延遲值對應於自時脈產生器119至第四正反器127的時脈延遲。「DD7+DD8+DD9+DD10+DD11」的延遲值對應於自第四正反器127至第二正反器113的資料延遲。
如上所述,由於資料延遲(即,DD1至DD11)與時脈延遲(即,CD1+INVD)之間的差為大,因此僅藉由使輸入至第二正反器113的時脈訊號CLK反相難以確保由延遲差引起的資料保持邊限(data holding margin)。因此,必須藉由減小用於將資料自從裝置120傳送至主裝置110的時脈訊號的頻率來確保第二正反器113的資料保持邊限。
發明概念的行動裝置100可根據資料待經由串列資料線
130進行傳送的方向而調整在行動裝置100中產生的時脈訊號CLK的頻率。亦即,在將資料自主裝置110傳送至從裝置120的模式中,可將時脈訊號CLK的頻率設定至第一頻率fH。此處,第一頻率fH可在第一頻率fH不受資料路徑與時脈路徑的延遲差的影響的範圍內足夠高。相比而言,在其中主裝置110自從裝置120接收資料的模式中,時脈訊號CLK的頻率可被調整至低於第一頻率fH的第二頻率fL。因此,即使資料路徑與時脈路徑的延遲差為大,亦可藉由降低時脈訊號CLK的頻率而在資料接收階段處充分確保資料保持邊限。
圖8示出一種調整時脈訊號CLK的頻率的方法的流程圖,所述方法是在發明概念的主裝置中執行。參照圖8,主裝置110的從控制器112根據與從裝置120相關聯的存取模式而控制在時脈產生器119中產生的時脈訊號CLK的頻率(參照圖2)。
在操作S110中,主裝置110的從控制器112偵測對從裝置120的存取請求或模式。舉例而言,在其中執行通電或重置用於啟動行動裝置100的情形中,主裝置110可執行寫入操作用於設定從裝置120。作為另一選擇,主裝置110可執行讀取操作,用於接收從裝置120的狀態或對特定命令的響應的目的。
在操作S120中,主裝置110根據所偵測到的存取模式而執行操作分支。在存取模式是讀取模式的情形中,所述程序繼續進行至操作S130。相比而言,在存取模式是寫入模式的情形中,所述程序繼續進行至操作S140。
在操作S130中,主裝置110將時脈訊號CLK的頻率設定至第一頻率fH,用於經由串列資料線130將讀取命令RD_CMD傳送至從裝置120的目的。舉例而言,從控制器112可將具有高位準的頻率時脈訊號Freq_ctrl提供至時脈產生器119。在此種情形中,時脈產生器119可產生具有第一頻率fH的時脈訊號CLK,並可經由串列時脈線140將時脈訊號CLK傳送至第一正反器111以及傳送至第三正反器123(參見圖3)。
在操作S135中,主裝置110產生具有第二頻率fL的時脈訊號CLK,用於接收因應於讀取命令RD_CMD而輸出的讀取資料RD_DATA的目的。亦即,在其中讀取資料RD_DATA經由串列資料線130被輸入至第二正反器113的時序週期中,從控制器112可將具有低位準的頻率時脈訊號Freq_ctrl提供至時脈產生器119。在此種情形中,時脈產生器119可產生具有第二頻率fL的時脈訊號CLK,並可經由串列時脈線140將時脈訊號CLK傳送至第二正反器113以及傳送至第四正反器127(參見圖3)。若請求讀取資料RD_DATA被完全接收,則從控制器112可使時脈訊號CLK的頻率返回第一頻率fH。
在操作S140中,主裝置110將時脈訊號CLK的頻率設定至第一頻率fH,用於經由串列資料線130將寫入命令WR_CMD或寫入資料WR_DATA傳送至從裝置120的目的。在其中傳送寫入命令WR_CMD或寫入資料WR_DATA的時序週期中,從控制器112可將具有高位準的頻率時脈訊號Freq_ctrl提供至時脈產生器
119。在此種情形中,時脈產生器119可產生具有第一頻率fH的時脈訊號CLK,並可經由串列時脈線140將時脈訊號CLK傳送至第一正反器111以及傳送至第三正反器123。
以上闡述了一種根據發明概念的主裝置110存取從裝置120的存取模式而設時序脈訊號CLK的頻率的方法。發明概念的主裝置110可藉由根據資料經由串列資料線130進行傳送的方向而改變時脈訊號CLK的頻率來獲得帶寬增益。
圖9示出根據發明概念的另一實施例的行動裝置的方塊圖。參照圖9,行動裝置200包括主裝置210以及至少兩個從裝置220及240。主裝置210與從裝置220可經由包括串列資料線230以及串列時脈線235的介面而進行連接。主裝置210與從裝置240可經由包括串列資料線250以及串列時脈線255的介面而進行連接。
主裝置210可包括用於控制從裝置220及240的從控制器212、以及從介面214及216。第一從介面(SIF_1)214全權負責主裝置210與第一從裝置220之間的介接。第二從介面(SIF_2)216全權負責主裝置210與第二從裝置240之間的介接。
第一從裝置220包括第一主介面(MIF_1)222以及第一功能區塊224。第二從裝置240包括第二主介面(MIF_2)242以及第二功能區塊244。第一從裝置220以及第二從裝置240不包括用於調變或產生時脈訊號的配置。藉由僅利用自主裝置210提供的第一時脈訊號CLK1,第一從裝置220可接收資料或可驅動資料
以被輸出。藉由僅利用自主裝置210提供的第二時脈訊號CLK2,第二從裝置240可接收資料或可驅動資料以被輸出。
從控制器212、第一從介面214以及第一從裝置220之間的資料交換以及第一時脈訊號CLK1的傳送與參照圖1所述者實質上相同。亦即,第一時脈訊號CLK1的頻率根據資料Data1經由串列資料線230進行傳送的方向而進行調整。舉例而言,在其中經由串列資料線230朝第一從裝置220傳送資料的情形中,可產生具有相對高的頻率f1H的第一時脈訊號CLK1。相比而言,在其中經由串列資料線230自第一從裝置220朝主裝置210傳送資料的情形中,可產生具有相對低的頻率f1L的第一時脈訊號CLK1。
從控制器212、第二從介面216以及第二從裝置240之間的資料交換以及第二時脈訊號CLK2的傳送與參照圖1所述者實質上相同。第二時脈訊號CLK2的頻率根據資料Data2經由串列資料線250進行傳送的方向而進行調整。舉例而言,在其中經由串列資料線250朝第二從裝置240傳送資料的情形中,可產生具有相對高的頻率f2H的第二時脈訊號CLK2。相比而言,在其中經由串列資料線250自第二從裝置240朝主裝置210傳送資料的情形中,可產生具有相對低的頻率f2L的第一時脈訊號CLK2。
圖10示出根據發明概念的另一實施例的行動裝置的方塊圖。參照圖10,行動裝置300包括被提供作為主裝置的系統晶片(system-on-chip,SoC)310以及被提供作為從裝置的功能裝置320。此處,系統晶片310以及功能裝置320可分別以單獨的晶片
進行構建。
系統晶片310以及功能裝置320可經由控制通道330以及主通道340而獨立地彼此通訊。舉例而言,系統晶片310可經由控制通道330控制功能裝置320。此外,系統晶片310以及功能裝置320可經由主通道340交換資料。
此處,控制通道330可操作以與執行圖1所示主裝置110與從裝置120之間的通訊的串列介面相同。亦即,控制通道330可包括用於雙向傳送資料的串列資料線SDL,以及用於單向地將時脈訊號CLK自系統晶片310傳送至功能裝置320的串列時脈線SCL。
若控制通道330被激活,則系統晶片310的時脈產生器315可產生將經由串列時脈線SCL被傳送至功能裝置320的時脈訊號CLK。時脈產生器315可根據資料經由串列資料線SDL進行傳送的方向而改變時脈訊號CLK的頻率。舉例而言,在經由串列資料線SDL朝功能裝置320傳送資料的情形中,可產生具有相對高的頻率(亦即,第一頻率fH)的時脈訊號CLK。相比而言,在經由串列資料線SDL朝系統晶片310傳送資料的情形中,可產生具有相對低的頻率(亦即,第二頻率fL)的時脈訊號CLK。
此處,闡述其中時脈訊號CLK的頻率在第一頻率fH與第二頻率fL之間切換的實例,但發明概念並非僅限於此。亦即,應很好地理解,在一些實施例中,時脈訊號CLK的頻率可改變為三或更多個頻率中的任一者。
系統晶片310可利用控制通道330將資料寫入在功能裝置320中提供的暫存器集合325中。此外,系統晶片310可利用控制通道330接收功能裝置320的除錯或響應資料。
圖11示出根據發明概念的實施例,資料處理系統1000的實例的方塊圖。參照圖11,作為主裝置運作的應用處理器(application processor,AP)1100可控制多個從裝置1200至1900。可在應用處理器1100與各從裝置1200至1900之間構建用於雙向資料交換的串列資料線以及串列時脈線。時脈源1110提供參考訊號rCLK,且應用處理器1100可產生例如參照圖1至圖8所述的時脈訊號CLK。應用處理器1100可例如以基頻數據機處理器晶片、執行數據機的功能以及應用處理器的功能兩者的晶片、應用處理器、行動應用處理器等構建,但並非僅限於此。
從裝置1200至1900可包括RFIC 1200、電源管理積體電路(power management integrated circuit,PMIC)1300、電源供應模組1400、次級RFIC 1500、感測器1600、指紋識別感測器1700、觸控螢幕控制器1800、以及數位顯示介面(或顯示驅動器積體電路)(digital display interface,DDI)晶片1900。RFIC 1200可包括至少一個連接晶片。所述連接晶片可例如包括用於行動通訊(例如,蜂巢式)的晶片、用於WLAN通訊的晶片、用於藍芽通訊的晶片、用於全球導航衛星系統(global navigation satellite system,GNSS)的晶片、用於處理FM音訊/視訊的晶片、用於近場通訊(near field communication,NFC)的晶片及/或用於Wi-Fi通訊的晶片,
但並非僅限於此。
如上所述,在應用處理器1100以及從裝置1200至1900中,可根據資料經由串列資料線進行傳送的方向而調整時脈訊號的頻率。因此,可減小用於連接應用處理器1100與各從裝置1200至1900的引腳的數目,且可僅構建各從裝置1200至1900的結構。亦即,可充分確保帶寬(亦即,針對自主裝置傳送至從裝置的資料的最大通量),同時減小用於構建應用處理器1100以及從裝置1200至1900的成本。
如上所述,根據發明概念,可構建在根據主裝置與從裝置之間的傳送方向改變帶寬(或最大通量)的同時在內部交換資料的行動裝置。因此,可提供能夠利用簡單結構來顯著增大與寫入資料相關聯的帶寬的行動裝置。
儘管已參照發明概念的示例性實施例闡述了發明概念,但對此項技術中具有通常知識者應顯而易見的是,在不背離如在以下申請專利範圍中所述的發明概念的精神及範圍的條件下,可作出各種變化及修改。
100‧‧‧行動裝置
110‧‧‧主裝置
112‧‧‧從控制器
114‧‧‧從介面
120‧‧‧從裝置
122‧‧‧主介面
124‧‧‧功能區塊
130‧‧‧串列資料線
140‧‧‧串列時脈線
CLK‧‧‧時脈訊號
fL‧‧‧第二頻率
fH‧‧‧第一頻率
P1_C‧‧‧時脈墊
P1_D‧‧‧資料墊
P2_C‧‧‧時脈墊
P2_D‧‧‧資料墊
Claims (22)
- 一種行動裝置,包括:從裝置,被配置成與經由串列時脈線提供的時脈訊號同步地接收經由串列資料線提供的第一資料,並與所述時脈訊號同步地將第二資料輸出至所述串列資料線;以及主裝置,被配置成產生所述時脈訊號並與所述時脈訊號同步地將所述第一資料提供至所述串列資料線,並且與所述時脈訊號同步地自所述串列資料線接收所述第二資料,其中所述主裝置被配置成在傳送所述第一資料時將所述時脈訊號產生為具有第一頻率,並在接收所述第二資料時將所述時脈訊號產生為具有第二頻率,其中所述第二頻率低於所述第一頻率。
- 如申請專利範圍第1項所述的行動裝置,其中所述主裝置包括:從控制器,被配置成產生頻率控制訊號,所述頻率控制訊號用於根據所述第一資料或所述第二資料來調整所述時脈訊號的頻率;以及從介面,被配置成因應於所述頻率控制訊號而產生所述時脈訊號,並根據所述時脈訊號來將所述第一資料提供至所述串列資料線,並且根據所述時脈訊號而自所述串列資料線接收所述第二資料。
- 如申請專利範圍第2項所述的行動裝置,其中所述從介面包括: 時脈產生器,被配置成根據所述頻率控制訊號而產生所述時脈訊號;第一正反器,被配置成根據所述時脈訊號而將所述第一資料輸出至所述串列資料線;以及第二正反器,被配置成根據所述時脈訊號而自所述串列資料線接收所述第二資料。
- 如申請專利範圍第3項所述的行動裝置,其中所述從裝置包括:第三正反器,被配置成因應於經由所述串列時脈線傳送的所述時脈訊號而接收經由所述串列資料線傳送的所述第一資料;以及第四正反器,被配置成因應於所述時脈訊號而將所述第二資料輸出至所述串列資料線。
- 如申請專利範圍第4項所述的行動裝置,其中所述從裝置包括功能區塊,所述功能區塊包括其中儲存有所述第一資料的暫存器集合。
- 如申請專利範圍第4項所述的行動裝置,其中所述從裝置被配置成使用所述時脈訊號觸發所述第三正反器及所述第四正反器而不對所述時脈訊號進行調變。
- 如申請專利範圍第1項所述的行動裝置,其中所述第一資料包括用於所述從裝置的命令、位址、及設定資料中的至少一者。
- 如申請專利範圍第7項所述的行動裝置,其中所述第二資料包括用於所述主裝置的狀態資料或除錯資料。
- 如申請專利範圍第1項所述的行動裝置,其中所述串列資料線及所述串列時脈線中的每一者是使用單條導電線進行構建的。
- 一種行動裝置,包括:從裝置,被配置成使用串列時脈線及串列資料線進行通訊;以及主裝置,被配置成使用所述串列時脈線將時脈訊號傳送至所述從裝置,並經由所述串列資料線與所述從裝置進行通訊,其中所述主裝置被配置成根據資料經由所述串列資料線進行傳送的方向而改變所述時脈訊號的頻率。
- 如申請專利範圍第10項所述的行動裝置,其中所述串列資料線是雙向訊號線,且所述串列時脈線是單向訊號線。
- 如申請專利範圍第10項所述的行動裝置,其中所述資料包括傳送資料及接收資料,且所述主裝置被配置成在經由所述串列資料線將所述傳送資料傳送至所述從裝置的模式期間將所述時脈訊號產生成具有第一頻率,且在自所述從裝置接收所述接收資料的模式期間將所述時脈訊號產生成具有第二頻率,其中所述第二頻率低於所述第一頻率。
- 如申請專利範圍第12項所述的行動裝置,其中所述主裝置包括: 從控制器,被配置成根據所述主裝置是處於進行傳送的模式還是處於進行接收的模式而控制所述時脈訊號的頻率;以及從介面,被配置成在所述從控制器的控制下,將所述傳送資料輸出至所述串列資料線並接收自所述串列資料線輸入的所述接收資料,並且將所述時脈訊號輸出至所述串列時脈線。
- 如申請專利範圍第13項所述的行動裝置,其中所述從介面包括:時脈產生器,被配置成在所述從控制器的控制下產生所述時脈訊號;第一正反器,被配置成根據所述時脈訊號而將所述傳送資料輸出至所述串列資料線;以及第二正反器,被配置成根據所述時脈訊號而自所述串列資料線接收所述接收資料。
- 如申請專利範圍第14項所述的行動裝置,其中所述從介面更包括:第一驅動器,連接於所述第一正反器的輸出端子與所述串列資料線之間,且被配置成驅動所述傳送資料;以及第二驅動器,連接於所述第二正反器的輸入端子與所述串列資料線之間,且被配置成調整所述接收資料的位準。
- 如申請專利範圍第10項所述的行動裝置,其中所述資料包括傳送資料及接收資料,且所述從裝置包括:第一正反器,被配置成因應於經由所述串列時脈線傳送的所 述時脈訊號而接收經由所述串列資料線傳送的所述傳送資料;以及第二正反器,被配置成因應於經由所述串列時脈線傳送的所述時脈訊號而將所述接收資料輸出至所述串列資料線。
- 如申請專利範圍第16項所述的行動裝置,其中所述第一正反器被配置成由所述時脈訊號的反相型式觸發來接收所述傳送資料。
- 如申請專利範圍第16項所述的行動裝置,其中所述從裝置更包括功能區塊,所述功能區塊包括其中儲存有寫入資料的暫存器集合,所述寫入資料包括所述傳送資料。
- 一種行動裝置的介接方法,所述行動裝置包括經由雙向串列資料線及單向串列時脈線進行連接的主裝置與從裝置,所述方法包括:由所述主裝置偵測對所述從裝置的存取請求;由所述主裝置確定所述存取請求是寫入請求還是讀取請求;在確定出所述存取請求對應於所述讀取請求時,由所述主裝置將具有第一頻率的時脈訊號傳送至所述單向串列時脈線,並與具有所述第一頻率的所述時脈訊號同步地將對應於所述存取請求的讀取命令傳送至所述雙向串列資料線;以及在傳送具有所述第一頻率的所述時脈訊號以及所述讀取命令之後,由所述主裝置將具有第二頻率的時脈訊號傳送至所述單向串列時脈線,並由所述主裝置使用具有所述第二頻率的所述時脈 訊號接收經由所述雙向串列資料線傳送的對應於所述存取請求的讀取資料,其中所述第一頻率高於所述第二頻率。
- 如申請專利範圍第19項所述的方法,其中在確定出所述存取請求對應於所述寫入請求時,更包括:由所述主裝置將具有所述第一頻率的所述時脈訊號傳送至所述單向串列時脈線,並與具有所述第一頻率的所述時脈訊號同步地將寫入命令及寫入資料傳送至所述雙向串列資料線。
- 一種行動裝置,包括:主裝置與從裝置,所述主裝置與所述從裝置藉由雙向串列資料線及單向串列時脈線進行連接,其中所述主裝置被配置成偵測對所述從裝置的存取請求,並判斷所述存取請求是寫入請求還是讀取請求,且其中所述主裝置更被配置成:在確定出所述存取請求對應於所述讀取請求時,將具有第一頻率的時脈訊號傳送至所述單向串列時脈線並與具有所述第一頻率的所述時脈訊號同步地將對應於所述存取請求的讀取命令傳送至所述雙向串列資料線,且在傳送具有所述第一頻率的所述時脈訊號以及所述讀取命令之後,將具有第二頻率的時脈訊號傳送至所述單向串列時脈線,並且使用具有所述第二頻率的所述時脈訊號接收經由所述雙向串列資料線傳送的對應於所述存取請求的讀取資料,其中所述第一頻率高於所述第二頻率。
- 如申請專利範圍第21項所述的行動裝置,其中所述主裝置更被配置成:在確定出所述存取請求對應於所述寫入請求時,將具有所述第一頻率的所述時脈訊號傳送至所述單向串列時脈線,並與具有所述第一頻率的所述時脈訊號同步地將寫入命令及寫入資料傳送至所述雙向串列資料線。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
??10-2018-0002874 | 2018-01-09 | ||
KR10-2018-0002874 | 2018-01-09 | ||
KR1020180002874A KR102450521B1 (ko) | 2018-01-09 | 2018-01-09 | 모바일 장치 및 그것의 인터페이싱 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201931047A TW201931047A (zh) | 2019-08-01 |
TWI778181B true TWI778181B (zh) | 2022-09-21 |
Family
ID=67139862
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW107141760A TWI778181B (zh) | 2018-01-09 | 2018-11-23 | 行動裝置及其介接方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US10565154B2 (zh) |
KR (1) | KR102450521B1 (zh) |
CN (1) | CN110018975B (zh) |
TW (1) | TWI778181B (zh) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN210007731U (zh) * | 2018-12-29 | 2020-01-31 | Oppo广东移动通信有限公司 | 手机及子机 |
US10915485B2 (en) * | 2019-05-17 | 2021-02-09 | Nxp Usa, Inc. | Circuit for asynchronous data transfer |
US11675731B2 (en) | 2020-08-20 | 2023-06-13 | Global Unichip Corporation | Data protection system and method thereof for 3D semiconductor device |
US11687472B2 (en) | 2020-08-20 | 2023-06-27 | Global Unichip Corporation | Interface for semiconductor device and interfacing method thereof |
US11031923B1 (en) * | 2020-08-20 | 2021-06-08 | Global Unichip Corporation | Interface device and interface method for 3D semiconductor device |
US11699683B2 (en) | 2020-08-20 | 2023-07-11 | Global Unichip Corporation | Semiconductor device in 3D stack with communication interface and managing method thereof |
US11144485B1 (en) * | 2020-08-20 | 2021-10-12 | Global Unichip Corporation | Interface for semiconductor device with symmetric bond pattern and method for arranging interface thereof |
TWI744113B (zh) * | 2020-09-30 | 2021-10-21 | 創意電子股份有限公司 | 用於三維半導體器件的介面器件及介面方法 |
CN113220622A (zh) * | 2021-05-27 | 2021-08-06 | 浪潮电子信息产业股份有限公司 | 一种主板及时序控制方法、装置 |
CN114115588B (zh) * | 2021-09-26 | 2023-11-03 | 洛晶半导体(上海)有限公司 | 感应面板的控制芯片、控制电路及控制方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7697369B2 (en) * | 2006-06-08 | 2010-04-13 | Elpida Memory, Inc. | System with controller and memory |
US20150006778A1 (en) * | 2013-06-28 | 2015-01-01 | Stmicroelectronics S.R.L | Integrated data concentrator for multi-sensor mems systems |
US20160117274A1 (en) * | 2014-10-23 | 2016-04-28 | Texas Instruments Incorporated | Usb port controller with automatic transmit retries and receive acknowledgements |
TW201619863A (zh) * | 2014-11-26 | 2016-06-01 | 緯創資通股份有限公司 | 電子系統、電子裝置及其存取認證方法 |
TW201709077A (zh) * | 2015-08-31 | 2017-03-01 | 旺宏電子股份有限公司 | 電子裝置、記憶體裝置及其資料交換方法 |
US20170194971A1 (en) * | 2016-01-06 | 2017-07-06 | Seiko Epson Corporation | Circuit device, oscillator, electronic apparatus, and vehicle |
US9747963B2 (en) * | 2014-11-03 | 2017-08-29 | Mediatek Inc. | Multi-channel memory system using asymmetric channel frequency scaling and related power management method |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0138973B1 (ko) * | 1992-11-23 | 1998-06-15 | 죤 에이취.무어 | 클럭 주파수를 제어하여 전자 회로의 전력 소모를 최소화시키는 방법 및 장치 |
JPH0898284A (ja) * | 1994-07-25 | 1996-04-12 | Nippondenso Co Ltd | データ受信装置,送信装置および通信装置 |
US6553434B1 (en) | 1999-08-05 | 2003-04-22 | Occam Networks | Pseudo master/slave decoupling of high speed bus communications timing |
JP4694067B2 (ja) * | 2001-09-28 | 2011-06-01 | 富士通セミコンダクター株式会社 | 半導体記憶装置 |
JP2005202628A (ja) | 2004-01-15 | 2005-07-28 | Sony Corp | メモリ制御装置、メモリ制御方法およびメモリ制御プログラム |
EP1650670B1 (en) * | 2004-10-21 | 2010-03-24 | Hewlett-Packard Development Company, L.P. | Serial bus system |
JP2007115099A (ja) * | 2005-10-21 | 2007-05-10 | Toshiba Corp | メモリシステム、及び記録メディア |
US7467277B2 (en) | 2006-02-07 | 2008-12-16 | International Business Machines Corporation | Memory controller operating in a system with a variable system clock |
US7752373B2 (en) * | 2007-02-09 | 2010-07-06 | Sigmatel, Inc. | System and method for controlling memory operations |
JP2008217638A (ja) | 2007-03-07 | 2008-09-18 | Fujitsu Ltd | Fifoメモリ制御装置及びfifoメモリ制御方法 |
TW200837767A (en) | 2007-03-09 | 2008-09-16 | Usbest Technology Inc | Data storing device and method capable of reducing power consumption there of |
JP5113433B2 (ja) | 2007-06-11 | 2013-01-09 | キヤノン株式会社 | メモリコントローラ |
US8477444B1 (en) | 2009-05-27 | 2013-07-02 | Marvell International Ltd. | Clock frequency synchronization for magnetic recording device |
KR101962784B1 (ko) | 2012-10-09 | 2019-03-27 | 삼성전자주식회사 | 온도에 따라 차별화된 리드 동작 및 라이트 동작을 갖는 반도체 메모리 장치 |
US8937846B2 (en) * | 2013-05-09 | 2015-01-20 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Write level training using dual frequencies in a double data-rate memory device interface |
EP3016621B1 (en) * | 2013-07-01 | 2021-02-17 | Joseph R. Magness | Dental appliance for treatment of bruxism |
US9792247B2 (en) * | 2014-07-18 | 2017-10-17 | Qualcomm Incorporated | Systems and methods for chip to chip communication |
US9798469B2 (en) | 2014-07-31 | 2017-10-24 | Samsung Electronics Co., Ltd. | Storage device and controlling method thereof |
KR102239356B1 (ko) | 2015-02-17 | 2021-04-13 | 삼성전자주식회사 | 클록 제어 유닛 또는 전원 제어 유닛을 포함하는 저장 장치와 메모리 시스템, 그리고 그것의 동작 방법 |
US20160342540A1 (en) * | 2015-05-21 | 2016-11-24 | Qualcomm Innovation Center, Inc. | Low latency memory and bus frequency scaling based upon hardware monitoring |
KR20170134888A (ko) * | 2016-05-27 | 2017-12-07 | 주식회사 오윈 | 시가잭장치를 이용한 2채널 결제 방법 |
JP6724619B2 (ja) * | 2016-07-15 | 2020-07-15 | 富士通株式会社 | 信号再生回路、電子装置及び信号再生方法 |
-
2018
- 2018-01-09 KR KR1020180002874A patent/KR102450521B1/ko active IP Right Grant
- 2018-08-07 US US16/056,691 patent/US10565154B2/en active Active
- 2018-11-20 CN CN201811381081.9A patent/CN110018975B/zh active Active
- 2018-11-23 TW TW107141760A patent/TWI778181B/zh active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7697369B2 (en) * | 2006-06-08 | 2010-04-13 | Elpida Memory, Inc. | System with controller and memory |
US20150006778A1 (en) * | 2013-06-28 | 2015-01-01 | Stmicroelectronics S.R.L | Integrated data concentrator for multi-sensor mems systems |
US20160117274A1 (en) * | 2014-10-23 | 2016-04-28 | Texas Instruments Incorporated | Usb port controller with automatic transmit retries and receive acknowledgements |
US9747963B2 (en) * | 2014-11-03 | 2017-08-29 | Mediatek Inc. | Multi-channel memory system using asymmetric channel frequency scaling and related power management method |
TW201619863A (zh) * | 2014-11-26 | 2016-06-01 | 緯創資通股份有限公司 | 電子系統、電子裝置及其存取認證方法 |
TW201709077A (zh) * | 2015-08-31 | 2017-03-01 | 旺宏電子股份有限公司 | 電子裝置、記憶體裝置及其資料交換方法 |
US20170194971A1 (en) * | 2016-01-06 | 2017-07-06 | Seiko Epson Corporation | Circuit device, oscillator, electronic apparatus, and vehicle |
Also Published As
Publication number | Publication date |
---|---|
CN110018975A (zh) | 2019-07-16 |
CN110018975B (zh) | 2023-12-01 |
US10565154B2 (en) | 2020-02-18 |
TW201931047A (zh) | 2019-08-01 |
KR102450521B1 (ko) | 2022-10-05 |
US20190213164A1 (en) | 2019-07-11 |
KR20190084755A (ko) | 2019-07-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI778181B (zh) | 行動裝置及其介接方法 | |
US9882711B1 (en) | Device including single wire interface and data processing system including the same | |
US10133692B2 (en) | Device including a single wire interface and a data processing system having the same | |
US8135999B2 (en) | Disabling outbound drivers for a last memory buffer on a memory channel | |
KR102450296B1 (ko) | 동기식 및 비동기식 혼합 방식의 디지털 인터페이스를 포함하는 장치, 이를 포함하는 디지털 처리 시스템, 및 이들에 의해 수행되는 디지털 처리 방법 | |
TW201706990A (zh) | 用於高速記憶體介面之低功率時脈 | |
US20120188832A1 (en) | Memory channel having deskew separate from redrive | |
KR102453113B1 (ko) | 대기 상태 시 전력을 절감하는 송신 회로 | |
US9515686B2 (en) | Signal transmitting circuit using common clock, and storage device therewith | |
US10318179B1 (en) | Host device to embedded multi-media card device communication | |
TWI740988B (zh) | 半導體裝置 | |
KR20160048818A (ko) | 구성가능 클록 트리 | |
US10572438B1 (en) | Dynamic optimal data sampling time on a multi-drop bus | |
TW201305826A (zh) | 在存儲卡及主機設備間提供通訊的電路、方法及系統 | |
TWI750118B (zh) | 時脈管理電路系統、系統單晶片以及時脈管理方法 | |
TWI574160B (zh) | 電子系統以及半導體裝置 | |
TW201837651A (zh) | 半導體裝置 | |
US10241538B2 (en) | Resynchronization of a clock associated with each data bit in a double data rate memory system | |
US10140058B2 (en) | Memory controller and memory module | |
KR102206323B1 (ko) | 공통의 클록을 이용하는 송신 회로, 및 그것을 포함하는 저장 장치 | |
US20220358061A1 (en) | Unmatched architecture compensation via digital component delay | |
CN108268085B (zh) | 半导体装置 | |
KR20160118902A (ko) | 싱글 와이어 인터페이스를 포함하는 장치와 이를 포함하는 데이터 처리 시스템 | |
KR20210015609A (ko) | 인터커넥트 회로의 리셋 방법 및 이를 위한 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent |