CN1099761C - 输出电路和应用了输出电路的电子机器 - Google Patents

输出电路和应用了输出电路的电子机器 Download PDF

Info

Publication number
CN1099761C
CN1099761C CN96190719A CN96190719A CN1099761C CN 1099761 C CN1099761 C CN 1099761C CN 96190719 A CN96190719 A CN 96190719A CN 96190719 A CN96190719 A CN 96190719A CN 1099761 C CN1099761 C CN 1099761C
Authority
CN
China
Prior art keywords
mentioned
output
lead
out terminal
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN96190719A
Other languages
English (en)
Other versions
CN1158192A (zh
Inventor
熊谷敬
德田泰信
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1158192A publication Critical patent/CN1158192A/zh
Application granted granted Critical
Publication of CN1099761C publication Critical patent/CN1099761C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
    • H03K17/166—Soft switching
    • H03K17/167—Soft switching using parallel switching arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
    • H03K19/0948—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET using CMOS or complementary insulated gate field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)
  • Dram (AREA)
  • Direct Current Feeding And Distribution (AREA)

Abstract

这是一种在设定于电源线电位与接地线电位之间的规定的中间电位之后从输出端子Dout输出数据的输出电路。输出电路具有由第1、第2晶体管31、32构成的输出驱动装置30。第1晶体管31具有输入第1控制信号的第1控制端子DP。第2晶体管32具有输入第2控制信号的第2控制端子DN。还具有控制第1、第2控制信号把1、第2各晶体管31、32设定为截止状态的设定装置22。还具有使第1、第2控制端下DP、DN的不论哪一方与输出端子Dout短路的短路装置50。这样一来，在输出数据之前，用设定装置22把各晶体管31、32设定为截止状态之后。再根据输出端子Dout的电位状态进行短路，把输出端子设定于中间电位。

Description

输出电路和应用了输出电路的 电子机器
本发明涉及半导体装置的输出电路，特别是涉及已实现了高速数据输出和低噪声特性的输出电路及应用了该电路的电子机器。
随着近年来的半导体装置的微细化，对装置进行驱动的电源电压也呈现降低的趁势。因此，虽然存取时间也将与电源电压的降低成比例地变慢，但若应用这种装置，却希望在低电压化的同时实现高速化。
在另一方面，像多数位构成的半导体装置那样，在具有由对外部电路的电流驱动能力(以下称之为能力)大的晶体管构成的输出电路的情况下，将感应出起因于电源线或接地线的寄生电阻或电感的噪声，引发数据的误写入或产生振荡之类的误动作。
作为解决这些问题的装置，  已知有在数据输出之前先把输出设定为中间电位的所谓中间电位设定(以下称之为预置)电路。作为这种的电路的例子比如说可以举出特开昭63-112893号。特开昭63-117839号、特开平8-77775号等(以下称之为第1类型)、特开平2-113493号、特开平1-149290号等(以下称之为第2类型)。
把第1类型的特别是特开昭63-112893号(以下简称之为现有1)的构成示于第23A图、把预置动作时的等效电路示于第23B图、把其动作波形示于第24A图、第24B图。此外，第24A图示出的是输出电容CL约为30PF的小负载电容的情况，第24B图示出的是输出电容CL为100PF以上的大负载电容的情况。
该装置是用预置电路200把输出端子Dout设定为由N沟晶体管Q2a和P沟晶格管Q1a的能力比决定的中间电位的装置。比如说，在输出端子Dout起初为高电平(以下称之为H)的情况下，由于P沟晶体管Q1a导通，漏极压DN上升，故用电流Ion2和电流ION使输出端子的Dout的电位下降进行预置。
但是，在上述装置中存在着下述问题。
(1)由于在预置期间内，P沟晶体管Q1a和Q6a、N沟晶体管Q2a和Q12a将全都变成ON状态，故产生贯通电流Iop2、Ion2、功耗变大。特别是在高电源电压下这一点将成为问题。
(2)此外，还存在着在多位输出构成中，在预置时，Ion2向内部电路流入的量变得显著、产生噪声、使周边电路等进行误动作的问题。
详细说来的话，在整个预置期间里，如第24A、24B图所示，电流Ion2变得比电流Ion大。其中，电流Ion2是输出端子Dout比P沟晶体管Q1a的包括衬底偏置效应在内的阈值电压高时流动的电流。另外，电流Ion是输出端子Dout比N沟晶体管Q4a的阈值电压与P沟晶体管Q1a的包括衬底偏置效应在内的阈值电压的相加值还高时流动的电流。
这样一来，在输出缓冲器大的半导体装置中，为了防止输出噪声引起的内部电路的误动作，如第23B图所示，采用把VDD1和GND1分别连到输出驱动器用的专用电源布线焊盘上，把VDD2和GND2分别连到内部电路用的电源布线焊盘上去的手法。采用这一手法，比较大的电流Ion2将会流入内部电路中去。另外，所谓衬底偏置效应，指的是在N沟晶体管中采用使源极电位从接地电位上升，在P沟晶体管中使源极电位从电源电位下降的办法，衬底被反向偏置、增大阈值，增大沟道电阻的现象。
(3)在输出电容CL为100pF以上的大电容负载的情况下，如示于第24B图的期间tACC那样，输出端子Dout的电位变化变慢，不能进行预置。
其主要原因在于，在输出端子Dout比如说为H的情况下，随着输出端子Dout的下降，P沟晶体管Q1a受衬底偏置效应影响，能力急剧下降，由与N沟晶体管Q2a之间的能力比决定的Q1a的漏极电压DN也将降低，故N沟晶体管Q4a不能得到足够的能力。
另外，在输出端子Dout开始为L的情况下，则起因于P沟晶体管Q3a受Q3a的阈值电压和N沟晶体管Q2a的包括衬底偏置效应在内的阈值电压的相加值的限制。
(4)在3V以下的低电源电压的情况下，不能得到预置电路的动作余量，不能实现在低电源电压下的高速存取时间。
其主要原因归之为虽然为了把输出端子Dout设定于由N沟晶体管Q2a和P沟晶体管Q1a的能力比决定的中间电平，需要大于晶体管Q1a，Q2a的包括衬底偏置效应在内的阈值电压的相加值的电源电压，但是，比如说在已把Q1a和Q2a的阈值电压设定为0.7V的情况下，阈值电压被衬底偏置效应分别调制成约1.5V左右，相加值将变成3V。
另一方面，作为在构成输出驱动器的一对的各晶体管之间没有贯通电流流动的构成的预置电路有上述第2类型的电路，特别把特开平2-113493号(以下简化为现有2)的构成示于第25图，其动作波形示于第26A和第26B。另外，第26A图示出的是输出电容CL大于100pF的大负载电容的情况，第26B图示出的是输出电容约为30pF的小负载电容的情况。
第25图的装置是一种用输出电位检测电路203检测输出端子Dout的电位电平，使与输出端子Dout的电位电平相反的晶体管211或212中的任意一个动作，设定为中间电位的装置。
然而，倘应用该装置，特别是在被连到输出端子上的负载电容比如说是30pF等这样的小负载电容的情况下将产生下述问题。
(5)由于相应于输出端子Dout的电位使各晶体管211和212中的任意一方动作，所以为了判定输出端子Dout的电位是H还是L，必须用已设置于前一级上的输出电位检测电路203对电位进行检测。
比如说在输出端子Dout为H的情况下，输出电位检测电路203之内，NAND门电路205的输出将变成L，输出驱动器驱动电路206的NAND门电路207的输出DN将变成H，使N沟晶体管212导通。
在这里，在输出电容CL低时，这种检测所需要的时间，就得例如在输出端子Dout为H的时候，电流从输出电容CL向N沟晶休管212流入使输出端子的电位降低的时间还慢。因此，在输出电位检测电路203的NAND门电路205判定输出端子Dout为L之前，N沟晶体管212使输出端子Dout的电位高速下降，使得不能正确地判定输出端子Dout的电位电平。
这种输出驱动器动作速度比判定输出电位的速度还快的理由归因于除了一般说在晶体管的漏极电流-漏极电压特性中若栅极电位处于阈值以上的话则即使在漏极电压低的区域中电流也大之外。还要加上由于负载电容小，时间常数τ＝RC＝(V/I)C变小这一点。
因此，在输出电位检测电路203判定输出端子Dout为L是使晶体管212截止之前，输出端子Dout将下降到0V。之后，由于NOR门电路204判定输出端子Dout为L电平，DP变为L，故P沟晶体管211通导。于是，输出端子Dout高速上升，并如第26B图所示，在整个预置期间，输出端子Dout产生在电源电位与接地电位之间振动的振荡。
这样一来，在小负载电容的情况下，输出驱动器使输出端子Dout下降或上升的速度一方变快。为此，存在着在整个预置期间内产生输出出振荡，在高速地进行导通/截止的输出驱动器中产生电流引起的噪声，进行误动作和增加不需要的消耗电流这样一些问题。
(6)在第2类型的预置电路中，研究出了一种采用使构成输出驱动器的一对的各晶体管中仅仅一方导通的办法，防止贯通电流在一对的各个晶体管之间流通的电路，例如已公开于特开平1-149290号等中的电路。但是，在这种装置中，贯通电流将在已设于输出驱动器的前一级上的一对的各晶体管之间流动，将产生与上述同样的问题。
本发明是以解决上边所说的那些问题为课题而发明出来的，其目的是提供一种与负载电容无关地实现高速存取时间，且可防止输出驱动器、内部电路等中的贯通电流的发生、可降低噪声的输出电路和应用了该电路的电子机器。
另外，本发明的另一目的是提供一种即使是在低电源电压下也可以实现高速存取时间的输出电路及应用了该电路的电子机器。
再有，本发明的再一个目的是提供一种即是在贯通电流不流动的预置电路中，也可以防止输出端子的负载电容在低负载的情况下的振荡的输出电路和应用了该电路的电子机器。
本发明的输出电路具有根据第1，第2控制信号从输出端子输出数据的输出驱动装置。其中，驱动输出装置具有连到电源线和输出端子上且输入上述第1控制信号的第1控制端子的第1晶体管。此外，输出驱动装置还具有连到接地线和上述输出端上且输入第2控制信号的第2控制端子的第2晶体管。此外，输出电路具有连接到上述电源线和上述接地线二者中的至少一个以及上述输出端子上且把上述输出端子设定于电源线电位与接地线电位之间的规定电位的至少一个预置晶体管。还具有在输出上述数据之前，控制上述第1、第2控制信号把上述第1、第2的各晶体管设定为截止状态的设定装置。还具有在用上述设定装置进行了设定之后，根据上述输出端子的电位状态，使上述输出预置晶体管的预置控制端子和上述输出端子短路的短路装置。
倘采用本发明，则有下述作用效果。
(1)当用设定装置使第1、第2晶体管截止并使预置控制端和输出端子短路时，输出端子与预置控制端子的电位就将一致。即在输出端子的电位为低电平的情况下，借助于短路装置的短路，已被连接到电源线一侧的输出预置晶体管的预置控制端子的电位被拉下到0V。接着，输出预置晶体管变为通导，从电源线供给电流使输出端子的电位上升。预置控制端子的电位也将上升。这时，虽然短路装置在截止状态之后短路，但只要解除了短路状态，来自电源线的电源供给就将停止。
这样一来，在输出端子的电位处于低电平时，就可以使输出端子上升，设定于规定电位。
反过来，在输出端子的电位处于高电平的时候，只要使已连到接地线上的输出预置晶体管的预置端子与输出端子短路，就可以使输出端子的电位降低到规定电位。
因此，可以使输出驱动装置的第1、第2晶体管截止以进行预置，可在防止输出驱动装置内的贯通电流的发生，防止因噪声等引起的其他电路的误动作的同时实现高速存取时间。
(2)由于如果把输出预置晶体管的输出端子比如说漏极电极与预置控制端子比如说栅极电极短路，则在阈值电压近旁电流将变成极端地小，故不论被连到输出端子上的负载的大小，时间常数都会变大。因此，可以在输出电位到达电源电位或者接地电位之前检测电位，不会使输出振荡。
因此，不论负载电容大小都可进行预置、都可实现高速存取时间。
(3)通过采用与输出驱动装置的第1、第2晶体管不同的专用的输出预置晶体管的办法，从用输出电流的电流峰值和电流变化量决定的输出噪声和存取时间的观点出发，可以把输出预置晶体管，第1、第2晶体管的电流驱动能力设定为最佳。
另外，在本发明中，上述短路装置具有被连接在上述输出端子与上述输出预置晶体管的上述预置控制端子之间的开关装置。还具有检测上述输出端子的电位，并根据该已检测出来的输出电位控制上述开关装置的输出电位检测装置。这样一来，在输出上述数据之前，采用根据上述输出端子的电位使上述开关装置导通，使上述输出预置晶体管动作的办法，就可以把上述输出端子设定于规定电位。
倘采用本发明，则通过采用由开关装置和输出电位检测装置构成短路装置的办法，就可相应于输出端子的高电平、低电平状态分开使用至少一个输出预置晶体管的双方，自由自在地控制输出端子的上升、下降。这样一来，贯通电流就不会在输出预置晶体管中流动。
另外，如果用开关装置使输出预置晶体管的输出端子比如说漏极电极，和预置控制端子比如说栅极电极短路，则在阈值电压近旁电流将变小。于是，中间电位下的时间常将变大而和输出端子的负载电容的大小无关。因此，在对输出端子的电位进行检测时，不会变得比电位检测装置的动作速度快，在输出电位到达电源电位或接地电位之前可以检测电位，输出不会振荡。
因此，可以与负载电容的大小无关地进行预置，可以实现高速存取时间。
此外，在本发明中，上述输出预置晶体管具有被连到上述输出端子和上述电源线上且具有第3控制端子的第1预置晶体管。还具有被连到上述输出端子和上述接地线上且具有第4控制端子的第2预置晶体管。其中，第2预置晶体管是导电类型与上述第1预置晶体管相反的晶体管。上述开关装置具有被连接在上述第1预置晶体管的上述第3控制端子与上述输出端子之间的第1开关装置。还具有被连接在上述第2预置晶体管的上述第4控制端子与上述输出端子之间的第2开关装置。
倘采用本发明，则可以用第1开关装置使第1预置晶体管的第3控制端子与输出端子短路。这样一来，在输出端子处于低电平时，可使已连接到第1预置晶体管上的电源线的电流供往输出，设定于规定电位。
另一方面，可以用第2开关装置使第2预置晶体管的第4控制端子与输出端子短路。这样一来，在输出端子处于高电平时可使电流从输出端子向着第2预置晶体管流出，设定于规定电位。
这样一来，采用在电源线一侧和接地线一侧双方都使用输出预置晶体管的办法，就可以进行输出从低电平向高电平变化时的预置和输出从高平向低电平变化时的预置这双重的预置，进而可实现高速存取时间，对低电压驱动的装置是有效的。
另外，在本发明中，具有根据第1、第2控制信号从上述输出端子输出数据的输出驱动装置。其中，输出驱动装置具有连到电源线和输出端子上并有输入第1控制信号的第1控制端子的第1晶体管。此外，输出驱动装置还具有连到接地线和上述输出端子上并有输入第2控制信号的第2控制端子的第2晶体管。另外，输出电路具有在输出上述数据之前控制上述第1、第2控制信号把上述第1、第2的各个晶体管设定于截止状态的设定装置。还具有在用上述设定装置进行设定之后，根据上述输出端子的电位状态，使上述第1、第2控制端子的不论哪一方与上述输出端子短路的短路装置。
采用本发明，具有下述作用效果。
(1)当用设定装置使第1、第2晶体管截止，使第1、第2控制端子的任意一方与输出端子短路后，输出端子与第1、第2控制端子中的任意一方的电位一致。即，在输出端子的电位处于低电平的情况下，把第1控制端子的电位拉下至0V，第1晶体管导通，输出端子的电位上升，第1控制端子的电流也上升。这时，短路装置在截止状态之后短路，但只要解除了短路状态，来自电源线的电源供给就将停止。这样一来，在输出端子的电位处于低电位时，就可以使输出端子上升设定于规定电位。
反过来，在输出端子的电位处于高电平的情况下，倘使已连至接地线上的第2晶体管的第2控制端子与输出端子短路。就可以使输出端子的电位降低至规定电位。
因此，根据输出端子的电位上升、电位下降交互地使用第1和第2的各晶体管。为此，可以进行预置而在第1、第2晶体管之间不会有贯通电流流动。可在防上在输出驱动装置内的贯通电流的产生、防止由噪声等引起的其他电路的误动作的同时实现高速存取时间。
(2)此外，倘使一方的晶体管的输出端子比如说漏极电极与控制端子比如说栅极电极短路，由于在阈值电压近旁电流将变得极端之小，故时间常数将变大，和被连到输出端子上的比如说电子电路基板之类的装置的电容的大小无关。因此，可以在输出电位达到电源电位或者接地电位之前检测电位，使输出不会产生振荡。
因此，可以和负载电容的大小无关地进行预置、可实现高速存取时间。
(3)采用由已有的输出驱动装置的晶体管进行输出的预置动作的办法，则不需配置专用的预置晶体管，从而可以实现小型化的装置。
此外，在本发明中，上述短路装置具有连接于上述第1、第2控制端子中的至少一方和上述输出端子之间的第1开关装置。此外，还具有检测上述输出端子的电位，并根据该已检测出来的输出电位控制上述第1开关装置的输出电位检测装置。这样一来，就可采用在上述数据输出之前把上述第1开关装置控制为导通，使上述第1、第2晶体管中的至少一方动作的办法，把上述输出端子设定于电源电位与接地电位之间的规定电位。
采用本发明具有下述作用效果。
采用由开关装置和输出电位检测装置构成短路装置的办法，可以根据输出端子的高电平，低电平状态分开使用至少一个预置晶体管的双方，自由自在地控制输出端子的上升、下降。
还要加上一点：通过采用由输出控制装置控制第1、第2晶体管的导通/截止，就可以在比如说输出端子处于低电平的情况下，使输出端子的电位上升到规定的电位，使第1晶体管截止。在这里，倘停止电流供给，再使开关装置变成截止状态以使第1晶体管导通，则可以容易地实现从上述固定电位上升到电源电位。
反过来，在比如说输出端子处于高电平的情况下，则可以使输出端子的电位降低至规定的电位，使第2晶体管截止。若在这里停止电流流出，再使开关装置变成截止状态以使第2晶体管导通，则可以容易地实现从上述规定电位降低至接地电位。这样一来，通过同时进行开关装置等的控制就可以实现优选的装置。
此外，在本发明中，上述设定装置具有采用使上述第1、第2控制信号输入至上述第1、第2晶体管的上述第1、第2控制端子的办法，控制上述第1、第2晶体管的输出控制装置。还具有被连接在上述输出控制装置与上述第1、第2控制端子中的至少一方之间，并用上述输出电位检测装置进行控制的第2开关装置。这样一来，在上述数据输出之前，采用在把已连接到上述第1、第2控制端子上去的任意一方的上述第2开关装置控制为非导通，禁止了上述数据输入的状态下，使上述第1、第2晶体管的一方动作的办法，就可把上述输出端子设定于电源线电位与地线电位之间的上述规定电位。
采用本发明，具有下述作用效果。
(1)可以和第1、第2控制信号无关地维持短路状态。即，  当借助于第1开关装置的导通使之短路时，由于已连到第1、第2控制端子上的任意一方的第2控制装置为非导通，所以是不向输出装置供给第1或第2控制信号的状态。为此，可以独立地维持第1或第2晶体管的导通状态，不受输出装置控制。这样一来，在此期间介以第1晶体管由电源线向输出端子供给电源，就可使电位上升以设定于规定电位。另外，还可以使电流从输出端子向已连到接地线上的第2晶体管一侧流出，使电位下降以设定于规定电位。在预置结束的时候，第1开关装置将变成非导通、第2开关装置将变成导通，变成为返回到供给第1、第2控制信号的通常的状态。
(2)还有，在预置时，由于第2开关装置为非导通，故不会从输出端子介以第1开关装置向内部电路中流入电路，因而可降低噪声。
此外，在本发明中，上述第2开关装置具有根据上述电位检测装置的控制，把上述输出控制装置与上述第1、第2控制端子中的至少一方控制为导通、非导通的传送门电路。
倘采用本发明，借助于用传送门电路构成第2开关装置，可以简化电路构成。
在本发明中，上述第2开关装置由第1导电型的晶体管和第2导电型的晶体管构成。此外，上述输出控制装置具有被连在电源线和上述第1导电型的晶体管上的第3晶体管和被连到接地线和上述第2导电型的晶体管上的第4晶体管。
倘采用本发明，采用由晶体管构成第2开关装置和输出控制装置的一部分的办法，可以使电路构成进一步地简化。
在本发明中，上述第1开关装置具有被连接在上述输出端子与上述第1晶体管的上述第1控制端子之间的第1开关。还有被连接在上述输出端子与上述第2晶体管的上述第2控制端子之间的第2开关。上述第2开关装置具有被连接在上述第1晶体管的上述第1控制端子与上述输出控制装置之间的第3开关。还具有被连在上述第2晶体管的上述第2控制端子与上述输出控制装置之间的第4开关。这样一来，就可在上述数据输出之前，借助于上述输出电位控制装置，用使上述第1、第2开关装置任意一方导通，使上述第1、第2晶体管中的任意一方动作的办法，把上述输出端子设定于电源电位与接地电位间的规定电位。
倘采用本发明，则不仅上升下降的任何一方、上升下降双方的电位设定，仅仅用本发明装置是可能的。因此，可以进行输出从低电平向高电平变化时的预置和输出从高电平向低电平变化时的预置这双重的预置，进而可实现高速存储时间，对低电压驱动的装置是有效的。
在本发明中，上述第1晶体管和上述第2开关二者中的每一个都由第1导电型的晶体管形成。而上述第2晶体管和上述第1开关，二者中的每一个都由第2导电型的晶体管形成。上述第3开关和上述第4开关这二者中的每一个，由上述第1导电型的晶体管和上述第2导电型的晶体管形成。
倘采用本发明，由于输出驱动装置的第1、第2晶体管和将输出端子短路的各个开关由晶体管形成，故可以减少信号布线、简化电路规模和版图面积，可实现装置的小型化。
在本发明中，上述第1晶体管、上述第2开关和上述第3开关三者中的每一个都由第1导电型的晶体管形成。上述第2晶体管、上述第1开关和上述第4开关三者中的每一个都由第2导电型的晶体管形成。
倘采用本发明，则可各自用单一的晶体管构成所有的开关、可进一步缩小电路规模和版图面积，可以实现更小型的装置。特别是在8位、16位和32位等输出端子多的比如说半导体装置等等中，可以实现芯片尺寸的缩小。
在本发明中，在设定为电源线电位与接地线电位之间的中间电位之后输出数据的输出电路中，有输出上述数据的输出端子。还具有被连到上述输出端子上，使该输出端子的电压下降以把上述输出端子设定于上述中间电位的电位设定装置。上述电位设定装置具有下述那样的电流一电压特性：输入随着时间增加而下降的电压，随着上述电压的下降使电流下降，伴随着上述电压下降的上述电流下降的下降速率与初期相比后期变小，而且，输入电压在上述电位设定装置的阈值电压近旁的时候，在上述电位设定装置中流动的电流小。
倘采用本发明，在使输出端子的电位下降的情况且输出端子的电位处于高电平的情况下，首先用电位设定装置使输出端子的电位下降至中间电位。这时，在电位设定装置的阈值近旁，电流可以减小。因此，即便是在被连到输出端子上的电路等的电容小的情况下，也可以把时间常数加大，可使在中间电位下的放电速率变得比对输出端子的电位进行检测的装置的动作速度慢。因此，可以在输出端子因过放电而下降过量之前检测输出端子的电位状态，可以防止周边装置的误动作等等。
在本发明中，在设定于电源线电位与接地电位之间的中间电位之后输出数据的输出电路中，具有输出上述数据的输出端子。还具有被连接到上述输出端子上，使上述输出端子的电压上升以把上述输出端子设定于上述中间电位的电位设定装置。上述电位设定装置具有下述电流一电压特性：输入随着时间的增加而上升的电压，随着上述电压的上升使电流下降，伴随着上述电压上升的上述电流下降的下降速率，后期与初期相比变小，而且，在输入电压处于上述电位设定装置的阈值电压的近旁时，在上述电位设定装置中流的电流少。
倘采用本发明，则在输出端子的电位上升且输出端子的电位为低电平时，首先，用电位设定装置使输出端子的电位上升至中间电位。这时，在电位设定装置的阈值近旁，可使电流减少。因此，即使在被连到输出端子上的电路等的电容小的情况下，由于也可以使时间常数加大，故可以使在中间电位下的充电速度比检测输出端子的电位的装置的动作速度慢。于是，可以在输出端子上升过头之前，检测输出端子的电位状态，可以防止周边装置的误动作。因而，可以确实地执行预置电位设定。
在本发明中，上述电位设定装置具有根据上述第1、第2控制信号从上述输出端子输出数据的输出驱动装置。其中，输出驱动装置具有被连到电源线和输出端子上且具有输入第1控制信号的第1控制端子的第1晶体管。输出驱动装置还具有被连到接地线和上述输出端子上且具有输入第2控制信号的第2控制端子的第2晶体管。电位设定装置具有采用把上述第1、第2控制信号输入到上述第1、第2晶体管的上述第1、第2控制端子上去的办法，控制上述第1、第2晶体管的输出控制装置。还具有被连接在上述第1、第2控制端子中的任意一方与上述输出端子之间的开关装置。还具有检测上述输出端子的电位，并根据该已检测到的电位控制上述开关装置的输出电位检测装置。
倘采用本发明，则在已设置了输出电位检测装置的情况下，即便是输出端子为小负载电容，也可正确判断输出端子的电位状态，可以防止输出电位检测装置的误动作。
可使输出驱动装置的第1、第2晶体管中的任一个，与使输出电位上升或下降时的任一个上述电位设定装置的电压一电流特性相对应，使实现电位设定装置成为可能。
此外，已应用了输出电位检测装置的输出端子的电位设定，可用输出控制装置的控制使输出驱动装置的第1、第2晶体管截止，用输出电位检测装置控制开关装置的办法进行。这时的电位的上升下降，可以借助于任一开关装置的开关动作使第1、第2的任一晶体管动作的办法进行控制。
在本发明中，上述电位设定装置具有被连到上述电源线和上述接地线中至少一个及上述输出端子上且把上述输出端子设定于电源线电位和接地线电位之间的规定电位的至少一个输出预置晶体管。
倘采用本发明，则可把电位设定装置的电压一电流特性用作为输出预置晶体管的各晶体管的特性。
在本发明中，设定于电源线电位与接地线电位之间的规定的中间电位的预置劝作，可根据检测地址信号的转变变化而产生的脉冲信号进到控制。
这样一来，在比如说非同步型的半导体存储装置等等中也可以使用本发明的输出电路。
此外，本发明的电子机器由应用了上述输出电路的电子机器构成。
倘采用本发明，可以实现低功耗的电子机器，而且可以确实地降低噪声以防止电子机器内的其他装置的误动作。
下面说明附图
第1图的方框图示出了本发明的半导体装置的整体构成。
第2图的电路图示出了本发明的实施例1的输出电路。
第3A图的动作波形图示出的，是在第2图的输出电路中输出电容为大负载电容的情况，第3B图的动作波形图示出的，是在第2图的输出电路中，输出电容的小负载电容的情况。
第4A图的电路图示出了在本发明的输出电路中，已使P沟晶体管的栅极电极和漏极电极短路的情况。
第4B图的特性图示出在第4A图的电路图中电流I与输出端子Dout的电位V之间的关系。
第4C图的电路图示出了在本发明的输出电路中，已使N沟晶体管的栅极电极与漏极电极短路的情况。
第4D图的电路图示出了现有的输出电路的N沟晶体管的部分。
第4E图是把第4C图的电路图中的电流I与输出端Dout的电位V之间的关系和第4D图的电路图中的电流I2与输出端子Dout的电位V之间的关系进行比较的特性图。
第5A图示出的无预置的输出电路的数据存取时间下与电源电压V之间的关系。
第5B图示出的是现有的输出电路的数据存取时间T与电源电压V之间的关系。
第5C图示出的是本发明的输出电路的数据存取时间T与电源电压V之间的关系。
第6图的电路图示出了本发明的实施例2的输出电路。
第7A图的动作波形图示出的是第6图的输出电路中输出电容为大负载电容的情况，第7B图的动作波形图示出的是第6图的输出电路中输出电容为小负载电容的情况。
第8图的电路图示出了本发明的实施例3的输出电路。
第9A图示出的是在第8图的输出电路中输出电容为大负载电容时的动作波形图，第9B图示出的是在第8图的输中电路中输出电容为小负载电容时的动作波形图。
第10图是本发明的实施例4的输出电路的电路图。
第11A图示出的是在第10图的输出电路中输出电容为大负载电容时的动作波形图，第11B图示出的是在第10图的输出电路中，输出电容的小负载电容时的动作波形图。
第12图是本发明的实施例5的输出电路的电路图。
第13A图示出的是在第12图的输出电路中，输出电容为大负载电容时的动作波形图，第13B图示出的是在第12图的输出电路中，输出电容为小负载电容时的动作波形图。
第14图是本发明的实施例6的输出电路的概略电路图。
第15图的电路图示出了第14图的输出电路的细节。
第16A图示出的是在第15图的输出电路中，输出电容为大负载电容时的动作波形图，第16B示出的是在第15图的输出电路中，输出电容为小负载电容时的动作波形图。
第17图是本发明的实施例7的输出电路的电路图。
第18图是本发明的实施例8的输出电路的电路图。
第19图是本发明的实施例9的输出电路的电路图。
第20A图示出的是在第19图的输出电路中，输出电容为大负载电容时的动作波形图，第20B图示出的是在第19图的输出电路中，输出电容为小负载电容时的动作波形图。
第21图是本发明的实施例10的输出电路的电路图。
图22A图示出的是在第21图的输出电路中，输出电容为大负载电容时的动作波形图，第22B图示出的是在第21图的输出电路中，输出电容为小负载电容时的动作波形图。
图第23A图是现有技术1的半导体装置的输出电路的电路图，第23B图是第23A图的输出电路中，在预置时动作的晶体管的电路图。
第24A图示出的是在第23A图的输出电路中输出电容为小负载电容时的动作波形图，第24B图示出的是在第23A图的输出电路中输出电容为大负载电容时的动作波形图。
第25图是现有技术2的半导体装置的输出电路的电路图。
第26A图示出的是在第25图的输出电路中，输出电容为大负载电容时的动作波形图，第26B图示出的是在第25图的输出电路中，输出电容为小负载电容时的动作波形图。
第27图的动作波形图示出的是第21图的输出电路的地址转变检测电路的动作。
以下，参看图面对本发明的优选的一个实施例具体地进行说明。
实施例1
首先，在说明作为本发明的特征性的构成的输出电路之前，用第1图，对作为已应用了输出电路的电子机器的一个例子的半导体存储装置的整体构成进行说明。
半导体存储装置比如说RAM，如图1所示，具有被排列成行列状，含有没有画出来的位线和字线的存储单元阵列1。
接着，采用把由控制装置比如说CPU输出的地址信号Ai输入至地址输入部分3的办法，介以WL(字线)译码器2和列选通门4对字线和位线选择性地存取，以指定特定的存储单元位置。
其中，在读出的情况下，把来自存储单元的信号介以列选通门4由读出放大器5进行放大，再由输出电路10输出至I/O。这时，要先用控制部分6把读出放大器5和输出电路10设置成可以动作。
另一方面，在写入的时候，把来自I/O的信号用写入控制部分7进行数据处理并送到数据总线(DB)上的同时，介以WL译码器2和列选通门4选择存储单元阵列1内的字线和位线，以向存储单元内写入数据。这时，要先用控制部分6停止读出放大器5和输出电路10。
另外，在半导体存储装置比如说ROM的情况下，采用去掉上述写入所需要的构成的办法来构成。
在此，用第2图对作为本发明特征性的构成的输出电路进行说明。
本发明的输出电路是一种在输出数据D和XD之前，先把输出端子Dout设定于电源线电位与接地线电位之间的规定电位的电路。另外，输出电路包括有输出驱动装置30、输出预置晶体管40、短路装置50A和设定装置22A。
输出驱动装置30包括有作为连接到电源线和输出端子Dout上的第1晶体管的P沟晶体管31和，作为连接到接地线和输出端子Dout上的第2晶体管的N沟晶体管32。这样一来，根据输入到各晶体管31、32的第1、第2控制端子比如栅极电极DP、栅极电极DN上的第1、第2控制信号，从输出端子Dout输出数据D和XD。
输出预置晶体管40被连接到电源线和接地线中的至少一个和输出端子Dout上，具有把输出端子Dout设定于电源线电位与接地线电位之间的规定电位的功能。输出预置晶体管40还具有作为被连到输出端子Dout和电源线上的第1预置晶体管的P沟晶体管41。还具有被连到输出端子Dout和接地线上，作为与第1预置晶体管相反的导电型的第2预置晶体管的N沟晶体管42。
短路装置50A具有在用后边要讲的脉冲产生期间中的设定装置22A进行设定(使各晶体管31和32变成截止状态)之后，根据输出端子Dout的电位状态，使输出预置晶体管40的至少一方的控制端子(比如说栅极电极GP、栅极电极GN)与输出端子Dout短路的功能。另外，短路装置50A包括有开关装置60和输出电位检测装置70。
开关装置60被连接在输出端子Dout与输出预置晶体管40的栅极电极之间。此外，开关装置60具有被连接在作为P沟晶体管41的第3控制端子的栅极电极GP与输出端子Dout之间的第1开关62。还具有被连接在作为N沟晶体管42的第4控制端子的栅极电极GN与输出端子Dout之间的第2开关64。
第1开关62用由P沟晶体管62a和N沟晶体管62b构成的传送门形成。第2开关64用由P沟晶体管64a和N沟晶体管64b构成的传送门形成。
输出电位检测装置70具有对输出端子的电位进行检测并根据该被检测到的输出电位控制开关装置60的功能。另外，输出电位检测装置70具有用输出端子Dout的电位控制第1开关62的NOR门电路71和反相器72。还具有用输出端子Dout的电位控制第2开关64的NAND门电路73和反相器74。
其中NOR门电路71和NAND门电路73用预置控制信号PSET控制。在预置控制信号PSET为L的时候，第1、第2开关62、64将变成非导通，在预置控制信号PSET为H的时候，则根据输出端子Dout的电位电平，使第1、第2开关装置62和64中的某一个导通。
设定装置22A具有在作为来自读出放大器的输出的数据D和XD输出之前，且在作为比如说检测到地址信号Ai的变化而产生的脉冲的预置控制信号PSET的脉冲产生期间中(比如说在第3A图中为高电平期间)控制将被输入到各晶体管31、32的栅极电极DP、DN上去的各控制信号(例如第3A图中用DP、DN所表示的信号)以把各晶体管31、32设定为截止状态的功能。该设定装置22A包括输出控制装置80。
输出控制装置80具有采用把控制信号输入到各晶体管31、32的栅极电极DP、DN上的办法对输出驱动装置30的各晶体管31、32进行控制的功能。另外，输出控制装置80具有根据内部数据D和输出控制信号OE控制N沟晶体管32的NAND门电路82和反相器83。还具有根据内部数据XD和输出控制信号OE控制P沟晶体管31的NAND门电路81。
其次，用第2图、第3A图和第3B图对具有上述构成的输出电路的动作进行说明。第3图是示出图2电路的动作波形的时序图，同时还一并示出了输出驱动装置的电流波形Iop和Ion及输出预置晶体管的电流波形Ipsp和Ppsn。特别是第3A图示出的是输出电容CL为100pF以上的大负载电容的情况，第3B图示出的是CL为几个pF左右的小负载电容的情况。
(i)CL＝大负载电容
A.输出端子Dout从低电平(以下称之为L)→高电平(以下称之为H)的情况。
在第3A图中，说明已连接上约100pF的输出电容的输出端子随着地址输入Ai的变化从L变为H时的动作。
由于已对地址输入Ai的变化作出了响应的图中未画出的内部数据的变化，栅极电极DN的栅极信号将下降，N沟晶体管32变为截止。P沟晶体管31也已变成截止(步骤(以下称之为S)A1)。
同时，当比如说相应于地址输入Ai的变化而产生的预置控制信号PSET变为H时，则输出电位检测装置70被激活、进行输出端子Dout的电位电平的判定。
这时，由于输出端子Dout是L，故NOR门电路71的输出V1变成H，第1开关62变成导通，第2开关64变成非导通(S-A2)。
接着，将P沟晶体管41的栅极电极GP和作为漏极电极的输出端子Dout短路，变成同一电位。由于输出端子Dout(100pF)这一方比栅极电极GP(一般为几个pF)电容大，故因此栅极电极GP被拉下至大约0V。
因此，P沟晶体管41将变成导通(ON)，借助于电流Ipsp，输出端子Dout开始上升。
这样一来，因为输出端子Dout与栅极电极GP是同一电位，故GP的电位也和输出端子Dout一起上升(S-A3)。
在这里，若用开关装置62使P沟晶体管41的栅极电极GP与漏极电极短路(参看第4A图)，则P沟晶体管41的特性将变成第4B图那样。即，P沟晶体管的特性，若输出端子Dout为0V则为ON，一旦变成ON，由于输出端子Dout的电位上升的同时，P沟晶体管41的栅极和源极之间的电压将下降，故电流驱动能力(以下简称之为能力)将下降。另外，在阈值近旁是电流低的状态。因此，电流Ipsp的量减少，输出端子Dout的上升速率降低(S-A4)。
不久，在输出端子Dout的电位变得超过了输出电位检测装置70的NOR门电路71的逻辑电平时，或者，预置控制信号PSET变成为L时，NOR门电路71的输出V1将变成为L。
这样一来，第1开关62将变成非导通，栅极电位GP借助于晶体管91将变成电源电位，P沟晶体管41变为截止，预置动作停止(S-A5)。
在这里，采用预先把NAND门电路73的逻辑电平设定为比NOR门电路71的逻辑电平还高的办法，使第2开关64不导通则N沟晶体管42也不导通。
这样一来，输出端子Dout将被设定于中间电位。之后，根据新的地址，没画出来的内部数据XD将变成H，使P沟晶体管31导通，输出端子Dout上升至电源电位(S-A6)。
B.输出端子Dout H→L的情况。
在输出端子Dout由H变为L输出数据的情况下，借助于已对地址输入Ai的变化作出了应答的没有画出来的内部数据XD的变化，栅极电极DP的栅极信号上升，P沟晶体管31将成截止。N沟晶体管32也已变成截止(S-B1)。
同时，当比如说响应于地址输入Ai的变化而产生的预置控制信号PSET变为H时，则输出电位检测装置70被激活、进行输出端子Dout的电位电平的判定。
在这里，由于输出端子Dout为H，故NAND门电路73的输出V2将变成L，第1开关62变成为非导通，第2开关64变成为导通(S-B2)。
这样一来，N沟晶体管42的栅极电极GN和作为漏极电极的输出端子Dout被短路变成同一电位。为此，由于输出端子Dout(100pF)这一方比GN(一般为几个pF)电容大，故GN被上拉到大体上电源电位。
因此，N沟晶体管42变为导通(ON)，并借助于电流Ipsn，使输出端子Dout开始下降。由于输出端子Dout与GN为同一电位，故栅极电极GN的电位也将与输出端子Dout同时下降(S-B3)。
如果在这里用第2开关64把N沟晶体和42的栅极电极GN和漏极电极短路(参见第4C图)，则N沟晶体管42的特性将变成第4E图那样。即，N沟晶体管的特性，若输出端子Dout为电源电压则导通，且一旦导通，则因N沟晶体管41的栅极和源极之间的电源与输出端子Dout的电位下降，故能力下降。此外，在阈值近旁电流为低的状态。因此，电流Ipsn的量减少，输出端子Dout的下降速率减小(S-B4)。
不久，在输出端Dout的电位变得低于输出电位检测装置70的NAND门电路73的逻辑电平的情况下，或者在预置控制信号PSET变为L的情况下，NAND门电路73的输出V2将变成H。
这样一来，第2开关64将变成非导通，栅极电位GN将借助于晶体管92而变成0V，N沟晶体管42变成截止，停止预置动作(S-B5)。
在这里，采用预先把NAND门电路73的逻辑电平设定得比NOR门电路71的逻辑电平高的办法，使第1开关62不导通，因而P沟晶体管41不导通。
这样一来输出端子Dout就被设定为中间电位。之后，根据新的地址，内部数据D变为H，N沟晶体管32导通使输出端子Dout下降到0V(S-B6)。
(ii)CL＝小负载电容
A.输出端子Dout L→H的情况
其次，用第2图和第3B图对已在输出端子Dout上连有小负载电容的输出端子Dout依据地址输入Ai的变化从L变为H时的动作进行说明。
与前边说过的S-A1～S-A2的动作一样，第1开关62将变成导通。
在这里，虽然栅极电极GP将变得与输出端子Dout同一电位。但是，由于输出端子Dout的端子电容是与栅极电极GP同等程度的电容，故输出端子Dout将变成由输出端子Dout与栅极电极GP的电容比决定的中间电位。
此后，与S-A3相同，由于P沟晶体管41导通，故输出端子Dout将上升。
在这里，在S-A4中，在P沟晶体管41的阈值电压近旁，  P沟晶体管41的能力将下降为极端之低。为此，即便是C为小负载电容由于电流小，故时间常数τ＝RC＝(V/I)C也将变大。
因此，在输出端子Dout处于中间电位的时候，输出端子Dout的电位上升的速度变得不比输出电位检测装置80的动作速度快，因而可以防止现有技术的那样的振荡。
这样一来，即便是预置控制信号PSET为H，如果输出端子Dout的电位变成为超过NOR门电路71的逻辑电平，则第1开关62也将变成非导通，栅极电极GP的电位也将变成电源电位，P沟晶体管41在输出端子Dout处于中间电位的状态下将变成截止，停止预置动作(S-A5)。
之后，没有画出来的内部数据xD将变成H，并借助于P沟晶体管31，使输出端子Dout变成电源电位(S-A6)。
B.输出端子Dout H→L的情况
另外，在输出端子Dout由H变为L输出数据的情况下，和上边说过的S-B1～S-B2的动作一样，开关64将变为导通。
虽然在这里栅极电极GN与输出端子Dout将变成同一电位，但由于输出端子Dout的端子电容与GN电容是同等程度的电容，故输出端子Dout将变成由输出端子和GN的电容比决定的中间电位。
之后，和S-B3一样，由于N沟42导通，输出端子Dout下降。
在这里，在S-A4中，在N沟晶体管42的阈值电压近旁，N沟晶体管42的能力降为极端之低。
即，在现有的装置中借助于前边说过的现有2的构成，用N沟晶体管使输出端子的电位下降时，由于用预置动作中第4D图所示的那种电路构成，故输出电压一电流特性，如在第4E图的虚线所示的I2那样，即使输出电压Dout的电位在0V近旁电流也大。为此，在电容小的时候，时间常数τ＝RC＝(V/I)C小，输出端子Dout下降的速度比输出电位检测装置的检测速度快，存在着进行误判断而产生振荡的问题。
对此，在本例中，如第4C图所示，由于栅极电极与漏极电极已短路，故N沟晶体管变成为第4E图的I那样的特性，在阈值VCN近旁电流将变小。
因此，在使输出端子Dout的电位下降的时候，在阈值VHz近旁电流可以极端地小。为此，即便是在被连到输出端子Dout上的电路等的电容小的时候，也可以增大时间常数。
这样一来，在检测输出端子Dout时，可以使在中间电位下的放电的速度比输出电位检测装置70的动作速度慢，在输出端子过放电之前，可以检测输出端子的电位状态，可防止周边装置的误动作而不产生在输出上产生的振荡。
不久，即使预置控制信号PSET为H，倘输出端子Dout的电位变得低于NAND门电路73的逻辑电平，则第2开关64将变成非导通，栅极电位GN将变成0V，N沟晶体管42在输出端子Dout处于中间电位的状态下将变成截止，预置动作停止(S-B5)。
其后，和S-B6一样，输出端子Dout下降至接地线电位。
其次，说明本输出电路的其他的特征。
其中，本例的输出电路也具有第5C图所示的那种特性。第5图示出的是数据确定时间(存取时间)与电源电压之间的关系，是电源电压规格为3V±10％(2.7～3.3V)的半导体装置的特性图。第5A图是无预置的情况，第5B图是现有技术的情况，第5C图是本例的情况。
根据该图，即便是在电源电压已变大了的情况下，存取时间也将变快，电源电压的宽度展宽。因此，提高了把输出装置用到各种装置中去之际的通用性。
此外，在电源电压大约4.V以下的情况下。不进行存取，则数据确定时间(存取时间)与现有类型，无预置的类型相比也将会变快。为此，可以与负载电容无关地降低噪声的同时，还可以实现高速存取时间，即使从这一点来说也提高了通用性。
如上所述，倘采用本实施例1，则有下述效果。
(1)可以在输出驱动装置的各晶体管截止的状态下进行预置，可以在防止输出驱动装置内的贯通电流的发生，防止因噪声等引起的其他电路的误动作的同时实现高速存取时间。另外，还是低消耗电流。
(2)双方的输出预置晶体管由于是根据输出端子的电位上升、电位下降交互地使用，故在输出预置晶体管间也不会流动贯通电流。此外还可谋求降低功耗和噪声，防止整个电路的误动作。
(3)借助于在电源线一侧和接地线一侧这双方使用输出预置晶体管，可以进行输出从低电平向高电平变化时的预置和输出从高电平变化至低电平时的预置这两个方向的预置，还可以实现高速存取时间，对于低电压驱动的装置是有效的。
(4)在输出高负载条件下，输出预置晶体管以足够大的驱动能力把输出端子设定于中间电位，而在低负载条件下则使得在整个预置期间内不产生输出的振荡地进行预置动作。为此，可以实现高速存取、低消耗电流和低噪声。特别是对于具有8位、16位、32位等等多数个输出端子的装置来说其效果很大，倘大半导体装置中使用则可对高速化作出贡献。
(5)采用应用与输出驱动装置的第1、第2晶体管不同的专用预置昌体管的办法，以输出电流Ipsn、Ion和Ipsp、Iop的电流峰值，由电流变化量决定的输出噪声及存取时间的观点来看，把第1、第2的各晶体管与输出预置晶体管的第一晶体管的电流驱动能力设定为最佳是可能的。因而，可以实现高速存取、低噪声的装置。
(6)在整个预置期间内，不会从输出端子介以开关装置向内部电路中流入电流，故是低噪声。
(7)倘使输出预置晶体管的漏极电极与栅极电极短路，则在阈值电压近旁电流将变得极端之小。为此，时间常数将和被连到输出端子上的负载电容的大小无关地变大，在对输出端子的电位进行检测的情况下，变得不比输出电位检测装置的动作速度快。因此，在输出电位达到电源电位或接地电位之前可以检测电位，输出不会产生振荡。因而可以和负载电容的大小无关地进行预置、可以实现高速存取时间。
实施例2
其次，依据第6图和第7图对本发明的实施例2进行说明。对于和上述实施例1实质上相同的构成不予贽述，仅对不同的部分进行说明。
本实施例2的输出电路，如第6图所示，是把其构成作成为在上述实施例1中，仅仅在输出端子Dout从H变为L时才设定中间电位的输出电路。
在这种情况下，输出预置晶体管40仅由N沟晶体管42构成；输出电位检测装置70仅由NAND门电路73和反相器74构成；开关装置60仅仅由仅由第2开关64构成。动作波形除由L变化至H的情况之外，和第3图一样。
在本例中，用输出预置晶体管40和短路装置50B构成电位设定装置20A。
该电位设定装置20A，如第6图所示，被连到输出端子Dout上，并具有使输出端子Dout的电压下降以把输出端子Dout设定于规定电压的功能。此外，电位设定装置20A具有下述那样的电流-电压特性：如第4E图所示，输入随时间的增长而下降的电压V，且随着电压V的下降电流I下降，伴随着电压下降的电流下降的下降速率，后期比初期小，且输入电压V在电位设定装置20A的阈值电压Vth近旁时，在电位设定装置20A中流动的电流少。
因此，电位设定装置20A的构成并不限于上述第6图的构成，关键是只要用具有示于第4E图的特性的不管什么一种装置构成就行。
这样一来，在使输出端子Dout的电位下降的情况下，输出端子Dout的电位在阈值近旁时，电流就可以极端之小。
因此，即使被连到输出端子上的电路等的电容小的情况下，由于也可以增大时间常数，就可以使在中间电位下的放电的速度比输出电位检测装置的动作速度慢。
因此，可在输出端子因过放电而下降过量之前对输电端子的电位状态进行检测，可以防止周边装置的误动作等等。
实施例3
其次，依据第8图和第9图对本发明的实施例3进行说明。
本实施例3的输出电路的构成是在上述实施例1中，仅在输出端子Dout由L变H时才设定中间电位。
在这种情况下，输出预置晶体管40仅由P沟晶体管41构成；输出电位检测装置70仅由NOR门电路71和反相器72构成；开关装置60仅由第1开关62构成。动作波形除去H→L的情况之外，和第3图一样。
在本例中，用输出预置晶体管40和短路装置50C构成电位设定装置20B。
该电位设定装置20B被连接到输出端子Dout上并具有使输出端子Dout的电压上升以把输出端子Dout设定于规定电压的功能。此外，输出电位设定装置20B具有这样的电流-电压特性：输入随着时间增加而上升的电压V，随着电压V上升电流I下降，电压上升所伴随的电流下降的下降速率，后期比初期小，在输入电压V处于电位设定装置20B的阈值电压Vth近旁时，在电位设定装置20B中流的电流I小。
因此，电位设定装置20B的构成并不限于上述第8图的构成。关键是，只要是用具有第4B图所示的特性的不管什么装置构成的就行。
这样一来，在输出端子Dout的电位上升的情况下，在输出端子Dout的电位处于阈值近旁时，电流就可极端之小。
因此，即便是在被连到输出端子Dout上的电路等的电容小的情况下，时间常数也可增大，故可以使在中间电位下的充电速度比输出电位检测装置的动作速度慢。
因而可以在输出端子因过充电而上升过度之前，不产生在输出.上的振荡、防止周边装置的误动作等等。
实施例4
其次，依据第10图和第11图对本发明的实施4进行说明。
第10图的装置被构成为包括输出端子Dout和电位设定装置20C。
电位设定装置20C被构成为包括有短路装置50D和设定装置22B。
短路装置50D具有作为被连接在输出驱动装置30的第2晶体管32的控制端子栅极电极DN与输出端子Dout之间的第1开关装置的开关64。还具有检测输出端子Dout的电位并依据该已检测出的电位控制开关64的输出电位检测装置70。
设定装置22B具有输出电位检测装置70。还具有输出控制装置80，用于采用把控制信号输入到作为第1、第2晶体管31、32的第1、第2控制端子的比如说栅极电极DP和栅极电极DN上去的办法来控制输出控制装置30的晶体管31和32，还具有作为被连接在输出控制装置80与栅极电极DN之间，并由输出电位检测装置70控制的第2开关的开关68。
这样一来，在本例中，输出电位检测装置70就兼用于短路装置50D和设定装置22B中。于是，在数据D和XD输出之前，就在用输出电位检测装置70把开关64控制为导通，把开关68控制为非导通、已禁止数据输入的状态下，使晶体管32动作，把输出端子Dout设定于中间电位。输出驱动装置30、输出电位检测装置70、输出控制装置80等等与第6图的构成一样。
开关64被连在输出端子Dout与N沟晶体管32的栅极电极DN之间，用由P沟晶体管64a、N沟晶体管64b构成的传送门电路构成。
开关68被连接作为输出驱动装置30的第2控制端子的N沟晶休管32的栅极电极DN和输出控制装置80之间，并用由P沟晶体管68a、N沟晶体管68b构成传送门电路构成。
其中，NAND73可根据预置控制信号PSET进行控制。即，在预置控制信号PSET为L的时候，使开关68导通，使开关装置64非导通；在预置控制信号PSET为H且输出端子Dout的电位电平比NAND73的逻辑电平高时，使开关68非导通，开关64导通。
其次，用第11图说明动作。第11图的时序图示出的第10图的电路的动作波形，还同时示出了输出驱动装置30的电流波形Iop和Ion。特别是第11A图示出了输出电容CL大于100pF的大负载电容的情况。图11B则示出了CL约为几个pF的小负载电容的情况下的动作波形。
(i)CL＝大负载电容
A.输出端子Dout为L→H的情况
在第11A图中，在地址输入Ai变化之后，在内部数据D的下降边N沟晶体管32将变成截止。此外，P沟晶体管31也已变成截止(S-C1)。
其次，在输出端子Dout已变为高阻之后，在新地址的内部数据XD的上升边P沟晶体管31导通，使输出端子Dout从电源电位变到接地电位。
这时，在L→H变化中，不进行预置动作，使输出端子Dout以由输出电容和P沟晶体管31的能力决定的速度上升(S-C2)。
B.输出端子Dout为H→L的情况
在地址输入Ai变化后，响应内部数据XD栅极信号DP上升，P沟晶体管31将变成截止。另外，N沟晶体管32也已变成截止(S-D1)。
其次，当预置控制信号PSET变成H后，输出电位检测装置70被激活，对输出端子Dout的电位电平进行判定。
在这里，由于输出端子Dout为H，故NAND门电路73的输出V2将变成L电平，开关68变成为非导通，开关64变成导通(S-D2)。
这样一来，N沟晶体管32的栅极电极DN与作为漏极电极的输出端子Dout短路变成同一电位，栅极电极DN借助于100pF的输出端子Dout与数pF的栅极电极电容的电容比大体上变成为电源电位。
因此，N沟晶体管32变成导通，输出端子Dout开始下降。由于输出端子Dout与栅极电极DN是同一电位，故栅极电极DN的电位也与输出端子Dout一起下降(S-D3)。
在这里，输出端子Dout的电位下降的同时，因为栅极和源极之间的电压下降，故N沟晶体管32的能力下降，输出端子Dout的下降速度将小。还有，在阈值近旁电流是低的状态(S-D4)。
不久，在输出端子Dout的电位变得低于输出电位检测装置70的NAND门电路73的逻辑电平时或者预置控制信号PSET变为L的时候，NAND门电路73的输出V2将成H，开关64将变成非导通，开关68变成导通。
因此，栅极电位DN借助于反相器83的N沟晶体管变成接地电位，N沟晶体管32将变成截止，预置动作停止(S-D5)。
其中，由于在整个预置期间内内部数据XD已被固定为L，故P沟晶体管31不导通。
之后，按照新的地址内部数据D将变为H，使N沟晶体管32再次导通，输出端子Dout下降至电源电位(S-D6)。
(ii)CL＝小负载电容
B.输出端子Dout为H→L的情况
在输出端子Dout为从L→H的情况下。由于和上述相同故免予贽述。
其次，对输出端子Dout上连有小负载电容的情况，而且依照地址输入Ai的变化由H变L情况下的动作进说明。
与上边说过的S-D1、S-D2一样，开关68将变成非导通，开关64将变成导通，栅极电极DN与输出端子Dout将变成同一电位。
由于其中输出端子Dout的端子电容与栅极电极DN电容是同等程度的电容，故输出端子Dout将变成由输出端子Dout和栅极电极DN的电容比决定的中间电位。
之后，与S-D3相同，由于使N沟晶体管32导通，故输出端子Dout将下降。
由于在这里，在S-D4中，随着输出端子Dout的电位降下N沟晶体管32的能力降低，故电位变得越低，则输出端子Dout电位的变化速度下降越大。
特别是输出端子Dout的电位在N沟晶体管32的阈值电压近旁的时候，N沟输出驱动器32的能力将下降为极端之低。
因此，在输出端子Dout处于中间电位的时候，输出端子Dout的下降速度不会变得比输出电位检测装置70的动作速度快。
为此，即使预置控制信号PSET为H，只要输出端子Dout电位变成为低于NAND门电路73的逻辑电平，则开关64将变成非导通，开关68将变为导通，栅极电极DN电位借助于反相器83而变成接地电位，使N沟晶体管32截止，停止预置动作(S-D5)。
其后，和S-D6一样，输出端子Dout下降至接地线电位。
如上所述，倘采用本实施例4，则具有以下的效果。
(1)采用把已有的用于进行数据输出的晶体管兼用于输出的预置动作的办法，可省去配置专用的预置晶体管，因而可实现小型化的半导体装置。
(2)由于根据输出电位，仅仅使输出驱动装置30之内一方的晶体管动作以进行预置，故预置时，在输出驱动装置中无贯通电流流动。
(3)仅仅在使输出下降的N沟晶体管一侧设置预置电路对于5V动作的装置特别有效。即，在5V的TTL规格中，输出的判定电平为1.5V，把输出的上升边从0V到1.5V的变化判定为H。与此相对，若输出的下降边不是从5V变到1.5V变动3.5V则不能判定为L。因此，输出转变时的输出电流量、输出转变时间，在下降边一方将成为问题。
因此，采用使得仅仅在输出的下降边进行预置动作的办法，由输出下降边所决定的存取时间将变快。同时，由于N沟晶体管的电流Ion分散为2回，故峰值电流将减小。
(4)可以与输出控制信号无关地维持短路状态。即，虽然可用第1开关装置实现短路，但由于这时第2开关装置为非导通，故可以维持不供给输出控制信号的状态，即可以维持不对输出控制装置进行控制，使第1或第2晶体管导通的状态。这样一来，就可以在该期间内介以第1晶体管从电源线向输出端子供给电源，使电位上升设定于规定电位，或者可以从输出端子向已连接到接地线上的第2晶本管一侧流出电流，使电位下降以设定于规定电位。
(5)还有，在预置时，由于第2开关装置为非导通，故可以不会从输出端子介以第2开关装置向内部电路流入电流而降低噪声。
实施例5
其次，对于本发明的实施例5根据第12图和第13图进行说明。本例与实施例4相反，构成为仅仅设置P沟晶体管，且输出端子Dout仅仅进行L→H变化。因此，由于构成作用等与实施例4大体上类似，故不进行详细说明。
实施例6
其次，依据第14图、第15图和第16图，对本发明的实施例6进行说明。第14图是输出电路的电路图，它示出了本发明的实施例6的概念。
在第14图中，输出电路被构成为包括短路装置50F和设定装置22D。
短路装置50F具有被连接在作为输出驱动装置30的第1、第2晶体管31和32的第1、第2控制端子的栅极电极DP和栅极电极DN与输出端子Dout之间的第1开关装置61。另外，短路装置50F还具有检测输出端子Dout的电位，并依据该被检测到的输出电位控制第1开关装置61的输出电位检测装置70。
设定装置22D具有输出电位检测装置70和采用把输出控制信号输入到第1、第2晶体管31和32的各控制端子栅极电极DP和栅极电极DN上去的办法，控制各晶体管31和32的输出控制装置80。设定装置22D还具有被连接在输出控制装置80与控制端子栅极电极DP和栅极电极DN之间并由输出电位检测装置70控制的第2开关装置65。
另外，作为第1开关装置61使用了第1、第2的各开关62和64；作为第2开关装置65使用了第3、第4的各开关66和68。
第1开关62被连接在输出端子Dout与P沟晶体管31的栅极电极DP之间。第2开关64被连接在输出端子Dout与N沟晶体管32的栅极电极DN之间。
第3开关66被连接在P沟晶体管31的栅极电极DP与输出控制装置80之间。第4开关68被连接在N沟晶体管32的栅极电极DN与输出控制装置80之间。
输出电位检测装置70用预置控制信号PSET和输出端子Dout的电位控制第1～第4的各个开关62、64、66和68。
如上所述，在本例中，在短路装置50F和设定装置22D中兼用输出电位检测装置70。这样一来，在数据D和XD输出之前，在用输出电位检测装置70把第1开关装置61的上下任一开关62或64控制为导通，把第2开关装置65的上下任一开关66或68控制为非导通，已禁止了数据输入的状态下，使任一晶体管31或32动作以把输出端子Dout设定于中间电位。此外，输出驱动装置30、输出电位检测装置70输出控制装置80等等与第2图的构成相同。
第15图是示出了本发明的实施例6的输出电路的电路图，是用由P沟晶体管(62a、64a、66a、68a)和N沟晶体管(62b、64b、66b、68b)构成的传送门电路分别构成第14图的电路图中各开关62、64、66和68，并把输出电位检测装置70作成为和第2图的电路图的输出电位检测装置70构成相同。
在第15图中，NOR门电路71和NAND73受预置控制信号PSET控制，在预置控制信号PSET为L时，开关62和64为非导通，开关66和68为导通，输出驱动装置30受输出控制装置80控制。
在预置控制信号PSET为H的时候，根据输出端子Dout的电位电平进行控制，在输出端子Dout为H的时候，第3、第2的各开关66和64变成导通，第1和第4的各开关62和68变成非导通，在输出端子Dout为L的时候，上边所讲的导通和非导通相反。
其次，用第16图说明动作。第16图的时序图示出的是第15图的电路动作波形图，还一并示出了输出驱动装置的电流波形Iop和Ion。第16A图示出的是输出电容CL为100pF以上的大负载电容的情况，第16B示出的是CL为几个pF左右的小负载电容的情况下的动作波形。
(i)CL＝大负载电容
A.输出端子Dout为L→H的情况
在第16图中，已连接上100pF左右的输出电容的输出端子Dout由L变H时的动作如下。
在地址输入Ai变化之后，栅极电极DN的栅极信号响应于内部数据D而下降，N沟晶体管32将变为截止。
当预置控制信号PSET变成H时，输出电位检测装置70被活性化，判定输出端子Dout的电位电平。
这样一来，由于输出端子Dout为L，故NOR门电路71的输出V1将从L变成H，第3开关66将变为非导通，第1开关62将变成导通。
这时，由于NAND门电路73的输出V1保持H不变，故第4开关68导通，第2开关64非导通。
此外，P沟晶体管31的栅极电极DP和输出端子Dout被短路变成同一电位，栅极电极DP借助于100pF的输出端子Dout与数pF的栅极电极DP的电容比将变成大体上0V。
因此，P沟晶体管31导通，输出端子Dout开始上升。由于输出端子Dout与栅极电极DP为同一电位，故借助于第1开关62，栅极电极DP的电位也和输出端子Dout一起上升。
由于随着这一上升，P沟晶体管31的栅极和源极间电压将下降，故能力下降，输出端子Dout的上升速度减小。
当不久输出端子Dout的电位变为超过电位检测装置70的NOR门电路71的逻辑电平或者是当预置控制信号PSET变为L时，第1开关62将变成非导通，第3开关66将变成导通，栅极电极DP将借助于NAND81的P沟晶体管变成电源电位，P沟晶体管31停止预置劝作，变成截止。
若在这里预先把NAND门电路73的逻辑电平设定得比NOR门电路71的逻辑电平高，则在整个上述预置期间内第4开关68保持已导通的状态不变，N沟晶体管32则不导通。
之后，根据新的地址Ai，内部数据XD将变成H，再次使P沟晶体管31导通使输出端子Dout上升至电源电位。这时，由于输出端子Dout与栅极电极DP尚未短路，故进行通常那种动作。
B.输出端子Dout为H→L的情况
反过，在向输出端子Dout输出H→L数据的情况下，第2开关64将变成导通并被N沟晶体管32预置为中间电位。之后，被N沟晶体管32拉下到接地电位。
(ii)CL＝小负载电容
A.输出端子Dout L→H的情况
其次，说明在输出端子Dout上未连接负载电容的状态下，依据地址输入变化由L变H时装置的动作。
与上边说过的动作相同，第1开关62将变成导通，第2开关64将变成维持非导通不变，栅极电极DP与输出端子Dout将变成同一电位。在这里，由于输出端子Dout(在该情况下仅为端子电容)和栅极电极DP为同等程度的电容，故输出端子Dout和栅极电极DP将变成由电容比决定的中间电位。
在这里，虽然由于P沟晶体管31导通输出端子Dout将上升。但由于如上所述，在输出端子Dout的电位上升的同时P沟晶体管31的能力将下降，故电位变得越高则输出端子Dout的电位的变化速度就降低。
特别是在电源电压VDD与输出端子Dout的电位差在P沟晶体管31的阈值电压近旁时，P沟晶体管31的能力将极端地减小。
另外，在输出端子Dout处于中间电位时，输出端子Dout的上升速度将不会变得比输出电位检测装置70的动作速度快。
因此，即使预置控制信号PSET为H，如果输出端子Dout电位变得超过NOR门电路71的逻辑电平，则第1开关62将变成非导通，栅极电位DP将变成电源电位、P沟晶体管31在输出端子Dout处于中间电位的状态下，将停止预置动作。
之后，内部数据xD将变成H，借助于P沟晶体管31，输出端子Dout将再次变成电源电位。
B.输出端子Dout H→L的情况。
在向输出端子Dout输出H变L数据的情况下，第2开关64将变成导通，并被N沟晶体管32预置为中间电位，之后，再次使N沟晶体管32动作，拉低至接地电位。
倘如采用上述本实施例6则具有如下效果。
(1)由于仅仅使由分别被连接到电源线和接地线上的2个晶体管构成的输出驱动装置之内与输出电位相反的晶体管动作进行预置，故在预置时，在输出驱动装置中不流动贯通电流。
(2)在N沟和P沟晶体管双方上设置预置电路，特别是对于在3V等低电压动作的半导体装置是有效的。在电源电压3.3VLVTTL规格中，输出的判定电平为1.5V，输出上升边判定(从0V到1.5V的变化)和输出下降边判定(从3.3V到1.5V的变化)是相同电平的电压变化。
不仅是在上升下降的任何一方，而且上升下降双方进行电位设定，仅用本发明装置也是可能的。因此，可以进行输出从H变L时的预置和输出从L变H时的预置这双重的预置，使输出上升边和下降边两方的输出转变时间变快，进而可以实现高速存取时间，对于低电压驱动装置是有效的。
另外，输出转变时的输出电流量和输出转变时间在上升边和下降边是同等程度的。采用使在输出上升边和输出下降边两方进行预置动作的办法，两个方向的输出转变的存取时间都变快了的同时，输出驱动器的电流Iop和Ion双方将分散成2回，故峰值电流将减小。
(3)采用在电源线一侧和接地线一侧这双方应用本发明的预置电路的办法，使得即使在3V的低电压下也可以实现高速存取时间。
(4)除此之外，采用由输出控制装置控制第1、第2晶体管的导通/截止的办法，比如说在输出端子处于L时，虽然使输出端子的电位上升到规定的电位，使第1晶体管截止。但只要在此处停止电流供给，再使第1开关装置变成截止状态以使第1晶体管导通，则可以容易地实现从上述规定电位到电源电位的上升。
反之，在比如说输出端子处于H的情况下，虽然使输出端子的电位下降到规定的电位，使第2晶体管截止，但只要在这里停止电流流出，再使第1开关装置变成截止状态，使第2晶体管导通，则可以容易地实现从上述规定电位到接地电位的下降。这样一来，采用一并进行开关装置等的控制的办法，就可以实现满意的装置。
实施例7
其次，依据第16图和第17图对本发明的实施例7进行说明。本实施例7与上述实施例6的不同之处是第1～第4的各个开关62、64、66、68和输出控制装置80不相同。
在第17图中，第1开关62应用的是被连接在输出端子Dout与P沟晶体管31的栅极电极之间，且与P沟晶体管31相反的导电型的N沟晶体管。
第2开关64应用的是被连接在输出端子Dout与N沟晶体管32的栅极电极之间且与N沟晶体管32相反的导电型的P沟晶体管。
第3开关66被连接在P沟晶体管31的控制端子栅极电极DP与输出控制装置80之间。第4开关68被连接在作为N沟晶体管32的第2控制端子的栅极电极DN与输出控制装置80之间。
输出控制装置80具有用内部数据D和输出控制信号OE控制N沟晶体管32的NAND 82和晶体管86和87。还具有用内部数据XD和输出控制信号OE控制P沟晶体管31的NAND81、反相器83和晶体管84、85。
输出电位检测装置70与第15图相同，用预置控制信号PSET和输出端子Dout的电位电平对第1～第4的各个开关62、64、66和68进行的控制动作也和第15图相同。
晶体管84、85和第3开关66一起构成钟控反相器。晶体管86、87和第4开关装置68一起构成钟控反相器。
包括第17图的NAND81、反相器83、第3开关66的钟控反相器与第15图的电路的NAND81和第3开关66等效。包括第17图的NAND82、第4开关68的钟控反相器与第15图的电路的NAND82、反相器83、第4开关68等效。
因此，实施例7的第17图的电路动作基本上与第15图的电路的动作相同，以下仅说明不同之处。
在第17图中，在输出端子Dout从L变H时的预置动作中，在预置开始之后，作为第1开关62的N沟晶体管62的源极电极(输出端子Dout)将变成0V，栅极电极(NOR71的输出V1)将变成电源电压，漏极电极(栅极电极DP)将变成电源电压。因此，N沟晶体管62不受阈值的反向栅效应所产生的调制，能力不下降，故将变成充分导通。
在预置劝作期间，在栅极电极DP和输出端子Dout短路之后，在输出端子Dout为低电位的状态下N沟晶体管32的反向栅效应也小。再加上栅极和源极间的电压也大。因此，N沟晶体管32不受动作的限制而导通。
在输出端子Dout为中间电位时，N沟晶体管62的阈值电压受反向栅效应调制，导通受到限制。因此，栅极电极DP的电压将不会上升到超过从电源电压仅仅减去包含N沟晶体管62的反向栅效应在内的阈值电压之上的值。但是，输出端子Dout由于是中间电位，故不需进行预置动作。
另外，由于P沟输出驱动器31的栅极和源极之间的电压也已下降。故能力低且也没有过剩的输出的驱动。这一点无论是100pF的负载电容还是小负载电容都是一样的，预置可以和第15图的电路同样地进行而和负载电容的大小无关，第17图的电路的动作波形与第16图的时序图相同。
如上所述，倘采用本实施例7，则具有以下的效果。
(1)如第17图所示，采用把第1开关定成为与P沟晶体管相反的导电型的N沟晶体管，把第2开关定成为与N沟晶体管相反的导电型的P沟晶体管的办法，可以把第1、第2各开关形成为单一的晶体管，把控制开关装置的信号布线形成2条，从而使电路规模和版图规模简化。
采用由晶体管形成输出驱动装置和短路输出端子的开关的办法，可以减少电路器件，简化电路规模和版图规模，从而实现装置的小型化。
(2)本发明的实施例7的基本动作和实施例6是相同的，在预置时在输出驱动装置中无贯通电流，输出驱动装置的峰值电流将减小。
(3)即便是在高负载条件下，也把输出端子高速地设定于中间电位，在无负载条件下也不需要配置专用预置晶体管，而不会引起输出的振荡。
(4)输出上升边和下降边两方向的转变时间变短，即便是低电压动作的半导体装置，存取时间也都将变快。
实施例8
其次，依据第16图和第18图，对本发明的实施例8进行说明。本实施例8与上述实施例6的不同之处是第3、第4开关66、68不同。
第18图的电路的构成是从第17图的电路中删去了第3开关66的N沟晶体管66b和第4开关68的P沟晶体管68a，还删去了输出电位检测装置70的反相器72和74，其余的电路构成与图17相同。
因此，在第18图电路中的预置动作中的输出电位检测装置70，第1～第4的各个开关62、64、66和68的动作和输出驱动装置30的动作变得和第17图的电路相同，第18图的动作波形则与第16图的时序图相同。
在第18图中，在预置开始时刻比如说输出端子Dout为H时，NAND73的输出V2为L，第4开关68将变成非导通。此外，内部数据D将为L，P沟晶体管86将变成非导通。
因此，不会妨碍第2开关64的动作，不会介以第2开关装置64向内部电路中流入电流。
同时，NOR71的输出V1为L第1开关66导通，P沟晶体管84也借助于内部数据XD而变成导通，故栅极电极DP将变为H，在整个预置期间内，P沟晶体管31不导通。
实施例9
其次，依据第19图和第20图对本发明的实施例9进行说明。第19图是示出了本发明的实施例9的输出电路的电路图。
第19图与第18图的不同之处是：在第18图电路中把第3开关66的P沟晶体管66和第4开关68的N沟晶体管68串联连接到输出驱动装置30的控制端和输出控制装置80的输出上，用NAND81和82、反相器83构成输出控制装置80。
除此之外的电路构成与第18图相同，预置动作期间内的输出电位检测装置70，第1～第4的各个开关62、64、66和68及输出驱动装置30的基本动作与第18图电路相同。
第20图的时序图示出了第19图电路的动作波形，还一并示出了输出驱动装置的电流波形Iop和Ion。第20A图是输出电容CL为100pF以上的大负载电容时的动作波形，第20B图是CL为小负载电容时的动作波形。
第19图电路与第18图电路的动作的不同之处是预置后的输出驱动装置的栅极电位。
如第20图的时序图所示，比如说N沟晶体管32的数据输出时的栅极电位不上升至电源电压，而是变成为仅仅下降了N沟晶体管68的阈值电压Vchn的电位。
P沟晶体管31的栅极电位也是一样，受第3开关66的阈值电压的限制。这时，通过把晶体管31和32的尺寸设定为使之能得到所希望的能力的办法，可以使之不影响存取。
在预置期间内，比如说输出端子Dout是H时，NOR71的输出V1为L，使开关装置66导通，因为内部数据XD为L且NAND81的输出为H，故栅极电极DP变为H，在整个预置期间内P沟晶体管31不导通。
如上所述，倘采用本实施例9的第19图、实施例8的第18图，则具有以下的效果。
(1)通过把第3开关和输出驱动装置的第1晶体管定为P沟晶体管，把第1开关定为相反的导电型的N沟晶体管，把第4开关和输出驱动装置的第2晶体管定为N沟晶体管，把第2开关定为相反的导电型的P沟晶体管的办法，使所有的每一开关都可以用单一的晶体管构成。为此，开关的控制信号可各用2条构成，使开关、控制开关的信号布线、输出电位检测装置简化，可以把预置电路的电路规模、版图面积缩小得比实施例7还小，可实现更小型的装置。
(2)特别是在8位、16位、32位等等的输出端子多的装置中，可以实现大的芯片尺寸的缩小。此外，本发明的第8、第9实施例的基本动作与实施例7相同，在预置时，输出驱动装置中不流动贯通电流、输出驱动装置的峰值电流将减小。
(3)即使在高负载条件下也高速地把输出端子设定于中间电位，即使在低负载条件下也不会引起输出的振荡，故不需配置专用预置晶体管。
(4)缩短输出上升边和输出下降边两方向的输出转变时间，即便是低电压动作的半导体装置也可加快存取时间。
实施例10
其次，依据第21图和第22图对本发明的实施例10进行说明。本实施例10把以上的实施例中的预置控制信号PSET作成为应用了比如说作为非同步式的存储装置的内部时钟的地址转变检测电路(ATD)100的逻辑的构成。因此，作用效果等等和上述各实施例相同。地址转变检测电路的动作波形则如第27图所示。
如上所述，在本实施形态中，预置开始时的预置晶体管或者输出驱动装置的电流变化量(di/dt，该值越大则因寄生电感而产生的电压效应越大，噪声变得越大)可以用被连接在输出端与输出预置晶体管或输出驱动装置的栅极端子之间的开关装置的能力使之变化，可用开关装置的大小容易地进行调整。
这时，由于输出驱动装置的驱动路径的速度可与内部数据分开来单独进行调整，故可以调整预置开始时的电流变化量即噪声而不会牺牲输出驱动装置驱动的速度。
还有，虽然本发明的装置和方法用若干个特定的实施例作为了说明，但是从业者在不偏离本发明的主旨和范围的情况下可以对本发明的在本文中所述的实施例进行种种变形。比如在上述说过的各实施例中，预置控制信号PSET也可以使用应用了同步式半导体装置的外部时钟的信号，或者已检测出外部时钟的变化的信号。
在本发明的实施例的动作波形第3图、第11图、第16图、第20图中，内部数据D、XD的时序虽然和现有装置的第26图不同，但是在预置控制信号PSET变成H的整个预置动作期间内，采用比如说用地址转变检测信号ATD控制读出放大器的动作的办法，可以容易地实现。
本发明的输出电路不论负载电容的大小都可使用。即，从CL＝30pF左右的系统简单的携带电话等等到CL＝50～100pF左右的个人计算机和PC板等都可以使用，故通用性提高了。
再加上，由于即使把电源电压设定得高也可实现高速存取时间和低噪声化，故可使用的电源电压的范围比现有技术可以大幅度地扩大，可以作为比如说门阵列、随机逻辑的输出电路，微处理器，控制IC、电子机器等等的输出电路广泛地使用。
在被固定于电子电路基板上的情况下，由于可以降低从输出电路本身产生出来的噪声，故不会使比如说含有输出电路的半导体存储装置，已安装在同一基板上的其他的IC等等因噪声而误动作。
此外，作为输出驱动装置等等的各种器件除MOS晶体管之外也可使用双极型晶体管。
再者，第4实施例的驱动装置也可以是漏极开路型，可以是在图10的31中应用了N沟晶体管的装置。
还可以构成为含有上述输出电路的电子机器。这样一来，就可以实现低功耗的电子机器，而且可以确实地降低噪声等等防止电子机器内的其他的装置的误动作。

Claims (15)

1.一种输出电路，其特征是具备有下述装置：
输出驱动装置，它含有被连到电源线和输出端子上并具有输入第1控制信号的第1控制端子的第1晶体管(31)；被连到接地线和上述输出端子上并具有输入第2控制信号的第2控制端子的第2晶体管(32)，并从上述第1、第2控制信号从上述输出端子输出数据；
至少一个输出预置晶体管(40)，它被连接到上述电源线和上述接地线中的至少一个及上述输出端子上，并把上述输出端子设定于电源线电位与接地线之间的规定电位；
设定装置，用于在输出上述数据之前，控制上述第1和第2控制信号把上述第1、第2各晶体管设定于截止状态；
短路装置，用于在用上述设定装置进行设定后，根据上述输出端子的电位状态，使上述输出预置晶体管的预置控制端子与上述输出端子短路。
2.权利要求1所述的输出电路，其特征是：
上述短路装置具有：
开关装置，它被连接在上述输出端子与上述输出预置晶体管(40)的上述预置控制端子之间。
输出电位检测装置，用于检测上述输出端子的电位并依据检测到的输出电位控制上述开关装置，且
在输出上述数据之前，采用根据上述输出端子的电位使上述开关装置导通，使上述输出预置晶体管(40)动作的办法把上述输出端子设定于规定电位。
3.权利要求2所述的输出电路，其特征是：
上述输出预置晶体管(40)具有：
第1预置晶体管(41)，它被连到上述输出端子和上述电源线上并具有第3控制端子；
第2预置晶体管(42)，被连到上述输出端子和上述接地线上，具有第4控制端子，且导电类型与上述第1预置晶体管相反，
上述开关装置具有：
被连接在上述第1预置晶体管的上述第3控制端子与上述输出端子之间的第1开关装置；
被连接上述第2预置晶体管的上述第4控制端子与上述输出端子之间的第2开关装置。
4.一种输出电路，其特征是：
具有：
输出驱动装置，它包含有被连接到电源线和输出端子上并具有输入第1控制信号的第1控制端子的第1晶体管(31)；被连到接地线和上述输出端子上并具有输入第2控制信号的第2控制端子的第2晶体管(32)，且依据上述第1、第2控制信号从上述输出端子输出数据；
设定装置，用于在输出上述数据之前控制上述第1、第2控制信号把上述第1、第2各晶体管设定于截止状态；
短路装置，用于在用上述设定装置设定之后，根据上述输出端子的电位状态，使上述第1、第2控制端子中的任一方与上述出端子短路，
上述短路装置含有：
被连接在上述第1、第2控制端子中的至少一方与上述输出端子之间的第1开关装置；
检测上述输出端子的电位并根据该检测到的输出电位控制上述第1开关装置的输出电位检测装置，
上述设定装置含有：
输出控制装置，通过把上述第1、第2控制信号输入至上述第1、第2晶体管的上述第1、第2控制端子来控制上述第1、第2晶体管；
第2开关装置，它被连接在已连接好上述第1开关装置的上述第1、第2控制端子中的至少一方与上述输出控制装置之间，并受上述输出电位检测装置控制，
上述输出电位检测装置，采用在输出上述数据之前，对已分别连接到上述第1、第2控制端子之内的一方的同一端子上的上述第1、第2开关装置进行控制，使上述第2开关装置变成非导通形成禁止数据输出的状态，而且使上述第1开关装置变成非导通并使具有上述同一端子的上述第1、第2晶体管的一方动作办法，把上述输出端子设定于电源线电位与接地线电位之间的上述规定电位。
5.权利要求4所述的输出电路。其特征是：上述2关装置是依据上述输出电位检测装置的控制把上述输出控制装置与上述第1、第2控制端子的至少一方之间控制为导通，非导通的传送门电路。
6.权利要求4所述的输出电路，其特征是：上述第2开关装置用第1导电型晶体管(66a)和第2导电型晶体管(66b)形成，
上述输出控制装置包含有：
被连到电源线和上述第1导电型晶体管上的第3晶体管(84)；
被连到接地线和上述第2导电型晶体管上的第4晶体管(85)。
7.权利要求4所述的输出电路，其特征是：上述第1开关装置具有：被连接在上述输出端子与上述第1晶体管的上述第1控制端子之间的第1开关；被连接在上述输出端子与上述第2晶体管的上述第2控制端子之间的第2开关，
上述第2开关装置具有：被连接在上述第1晶体管的上述第1控制端子与上述输出控制装置之间的第3开关；被连接在上述第2晶体管的上述第2控制端子与上述输出控制装置之间的第4开关，且
在输出上述数据之前，用上述输出电位检测装置，使上述第1、第2开关装置中的任一个导通，使上述第1、第2晶体管中的任一个动作把上述输出端子设定于电源电位与接地电位之间的规定电位。
8.权利要求7所述的输出电路，其特征是：
上述第1晶体管和上述第2开关，每一个都是由第1导电型晶体管形成；
上述第2晶体管和上述第1开关，每一个都是由第2导电型晶体管形成；
上述第3开关和上述第4开关，每一个都由上述第1导电型晶体管和上述第2导电型晶体管形成。
9.权利要求7所述的输出电路，其特征是：
上述第1晶体管，上述第2开关和上述第3开关。每一个都由第1导电型晶体管形成；
上述第2晶体管，上述第1开关和上述第4开关，每一个都由第2导电型晶体管形成。
10.一种输出电路，
在设定于电源线电位和接地线电位之间的规定的中间电位之后输出数据的输出电路中，其特征是：
具有：
输出上述数据的输出端子；
连接到上述输出端子上，使该输出端子的电压下降以把上述输出端子设定于上述中间电位的电位设定装置，
上述电位设定装置具有以下电流-电压特性：输入随着时间的增长而下降的电压，随着上述电压的下降电流下降，伴随着上述电压下降的上述电流下降的下降速率后期比初期小，且输入电压在上述电位设定装置的阈值电压近倍时，在上述电位设定装置中流动的电流小。
11.一种输出电路，
在设定于电源线电位和接地线电位之间的规定的中间电位之后输出数据的输出电位中，其特征是：
具有：
输出上述数据的输出端子；
连接到上述输出端子上，使上述输出端子的电压上升以把上述输出端子设定于上述中间电位的电位设定装置，
上述设定装置具有以下的电流电压特性：输入随着时间的增加而上升的电压，伴随着上述电压的上升电流下降，伴随着上述电压上升的上述电流下降的下降速率后期比初期小，且，输入电压在上述电位设定装置的阈值电压近倍时，在上述电位设定装置中流动的电流小。
12.权利要求10或11所述的输出电路，其特征是：
上述电位设定装置包括：
输出驱动装置，包括有：被连到电源线和输出端子上且具有输入第1控制信号的第1控制端子的第1晶体管(31)和、被连到接地线和输出端子上且具有输入第2控制信号的第2控制端子的第2晶体管(32)、并根据上述第1、第2控制信号从上述输出端子输出数据；
输出控制装置，采用把上述第1、第2控制信号输往上述第1，第2晶体管的办法，控制上述第1、第2晶体管；
开关装置，被连接在上述第1、第2控制端子中的任一方与上述输出端子之间；
输出电位检测装置，用于检测上述输出端子的电位并根据该已检测到的电位控制上述开关装置。
13.权利要求10或11所述的输出电路，其特征是：
上述电位设定装置包括至少一个输出预置晶体管，该晶体管被连接在上述电源线与上述接地线的至少一个及上述输出端子之间，把上述输出端子设定于电源线电位与接地线电位之间的规定电位。
14.权利要求1～13中的任一权利要求所述的输出电路，其特征是：
设定于电源线电位与接地线电位之间的规定的中间电位的预置劝作，依据检测到地址信号的转变变化后产生的脉冲信号进行控制。
15.应用了权利要求1～14中任意一项权利要求所述的输出电路的电子机器。
CN96190719A 1995-07-07 1996-07-04 输出电路和应用了输出电路的电子机器 Expired - Fee Related CN1099761C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP17262695 1995-07-07
JP172626/1995 1995-07-07
JP172626/95 1995-07-07

Publications (2)

Publication Number Publication Date
CN1158192A CN1158192A (zh) 1997-08-27
CN1099761C true CN1099761C (zh) 2003-01-22

Family

ID=15945372

Family Applications (1)

Application Number Title Priority Date Filing Date
CN96190719A Expired - Fee Related CN1099761C (zh) 1995-07-07 1996-07-04 输出电路和应用了输出电路的电子机器

Country Status (9)

Country Link
US (1) US6018256A (zh)
EP (1) EP0780984B1 (zh)
JP (1) JP3551432B2 (zh)
KR (1) KR100253717B1 (zh)
CN (1) CN1099761C (zh)
DE (1) DE69630658T2 (zh)
HK (1) HK1017826A1 (zh)
TW (1) TW352488B (zh)
WO (1) WO1997003498A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100202645B1 (ko) * 1995-12-21 1999-06-15 문정환 프리차지회로를 내장한 씨모스 출력회로
JP2000156084A (ja) * 1998-11-19 2000-06-06 Fujitsu Ltd 半導体装置
US6184730B1 (en) * 1999-11-03 2001-02-06 Pericom Semiconductor Corp. CMOS output buffer with negative feedback dynamic-drive control and dual P,N active-termination transmission gates
US6351159B1 (en) 2000-08-08 2002-02-26 Micron Technology, Inc. Gate coupled voltage support for an output driver circuit
US7551007B2 (en) * 2005-02-11 2009-06-23 Fairchild Semiconductor Corporation Partial switch gate driver
US8384444B1 (en) * 2005-09-03 2013-02-26 Texas Instruments Incorporated I/O driver with pass gate feedback controlled output driver
US9252764B1 (en) * 2013-03-12 2016-02-02 Cirrus Logic, Inc. Systems and methods for reducing spike voltages in a switched output stage
US8872561B2 (en) 2013-03-14 2014-10-28 Cirrus Logic, Inc. Systems and methods for edge control based on detecting current direction in a switched output stage
US8970258B2 (en) 2013-03-14 2015-03-03 Cirrus Logic, Inc. Systems and methods for edge control in a switched output stage
US9847706B2 (en) 2013-03-14 2017-12-19 Cirrus Logic, Inc. Systems and methods for reducing voltage ringing in a power converter
US9171609B2 (en) * 2013-12-04 2015-10-27 Integrated Silicon Solution (Shanghai), Inc. Address transition detecting circuit
CN113141176A (zh) * 2020-01-17 2021-07-20 江森自控空调冷冻设备(无锡)有限公司 自动配置输出电路

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2548700B2 (ja) * 1986-01-08 1996-10-30 三菱電機株式会社 半導体集積回路
JPS63112893A (ja) * 1986-10-28 1988-05-17 Mitsubishi Electric Corp 半導体集積回路
JPS63117839A (ja) * 1986-11-07 1988-05-21 Hirota Tekkosho:Kk 折丁等の供給装置
JPH0817037B2 (ja) * 1987-12-03 1996-02-21 松下電子工業株式会社 スタティックｒａｍの出力回路
KR910002748B1 (ko) * 1988-04-12 1991-05-04 삼성 반도체통신 주식회사 반도체장치에 있어서 데이타 출력 버퍼회로
JP2767834B2 (ja) * 1988-10-21 1998-06-18 セイコーエプソン株式会社 半導体記憶装置
JPH02220294A (ja) * 1989-02-21 1990-09-03 Sony Corp 半導体装置における出力回路
US4996671A (en) * 1989-02-18 1991-02-26 Sony Corporation Semiconductor memory device
JP2895500B2 (ja) * 1989-03-08 1999-05-24 沖電気工業株式会社 Ｍｏｓ型出力バッファ回路
JPH04281298A (ja) * 1991-01-08 1992-10-06 Nec Corp Ｅｐｒｏｍ装置
JPH05189974A (ja) * 1992-01-13 1993-07-30 Mitsubishi Electric Corp 出力バッファ回路
JPH07135463A (ja) * 1993-11-12 1995-05-23 Sony Corp プリコンディショニング回路
DE4400872A1 (de) * 1994-01-14 1995-07-20 Philips Patentverwaltung Ausgangstreiberschaltung
JPH0877775A (ja) * 1994-08-31 1996-03-22 Nkk Corp データ出力回路

Also Published As

Publication number Publication date
KR970705868A (ko) 1997-10-09
TW352488B (en) 1999-02-11
JP3551432B2 (ja) 2004-08-04
EP0780984B1 (en) 2003-11-12
HK1017826A1 (en) 1999-11-26
EP0780984A1 (en) 1997-06-25
US6018256A (en) 2000-01-25
DE69630658T2 (de) 2004-10-07
KR100253717B1 (ko) 2000-04-15
WO1997003498A1 (en) 1997-01-30
EP0780984A4 (en) 1998-09-16
DE69630658D1 (de) 2003-12-18
CN1158192A (zh) 1997-08-27

Similar Documents

Publication Publication Date Title
CN1232986C (zh) 内部电压电平控制电路和半导体存储装置以及其控制方法
CN1260889C (zh) 低消耗电流的驱动电路
CN1200510C (zh) 反馈型放大电路及驱动电路
CN1252914C (zh) 差动电路、放大电路及使用它们的显示装置
CN1265459C (zh) 低消耗功率金属－绝缘体－半导体半导体装置
CN1130775C (zh) 中间电压发生电路及含有该电路的非易失半导体存储器
CN1163781C (zh) 有源矩阵型液晶显示器件的驱动电路
CN1277247C (zh) 电平移动电路及包括其的显示装置
CN1213436C (zh) 以低功耗工作的半导体存储器
CN1976229A (zh) 半导体集成电路及泄漏电流降低方法
CN1262066C (zh) 定时电路以及内设该定时电路的半导体存储装置
CN1099761C (zh) 输出电路和应用了输出电路的电子机器
CN1461009A (zh) 半导体装置
CN1790912A (zh) 半导体集成电路装置
CN1574090A (zh) 可控制电源线与/或接地线的电位电平的半导体存储装置
CN1677570A (zh) 写入多值数据的非易失性半导体存储装置
CN1948974A (zh) 半导体集成电路装置及电子装置
CN1671031A (zh) 升压电路、半导体装置以及电子设备
CN1744440A (zh) 电平转换、电源电压发生、移位、移位寄存器电路和显示设备
CN1568569A (zh) 电压检测电路和使用它的内部电压发生电路
CN1433144A (zh) 电路
CN1119816C (zh) 有控制字线激活/非激活定时电路的同步型半导体存储器
CN1629760A (zh) 使输出电压稳定化的电流放大电路和具备其的液晶显示装置
CN1905075A (zh) 半导体存储器件
CN1551236A (zh) 电压发生电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20030122

Termination date: 20100704