CN109891561B - 化合物半导体器件的制造方法 - Google Patents
化合物半导体器件的制造方法 Download PDFInfo
- Publication number
- CN109891561B CN109891561B CN201680090264.8A CN201680090264A CN109891561B CN 109891561 B CN109891561 B CN 109891561B CN 201680090264 A CN201680090264 A CN 201680090264A CN 109891561 B CN109891561 B CN 109891561B
- Authority
- CN
- China
- Prior art keywords
- passivation film
- resist layer
- field plate
- compound semiconductor
- source field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 150000001875 compounds Chemical class 0.000 title claims description 21
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 238000000034 method Methods 0.000 title claims description 11
- 238000002161 passivation Methods 0.000 claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 238000010438 heat treatment Methods 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 230000005684 electric field Effects 0.000 description 11
- 239000002245 particle Substances 0.000 description 11
- 230000000052 comparative effect Effects 0.000 description 10
- 229910002704 AlGaN Inorganic materials 0.000 description 9
- 230000000694 effects Effects 0.000 description 6
- 230000006378 damage Effects 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 3
- 230000032683 aging Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 238000005452 bending Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
在衬底(1)之上形成有半导体层(2、3)。在半导体层(3)之上形成有栅极电极(4)、源极电极(5)以及漏极电极(6)。第1钝化膜(7)覆盖栅极电极(4)以及半导体层(3)。源极场板(9)形成于第1钝化膜(7)之上，从源极电极(5)延伸到栅极电极(4)与漏极电极(6)之间。第2钝化膜(10)覆盖第1钝化膜(7)以及源极场板(9)。源极场板(9)的漏极电极(6)侧的端部被弯曲加工得变圆。
Description
技术领域
本发明涉及即使在暴露于高能粒子的严苛的环境下也难以破坏以及老化的化合物半导体器件以及能够简单地制造这样的器件的制造方法。
背景技术
作为MES-FET或者HEMT等场效应晶体管而使用化合物半导体器件(例如，参照专利文献1～4)。有时器件暴露于严苛的环境下，高能粒子射入，穿过钝化膜、源极场板、器件的有源区域而到达衬底。此时，在高能粒子所穿过的轨迹周边产生大量的电子-空穴对，相应于材料的迁移率、复合速度、施加电压而扩散、复合。
专利文献1：日本特开2006-253654号公报
专利文献2：日本特开2008-243943号公报
专利文献3：日本特开2010-67693号公报
专利文献4：日本特开2015-170821号公报
发明内容
向源极场板的漏极电极侧的端部与AlGaN沟道层之间施加高电场。因此，如果高能粒子射入而在钝化膜内产生大量的电子-空穴对，则在该部分形成导通路径而导致破坏。或者，存在以下这样的问题，即，在半导体内所产生的电子-空穴对的扩散、复合过程中半导体表面附近的空穴浓度上升，引起电位的上升或者空穴电流的增加，导致破坏，或者易于老化。同样地，向栅极电极的漏极电极侧的端部与AlGaN沟道层之间也施加高电场，存在易于破坏或者老化的问题。
因此，通过使源极场板的端部呈一定程度的角度向上方弯折，从而缓和电场，防止器件的破坏(例如，参照专利文献1的图6以及第0043段，专利文献3的图1B以及第0015段)。但是，由于存在弯折部分，因此电场缓和效果有限。另外，在以往的方法中，存在以下这样的问题，即，为了使源极场板弯折而需要追加复杂的工序，制造变得困难，制造工序增加，由此成本和制造工期增加。
本发明就是为了解决上述这样的课题而提出的，其目的在于得到即使在暴露于高能粒子的严苛的环境下也难以破坏以及老化的化合物半导体器件以及能够简单地制造这样的器件的制造方法。
本发明涉及的化合物半导体器件的特征在于，具备：衬底；半导体层，其形成于所述衬底之上；栅极电极、源极电极以及漏极电极，它们形成于所述半导体层之上；第1钝化膜，其覆盖所述栅极电极以及所述半导体层；源极场板，其形成于所述第1钝化膜之上，从所述源极电极延伸到所述栅极电极与所述漏极电极之间；以及第2钝化膜，其覆盖所述第1钝化膜以及所述源极场板，所述源极场板的所述漏极电极侧的端部被弯曲加工得变圆。
发明的效果
在本发明中，源极场板的漏极电极侧的端部被弯曲加工得变圆。因此，没有凸起部分而能够充分地实现电场缓和，因此即使在暴露于高能粒子的严苛的环境下也难以破坏以及老化。
附图说明
图1是表示本发明的实施方式涉及的化合物半导体器件的剖面图。
图2是表示对比例涉及的化合物半导体器件的剖面图。
图3是表示本发明的实施方式涉及的化合物半导体器件的制造工序的剖面图。
图4是表示本发明的实施方式涉及的化合物半导体器件的制造工序的剖面图。
图5是表示本发明的实施方式涉及的化合物半导体器件的制造工序的剖面图。
图6是表示本发明的实施方式涉及的化合物半导体器件的制造工序的剖面图。
图7是表示对比例涉及的化合物半导体器件的制造工序的剖面图。
图8是表示对比例涉及的化合物半导体器件的制造工序的剖面图。
图9是表示对比例涉及的化合物半导体器件的制造工序的剖面图。
具体实施方式
图1是表示本发明的实施方式涉及的化合物半导体器件的剖面图。在SiC衬底1之上形成有GaN缓冲层2。在GaN缓冲层2之上形成有AlGaN沟道层3。在AlGaN沟道层3之上形成有栅极电极4、源极电极5以及漏极电极6。
第1钝化膜7覆盖栅极电极4以及AlGaN沟道层3。源极场板9形成于第1钝化膜7之上，从源极电极5延伸到栅极电极4与漏极电极6之间。源极场板9缓和栅极电极4与漏极电极6之间的电场，使得高电压动作成为可能，并且，降低寄生电容，由此改善高频特性。为了保护整个器件，第2钝化膜10覆盖第1钝化膜7以及源极场板9。
如果在向源极电极5与漏极电极6之间施加了电压，向栅极电极4施加了期望的偏置电压的状态下向栅极电极4输入高频，则二维电子气11内的电子高速地移动，作为从漏极电极6得到被放大的高频电力的放大器而动作。
接下来，与对比例进行比较，对本实施方式涉及的化合物半导体器件的效果进行说明。图2是表示对比例涉及的化合物半导体器件的剖面图。高能粒子如果射入器件，则有时穿过第2钝化膜10、源极场板9、第1钝化膜7、AlGaN沟道层3、GaN缓冲层2而到达SiC衬底1。飞来的粒子是重粒子、质子、电子、中子、μ介子等，具有从1keV到100GeV左右的能量。在高能粒子所穿过的轨迹周边产生大量的电子-空穴对。
通常，电场向带有锐利的角度的部分集中。由于在现有技术中源极场板的端部是直角，因此电场向该端部集中。为了抑制该电场集中，在对比例中使源极场板9的端部带有一定程度的角度而向上方弯折。但是，由于存在弯折部分，因此电场缓和效果也有限。
与此相对，在本实施方式中，源极场板9的漏极电极6侧的端部被弯曲加工得变圆而呈倒锥状。因此，没有凸起部分而能够充分地实现电场缓和，因此即使在暴露于高能粒子的严苛的环境下也难以破坏以及老化。此外，也可以使源极场板9的端部上侧弯曲，但由于远离半导体，因此效果有限。因此，优选源极场板9的端部是倒锥状。
图3～6是表示本发明的实施方式涉及的化合物半导体器件的制造工序的剖面图。首先，如图3所示，在SiC衬底1之上依次形成GaN缓冲层2以及AlGaN沟道层3。在AlGaN沟道层3之上形成栅极电极4、源极电极5以及漏极电极6。形成覆盖栅极电极4以及AlGaN沟道层3的第1钝化膜7。
接下来，如图4所示，在第1钝化膜7之上进行抗蚀层12的成膜，该抗蚀层12从漏极电极6延伸到栅极电极4与漏极电极6之间。接下来，如图5所示，在第1钝化膜7以及抗蚀层12之上形成源极场板9。
接下来，如图6所示，进行将抗蚀层12以及抗蚀层12之上的源极场板9去除的剥离(lift off)工序。由于使抗蚀层12成膜得厚，因此产生台阶，通过将抗蚀层12去除从而也将不需要的部分去除。然后，形成覆盖第1钝化膜7以及源极场板9的第2钝化膜10。
这里，抗蚀层12是例如“旭化成イーマテリアルズ(株)”生产的PIMEL(注册商标)的型号BL-300。在抗蚀层12的成膜时通过在350℃下进行2小时的热处理，从而使抗蚀层12收缩，抗蚀层12变为侧面以凹状热塌垂的形状。如果在该状态下对源极场板9进行成膜，则将源极场板9的漏极电极6侧的端部弯曲加工得变圆而呈倒锥状。
接下来，与对比例进行比较，对本实施方式涉及的制造方法的效果进行说明。图7～9是表示对比例涉及的化合物半导体器件的制造工序的剖面图。在进行图3的工序之后，如图7所示，在第1钝化膜7之上形成倾斜形状的间隔膜13。该倾斜形状是通过在抗蚀层形成之后利用干蚀刻进行各向同性蚀刻等而形成的。接下来，如图8所示，在第1钝化膜7以及间隔膜13之上形成源极场板9。接下来，如图9所示，将源极场板9局部地由抗蚀层14覆盖，通过将抗蚀层14用作掩模的蚀刻而将不需要的部分的源极场板9去除。然后，将间隔膜13以及抗蚀层14去除，如图2所示的那样形成第2钝化膜10。
在本实施方式中，由于能够直接对源极场板9的端部进行弯曲加工，因此与对比例相比能够削减1个工序。因此，能够削减制造成本以及工期。进而，能够简单地进行弯曲加工。
标号的说明
1SiC衬底，2GaN缓冲层，3AlGaN沟道层，4栅极电极，5源极电极，6漏极电极，7第1钝化膜，9源极场板，10第2钝化膜，12抗蚀层。
Claims (1)
1.一种化合物半导体器件的制造方法，其特征在于，具备以下工序：
在衬底之上形成半导体层；
在所述半导体层之上形成栅极电极、源极电极以及漏极电极；
形成覆盖所述栅极电极以及所述半导体层的第1钝化膜；
在所述第1钝化膜之上进行抗蚀层的成膜，该抗蚀层从所述漏极电极延伸到所述栅极电极与所述漏极电极之间；
在所述第1钝化膜以及所述抗蚀层之上形成导电膜，将所述抗蚀层以及所述抗蚀层之上的所述导电膜去除而形成源极场板；以及
形成覆盖所述第1钝化膜以及所述源极场板的第2钝化膜，
通过在所述抗蚀层的成膜时进行热处理，从而使所述抗蚀层收缩，将所述抗蚀层设为侧面以凹状热塌垂的形状。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016-208085 | 2016-10-24 | ||
| JP2016208085 | 2016-10-24 | ||
| PCT/JP2016/088493 WO2018078892A1 (ja) | 2016-10-24 | 2016-12-22 | 化合物半導体デバイス及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109891561A CN109891561A (zh) | 2019-06-14 |
| CN109891561B true CN109891561B (zh) | 2021-09-21 |
Family
ID=62024658
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201680090264.8A Active CN109891561B (zh) | 2016-10-24 | 2016-12-22 | 化合物半导体器件的制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US10957770B2 (zh) |
| CN (1) | CN109891561B (zh) |
| WO (1) | WO2018078892A1 (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2581952B (en) * | 2019-01-23 | 2023-06-21 | X Fab Dresden Gmbh & Co Kg | A high voltage device |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0799307A (ja) * | 1993-09-29 | 1995-04-11 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
| JP2010067693A (ja) * | 2008-09-09 | 2010-03-25 | Toshiba Corp | 半導体装置及び半導体装置の製造方法 |
| CN103367403A (zh) * | 2013-08-01 | 2013-10-23 | 苏州能讯高能半导体有限公司 | 半导体器件及其制造方法 |
| CN203707138U (zh) * | 2014-02-17 | 2014-07-09 | 宁波达新半导体有限公司 | Mosfet功率器件的终端结构 |
| JP2015192060A (ja) * | 2014-03-28 | 2015-11-02 | 株式会社東芝 | 電界効果トランジスタおよびその製造方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3600544B2 (ja) | 2001-03-30 | 2004-12-15 | ユーディナデバイス株式会社 | 半導体装置の製造方法 |
| US20060175670A1 (en) | 2005-02-10 | 2006-08-10 | Nec Compound Semiconductor Device, Ltd. | Field effect transistor and method of manufacturing a field effect transistor |
| JP2006253654A (ja) | 2005-02-10 | 2006-09-21 | Nec Electronics Corp | 電界効果トランジスタおよび電界効果トランジスタの製造方法 |
| JP4968068B2 (ja) | 2005-06-10 | 2012-07-04 | 日本電気株式会社 | 電界効果トランジスタ |
| JP5386785B2 (ja) | 2007-03-26 | 2014-01-15 | サンケン電気株式会社 | 半導体装置およびその製造方法 |
| JP5740356B2 (ja) * | 2012-06-20 | 2015-06-24 | 株式会社東芝 | 半導体装置 |
| WO2014127150A1 (en) * | 2013-02-15 | 2014-08-21 | Transphorm Inc. | Electrodes for semiconductor devices and methods of forming the same |
| JP6171250B2 (ja) * | 2013-06-28 | 2017-08-02 | 住友電工デバイス・イノベーション株式会社 | 半導体装置 |
| JP2015170821A (ja) | 2014-03-10 | 2015-09-28 | 古河電気工業株式会社 | 窒化物半導体装置、電界効果トランジスタおよびカスコード接続回路 |
| JP2016058721A (ja) | 2014-09-08 | 2016-04-21 | 株式会社デンソー | 半導体装置 |
| JP2016171197A (ja) | 2015-03-12 | 2016-09-23 | 株式会社東芝 | 半導体装置 |
-
2016
- 2016-12-22 CN CN201680090264.8A patent/CN109891561B/zh active Active
- 2016-12-22 US US16/304,770 patent/US10957770B2/en active Active
- 2016-12-22 WO PCT/JP2016/088493 patent/WO2018078892A1/ja active Application Filing
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0799307A (ja) * | 1993-09-29 | 1995-04-11 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
| JP2010067693A (ja) * | 2008-09-09 | 2010-03-25 | Toshiba Corp | 半導体装置及び半導体装置の製造方法 |
| CN103367403A (zh) * | 2013-08-01 | 2013-10-23 | 苏州能讯高能半导体有限公司 | 半导体器件及其制造方法 |
| CN203707138U (zh) * | 2014-02-17 | 2014-07-09 | 宁波达新半导体有限公司 | Mosfet功率器件的终端结构 |
| JP2015192060A (ja) * | 2014-03-28 | 2015-11-02 | 株式会社東芝 | 電界効果トランジスタおよびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US10957770B2 (en) | 2021-03-23 |
| CN109891561A (zh) | 2019-06-14 |
| US20200295144A1 (en) | 2020-09-17 |
| WO2018078892A1 (ja) | 2018-05-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7336493B2 (ja) | Ｈｆｅｔ装置のための保護絶縁体 | |
| JP6434625B2 (ja) | 斜めフィールドプレートパワーデバイス及び斜めフィールドプレートパワーデバイスの製造方法 | |
| TWI722166B (zh) | 高電子遷移率電晶體 | |
| US8598622B2 (en) | Semiconductor device | |
| JP5577681B2 (ja) | 半導体装置 | |
| Sun et al. | Comparative breakdown study of mesa-and ion-implantation-isolated AlGaN/GaN high-electron-mobility transistors on Si substrate | |
| JP2015207784A (ja) | 電力半導体素子及びその製造方法 | |
| Zhang et al. | Field plate structural optimization for enhancing the power gain of GaN-based HEMTs | |
| CN109891561B (zh) | 化合物半导体器件的制造方法 | |
| CN117253917A (zh) | 一种通过表面陷阱屏蔽的GaN MIS HEMT及其制备方法 | |
| JP2011146446A (ja) | 化合物半導体装置 | |
| JP6195041B1 (ja) | 化合物半導体デバイスの製造方法 | |
| KR102065114B1 (ko) | 파워 소자의 전류 붕괴를 감소시키는 구동방법 | |
| CN105895649B (zh) | 一种通过改变sab膜质降低cis器件噪声的方法 | |
| CN106158947B (zh) | Ⅲ族氮化物增强型mis-hemt器件及其制备方法 | |
| KR101756580B1 (ko) | 반도체 장치 | |
| CN109891562B (zh) | 化合物半导体器件 | |
| Wang et al. | Simulation and experimentation for low density drain AlGaN/GaN HEMT | |
| TW201709520A (zh) | 具有電洞阻擋層的電晶體 | |
| JP2017017279A (ja) | 半導体装置 | |
| JP2015041651A (ja) | 半導体装置及びその製造方法 | |
| US9136345B1 (en) | Method to produce high electron mobility transistors with Boron implanted isolation | |
| CN109844913B (zh) | 化合物半导体器件 | |
| JP5275773B2 (ja) | 電界効果トランジスタ | |
| JP2011061094A (ja) | 電界効果トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |