CN1098559A - 半导体薄膜制造方法以及磁电变换元件的制造方法 - Google Patents

半导体薄膜制造方法以及磁电变换元件的制造方法 Download PDF

Info

Publication number
CN1098559A
CN1098559A CN94105493A CN94105493A CN1098559A CN 1098559 A CN1098559 A CN 1098559A CN 94105493 A CN94105493 A CN 94105493A CN 94105493 A CN94105493 A CN 94105493A CN 1098559 A CN1098559 A CN 1098559A
Authority
CN
China
Prior art keywords
film
illuvium
buffer
temperature
semiconductive thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN94105493A
Other languages
English (en)
Other versions
CN1059756C (zh
Inventor
川崎哲生
是近哲広
北畠真
平尾孝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1098559A publication Critical patent/CN1098559A/zh
Application granted granted Critical
Publication of CN1059756C publication Critical patent/CN1059756C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02466—Antimonides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02549—Antimonides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/101—Semiconductor Hall-effect devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/974—Substrate surface preparation

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Hall/Mr Elements (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

本发明的半导体薄膜制造方法，其特征在于包 括：除去表面由硅单晶组成的基板的表面氧化膜，由 氢终止表面硅悬空键的工序；在该氢终止Si单晶基 板上形成Al、Ga、In中至少选一种所组成的起始层 的工序；在该起始层上形成至少含In与Sb的缓冲 淀积层的工序；以高于缓冲淀积层形成起始温度的温 度在该淀积层上形成至少含In与Sb的半导体薄膜 的工序。本发明还包括加工上述方法所得半导体薄 膜，在其上设电极的磁电变换元件制造方法。

Description

本发明涉及用以检测旋转、位移等的磁电变换元件所适用的半导体薄膜制造方法。
采用半导体的磁电变换元件，其优点在于频率特性优良，可非接触检测，抗噪声性能好等，因而得到了广泛的应用，主要用作非接触式旋转位移传感器。这些元件中，半导体具有最大电子迁移率的锑化铟（InSb）磁电变换元件因检测输出大，与待检测体间的间隙可选得较宽，所以最适合用于旋转位移检测传感器。在这种采用InSb的磁电变换元件中，有磁阻元件和霍尔元件两类，下面用磁阻元件对以往的情况进行说明。
以往的InSb磁阻元件因制造工艺可分为块体型与薄膜型。前者所用的制造方法是将块状单晶粘接在支承基板上，研磨成薄片再进行加工，这种结构采用块状单晶，电子迁移率最大，达5-8m2/V·s，因而检测输出较大。但缺点在于其电子迁移率受温度影响较大，不易使用。而且，由于是粘接结构，所以存在高温时粘接层与InSb的热膨胀系数不同而使InSb薄膜产生龟裂的问题。因而，工作温度范围仅限于-20～+80℃。对于例如使用温度范围是-50°～+150℃的汽车用这类高温用途，没有可靠性，未被使用。
后者为薄膜型，其制造则利用经真空蒸镀法等真空工艺在基板上形成InSb薄膜之后，再进行加工。若按照这种方法，虽然由于膜中存在晶界、错位，电子迁移率比块状单晶差，但其受温度的影响不大，容易使用。而且，直接在基板上形成InSb薄膜，有可能确保作高温用途时的可靠性。其优点还有可以比块体型做得更薄，因而容易使元件具有高阻抗，可以使耗电较低并且小型化。
但是，在薄膜型中，所用的基板成为重要因素。例如在玻璃等表面为非晶体的基板上形成InSb膜时，得到的膜是多晶膜，其电子迁移率顶多为2-3m2/V·s，检测输出小。而且，福中等人采用解理云母基板，获得了与单晶等同的电子迁移率（福中等，东洋通信机技报No.40，1987）。但是，这种方法由于InSb薄膜附着于云母基板的强度较低，因而需要通过粘接层将InSb薄膜复制于另一支承基板上。因此，使用温度也限于与块体型相同的范围。除此之外还有采用分子束外延法（MBE）在CdTe、蓝宝石、BaF2、GaAs等基板上使之外延生长的例子，但这些基板非常贵。
Chyi等人则利用MBE法在比较便宜的Si单晶基板上获得了电子迁移率3.9m2/V·s的InSb薄膜（J.I.Chyi et al，Appl.Phys.Lett54，11/1989）。但是，这种方法为了除去Si表面氧化膜，需要在超高真空（通常10-7Pa以下）保持900℃以上高温的工艺，不容易将它应用于制造工序中。
这样，薄膜型由于没有一种制造方法，能方便且价廉地在基板上直接形成具有高电子迁移率的InSb薄膜，要广泛普及还做不到。
本发明的目的在于解决InSb磁电变换元件上述课题，通过方便、价廉地在基板上直接形成电子迁移率与块体型同等的InSb薄膜，提供一种作高温用途也十分可靠的半导体薄膜制造方法以及磁电变换元件制造方法。
为达到上述目的，本发明提供一种半导体薄膜的制造方法，其特征在于具有：除去表面由Si单晶组成的基板的表面氧化膜，并由氢终止表面Si悬空键的工序;该氢终止Si单晶基板上形成由Al、Ga、In中至少选一种而组成的起始层的工序;在该起始层上形成至少含In以及Sb的缓冲淀积层的工序;以高于缓冲淀积层形成起始温度的温度在该缓冲淀积层上形成至少含In以及Sb的半导体薄膜的工序。而且，较佳制造方法的特征在于，使缓冲淀积层的形成温度随成膜厚度的加大而降低。
本发明还提供一种磁电变换元件的制造方法，其特征在于对应用上述制造方法所得到的半导体薄膜进行加工，在这上面增设电极。
按照上述构成，经氢终止的Si表面可由氢防止氧化，维持表面稳定。接下来，通过设置Al、Ga、In组成的起始层，此后再形成的缓冲淀积层就成为平滑且大面积的结晶体，而且成为承接Si单晶基板结晶方位的外延生长膜。再通过以高于缓冲淀积层形成起始温度的温度形成半导体薄膜，缓冲淀积层便起到缓和基板与半导体膜薄之间晶格失配以及热膨胀系数不同的作用。而且，可以使半导体薄膜的结晶生长速度加快。因而可获得一种外延生长半导体薄膜，具有各晶粒连在一起的良好结晶状态。特别是通过使成膜温度随成膜厚度的加大而降低来形成缓冲淀积层后，再升温至半导体薄膜的形成温度，用这种方法可进一步缓和与基板的晶格失配，能进一步改善半导体薄膜的结晶状态。
如上所述，由于可以直接在基板上形成优质结晶，可方便且价廉地提供一种与基板附着的强度较大，又具有高温稳定性以及高电子迁移率的半导体薄膜。
而且，通过采用这样获得的半导体薄膜，可以提供一种不会出现以往所发生的薄膜龟裂等特性劣化，在-50～+150℃温度范围具有充分可靠性，同时特性优越的磁电变换元件。
图1是示意实施例1半导体薄膜制造方法工艺流程的纵截面模式图。
图2是实施例1工艺流程中基板温度变化的示意图。
图3（a）是按照实施例1沿Si（111）取向制造出的半导体薄膜的X射线衍射图谱。
图3（b）是按照实施例1沿Si（100）取向制造出的半导体薄膜的X射线衍射图谱。
图4（a）是示意按照实施例1制造出的磁阻元件的构造的斜视模式图。
图4（b）是示意按照实施例1制造出的霍尔元件的构造的斜视模式图。
图5是实施例1起始层厚度以及缓冲淀积层形成起始温度，与所得到的缓冲淀积层膜构造之间关系的示意图。
图6是实施例1Sb与In蒸镀粒子数比（Sb/In比）以及基板温度，与所得到的缓冲淀积层组成之间关系的示意图。
图7是按照实施例1制造的半导体薄膜的电子迁移率与半导体薄膜形成时基板温度之间关系的示意图。
图8是实施例2工艺流程中基板温度变化的示意图。
图9是实施例2另一工艺流程中基板温度变化的示意图。
图10是实施例3工艺流程中基板温度变化的示意图。
图11是按照实施例3制造的半导体薄膜的电子迁移率与半导体薄膜形成时基板温度之间关系的示意图。
图12是实施例3另一工艺流程中基板温度变化的示意图。
图13是实施例4半导体薄膜制造方法的工艺流程剖析图。
（实施例1）
首先采用图1、2按顺序说明本实施例中的工序。
图1（a）中所示的基板1是电阻率为1000Ω·cm以上的CZ、N型Si单晶沿（111）面切割的直径为3英寸的圆片。对于该硅单晶组成的基板依次进行有机清洗、酸洗以及碱洗，以除去表面有机物、金属等污染物。此后，浸渍于5%氟化氢酸性溶液中1分钟，除去表面的氧化膜，接下来在去离子水中洗5分钟再由氢终止。
经过以上氢终止处理后的基板1放入真空蒸镀装置内，使装置内的真空度在5×10-4Pa以下。接下来在保持该真空度的状态下将基板温度设定在300℃。再当如图2中A所示，基板温度稳定时，采用借助于电阻加热的蒸镀法形成图1（b）所示的由In组成的起始层2。蒸镀速度为0.05nm/s，形成0.2nm厚度。这时真空度在1×10-3Pa以下，以后工序均保持该真空度。
接下来采用In与Sb二元蒸镀法，如图1（c）所示在起始层2上形成由电InSb组成的缓冲淀积层3。这时基板温度如图2中B所示保持在300℃，使In的蒸镀速度为0.1nm/s，In与Sb的蒸镀粒子数比（Sb/In比）固定为1.5，蒸镀200s时间。再如图2中B-C间所示，使基板温度升高至430℃，并且保持该温度。随后如图2中C所示，形成如图1（d）所示的半导体薄膜4。这时In蒸镀速度为0.75nm/s，Sb/In比保持为2，蒸镀2000s时间。
按以上工艺的半导体薄膜形成过程中，可通过现场观察真空蒸镀装置内借助于反射电子束衍射（RHEED）的成膜实况，确认缓冲淀积层3以及InSb半导体薄膜4在基板1的Si（111）上进行外延生长。而且这样得到的半导体薄膜4的膜厚度为4μm。利用X射线衍射（XRD）对该半导体薄膜4进行结晶状态评价，便会得到图3（a）所示的结果。图3（a）中为了比较，一起画出市售块型单晶InSb（111）的图谱。如图所示，半导体薄膜4呈现与块型单晶相同的衍射图谱。该半导体薄膜4的电子迁移率经范德堡法测定，其结果是室温下达3.7～4.2m2/V·s这一较高值。而且，Si单晶基板1、起始层2、缓冲淀积层3以及半导体薄膜4各层间的密接性都很好，即使反复使用于-50～+150℃温度区间，也不会发生剥离、特性变差等问题。
图4所示的2个磁电变换元件是在上述方法所获得的半导体薄膜3上进行借助于光刻法的加工，再增加电极5后获得的。（a）是磁阻元件，（b）是霍尔元件。电极5是通过电子束（EB）蒸镀依次形成钛与铜之后，再进行借助于光刻法的下切而获得的。可证实这样得到的磁电变换元件即使反复进行-50～+150℃的温度周期试验，也不会发现剥离、龟裂、特性变差等问题，具有极高的可靠性。
综上所述，按照本实施例是可以提供具有高电子迁移率的半导体薄膜，进而提供特性优异的高可靠性磁电变换元件的。
但对于上述半导体薄膜的形成，其形成条件并不限于上文所述。以下就其理由，根据几个实验结果，按工序详细说明。
首先叙述基板表面处理法。清洗后基板1表面的Si被氧化，该氧化膜是无定形的，因而表面原子的排列不规则。但已知通过浸渍于氟化氢酸性溶液，可除去氧化膜，形成为表面Si悬空键由氢终止的表面（广濑，应用物理61，No11/1992，P1124）。特别是通过在去离子水中对它进行洗涤，按一氢原子沿与表面相垂直方向键合的原子次序形成平坦的表面。这种氢在（111）面上特别稳定地持续存在，因而具有防止表面氧化的效果。这样便可以获得与Si单晶同样有有规则排列的稳定表面。已知这种氢终止方法除用氟化氢酸性溶液以外还有其它方法。例如还可以应用氟化铵水溶液，在真空蒸镀装置内应用氢等离子体（A.Kishimoto，Jap.J.Appl.Phys，Vol  129，No.10/1990，P2273）、氢离子束照射，或在氢气中加热。尤其是除（111）面以外的其它面，由于稳定性差，在大气中氧化，最好在真空蒸镀装置内进行氢终止处理。
以下叙述各膜的成膜条件以及成膜机理。半导体薄膜4的结晶状态在很大程度上依赖于缓冲淀积层3的结晶状态。该缓冲淀积层3的结晶状态则受到In组成的起始层2厚度以及缓冲淀积层3形成的起始温度两者很大影响。图5依据Sb/In比为1.5时缓冲淀积层3形成初期的结晶状态示出这种关系。图5中“O”是外延生长已确认的状态。在此“O”范围内开始成膜，按前文所揭示的方法形成的半导体薄膜4都具有3.7～4.2m2/V·s的电子迁移率。与此相反，“口”是外延生长膜中混有多晶的膜。“△”是＜111＞取向膜（与表面垂直的方向在＜111＞上对齐，但与表面平行的方向却不规则）。“×”是块状多晶膜。在这些场合只能获得3m2/V·s以下的电子迁移率。如上所述，当In厚度达不到相当于InSb（111）的单原子层厚度时（包括未成膜的场合），或超过2nm时，就混入多晶，因而无法获得优质的缓冲淀积层3。即使Sb/In比值变化也是这样。而且，即使在0.1～2nm范围，但基板温度偏低，就只能得到（111）取向膜，偏高则In凝聚成球状，因而缓冲淀积层3呈块状，没法获得优质的膜层。此温度范围在In厚度较厚时随Sb/In之比的增大而变宽，但没有0.1nm时的宽。因此，In组成的起始层2的厚度以及缓冲淀积层3形成的起始温度需要分别限于0.1nm以上2nm以下以及250℃以上350℃以下的范围内。
另一方面，在上述温度范围内所形成的InSb虽然是外延生长膜，但如图6所示理想配比所获得的Sb/In比范围很窄，难以稳定地对它加以控制。但是，假如为Sb过剩的膜的话，可利用升温形成理想配比。其原因在于Sb因蒸气压较高，可以经升温使过剩的Sb脱除。这时基板温度需要超过Sb因蒸气压达到蒸镀装置内压时的温度。即本实施例中，要超过处于1×10-3Pa时的370℃。但含有过剩Sb的部分变厚的话，则最好不要膜层太厚而使Sb无法脱除。这里为脱除过剩的Sb，以下由In的累积膜厚（In的蒸镀速度×蒸镀时间）规定所形成的InSb膜厚。由实验可知，InSb的膜厚约为In的累积膜厚的8/3倍。已证实该值若在Sb过剩端，即使改变Sb/In比值也一样。采用这种In累积膜厚时，过剩Sb可脱除的缓冲淀积层3的In累积膜厚最好不超过50nm。而且较薄时，经升温便凝聚了，所以需要在1.5nm以上。另外，Sb/In过大的话，升温时缓冲淀积层3就成为疏松的膜，结晶状态就变差，因而该比值最好在6以下。
图7示出的是半导体薄膜4形成过程中，将Sb/In比值保持为2时基板温度与所得薄膜电子迁移率之间的关系。如图7所示，可以在370℃以上获得大于3m2/V·s的良好电子迁移率。在370℃以下由于是Sb过剩的组成，无法得到优质的膜层。而且较佳的是，在400℃以上可获得约3.5m2/V·s以上的高特性膜。这是因为越是高温，晶粒面方向的生长速度越大，从而形成各晶粒相连的优质膜的缘故。Sb/In供给比允许范围也较宽，可以容易地获得理想配比的InSb。另外，半导体薄膜4的形成温度为460℃以上高温时，Sb从InSb中脱除就比较激烈，使结晶状态和表面状态变差，所以无法获得优质的InSb薄膜。因此，关键在于半导体薄膜4的形成温度在370～460℃范围。而且，较佳的可以是400～460℃范围。
另外，至于蒸镀速度，在本实验可控制范围（In  的蒸镀速度为0.01～1nm/s，InSb则为其8/3倍）内没有发现差异，可以在厚度可控制的范围内考虑成膜所要的时间，自由地选择。
综上所述，即使不限定于前文所示实施例的形成条件，同样也可以获得高电子迁移率的半导体薄膜4。
另外，本实施例中起始层2与缓冲淀积层3分开进行成膜，但也可以连续地进行成膜。
而且，基板1上用的是Si单晶（111），但在采用（100）面时，也可以获得如图3（b）所示沿（100）外延生长的半导体薄膜。这种（100）也可以获得一种优质半导体薄膜，其电子迁移率与（111）相同，具有不依赖于生长面的特性。
（实施例2）
本实施例中的工艺是基本上与实施例1相同的工艺，只是缓冲淀积层3的形成条件有差异。实施例1中，缓冲淀积层3形成时保持基板温度恒定后进行，而本实施例则一边升温一边进行。
图8示出本实施例的温度剖析图，以与实施例1相同方法形成了起始层2之后，如图8中B所示在温度300℃时开始成膜。紧接着便使基板温度开始升高，以一定速度升温，使成膜结束时基板温度达430℃。这时In的蒸镀速度、蒸镀时间，以及真空度都与实施例1相同，而且一边使Sb/In从1.5增大为2一边成膜。此后半导体薄膜4的形成与实施例1相同。
这样获得的半导体薄膜4经借助于RHEED、XRD的结晶状态评价，确认与实施例1相同地进行外延生长。而且，在室温下电子迁移率为3.5～4.0m2/V·s，获得与实施例1基本相同的值。还证实各层间的密接性都很好，制作出的磁电变换元件未发现因温度周期试验而变差，具有极高的可靠性。
不过，这种缓冲淀积层3的形成条件并非限于上文所述。现根据缓冲淀积层3的形成过程对它加以说明。
缓冲淀积层3形成的起始温度范围与实施例1相同，而且Sb过剩。因此，本实施例中，成膜开始后，就一边继续成膜，一边升温至Sb脱除的温度370℃以上。按照此方法，就可根据与实施例1相同的道理通过升温使Sb脱除，形成理想配比。但因一边升温一边继续成膜而含有过剩Sb的部分增厚时，无法脱除Sb，所以最好是升温至370℃以上而In累积膜厚最大值为15nm左右。只要温度高于370℃，在图6可获得理想配比的范围之内，就可以自由地选择Sb/In、成膜厚度以及升温速度。
综上所述，即使不限于前文揭示的实施例的形成条件，也同样可以获得高电子迁移率的半导体薄膜4。
另外，本实施例中缓冲淀积层3形成过程中，基板温度随成膜厚度连续升高，但如图9所示逐级升高也可获得同样结果。
而且，本实施例中起始层2、缓冲淀积层3以及半导体薄膜4分开进行成膜，但这些也可以连续进行。
（实施例3）
本实施例中的工艺是基本上与实施例1相同的工艺，只是缓冲淀积层3形成条件有差异。实施例1中缓冲淀积层3形成时保持基板温度恒定后进行，而本实施例中则一边降温一边进行。
图10示出本实施例的温度剖析图。以与实施例1相同的方法形成了起始层2之后，如图10中B所示在温度300℃时开始成膜。紧接着便使基板温度开始下降，以一定速度降温使得成膜结束时基板温度为200℃。这时In的蒸镀速度、蒸镀时间，以及真空度都与实施例1相同，而且Sb/In保持为2进行成膜。然后，基板温度以2℃/s的速度升高至430℃。此后半导体薄膜4的形成与实施例1相同。
这样获得的半导体薄膜4，经确认是与实施例1一样外延生长的。室温下电子迁移率为4.6～5.0m2/V·s，获得了比实施例1还高的值。各层间的粘附性、制作出的磁电变换元件，经确认与实施例1相同，具有极的可靠性。
不过这种缓冲淀积层3的形成条件不限于上文所述。现根据缓冲淀积层3的形成过程对它加以说明。
缓冲淀积层3形成初期与实施例1一样，是Sb过剩的外延生长膜。但经RHEED可观察到，随基板温度的下降，它连续地从外延生长向非晶质膜变化。Sb/In比值越大，形成这种非晶质的温度越高，若Sb/In在1.5以上的话，使温度降至230℃以下就足以获得。而且，这时的成膜厚度与实施例1相同。再通过升温至此状态以后形成半导体薄膜4的温度（370～460℃），就脱除过剩的Sb，同时以下层的外延生长层为核，固相生长出上层，形成比实施例1更为平滑的缓冲淀积层3。这时，升温速度越高，越能平滑地获得优质的InSb薄膜，但受到装置加热机构的限制，3℃/s以上无法研究。升温速度不到0.5℃/s时，除了从下层固相生长以外，还在上层非晶质层内进行随机的固相生长，形成混有多晶的膜。因此，重要的是以0.5℃/S以上的速度升温到至少370℃。
图11示出在这样得到的缓冲淀积层3上，与实施例1一样形成半导体薄膜4时，半导体薄膜4的形成温度与电子迁移率之间的关系。由该图，在370～460℃范围内可以获得具有3.5m2/V·s以上较高电子迁移率的半导体薄膜4。尤其是400℃以上，则为4.0m2/V·s以上的优质膜层。而且这些膜表面平整。
综上所述，即使不限于前文所示实施例的形成条件，也同样可以获得高电子迁移率的半导体薄膜4。
另外，本实施例中缓冲淀积层的形成温度作连续下降，但也可以如图12所示逐级下降。在这种场合下，缓冲淀积层3的表层为非晶质，经升温固相生长，形成优质的缓冲淀积层3。
而且，本实施例中起始层2与缓冲淀积层3分开进行成膜，但也可以连续进行成膜。
（实施例4）
本实施例的工艺是基本上与实施例1相同的工艺，只是缓冲淀积层3形成条件有差异。实施例1中，缓冲淀积层3形成时保持Sb/In恒定后进行，本实施例则一边加大比值一边进行。
图13中示出本实施例温度以及Sb/In比的剖析图。以与实施例1相同的方法形成起始层2之后，如图13中B所示在温度300℃时成膜。这时，随成膜厚度的加大，一边加大Sb/In比值一边进行成膜。初始Sb/In比值为2，并使之以一定速度加大以便成膜结束时为10。这时In的蒸镀速度、蒸镀时间，以及真空度都与实施例1相同。此后，与实施例3相同，使基板温度以2℃/s升高至430℃。此后半导体薄膜4的形成与实施例1相同。
这样得到的半导体薄膜4经确认是与实施例1一样外延生长的。室温下电子迁移率为4.2～4.7m2/V·s，可获得接近于实施例3的较佳值。各层间的密接性、制作出的磁电变换元件，经确认与实施例1相同，具有极高的可靠性。
不过，这种缓冲淀积层3的形成条件不限于上文所述。现根据缓冲淀积层3的形成过程对它加以说明。
在缓冲淀积层3形成初期，与实施例1一样形成处延生长膜。但经RHEED确认，随Sb/In比值的增大Sb过剩，而变化成非晶质。也就是说，按此方法可形成与实施例3相同的缓冲淀积层3。然后与实施例3相同，通过升温便可以形成优质的缓冲淀积层3。此时初始Sb/In比值最好如实施例1所述为6以下。在该温度范围内要形成非晶质又需要Sb/In比值为8以上，而且最好是使之增大至10以上。
综上所述，即使不限于前文所示实施例的形成条件，也同样可以获得高电子迁移率的半导体薄膜4。
另外，本实施例中缓冲淀积层形成时的Sb/In比值连续增大，但也可以逐级增大。
而且，本实施例中起始层2与缓冲淀积层3分开进行成膜，但也可以连续进行成膜。
（实施例5）
本实施例中的工艺是基本上与实施例2相同的工艺，只是起始层2的形成方法与缓冲淀积层3的形成条件有差异。本实施例中的温度剖析图与图8相同，但温度有差异。
直到基板的氢终止处理以及送往真空装置内部都还与实施例2相同。从这以后基板温度设定为380℃。接下来用电子束蒸镀法（EB蒸镀法）形成由Al组成的起始层2。此时蒸镀速度为0.05nm/s，形成0.2nm厚。在上述温度下，采用借助于电阻加热的In与Sb二元蒸镀法开始缓冲淀积层3的成膜。紧接着使基板温度开始升高，并以一定速度升温，以便成膜结束时基板温度达430℃。这时In的蒸镀速度、蒸镀时间，以及真空度都与实施例2相同，而且Sb/In比值固定为2成膜。此后半导体薄膜4的形成与实施例2相同。
这样获得的半导体薄膜4经确认与实施例1一样外延生长。室温下电子迁移率为4.1～4.8m2/V·s，获得了接近于实施例3的较佳值。各层间的密接性，制作出的磁电变换元件，经确认与实施例1中相同，具有极高的可靠性。
不过，这种起始层2以及缓冲淀积层3的形成条件不限于上文所述。现根据形成过程对它加以说明。
起始层2为Al的场合，与实施例1中所示的In相同，所得到的膜层结晶状态也受到起始层2厚度与缓冲淀积层3形成起始温度较大的影响。对Al也进行了与图5中所示的In相同的实验。结论是，缓冲淀积层3外延生长的起始层2膜厚为0.1～3nm。形成起始温度在250℃～430℃范围内可获得外延生长膜。
综上所述，即使不限于前文所示的实施例的形成条件，也同样可以获得高电子迁移率的半导体薄膜4。在较高温度下开始成膜时，尽管该高温在上述温度范围以内，但由于缓冲淀积层3表面毛糙，最好在400℃以下。半导体薄膜4则400℃以上形成的品质较好，因而最好低温下开始缓冲淀积层3的形成，然后再升温。
另外，本实施例象实施例2一样，一边升温一边进行缓冲淀积层3的成膜，但不限于此种方法。例如，缓冲淀积层3形成起始温度假如为250℃～370℃，则因缓冲淀积层3为Sb过剩的膜，实施例1～4的方法全可用。假如为370℃～400℃的话，由于成膜初期可以比原先更容易得到理想配比，所以实施例1以及实施例2在工艺上简便，比较好。
（实施例6）
本实施例的工艺是基本上与实施例5相同的工艺，只是起始层2形成方法有差异。实施例5中起始层2为Al，而本实施例中则为Ga。
与实施例5相同，将基板置于真空装置内之后，设定其温度为380℃。接下来由EB蒸镀法形成Ga组成的起始层2。这时的蒸镀速度为0.005nm/s，形成为0.2nm厚。以后的缓冲淀积层3以及半导体薄膜4的形成与实施例5相同。
这样得到的半导体薄膜4经确认与实施例1一样外延生长。室温下电子迁移率为4.1～4.7m2/V·s，获得了与实施例5基本相同的值。各层间密接性，制作出的磁电变换元件，经确认与实施例1相同，具有极高的可靠性。
不过这种起始层2形成条件并不限于上文所述。现依据形成过程对它加以说明。
与实施例5相同，对于Ga也进行了与图5中所示In相同的实验。其结论是，缓冲淀积层3外延生长的起始层2膜厚与In的相同，为0.1～2nm。但温度范围与In有差异，在250℃～400℃温度范围内获得外延生长膜。
综上所述，即使不限于前文所示实施例的形成条件，也同样可以获得高电子迁移率的半导体薄膜4。但与实施例5相同，即使在上述温度范围内，由于380℃以上表面粗糙，所以最好在低温下开始缓冲淀积层3的成膜，然后再升温。
另外，本实施例象实施例2一样，一边升温一边进行缓冲淀积层3成膜，但与实施例5相同，并不限于此方法。
（实施例7）
本实施例中的工艺是基本上与实施例5相同的工艺，只是起始层2形成方法有差异。实施例5中起始层是Al，但在实施例中它则为Al与In的混合物。
与实施例5相同，将基板置于真空装置内以后，设定其温度为380℃。接下来，由EB蒸镀法蒸镀Al，同时由电阻加热法蒸镀In，形成起始层2。这时的蒸镀速度Al为0.03nm/s，In为0.02nm/s，蒸镀4s时间。此后缓冲淀积层3以及半导体薄膜4的形成与实施例5相同。
这样得到的半导体薄膜4经确认与实施例1一样外延生长。室温下电子迁移率为4.3～4.9m2/V·s，获得了略高于实施例5的值。而且，各层间的密接性以及制作出的磁电变换元件，经确认与实施例1相同，具有极高的可靠性。
不过，该起始层2形成条件并非限于上文所述。现根据形成过程对它加以说明。
如实施例1与实施例5所示，可获得外延生长膜的起始层厚度与缓冲淀积层3形成起始温度间的关系，因In与Al而异。In的场合为0.1～2nm、250℃～350℃，Al的场合则为0.1～3nm、250℃～430℃。再加上Ga如实施例6所示为0.1～2nm、250℃～400℃。由此可知起始层厚度以及形成起始温度二者的下限全部相同，将它们混合时也不会有变化。而且上限各自有差异，但混合时还可以由它们的混合比单纯按比例配比值确定。因此，可以通过控制在此上限与下限范围内，来自由选定混合比。
尽管在上述温度范围内，但以较高温度开始成膜时，由于缓冲淀积层3表面粗糙，所以如实施例6以及7所述，最好在低温下开始缓冲淀积层3的成膜，然后再升温。
综上所述，不限于前文所示实施例的形成条件，也同样可以获得高电子迁移率的半导体薄膜4。
另外，本实施例象实施例2一样，也一边升温一边进行缓冲淀积层3成膜，但与实施例5相同，并非限于此方法。
（实施例8）
本实施例中的工艺是基本上与实施例7相同的工艺，只是缓冲淀积层3形成方法有差异。实施例7是InSb，但本实施例则使该层从AlInSb变化为InSb。
与实施例7相同，在基板温度380℃时形成Al∶In为3∶2的起始层2。利用借助于EB蒸镀与电阻加热的3元蒸镀法，使Al与In以及Sb同时开始蒸镀。这时的蒸镀速度Al为0.06nm/s，In为0.04nm/s。Sb蒸镀速度则固定为同Al以及In的总计蒸镀粒子数之比为2。从此状态以后，与实施例7相同，提高基板温度，而且每隔20s使Al蒸镀速度降低0.01nm/s、In蒸镀速度升高0.01nm/s，并连续蒸镀。到120s以后就只蒸镀In与Sb。蒸镀时间、基板温度以及真空度都与实施例7相同。以后的半导体薄膜4的形成也与实施例7相同。
这样得到的半导体薄膜4经确认与实施例1一样外延生长。室温下电子迁移率为4.5～5.0m2/V·s，获得了与实施例3同等高的值。而且，各层间密接性以及制作出的磁电变换元件，经确认与实施例1相同，具有极高的可靠性。
不过，这种起始层2形成条件并非限于上文所述。现根据形成过程对它加以说明。
在含Al的起始层上形成InSb时，界面上形成AlSb。这时因界面上组成急剧变化，所以AlSb与InSb的晶格常数差造成失配错位，结晶状态容易变差。要避免这种情况，需要使组成的变化缓慢。因此，本实施例中使铝的组成慢慢减少。按照此方法可以慢慢地从AlInSb与InSb改变晶格常数，从而可以获得具有表面平整的优质结晶状态的半导体薄膜4。而且，在Al单质起始层2或Ga的场合也是这样，可以使之从起始层2的In∶Al∶Ga组成比向半导体层4的组成比缓慢变化，从而获得优质的半导体薄膜4。
综上所述，不限于前文所示实施例的形成条件，也同样可以获得高电子迁移率的半导体薄膜4。
另外，本实施例象实施例2一样，也一边升温一边进行缓冲淀积层3成膜，但与实施例5相同，并不限于此方法。
而且，虽然Al与In的组成比逐级变化，但也可以连续变化。
（实施例9）
图4（a）所示的磁阻元件要有高灵敏度，最好电子迁移率比较高。要比至此所揭示的InSb电子迁移率还高，已知有混合InBi的方法（雨宫，电气学会论文志，93-C，No.12/1973，P273）。因此本实施例在实施例8的基础上使半导体薄膜4的组成发生变化。
以与实施例8相同的方法形成完缓冲淀积层3之后，采用Im现Sb以及Bi借助于电阻加热的3元蒸镀法，开始半导体薄膜4的形成。这时Im与Sb的蒸镀为相同条件，Bi的蒸镀速度固定使Bi/In比值为0.02。蒸镀时间、基板温度以及真空度与实施例8相同。
这样获得的半导体薄膜4经确认与实施例1一样外延生长。室温下电子迁移率为4.8～5.4m2/V·s，获得了比实施例8还高的值。各层间密接性以及制作出的磁电变换元件，经确认与实施例1相同，具有极高的可靠性。
不过，这种起始层2形成条件不限于上文所述。现根据形成过程对它加以说明。
由于Bi的蒸气压比Sb约小两位数，所以在形成半导体薄膜4的温度范围内Bi不会从膜中再蒸发。因此，通过将In/Bi比值控制为一定值（1/X），不论与Sb的比值如何总可以获得其组成InSb1-xBix。也就是说，只要达到目标的In与Bi之比，可以自由地设定与Sb的比值和蒸镀速度等。另外，靠混入InBi可以提高电子迁移率，但若超过2.6%，则InSb结晶构造变化，特性变差，因而需要使之在此值以下。
综上所述，不限于前文所示实施例的形成条件，也同样可以获得高电子迁移率的半导体薄膜4。
另外，本实施例象实施例2一样，也一边升温一边进行缓冲淀积层3成膜，但与实施例5相同，并非限于这种方法。
（实施例10）
图4（b）所示的霍尔元件，要达到高灵敏度，可以寻求霍尔系数更大的而不只是电子迁移率较大的。要使InSb霍尔系数增大，已知有混合GaSb的方法（J.Appl.Phys.Vol.44，No.4/1973，P1625）。因此，本实施例在实施例8的基础上，使半导体薄膜4的组成变化。但实施例8中起始层2以及缓冲淀积层3含的是Al，而本实施例中是Ga。
与实施例8相同，形成了Ga∶In为3∶2的起始层2。除了将Al变为Ga以外，形成条件均相同。此后靠3元蒸镀法，同样开始缓冲淀积层3的成膜。每隔20s使蒸镀速度变化0.01nm/s，使Ga∶In从3∶2变化为1∶9。100s以后固定为1∶9，形成缓冲淀积层3。这时基板温度以及与Sb的比值同实施例8一样。此后，同样使Ga∶In为1∶9，为了Sb对Ga与In的合计蒸镀粒子数之比为2，又固定蒸镀Sb进行半导体薄膜4的成膜。其它条件与实施例8相同。
这样得到的半导体薄膜4经确认与实施例一样外延生长。而且室温下的霍尔系数，与实施例8的InSb膜为630cm3/c相比，可得到950cm3/c。各层间的密接性以及制作出的磁电变换元件，经确认与实施例相同，具有极高的可靠性。
不过，这种起始层2形成条件并非限于上文所述条件，现根据形成过程对它加以说明。
Ga与In相同，蒸气压也较低，在形成半导体薄膜4的温度范围内不会从基板再蒸发。因此，In/Ga比值为某一定值（1-x/x）的话，不论与Sb的比值以及其它条件如何，总可以获得其组成In1-xGaxSb。
综上所述，不限于前文所示实施例的形成条件，也同样可以获得高电子迁移率的半导体薄膜4。
另外，本实施例象实施例2一样，也一边升温一边进行缓冲淀积层3成膜，但与实施例5相同，并非限于该方法。
以上实施例中，半导体薄膜4以InSb为主，采用此单体、InBi以及GaSb的混合晶，但除此之外采用磷化铟、砷化铟的混合晶，也可以获得外延生长结晶状态较好的半导体薄膜4。
而且，基板采用硅单晶，但也可象包覆法、离子注入法作成的硅绝缘体SOI（Silicon  on  Insulator）结构的基板那样，仅表面为硅单晶。
以上实施例中，起始层2、缓冲淀积层3以及半导体薄膜4都由真空蒸镀法形成，但如果用PAD法（等离子体参与外延法）、ICB法（离子团束淀积法）等以适当等离子体、离子等能量成膜的方式，便或使成膜温度更为低温化，而且可以获得特性好的半导体薄膜。

Claims (14)

1、一种半导体薄膜制造方法，其特征在于包括：除去表面由硅单晶组成的基板的表面氧化膜，并由氢原子使表面硅的悬空键终止的工序；在该氢终止基板上形成由铝、镓、铟中至少选一种所组成的起始层的工序；在该起始层上形成至少含铟与锑的缓冲淀积层的工序；以高于缓冲淀积层形成起始温度的温度在该缓冲淀积层上形成至少含铟与锑的半导体薄膜的工序。
2、如权利要求1所述的半导体薄膜制造方法，其特征在于起始层由铝组成，该起始层形成为0.1～3nm厚，缓冲淀积层在250～430℃温度范围内开始成膜，半导体薄膜则以370～460℃温度范围内高于缓冲淀积层形成起始温度的温度成膜。
3、如权利要求1所述的半导体薄膜制造方法，其特征在于起始层由镓组成，该起始层形成为0.1～2nm厚，缓冲淀积层在250～400℃温度范围内开始成膜，半导体薄膜则以370～460℃温度范围内高于缓冲淀积层形成起始温度的温度成膜。
4、如权利要求1所述的半导体薄膜制造方法，其特征在于起始层由铟组成，该起始层形成为0.1～2nm厚，缓冲淀积层在250～400℃温度范围内开始成膜，半导体薄膜则在370～460℃温度范围内开始成膜。
5、如权利要求1所述的半导体薄膜制造方法，其特征在于缓冲淀积层由铟与锑组成。
6、如权利要求1所述的半导体薄膜制造方法，其特征在于缓冲淀积层由Al与铟以及锑组成，铝的组成随膜厚加大而减少。
7、如权利要求1所述的半导体薄膜制造方法，其特征在于缓冲沉积层由镓与铟以及锑组成。
8、如权利要求1所述的半导体薄膜制造方法，其特征在于缓冲淀积层的铝与镓与铟之比是连续地或逐级地从起始层之比变化到半导体薄膜之比的。
9、如权利要求1所述的半导体薄膜制造方法，其特征在于缓冲淀积层在保持形成起始温度的状态下成膜。
10、如权利要求7所述的半导体薄膜制造方法，其特征在于缓冲淀积层随成膜厚度的加大一边使锑与铟的蒸镀粒子数比增大一边成膜，然后从此状态以0.5℃/s以上的速度升温到至少温度达370℃。
11、如权利要求1所述的半导体薄膜制造方法，其特征在于缓冲淀积层是随膜厚的加大使基板温度升高来成膜的。
12、如权利要求1所述的半导体薄膜制造方法，其特征在于缓冲淀积层随膜厚的加大使基板温度下降到230℃以下成膜，然后从此状态以0.5℃/s以上的速度升温到至少温度达370℃。
13、如权利要求1所述的半导体薄膜制造方法，其特征在于半导体薄膜由磷化铟、砷化铟、铋化铟或锑化镓中至少选一种与锑化铟的混合晶，或锑化铟单体组成。
14、一种磁电变换元件的制造方法，其特征在于应用如权利要求1至13中任一项所述的半导体薄膜制造方法加工半导体薄膜，并在其上加设电极。
CN94105493A 1993-05-28 1994-05-26 半导体薄膜制造方法以及磁电变换元件的制造方法 Expired - Fee Related CN1059756C (zh)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
JP12692693 1993-05-28
JP126926/93 1993-05-28
JP126926/1993 1993-05-28
JP147422/1993 1993-06-18
JP14742293 1993-06-18
JP147422/93 1993-06-18
JP003462/94 1994-01-18
JP003462/1994 1994-01-18
JP346294 1994-01-18

Publications (2)

Publication Number Publication Date
CN1098559A true CN1098559A (zh) 1995-02-08
CN1059756C CN1059756C (zh) 2000-12-20

Family

ID=27275846

Family Applications (1)

Application Number Title Priority Date Filing Date
CN94105493A Expired - Fee Related CN1059756C (zh) 1993-05-28 1994-05-26 半导体薄膜制造方法以及磁电变换元件的制造方法

Country Status (5)

Country Link
US (2) US5385864A (zh)
EP (1) EP0632485B1 (zh)
KR (1) KR100215588B1 (zh)
CN (1) CN1059756C (zh)
DE (1) DE69422229T2 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6893946B2 (en) 2000-06-22 2005-05-17 Murata Manufacturing Co., Ltd. Method for manufacturing semiconductor thin film, and magnetoelectric conversion element provided with semiconductor thin film thereby manufactured
CN101805925B (zh) * 2010-02-20 2012-08-15 西安隆基硅材料股份有限公司 太阳能电池用掺镓铟单晶硅材料及其制备方法
CN111864056A (zh) * 2020-07-21 2020-10-30 浙江大学 一种铝掺锑化铟薄膜、磁阻传感元件及其制造方法

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5883564A (en) * 1994-04-18 1999-03-16 General Motors Corporation Magnetic field sensor having high mobility thin indium antimonide active layer on thin aluminum indium antimonide buffer layer
JP3537246B2 (ja) * 1995-11-14 2004-06-14 三菱電機株式会社 化合物半導体装置の製造方法
WO1998057360A1 (en) * 1997-06-13 1998-12-17 Northwestern University Long wavelength infrared photodetectors
TW444266B (en) * 1998-07-23 2001-07-01 Canon Kk Semiconductor substrate and method of producing same
US6630882B1 (en) * 1999-08-05 2003-10-07 Delphi Technologies, Inc. Composite magnetic sensor
US6580139B1 (en) 2000-07-20 2003-06-17 Emcore Corporation Monolithically integrated sensing device and method of manufacture
KR100604294B1 (ko) * 2001-10-01 2006-07-31 아사히 가세이 마이크로시스템 가부시끼가이샤 홀 소자 및 자기 센서
US7388268B2 (en) * 2002-01-15 2008-06-17 Asahi Kasei Electronics Co., Ltd. Compound semiconductor multilayer structure, hall device, and hall device manufacturing method
US6985066B2 (en) * 2003-01-13 2006-01-10 Delphi Technologies, Inc. Controlled electron mobility galvanomagnetic devices
US7029995B2 (en) * 2003-06-13 2006-04-18 Asm America, Inc. Methods for depositing amorphous materials and using them as templates for epitaxial films by solid phase epitaxy
EP1647046A2 (en) * 2003-07-23 2006-04-19 ASM America, Inc. DEPOSITION OF SiGE ON SILICON-ON-INSULATOR STRUCTURES AND BULK SUBSTRATES
WO2005086868A2 (en) * 2004-03-10 2005-09-22 Science & Technology Corporation @ Unm Metamorphic buffer on small lattice constant substrates
US7071103B2 (en) * 2004-07-30 2006-07-04 International Business Machines Corporation Chemical treatment to retard diffusion in a semiconductor overlayer
US7115955B2 (en) * 2004-07-30 2006-10-03 International Business Machines Corporation Semiconductor device having a strained raised source/drain
TW200736813A (en) * 2005-12-16 2007-10-01 Asahi Kasei Denshi Kk Position detector
US7723814B2 (en) * 2005-12-27 2010-05-25 Asahi Kasei Kabushiki Kaisha InSb thin film magnetic sensor and fabrication method thereof
US7847536B2 (en) * 2006-08-31 2010-12-07 Itron, Inc. Hall sensor with temperature drift control
JP5401706B2 (ja) * 2007-03-23 2014-01-29 旭化成エレクトロニクス株式会社 化合物半導体積層体及びその製造方法並びに半導体デバイス
JP6042077B2 (ja) * 2012-02-16 2016-12-14 旭化成エレクトロニクス株式会社 化合物半導体薄膜の製造方法
CN105103320A (zh) * 2013-03-25 2015-11-25 旭化成微电子株式会社 化合物半导体层叠体以及半导体装置
JP6233090B2 (ja) * 2014-02-21 2017-11-22 富士通株式会社 半導体装置
JP6650463B2 (ja) * 2014-11-18 2020-02-19 グローバルウェーハズ カンパニー リミテッドＧｌｏｂａｌＷａｆｅｒｓ Ｃｏ．，Ｌｔｄ． 電荷トラップ層を備えた高抵抗率の半導体・オン・インシュレーターウェハーの製造方法
WO2022185879A1 (ja) 2021-03-02 2022-09-09 昭和電工株式会社 フッ化水素ガス除去装置及びフッ化水素ガスの除去方法
KR20230152694A (ko) 2021-03-02 2023-11-03 가부시끼가이샤 레조낙 불화수소 가스 제거 장치 및 불화수소 가스의 제거 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0272616A (ja) * 1988-09-07 1990-03-12 Fujitsu Ltd 分子線エピタキシャル成長法
FR2670693B1 (fr) * 1990-12-20 1993-04-16 Dutartre Didier Procede pour nettoyer la surface d'un substrat par plasma.
US5221637A (en) * 1991-05-31 1993-06-22 Interuniversitair Micro Elektronica Centrum Vzw Mesa release and deposition (MRD) method for stress relief in heteroepitaxially grown GaAs on Si
US5356509A (en) * 1992-10-16 1994-10-18 Astropower, Inc. Hetero-epitaxial growth of non-lattice matched semiconductors
US5275687A (en) * 1992-11-20 1994-01-04 At&T Bell Laboratories Process for removing surface contaminants from III-V semiconductors

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6893946B2 (en) 2000-06-22 2005-05-17 Murata Manufacturing Co., Ltd. Method for manufacturing semiconductor thin film, and magnetoelectric conversion element provided with semiconductor thin film thereby manufactured
CN101805925B (zh) * 2010-02-20 2012-08-15 西安隆基硅材料股份有限公司 太阳能电池用掺镓铟单晶硅材料及其制备方法
CN111864056A (zh) * 2020-07-21 2020-10-30 浙江大学 一种铝掺锑化铟薄膜、磁阻传感元件及其制造方法

Also Published As

Publication number Publication date
DE69422229T2 (de) 2000-05-11
US5605860A (en) 1997-02-25
EP0632485B1 (en) 1999-12-22
CN1059756C (zh) 2000-12-20
EP0632485A2 (en) 1995-01-04
KR100215588B1 (ko) 1999-08-16
DE69422229D1 (de) 2000-01-27
US5385864A (en) 1995-01-31
EP0632485A3 (en) 1995-08-23

Similar Documents

Publication Publication Date Title
CN1059756C (zh) 半导体薄膜制造方法以及磁电变换元件的制造方法
CN1122317C (zh) 用于生产半导体衬底的方法
CN1200466C (zh) Ⅲ族氮化合物半导体器件
Chen et al. Structure of CdTe (111) B grown by MBE on misoriented Si (001)
US7211852B2 (en) Structure and method for fabricating GaN devices utilizing the formation of a compliant substrate
CN1436365A (zh) 氮化镓层的制备方法
CN1720356A (zh) 在异质衬底上制作晶体半导体薄膜的方法
US10483152B2 (en) High resistivity semiconductor-on-insulator wafer and a method of manufacturing
CN1650407A (zh) 其上具有半导体器件的单晶氧化物的生长方法
JP7290135B2 (ja) 半導体基板の製造方法及びｓｏｉウェーハの製造方法
CN1606140A (zh) 碳化硅－氧化物层叠体及其制造方法以及半导体装置
JP2013539234A (ja) 改良されたｐ−ｎヘテロ接合を有する亜酸化銅半導体を含むマイクロエレクトロニクス構造
JP3414833B2 (ja) 半導体薄膜の製造方法および磁電変換素子の製造方法
US7259084B2 (en) Growth of GaAs epitaxial layers on Si substrate by using a novel GeSi buffer layer
Liu et al. Effects of substrate cleaning and film thickness on the epitaxial growth of ultrahigh vacuum deposited Cu thin films on (001) Si
US20020088970A1 (en) Self-assembled quantum structures and method for fabricating same
Liu et al. Molecular beam epitaxy of InSb on Si substrates using fluoride buffer layers
JP3823693B2 (ja) 半導体薄膜の製造方法およびその製造方法による半導体薄膜を備えた磁電変換素子
CN108470674B (zh) 一种利用应力调控实现纯相GaAs纳米线的制备方法
JP2004039766A (ja) ３Ｃ−ＳｉＣ半導体又はＧａＮ半導体と、その製造方法
TW494476B (en) Hybrid semiconductor structure and device
US20020158245A1 (en) Structure and method for fabricating semiconductor structures and devices utilizing binary metal oxide layers
JP4048316B2 (ja) 単結晶シリコン基板上の酸化亜鉛単結晶膜の製造方法及び製造装置並びに積層構造
Chubenko et al. Porous silicon as substrate for epitaxial films growth
JP3055158B2 (ja) 炭化珪素半導体膜の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee