CN109786437A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN109786437A
CN109786437A CN201811247777.2A CN201811247777A CN109786437A CN 109786437 A CN109786437 A CN 109786437A CN 201811247777 A CN201811247777 A CN 201811247777A CN 109786437 A CN109786437 A CN 109786437A
Authority
CN
China
Prior art keywords
active area
lower contact
along
contact
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811247777.2A
Other languages
English (en)
Inventor
金商瑛
裴德汉
柳炳赞
全多云
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN109786437A publication Critical patent/CN109786437A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7846—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the lateral device isolation region, e.g. STI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H01L29/4975—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2 being a silicide layer, e.g. TiSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一种半导体器件，包括：第一有源区，在衬底上沿第一方向延伸；第二有源区，在衬底沿第一方向延伸，并且与第一有源区平行；元件隔离区，在第一有源区和第二有源区之间；栅极结构，沿与第一方向不同的第二方向延伸，并且与第一有源区和第二有源区交叉；下接触件，沿第一方向与栅极结构间隔开，下接触件在第一有源区、元件隔离区和第二有源区上；以及上接触件，在第一有源区和第二有源区之间位于下接触件上。下接触件在第一有源区上的沿第一方向的宽度窄于下接触件在元件隔离区上的沿第一方向的宽度。

Description

半导体器件
相关申请的交叉引用
2017年11月15日在韩国知识产权局提交的题为“Semiconductor Device”的韩国专利申请第10-2017-0152071号，通过引用整体并入本文中。
技术领域
实施例涉及一种半导体器件。
背景技术
为了半导体器件密度增强，已经提出了多栅极晶体管来作为缩放技术之一，根据该技术，在衬底上形成鳍状形状的硅体，然后在硅体的表面上形成栅极。
多栅极晶体管可以通过使用三维沟道来实现更大的缩放。此外，可以在不增加多栅极晶体管的栅极长度的情况下增强电流控制能力。此外，可以抑制短沟道效应(SCE)，SCE是沟道区的电势受到漏极电压影响的一种现象。
发明内容
实施例涉及一种半导体器件，包括：第一有源区，在衬底上沿第一方向延伸；第二有源区，在衬底上沿第一方向延伸，并且与第一有源区平行；元件隔离区，在第一有源区和第二有源区之间；栅极结构，沿与第一方向不同的第二方向延伸，并且与第一有源区和第二有源区交叉；下接触件，沿第一方向与栅极结构间隔开，下接触件在第一有源区、元件隔离区和第二有源区上；以及上接触件，在第一有源区和第二有源区之间位于下接触件上。下接触件在第一有源区上的沿第一方向的宽度窄于下接触件在元件隔离区上的沿第一方向的宽度。
实施例还涉及一种半导体器件，包括：第一有源区，沿在衬底上第一方向延伸；第二有源区，在衬底上沿第一方向延伸，并且与第一有源区平行；元件隔离区，在第一有源区和第二有源区之间；第一栅极结构，沿不同于第一方向的第二方向上，并且与第一有源区和第二有源区交叉；第二栅极结构，沿第二方向延伸，并且与第一有源区和第二有源区交叉，第二栅极结构沿第一方向与第一栅极结构间隔开；下接触件，在第一栅极结构和第二栅极结构之间包括布置在第一有源区上的第一部分、布置在元件隔离区上的第二部分和布置在第二有源区上的第三部分；以及上接触件，在下接触件的第二部分上，上接触件沿第一方向的宽度窄于下接触件的第二部分沿第一方向的宽度。下接触件的第一部分沿第一方向的宽度可以窄于下接触件的第二部分沿第一方向的宽度。
实施例还涉及一种半导体器件，包括：第一有源区至第四有源区，在衬底上分别沿第一方向延伸，并且沿不同于第一方向的第二方向依次彼此间隔开；栅极结构，沿第二方向延伸，并且与第一有源区至第四有源区交叉；第一元件隔离区，在第一有源区和第二有源区之间；第二元件隔离区，在第二有源区和第三有源区之间；第三元件隔离区，在第三有源区和第四有源区之间；下接触件，沿第一方向与栅极结构间隔开，下接触件在第一有源区至第四有源区和第一元件隔离区至第三元件隔离区上；第一上接触件，在下接触件上并且与第一元件隔离区重叠；第二上接触件，在下接触件上并且与第二元件隔离区重叠；以及第三上接触件，在下接触件上并且与第三元件隔离区重叠。与第一有源区至第四有源区中的每一个重叠的下接触件沿第一方向的宽度可以窄于与第一元件隔离区至第三元件隔离区中的每一个重叠的下接触件沿第一方向的宽度。
附图说明
通过参考附图详细描述示例实施例，特征对于本领域技术人员将变得显而易见，在附图中：
图1示出了根据一些示例实施例的用于说明半导体器件的布局图；
图2示出了沿图1的线A-A截取的横截面图；
图3示出了沿图1的线B-B截取的横截面图；
图4示出了沿图1的线C-C截取的横截面图；
图5至图10示出了根据一些示例实施例的用于说明用于制造半导体器件的方法的制造的中间阶段的图；
图11示出了根据一些示例实施例的用于说明半导体器件的布局图；
图12示出了根据一些示例实施例的用于说明半导体器件的布局图；
图13示出了根据一些示例实施例的用于说明半导体器件的布局图；以及
图14示出了根据一些示例实施例的用于说明半导体器件的布局图。
具体实施方式
在下文中，将参考图1至图4描述根据一些示例实施例的半导体器件。
图1是根据一些示例实施例的用于说明半导体器件的布局图。图2是沿图1的线A-A截取的横截面图。图3是沿图1的线B-B截取的横截面图。图4是沿图1的线C-C截取的横截面图。
参考图1至图4，根据一些示例实施例的半导体器件包括衬底100、第一有源区AR1、第二有源区AR2、第一元件隔离区STI1、第一鳍型图案至第四鳍型图案孔、F2、F3和F4、第一栅极结构110、第二栅极结构120、下接触件130、上接触件140、第一层间绝缘膜150、第二层间绝缘膜160、以及源/漏区170。
例如，衬底100可以是例如体硅或绝缘体上硅(SOI)。在另一实现中，衬底100可以是硅衬底，或者可以包括其它材料，比如硅锗、锑化铟、碲化铅化合物、砷化铟、磷化铟、砷化镓或锑化镓。在另一实现中，衬底100可以是具有在其上形成的外延层的基础衬底。
第一有源区AR1可以布置在衬底100上以沿第一方向X延伸。第二有源区AR2可以布置在衬底100上以沿第一方向X延伸并且与第一有源区AR1平行。因此，第二有源区AR2可以布置为沿第二方向Y与第一有源区AR1间隔开。
元件隔离区STI1可以布置在衬底100上在第一有源区AR1和第二有源区AR2之间。
第一鳍型图案F1和第二鳍型图案F2可以布置在第一有源区AR1上，以沿第一方向X延伸并且突出于第一有源区AR1。第一鳍型图案F1和第二鳍型图案F2可以布置为沿第二方向Y彼此间隔开。
第三鳍型图案F3和第四鳍型图案F4可以布置在第二有源区AR2上，以沿第一方向X延伸并且突出于第二有源区AR2。第三鳍型图案F3和第四鳍型图案F4可以布置为沿第二方向Y彼此间隔开。
尽管图1描绘了两个鳍型图案F1和F2布置在第一有源区AR1上，并且两个鳍型图案F3和F4布置在第二有源区AR2上，但这仅仅是为了便于说明，并且分别布置在第一有源区AR1和第二有源区AR2上的鳍型图案的数量可以是不同的。
第一鳍型图案F1至第四鳍型图案F4可以是衬底100的一部分，并且可以包括从衬底100生长的外延层。第一鳍型图案F1至第四鳍型图案F4可以包括相同的材料。
第一鳍型图案F1至第四鳍型图案F4可以包括例如单质半导体材料(比如，硅或锗)。此外，第一鳍型图案F1至第四鳍型图案F4可以包括例如化合物半导体，例如IV-IV族化合物半导体或III-V族化合物半导体。
例如，以IV-IV族化合物半导体为例，第一鳍型图案F1至第四鳍型图案F4可以是包括碳(C)、硅(Si)、锗(Ge)和锡(Sn)中的至少两种或更多种的二元化合物或三元化合物、或掺杂有IV族元素的这些化合物。
以III-V族化合物半导体为例，第一鳍型图案F1至第四鳍型图案F4可以是通过将III族元素(其可以是铝(Al)、镓(Ga)、或铟(In)中的一种或多种)与V族元素(其可以是磷(P)、砷(As)、或锑(Sb)中的一种)组合而形成的二元化合物、三元化合物或四元化合物。
在以下描述中，假设第一鳍型图案F1至第四鳍型图案F4包括硅。
第一栅极结构110可以布置在第一有源区AR1、元件隔离区STI1和第二有源区AR2上，以沿第二方向Y延伸。因此，第一栅极结构110可以布置为与第一有源区AR1、元件隔离区STI1和第二有源区AR2交叉。
第一栅极结构110可以包括第一栅电极111、第一栅极绝缘膜112和第一栅极隔墙113。
第一栅电极111可以沿第二方向Y延伸，以布置在第一鳍型图案F1至第四鳍型图案F4和元件隔离区STI1上。第一栅电极111可以与第一鳍型图案F1至第四鳍型图案F4完全交叉。
第一栅电极111可以包括例如金属层。尽管图2和图3描绘了第一栅电极111是单层，但是在一些示例实施例中，第一栅电极111可以包括例如彼此堆叠的两个或更多个金属层。
第一栅电极111可以通过例如置换工艺(或后栅极工艺)形成。
第一栅极绝缘膜112可以布置在第一鳍型图案F1至第四鳍型图案F4与第一栅电极111之间。第一栅极绝缘膜112可以布置在元件隔离区STI1和第一栅电极111之间。第一栅极绝缘膜112可以布置在第一栅极隔墙113和第一栅电极111之间。
第一栅极绝缘膜112可以包括例如氧化硅、氧氮化硅、氮化硅、介电常数高于氧化硅的高k电介质材料等。高k电介质材料可以包括以下的一种或多种，例如：氧化铪、氧化铪硅、氧化镧、氧化镧铝、氧化锆、氧化锆硅、氧化钽、氧化钛、氧化钡锶钛、氧化钛钡、氧化锶钛、氧化钇、氧化铝、氧化铅钪钽、或铌酸铅锌。
第一栅极隔墙113可以形成在沿第二方向Y延伸的第一栅电极111的侧壁上。第一栅极隔墙113可以包括例如氮化硅(SiN)、氮氧化硅(SiON)、氧化硅(SiO2)或碳氮氧化硅(SiOCN)中的一种或多种。
第二栅极结构120可以沿第一方向X与第一栅极结构110间隔开，并且可以布置在第一有源区AR1、元件隔离区STI1和第二有源区AR2上，以沿第二方向Y延伸。因此，第二栅极结构120可以布置为与第一有源区AR1、元件隔离区STI1和第二有源区AR2交叉。
第二栅极结构120可以包括第二栅电极121、第二栅极绝缘膜122和第二栅极隔墙123。
第二栅电极121可以沿第二方向Y延伸，以布置在第一鳍型图案F1至第四鳍型图案F4和元件隔离区STI1上。第二栅电极121可以与第一鳍型图案F1至第四鳍型图案F4完全交叉。
第二栅电极121可以包括金属层。尽管图2和图3描绘了第二栅电极121是单层，但是第二栅电极121可以包括例如彼此堆叠的两个或更多个金属层。
第二栅电极121可以通过例如置换工艺(或后栅极工艺)形成。
第二栅极绝缘膜122可以布置在第一鳍型图案F1至第四鳍型图案F4与第二栅电极121之间。第二栅极绝缘膜122可以布置在元件隔离区STI1和第二栅电极121之间。第二栅极绝缘膜122可以布置在第二栅极隔墙123和第二栅电极121之间。
第二栅极绝缘膜122可以包括例如氧化硅、氧氮化硅、氮化硅、或介电常数高于氧化硅的高k电介质材料中的一种或多种。高k电介质材料可以包括以下的一种或多种，例如：氧化铪、氧化铪硅、氧化镧、氧化镧铝、氧化锆、氧化锆硅、氧化钽、氧化钛、氧化钡锶钛、氧化钛钡、氧化锶钛、氧化钇、氧化铝、氧化铅钪钽、或铌酸铅锌。
第二栅极隔墙123可以形成在沿第二方向Y延伸的第二栅电极121的侧壁上。第二栅极隔墙123可以包括例如氮化硅(SiN)、氮氧化硅(SiON)、氧化硅(SiO2)或碳氮氧化硅(SiOCN)中的一种或多种。
第一层间绝缘膜150可以布置为覆盖第一鳍型图案F1至第四鳍型图案F4、第一栅极结构110、第二栅极结构120、元件隔离区STI1和源/漏区170。
第一层间绝缘膜150可以包括穿透在元件隔离区STI1上的第一层间绝缘膜150的第一沟槽T1、以及穿透在第一有源区AR1和第二有源区AR2上的第一层间绝缘膜150的第二沟槽T2。第一沟槽T1和第二沟槽T2可以形成在第一栅极结构11O和第二栅极结构120之间。
第二层间绝缘膜160可以布置在第一层间绝缘膜150上。第二层间绝缘膜160可以包括穿透在元件隔离区STI1上的第二层间绝缘膜160的第三沟槽T3。第三沟槽T3可以形成在第一栅极结构110和第二栅极结构120之间。
第一层间绝缘膜150和第二层间绝缘膜160中的每一个可以包括例如氧化硅、氮化硅、氮氧化硅、或介电常数低于氧化硅的低k介电材料中的一种或多种。低k介电材料可以包括例如可流动氧化物(FOX)、二烯硅烷(TOSZ)、未掺杂二氧化硅玻璃(USG)、硼硅玻璃(BSG)、磷硅玻璃(PSG)、硼磷硅玻璃(BPSG)、等离子体增强原硅酸四乙酯(PETEOS)、氟硅酸盐玻璃(FSG)、碳掺杂氧化硅(CDO)、干凝胶、气凝胶、无定形氟化碳、有机硅酸盐玻璃(OSG)、聚对二甲苯、双苯并环丁烯(BCB)、SiLK、聚酰亚胺、或多孔聚合物材料。
源/漏区170可以形成在第一栅极结构110的两侧和第二栅极结构120的两侧。
源/漏区170可以包括通过外延工艺形成的外延层。源/漏区170可以是抬高的源极/漏极。
当源/漏区170形成在P型金属氧化物半导体(PMOS)区中时，源/漏区170可以是例如SiGe外延层。当源/漏区170形成在N型金属氧化物半导体(NMOS)区中时，源/漏区170可以是例如Si外延层。在这种情况下，源/漏区170可以包括高度掺杂P的SiP。
下接触件130可以布置在第一沟槽T1和第二沟槽T2内。布置在第一沟槽T1内的下接触件130的一部分可以布置在元件隔离区STI1上。布置在第二沟槽T2内的下接触件130的一部分可以布置在源/漏区170上。在这种情况下，布置在源/漏区170上的下接触件130可以包括硅化物膜。
布置在第一有源区AR1上的下接触件130可以与形成在第一鳍型图案F1和第二鳍型图案F2上的源/漏区170接触。布置在第二有源区AR2上的下接触件130可以与形成在第三鳍型图案F3和第四鳍型图案F4上的源/漏区170接触。
尽管图2至图4描绘了下接触件130是单层，但这仅仅是为了便于说明，并且在一些示例实施例中，下接触件130可以包括多个层。例如，下接触件130可以包括沿着第一沟槽T1和第二沟槽T2中的每个沟槽的内壁布置的下接触件阻挡膜、以及在下接触件阻挡膜上的用于填充第一沟槽T1和第二沟槽T2中的每个沟槽的下接触件填充膜。
在这种情况下，下接触件阻挡膜可以包括例如钽(Ta)、氮化钽(TaN)、钛(Ti)、氮化钛(TiN)、钌(Ru)、钴(Co)、镍(Ni)、硼化镍(NiB)或氮化钨(WN)中的一种或多种。
此外，下接触件填充膜可以包括例如铝(Al)、钨(W)、铜(Cu)、钴(Co)或掺杂多晶硅中的一种或多种。
下接触件130可以布置在第一栅极结构110和第二栅极结构120之间，以沿第一方向X分别与第一栅极结构110和第二栅极结构120间隔开。
下接触件130可以包括布置在第一有源区AR1上的第一部分131、布置在元件隔离区STI1上的第二部分132、以及布置在第二有源区AR2上的第三部分133。
下接触件130的第一部分131沿第一方向X的宽度W2可以窄于下接触件130的第二部分132沿第一方向X的宽度W1。此外，下接触件130的第三部分133沿第一方向X的宽度W2可以窄于下接触件130的第二部分132沿第一方向X的宽度W1。
在这种情况下，下接触件130的第一部分131沿第一方向X的宽度W2可以与下接触件130的第三部分133沿第一方向X的宽度相同。
下接触件130的第二部分132可以形成为沿第一栅极结构110所处的方向(例如，沿第一方向X)突出。此外，下接触件130的第二部分132可以形成为沿第二栅极结构120所处的方向(例如，沿第一方向X)突出。
例如，下接触件130的第一部分131与第一栅极结构110之间的第一距离d1可以大于下接触件130的第二部分132与第一栅极结构110之间的第二距离d2。下接触件130的第三部分133与第一栅极结构110之间的第三距离d3可以大于下接触件130的第二部分132与第一栅极结构110之间的第二距离d2。在这种情况下，第一距离d1和第三距离d3可以相同。在一些示例实施例中，第一距离d1和第三距离d3可以彼此不同。
下接触件130的第一部分131与第二栅极结构120之间的第四距离d4可以大于下接触件130的第二部分132与第二栅极结构120之间的第五距离d5。下接触件130的第三部分133与第二栅极结构120之间的第六距离d6可以大于下接触件130的第二部分132与第二栅极结构120之间的第五距离d5。在这种情况下，第四距离d4和第六距离d6可以相同。在一些示例实施例中，第四距离d4和第六距离d6可以彼此不同。
在一些示例实施例中，第一距离d1和第四距离d4可以相同，第二距离d2和第五距离d5可以相同，第三距离d3和第六距离d6可以相同。
如图4所示，下接触件130的第二部分132可以形成为沿第三方向Z朝向衬底100，比下接触件130的第一部分131和下接触件130的第三部分133更深。
上接触件140可以布置在第三沟槽T3内。上接触件140可以布置在第一有源区AR1和第二有源区AR2之间的下接触件130上。因此，上接触件140可以布置在下接触件130的第二部分132上。上接触件140可以与下接触件130的第二部分132接触。
如图1所示，上接触件140可以布置为沿第二方向Y分别与第一有源区AR1和第二有源区AR2间隔开。在一些示例实施例中，上接触件140可以布置在第一有源区AR1和元件隔离区STI1之间的边界线上，并且布置在第二有源区AR2和元件隔离区STI1之间的边界线上。
尽管图2和图4描绘了上接触件140是单层，但这仅仅是为了便于说明，并且在一些示例实施例中，上接触件140可以包括多个层。例如，上接触件140可以包括沿着第三沟槽T3的内壁布置的上接触件阻挡膜、以及在上接触件阻挡膜上的用于填充第三沟槽T3的上接触件填充膜。
在这种情况下，上接触件阻挡膜可以包括例如钽(Ta)、氮化钽(TaN)、钛(Ti)、氮化钛(TiN)、钌(Ru)、钴(Co)、镍(Ni)、硼化镍(NiB)或氮化钨(WN)中的一种或多种。
此外，上接触件填充膜可以包括例如铝(Al)、钨(W)、铜(Cu)、钴(Co)或掺杂多晶硅中的一种或多种。
上接触件140可以布置在第一栅极结构110和第二栅极结构120之间，以沿第一方向X分别与第一栅极结构110和第二栅极结构120间隔开。
如图2所示，上接触件140沿第一方向X的宽度可以窄于下接触件130的第二部分132沿第一方向X的宽度W1。
例如，与下接触件130的第二部分132接触的上接触件140的下表面沿第一方向X的宽度W4可以窄于下接触件130的第二部分132沿第一方向X的宽度W1。上接触件140的上表面沿第一方向X的宽度W5可以窄于下接触件130的第二部分132沿第一方向X的宽度W1。上接触件140的上表面沿第一方向X的宽度W5可以宽于上接触件140的下表面沿第一方向X的宽度W4。在其它示例实施例中，上接触件140的上表面沿第一方向X的宽度W5可以与下接触件130的第二部分132沿第一方向X的宽度W1相同。
如图4所示，上接触件140沿第二方向Y的宽度可以窄于下接触件130的第二部分132沿第二方向Y的宽度W3。
例如，与下接触件130的第二部分132接触的上接触件140的下表面沿第二方向Y的宽度W6可以窄于下接触件130的第二部分132的下部沿第二方向Y的宽度W3。上接触件140的上表面沿第二方向Y的宽度W7可以窄于下接触件130的第二部分132的下部沿第二方向Y的宽度W3。
在其它示例实施例中，上接触件140的上表面沿第二方向Y的宽度W7可以与下接触件130的第二部分132的下部沿第二方向Y的宽度W3相同。此外，在一些示例实施例中，上接触件140的上表面沿第二方向Y的宽度W7可以宽于或等于上接触件140的下表面沿第二方向Y的宽度W6。
在根据一些示例实施例的半导体器件中，栅极结构110和120与下接触件130中的布置在第一有源区AR1和第二有源区AR2上的第一部分131和第三部分133之间的距离d1、d3、d4和d6可以大于栅极结构110和120与下接触件130中的布置在元件隔离区STI1上的第二部分132之间的距离d2和d5，使得可以在栅极结构110和下接触件130之间保证富余量，从而可以提高半导体器件的可靠性。
此外，在根据一些示例实施例的半导体器件中，布置在元件隔离区STI1上的上接触件140的宽度W5可以窄于下接触件130中的布置在元件隔离区STI1上的第二部分132的宽度W1，使得可以保证用于形成上接触件140的富余量，从而可以提高半导体器件的可靠性。
在下文中，将参考图5至图10描述根据一些示例实施例的用于制造半导体器件的方法。
图5至图10是示出了根据一些示例实施例的用于说明用于制造半导体器件的方法的制造的中间阶段的图。
参考图5，可以在衬底100上形成第一元件隔离区STI1、第一鳍型图案F1、第一栅极结构110、第二栅极结构120、源/漏区170、和第一层间绝缘膜150。
第一栅极结构110可以包括第一栅电极111、第一栅极绝缘膜112和第一栅极隔墙113。第二栅极结构120可以包括第二栅电极121、第二栅极绝缘膜122和第二栅极隔墙123。
参考图6，可以通过对形成在元件隔离区STI1上的第一层间绝缘膜150的一部分和元件隔离区STI1的一部分进行蚀刻，来形成穿透第一层间绝缘膜150的第一沟槽T1。
此外，可以通过对形成在第一鳍型图案F1上的第一层间绝缘膜150的一部分和源/漏区170的一部分进行蚀刻，来形成穿透第一层间绝缘膜150的第二沟槽T2。
在这种情况下，第一沟槽T1的宽度可以宽于第二沟槽T2的宽度。
参考图7，可以在第一层间绝缘膜150的上表面、第一沟槽T1的内部和第二沟槽T2的内部形成下接触件膜130a。在这种情况下，下接触件膜130a可以形成为分别完全填充第一沟槽T1的内部和第二沟槽T2的内部。
参考图8，可以通过平滑工艺(例如，化学机械抛光(CMP)工艺)暴露第一层间绝缘膜150的上表面。因此，可以在第一沟槽T1内部形成下接触件(图1中的130)的第二部分132，并且可以在第二沟槽T2内部形成下接触件(图1中的130)的第一部分131。
接下来，第二层间绝缘膜160可以形成为覆盖第一层间绝缘膜150的上表面、下接触件(图1中的130)的第二部分132的上表面、和下接触件(图1中的130)的第一部分131的上表面。
参考图9，可以通过对形成在下接触件(图1中的130)的第二部分132上的第二层间绝缘膜160进行蚀刻，来形成穿透第二层间绝缘膜160的第三沟槽T3。
在这种情况下，第三沟槽T3的上表面的宽度可以窄于第一沟槽T1的上表面的宽度。
参考图10，可以在第二层间绝缘膜160的上表面和第三沟槽T3的内部形成上接触件膜。在这种情况下，上接触件膜可以形成为完全填充第三沟槽T3的内部。
接下来，可以通过平滑工艺(例如，CMP工艺)暴露第二层间绝缘膜160的上表面。因此，可以在第三沟槽T3内部形成上接触件140。
在下文中，将参考图11描述根据一些示例实施例的半导体器件。将重点突显与图1中所示的半导体器件的不同之处。
图11是根据一些示例实施例的用于说明半导体器件的布局图。
参考图11，根据一些示例实施例的半导体器件可以包括下接触件230，该下接触件230包括布置在第一有源区AR1上的第一部分231、布置在元件隔离区STI1上的第二部分232、以及布置在第二有源区AR2上的第三部分233。
下接触件230的布置在元件隔离区STI1上的第二部分232可以具有分别朝向第一栅极结构110和第二栅极结构突出的凸部。因此，下接触件230的第二部分232的分别面向第一栅极结构110和第二栅极结构120的侧壁可以各自具有凸出形成的弯曲形状。
上接触件240的分别面向第一栅极结构110和第二栅极结构120的侧壁也可以各自具有凸出形成的弯曲形状。在一些示例实施例中，上接触件240可以具有类似于图1中所示的半导体器件的矩形形状。
在下文中，将参考图12描述根据一些示例实施例的半导体器件。将重点突显与图1中所示的半导体器件的不同之处。
图12是根据一些示例实施例的用于说明半导体器件的布局图。
参考图12，根据一些示例实施例的半导体器件可以包括下接触件330，该下接触件230包括布置在第一有源区AR1上的第一部分331、布置在元件隔离区STI1上的第二部分332、以及布置在第二有源区AR2上的第三部分333。
与衬底(图2中的100)所在的平面平行地形成的下接触件330的平面可以具有椭圆形状。
上接触件340可以具有类似于图1中所示的半导体器件的矩形形状。在一些示例实施例中，上接触件340的分别面向第一栅极结构110和第二栅极结构120的侧壁可以各自具有凸出形成的弯曲形状。
在下文中，将参考图13描述根据一些示例实施例的半导体器件。将重点突显与图1中所示的半导体器件的不同之处。
图13是根据一些示例实施例的用于说明半导体器件的布局图。
参考图13，根据一些示例实施例的半导体器件可以包括第一有源区至第四有源区AR1、AR2、AR3和AR4，第一有源区至第四有源区AR1、AR2、AR3和AR4分别沿第一方向X在衬底(图2中的100)上延伸，并且布置为沿第二方向Y依次彼此间隔开。
第一元件隔离区STI1可以布置在第一有源区AR1和第二有源区AR2之间，第二元件隔离区STI2可以布置在第二有源区AR2和第三有源区AR3之间，第三元件隔离区STI3可以布置在第三有源区AR3和第四有源区AR4之间。
第一鳍型图案F1和第二鳍型图案F2可以布置在第一有源区AR1上，第三鳍型图案F3和第四鳍型图案F4可以布置在第二有源区AR2上，第五鳍型图案F5和第六鳍型图案F6可以布置在第三有源区AR3上，并且第七鳍型图案F7和第八鳍型图案F8可以布置在第四有源区AR4上。
第一鳍型图案F1至第八鳍型图案F8可以布置为分别沿第一方向X延伸。
第一栅极结构410和第二栅极结构420可以布置为沿第一方向X彼此间隔开，并且沿第二方向Y延伸以与第一有源区AR1至第四有源区AR4和第一元件隔离区STI1至第三元件隔离区STI3交叉。
下接触件430可以布置在第一栅极结构410和第二栅极结构420之间，以沿第一方向X分别与第一栅极结构410和第二栅极结构420间隔开。
下接触件430可以布置在第一有源区AR1至第四有源区AR4和第一元件隔离区STI1至第三元件隔离区STI3上。
布置在第一元件隔离区STI1至第三元件隔离区STI3上的下接触件430可以具有朝向第一栅极结构410所处的方向凸出形成的部分。此外，布置在第一元件隔离区STI1至第三元件隔离区STI3上的下接触件430可以具有朝向第二栅极结构420所处的方向凸出形成的部分。
下接触件430与第一有源区AR1至第四有源区AR4中的每一个的重叠处沿第一方向X的宽度可以窄于下接触件430与第一元件隔离区STI1至第三元件隔离区STI3中的每一个的重叠处沿第一方向X的宽度。
在第一有源区AR1至第四有源区AR4上第一栅极结构410与下接触件430之间的距离可以大于在第一元件隔离区STI1至第三元件隔离区STI3上第一栅极结构410与下接触件430之间的距离。
第一上接触件441可以布置在下接触件430上并且与第一元件隔离区STI1重叠。第二上接触件442可以布置在下接触件430上并且与第二元件隔离区STI2重叠。第三上接触件443可以布置在下接触件430上并且与第三元件隔离区STI3重叠。
第一上接触件至第三上接触件441、442和443中的每一个沿第一方向X的宽度可以窄于在第一元件隔离区STI1至第三元件隔离区STI3上的下接触件430沿第一方向X的宽度。
在下文中，将参考图14描述根据一些示例实施例的半导体器件。将重点突显与图13中所示的半导体器件的不同之处。
图14是根据一些示例实施例的用于说明半导体器件的布局图。
参考图14，在根据一些示例实施例的半导体器件中，下接触件530的布置在第一有源区AR1至第四有源区AR4上并且面向第一栅极结构510的侧壁可以具有沿着与面向第一栅极结构510的方向相反的方向凹陷缩入的弯曲形状。
此外，下接触件530的布置在第一有源区AR1至第四有源区AR4上并且面向第二栅极结构520的侧壁可以具有沿与面向第二栅极结构520的方向相反的方向凹陷缩入的弯曲形状。
下接触件530的布置在第一元件隔离区STI1至第三元件隔离区STI1上并且面向第一栅极结构510的侧壁可以具有朝向面向第一栅极结构510的方向凸出形成的弯曲形状。
此外，下接触件530的布置在第一元件隔离区STI1至第三元件隔离区STI1上并且面向第二栅极结构520的侧壁可以具有朝向面向第二栅极结构520的方向凸出形成的弯曲形状。
第一上接触件至第三上接触件541、542和543的、分别面向第一栅极结构110和第二栅极结构120的侧壁可以各自具有凸出形成的弯曲形状。在一些示例实施例中，第一上接触件至第三上接触件541、542和543可以各自具有类似于图1中所示的半导体器件的矩形形状。
如上所述，实施例可以提供一种半导体器件，其中布置在有源区上的下接触件的宽度窄于布置在元件隔离区上的下接触件的宽度，这可以有助于增强可靠性。实施例还可以提供一种半导体器件，其中元件隔离区上的上接触件的宽度窄于下接触件的宽度，这可以有助于增强可靠性。
本文已经公开了示例实施例，并且尽管采用了特定术语，但是它们仅用于且将被解释为一般的描述性意义，而不是为了限制的目的。在一些情况下，如提交本申请的本领域普通技术人员应认识到，除非另有明确说明，否则结合特定实施例描述的特征、特性和/或元件可以单独使用或与结合其它实施例描述的特征、特性和/或元件相结合使用。因此，本领域技术人员将理解，在不脱离如所附权利要求中阐述的本发明的精神和范围的前提下，可以进行形式和细节上的各种改变。

Claims (20)

1.一种半导体器件，包括：
第一有源区，在衬底上沿第一方向延伸；
第二有源区，在所述衬底上沿所述第一方向延伸，并且与所述第一有源区平行；
元件隔离区，在所述第一有源区和所述第二有源区之间；
栅极结构，沿与所述第一方向不同的第二方向延伸，并且与所述第一有源区和所述第二有源区交叉；
下接触件，沿所述第一方向与所述栅极结构间隔开，所述下接触件在所述第一有源区、所述元件隔离区和所述第二有源区上；以及
上接触件，在所述第一有源区和所述第二有源区之间位于所述下接触件上，
其中，所述下接触件在所述第一有源区上的沿所述第一方向的宽度窄于所述下接触件在所述元件隔离区上的沿所述第一方向的宽度。
2.根据权利要求1所述的半导体器件，其中，所述上接触件的下表面沿所述第一方向的宽度窄于所述下接触件在所述元件隔离区上的沿所述第一方向的宽度。
3.根据权利要求2所述的半导体器件，其中，所述上接触件的上表面沿所述第一方向的宽度窄于所述下接触件在所述元件隔离区上的沿所述第一方向的宽度。
4.根据权利要求1所述的半导体器件，其中，所述上接触件的下表面沿所述第二方向的宽度窄于所述下接触件在所述元件隔离区上的沿所述第二方向的宽度。
5.根据权利要求4所述的半导体器件，其中，所述上接触件的上表面沿所述第二方向的宽度窄于所述下接触件在所述元件隔离区上的沿所述第二方向的宽度。
6.根据权利要求1所述的半导体器件，其中，所述下接触件在所述第二有源区上的沿所述第一方向的宽度窄于所述下接触件在所述元件隔离区上的沿所述第一方向的宽度。
7.根据权利要求1所述的半导体器件，其中，所述栅极结构与在所述第一有源区上的所述下接触件之间的第一距离大于所述栅极结构与在所述元件隔离区上的所述下接触件之间的第二距离。
8.根据权利要求7所述的半导体器件，其中，所述栅极结构与在所述第二有源区上的所述下接触件之间的第三距离大于所述栅极结构与在所述元件隔离区上的所述下接触件之间的第二距离。
9.根据权利要求1所述的半导体器件，其中，在所述元件隔离区上的所述下接触件是凸出形成的，以朝向所述栅极结构所处的方向突出。
10.根据权利要求1所述的半导体器件，其中，与所述衬底所在的平面平行地形成的所述下接触件的平面具有椭圆形状。
11.一种半导体器件，包括：
第一有源区，在衬底上沿第一方向延伸；
第二有源区，在所述衬底上沿所述第一方向延伸，并且与所述第一有源区平行；
元件隔离区，在所述第一有源区和所述第二有源区之间；
第一栅极结构，沿与所述第一方向不同的第二方向延伸，并且与所述第一有源区和所述第二有源区交叉；
第二栅极结构，沿所述第二方向延伸，并且与所述第一有源区和所述第二有源区交叉，所述第二栅极结构沿所述第一方向与所述第一栅极结构间隔开；
下接触件，在所述第一栅极结构和所述第二栅极结构之间包括布置在所述第一有源区上的第一部分、布置在所述元件隔离区上的第二部分、以及布置在所述第二有源区上的第三部分；以及
上接触件，在所述下接触件的第二部分上，所述上接触件沿所述第一方向的宽度窄于所述下接触件的第二部分沿所述第一方向的宽度，
其中，所述下接触件的第一部分沿所述第一方向的宽度窄于所述下接触件的第二部分沿所述第一方向的宽度。
12.根据权利要求11所述的半导体器件，其中，所述下接触件的第三部分沿所述第一方向的宽度窄于所述下接触件的第二部分沿所述第一方向的宽度。
13.根据权利要求11所述的半导体器件，其中，所述第一栅极结构与所述下接触件的第一部分之间的第一距离大于所述第一栅极结构与所述下接触件的第二部分之间的第二距离。
14.根据权利要求11所述的半导体器件，其中，所述第一栅极结构与所述下接触件的第一部分之间的第一距离和所述第二栅极结构与所述下接触件的第一部分之间的第四距离相同。
15.根据权利要求11所述的半导体器件，其中，所述第一栅极结构与所述下接触件的第二部分之间的第二距离和所述第二栅极结构与所述下接触件的第二部分之间的第五距离相同。
16.根据权利要求11所述的半导体器件，其中，所述上接触件沿所述第二方向分别与所述第一有源区和所述第二有源区间隔开。
17.一种半导体器件，包括：
第一有源区至第四有源区，在衬底上分别沿第一方向延伸，并且沿不同于所述第一方向的第二方向依次彼此间隔开；
栅极结构，沿所述第二方向延伸，并且与所述第一有源区至所述第四有源区交叉；
第一元件隔离区，在所述第一有源区和所述第二有源区之间；
第二元件隔离区，在所述第二有源区和所述第三有源区之间；
第三元件隔离区，在所述第三有源区和所述第四有源区之间；
下接触件，沿所述第一方向与所述栅极结构间隔开，所述下接触件在所述第一有源区至所述第四有源区和所述第一元件隔离区至所述第三元件隔离区上；
第一上接触件，在所述下接触件上与所述第一元件隔离区重叠；
第二上接触件，在所述下接触件上与所述第二元件隔离区重叠；以及
第三上接触件，在所述下接触件上与所述第三元件隔离区重叠，
其中，所述下接触件与所述第一有源区至所述第四有源区中的每一个的重叠处沿所述第一方向的宽度窄于所述下接触件与所述第一元件隔离区至所述第三元件隔离区中的每一个的重叠处沿所述第一方向的宽度。
18.根据权利要求17所述的半导体器件，其中，所述栅极结构与在所述第一有源区至所述第四有源区上的所述下接触件之间的第一距离大于所述栅极结构与在所述第一元件隔离区至所述第三元件隔离区上的所述下接触件之间的第二距离。
19.根据权利要求17所述的半导体器件，其中，所述第一上接触件至所述第三上接触件中的每一个上接触件沿所述第一方向的宽度窄于所述下接触件在所述第一元件隔离区至所述第三元件隔离区中的每一个元件隔离区上的沿所述第一方向的宽度。
20.根据权利要求17所述的半导体器件，其中，布置在所述第一元件隔离区至所述第三元件隔离区上的所述下接触件是凸出形成的，以朝向所述栅极结构所处的方向突出。
CN201811247777.2A 2017-11-15 2018-10-24 半导体器件 Pending CN109786437A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170152071A KR102343219B1 (ko) 2017-11-15 2017-11-15 반도체 장치
KR10-2017-0152071 2017-11-15

Publications (1)

Publication Number Publication Date
CN109786437A true CN109786437A (zh) 2019-05-21

Family

ID=66433634

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811247777.2A Pending CN109786437A (zh) 2017-11-15 2018-10-24 半导体器件

Country Status (3)

Country Link
US (3) US10374085B2 (zh)
KR (1) KR102343219B1 (zh)
CN (1) CN109786437A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102343219B1 (ko) * 2017-11-15 2021-12-23 삼성전자주식회사 반도체 장치
KR102663811B1 (ko) 2019-11-06 2024-05-07 삼성전자주식회사 집적회로 소자 및 이의 제조 방법
CN113270399B (zh) * 2021-05-19 2024-01-23 上海华虹宏力半导体制造有限公司 半导体器件及其设计版图

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1140670A (ja) 1997-07-22 1999-02-12 Nec Kyushu Ltd 半導体装置およびその製造方法
KR100273703B1 (ko) * 1997-12-12 2001-03-02 윤종용 콘택관련 결함 및 콘택저항을 감소하기 위한 반도체 장치의 콘택구조 및 그 제조 방법
JP2001093974A (ja) 1999-09-21 2001-04-06 Sanyo Electric Co Ltd 半導体装置およびその製造方法
US6900124B1 (en) 2003-09-03 2005-05-31 Advanced Micro Devices, Inc. Patterning for elliptical Vss contact on flash memory
US7705464B2 (en) 2004-09-13 2010-04-27 Taiwan Semiconductor Manufacturing Company, Ltd. Connection structure for semiconductor devices
US20060202341A1 (en) 2005-03-10 2006-09-14 Nec Electronics Corporation Semiconductor device, and method of manufacturing the same
JP2010010590A (ja) 2008-06-30 2010-01-14 Toshiba Corp 半導体装置およびその製造方法
US8628689B2 (en) 2009-04-03 2014-01-14 Akzo Nobel Coatings International B.V. Anti-corrosive coating composition
AU2010230147B2 (en) 2009-04-03 2014-10-23 Akzo Nobel Coatings International B.V. Anti-corrosive coating composition
KR101077302B1 (ko) * 2009-04-10 2011-10-26 주식회사 하이닉스반도체 반도체 소자의 제조 방법
US9006826B2 (en) 2012-05-14 2015-04-14 Taiwan Semiconductor Manufacturing Co., Ltd. Butted contact shape to improve SRAM leakage current
US9461143B2 (en) * 2012-09-19 2016-10-04 Intel Corporation Gate contact structure over active gate and method to fabricate same
KR102458923B1 (ko) * 2016-02-01 2022-10-25 삼성전자주식회사 집적회로 소자 및 그 제조 방법
KR102343219B1 (ko) * 2017-11-15 2021-12-23 삼성전자주식회사 반도체 장치

Also Published As

Publication number Publication date
US11362211B2 (en) 2022-06-14
US10374085B2 (en) 2019-08-06
US10886404B2 (en) 2021-01-05
US20210126128A1 (en) 2021-04-29
US20190148547A1 (en) 2019-05-16
KR102343219B1 (ko) 2021-12-23
KR20190055397A (ko) 2019-05-23
US20190341492A1 (en) 2019-11-07

Similar Documents

Publication Publication Date Title
KR101795870B1 (ko) Fet 및 fet를 형성하는 방법
US20200388692A1 (en) Semiconductor device and method of manufacturing the same
CN107871740A (zh) 在衬底和/或鳍中包括器件隔离区的半导体器件
US10153170B2 (en) Method of fabricating semiconductor device
US20180366329A1 (en) Semiconductor devices and methods of manufacturing the same
CN107799516A (zh) 具有纳米线的半导体器件及制造其的方法
US11362211B2 (en) Semiconductor device
KR102262024B1 (ko) 반도체 장치
US20180261677A1 (en) Semiconductor Device and Method for Fabricating the Same
CN108573925A (zh) 半导体器件及用于制造其的方法
US9985106B2 (en) Semiconductor devices utilizing spacer structures
US10332797B2 (en) Method for fabricating semiconductor device
CN110416304A (zh) 半导体装置
CN107026088A (zh) 半导体器件的制造方法
CN107546258A (zh) 半导体器件及制造其的方法
US11063036B2 (en) Semiconductor device and method for fabricating the same
TW202205674A (zh) 半導體裝置
CN109768042A (zh) 半导体器件
CN106531795B (zh) 半导体装置与半导体装置的栅极堆叠的制作方法
US11728430B2 (en) Semiconductor devices including a stress pattern
US20230411219A1 (en) Semiconductor structure and method for manufacturing the same
KR20170092081A (ko) 반도체 장치 및 이의 제조 방법
TWI524530B (zh) 半導體裝置及其製造方法
CN118016711A (zh) 半导体装置及其形成方法
CN115842039A (zh) 半导体器件结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination