CN109755311A - 一种沟槽型功率晶体管 - Google Patents
一种沟槽型功率晶体管 Download PDFInfo
- Publication number
- CN109755311A CN109755311A CN201711058085.9A CN201711058085A CN109755311A CN 109755311 A CN109755311 A CN 109755311A CN 201711058085 A CN201711058085 A CN 201711058085A CN 109755311 A CN109755311 A CN 109755311A
- Authority
- CN
- China
- Prior art keywords
- grid
- shaped
- body area
- power transistor
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明实施例提供的一种沟槽型功率晶体管,包括源极、漏极、第一栅极、第二栅极、体二极管和体区接触二极管,体二极管与体区接触二极管串联连接,第一栅极通过栅极电压来控制第一电流沟道的开启和关断,第二栅极与源极连接并通过源极电压来控制第二电流沟道的开启和关断。本发明的一种沟槽型功率晶体管在关断时,能够大幅降低流经体二极管的反向电流,从而能够大幅降低体二极管内的少子载流子,使得沟槽型功率晶体管实现快速的反向恢复功能。
Description
技术领域
本发明属于半导体功率器件技术领域,特别是涉及一种具有快速反向恢复功能的沟槽型功率晶体管。
背景技术
现有技术的沟槽型功率晶体管的剖面结构如图1所示,包括:n型漏区31和位于n型漏区31之上的n型漂移区30,n型漏区31通过漏极金属接触层70接漏极电压;在n型漂移区30内形成有多个p型体区33,p型体区33和n型漂移区30之间形成沟槽型功率晶体管中寄生的体二极管结构。在p型体区33内形成有p型体区接触区38,p型体区接触区38的掺杂浓度高于p型体区33的掺杂浓度的最大峰值,从而p型体区接触区38和源极金属接触层47形成欧姆接触结构;在p型体区33内、p型体区接触区38的两侧分别形成有n型源区34;位于相邻两个p型体区33之间且凹陷在n型漂移区30内的栅极沟槽,在栅极沟槽内形成有栅介质层35和栅极36,栅极36通过栅极电压来控制电流沟道的开启和关断。绝缘介质层50为层间绝缘层,用于将金属层之间隔离。
图1所示的沟槽型功率晶体管的等效电路示意图如图2所示,包括漏极101、源极102、栅极103、和体二极管104,其中,体二极管104是功率晶体管中的本征寄生结构,其工作机理是:1)当栅源电压Vgs小于沟槽型功率晶体管的阈值电压Vth,漏源电压Vds大于0V时,沟槽型功率晶体管处于关断状态;2)当栅源电压Vgs大于沟槽型功率晶体管的阈值电压Vth,漏源电压Vds大于0V时,沟槽型功率晶体管正向开启,此时电流从漏极经栅极控制的电流沟道流到源极。现有技术的沟槽型功率晶体管在关断时,当漏源电压Vds小于0V时,沟槽型功率晶体管中寄生的体二极管处于正偏压状态,反向电流从源极经体二极管流至漏极,此时体二极管的电流存在注入少子载流子现象,而这些少子载流子在体二极管再一次反偏时进行反向恢复,导致较大的反向恢复电流,反向恢复时间长。少子载流子产生的反向恢复电流导致功率晶体管的损耗增加,降低了系统的效率,同时也容易引起上下管直通烧坏器件,影响功率晶体管的安全工作。
发明内容
有鉴于此,本发明的目的是提供一种具有快速反向恢复功能的沟槽型功率晶体管,以解决现有技术中的沟槽型功率晶体管因少子载流子注入问题造成的反向恢复时间较长的技术问题。
本发明实施例提供的一种沟槽型功率晶体管,包括:
n型漏区以及位于所述n型漏区之上的n型漂移区,所述n型漂移区内设有至少两个p型体区,所述p型体区内设有p型体区接触区、第一n型源区和第二n型源区,通常所述p型体区接触区设于所述第一n型源区和所述第二n型源区之间;
位于所述p型体区接触区之上的导电层,所述导电层与所述p型体区接触区形成体区接触二极管结构,其中所述导电层为所述体区接触二极管结构的阴极,所述p型体区接触区为所述体区接触二极管结构的阳极;
位于所述p型体区内且介于所述第一n型源区和所述n型漂移区之间的第一电流沟道,所述第一栅极通过栅极电压控制所述第一电流沟道的开启和关断;
位于所述p型体区内且介于所述第二n型源区和所述n型漂移区之间的第二电流沟道,所述第二栅极、第一n型源区、第二n型源区、导电层之间电性连接并均接源极电压,所述第二栅极通过源极电压控制所述第二电流沟道的开启和关断。
可选的,所述第一电流沟道的开启电压大于所述第二电流沟道的开启电压。
可选的,所述导电层为位于所述p型体区之上的源极金属接触层,所述p型体区接触区的掺杂浓度低于所述p型体区的掺杂浓度的最大峰值,所述p型体区接触区与所述源极金属接触层形成肖特基势垒二极管结构,其中,所述源极金属接触层为阴极,所述p型体区接触区为阳极。
可选的,所述第二栅极、第一n型源区、第二n型源区之间通过所述源极金属接触层连接,所述源极金属接触层外接源极电压。
可选的,所述导电层为位于所述p型体区之上的n型多晶硅层,所述n型多晶硅层与所述p型体区接触区形成硅基的体区接触二极管结构,其中,所述n型多晶硅层为阴极,所述p型体区接触区为阳极。
可选的,所述n型多晶硅层与所述第二栅极、第一n型源区、第二n型源区接触连接,所述n型多晶硅层通过源极金属接触层外接源极电压。
可选的,所述n型多晶硅层与所述第一n型源区、第二n型源区接触连接,所述第二栅极通过源极金属接触层与所述n型多晶硅层连接,所述源极金属接触层外接源极电压。
可选的,所述导电层为位于所述p型体区内的n型掺杂区,所述n型掺杂区位于所述第一n型源区、第二n型源区之间,所述n型掺杂区与所述p型体区接触区形成硅基的体区接触二极管结构,其中,所述n型掺杂区为阴极,所述p型体区接触区为阳极。
可选的,所述第二栅极通过源极金属接触层与所述第一n型源区、第二n型源区、n型掺杂区连接,所述源极金属接触层外接源极电压。
可选的,所述第一栅极和第二栅极设于所述栅极沟槽的内部两侧,所述第一栅极和第二栅极在所述栅极沟槽内由绝缘介质层隔离。
可选的,所述栅极沟槽包括第一栅极沟槽和第二栅极沟槽,所述第一栅极沟槽内设有栅介质层和第一栅极,所述第二栅极沟槽内设有栅介质层和第二栅极,所述第一栅极沟槽和第二栅极沟槽由所述n型漂移区隔离。
本发明实施例提供的一种沟槽型功率晶体管在关断时,当源极电压大于漏极电压时,体区接触二极管处于负偏压状态,这能够大幅降低流经体二极管的反向电流,从而能够大幅减少体二极管内的少子载流子,进而能够减少功率晶体管的反向恢复电荷和反向恢复时间,使得功率晶体管能够实现快速的反向恢复功能;同时,当源漏电压达到第二电流沟道的开启电压时,第二栅极所控制的第二电流沟道开启,此时反向电流会由源极经第二栅极所控制的第二电流沟道流至漏极。
附图说明
为了更加清楚地说明本发明示例性实施例的技术方案,下面对描述实施例中所需要用到的附图做一简单介绍。显然,所介绍的附图只是本发明所要描述的一部分实施例的附图,而不是全部的附图,对于本领域普通技术人员,在不付出创造性劳动的前提下,还可以根据这些附图得到其他的附图。
图1是现有技术的沟槽型功率晶体管的剖面结构示意图;
图2是图1所示的沟槽型功率晶体管的等效电路示意图;
图3是本发明提供的一种沟槽型功率晶体管的第一个实施例的剖面结构示意图;
图4是本发明提供的一种沟槽型功率晶体管的第二个实施例的俯视结构示意图;
图5是图4所示的一种沟槽型功率晶体管沿AA方向的剖面结构示意图;
图6是本发明提供的一种沟槽型功率晶体管的第三个实施例的剖面结构示意图;
图7是本发明提供的一种沟槽型功率晶体管的第四个实施例的剖面结构示意图;
图8是本发明提供的一种沟槽型功率晶体管的第五个实施例的剖面结构示意图;
图9是本发明提供的一种沟槽型功率晶体管的一个实施例的等效电路示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,以下将结合本发明实施例中的附图,通过具体方式,完整地描述本发明的技术方案。显然,所描述的实施例是本发明的一部分实施例,而不是全部的实施例,基于本发明的实施例,本领域普通技术人员在没有做出创造性劳动的前提下获得的所有其他实施例,均落入本发明的保护范围之内。
应当理解,本发明所使用的诸如“具有”、“包含”以及“包括”等术语并不配出一个或多个其它元件或其组合的存在或添加。同时,为清楚地说明本发明的具体实施方式,说明书附图中所列示意图,放大了本发明所述的层和区域的厚度,且所列图形大小并不代表实际尺寸;说明书附图是示意性的,不应限定本发明的范围。说明书中所列实施例不应仅限于说明书附图中所示区域的特定形状,而是包括所得到的形状如制备引起的偏差等。
本领域的技术人员应当理解,功率晶体管包括元胞区和终端区,其中,元胞区用于获得低导通电阻,终端区用于提高元胞区中最边缘的元胞的耐压。终端区是功率晶体管中的通用结构,根据不同产品的要求有不同的设计结构,在本发明实施例中不再展示和描述沟槽型功率晶体管的终端区的具体结构。本发明实施例中所描述的沟槽型功率晶体管指的是功率晶体管中元胞区的结构。
图3是本发明提供的一种沟槽型功率晶体管的第一个实施例的剖面结构示意图,如图3所示,本发明实施例提供的一种沟槽型功率晶体管包括n型漏区31以及位于n型漏区31之上的n型漂移区30,n型漏区31通过漏极金属接触层70接漏极电压。在n型漂移区30内形成有至少两个p型体区33,在每个p型体区33内分别形成有p型体区接触区38、第一n型源区34a和第二n型源区34b,通常p型体区接触区38位于第一n型源区34a和第二n型源区34b之间。
在该实施例中仅示例性的示出了三个p型体区33结构。
位于p型体区接触区38之上的导电层37,导电层37与p型体区接触区38形成体区接触二极管结构,其中导电层37为该体区接触二极管结构的阴极,p型体区接触区38为该体区接触二极管结构的阳极。可选的,导电层37可以为n型多晶硅层,也可以为金属层,由此体区接触二极管可以是硅基的体区接触二极管,也可以为肖特基势垒二极管。
p型体区33与n型漂移区30之间形成沟槽型功率晶体管中寄生的体二极管结构,其中p型体区33为体二极管的阳极,n型漂移区30为体二极管的阴极,由此体区接触二极管的阳极与体二极管的阳极连接。
位于相邻两个p型体区33之间且凹陷在n型漂移区30内的栅极沟槽,该栅极沟槽的底部可以高于p型体区33的底部,也可以低于p型体区33的底部或者与p型体区33的底部在相同的深度位置,图3仅以栅极沟槽的底部低于p型体区33的底部为例进行示例性说明。栅极沟槽内设有栅介质层35、第一栅极36a和第二栅极36b,第一栅极36a和第二栅极36b位于栅极沟槽的内部两侧;第一栅极36a外接栅极电压,第二栅极36b、第一n型源区34a、第二n型源区34b与导电层37之间电性连接并均接源极电压。在该实施例中,导电层37与第一n型源区34a、第二n型源区34b直接接触连接,因此只需要将导电层37与第二栅极36b电性连接即可。第一栅极36a和第二栅极36b在栅极沟槽内由绝缘介质层80隔离,绝缘介质层80通常为氧化硅。
位于p型体区33内且介于第一n型源区34a和n型漂移区30之间的第一电流沟道,第一栅极36a通过栅极电压来控制该第一电流沟道的开启和关断。
位于p型体区33内且介于第二n型源区34b和n型漂移区30之间的第二电流沟道,第二栅极36b通过源极电压来控制该第二电流沟道的开启和关断。优选的,第一栅极36a所控制的第一电流沟道的开启电压要大于第二栅极36b所控制的第二电流沟道的开启电压。
电流沟道是功率晶体管中当对栅极施加电压时在半导体表面形成的积累层及反型层,在本发明实施例附图中,沟槽型功率晶体管的第一电流沟道和第二电流沟道均未示出。
图4是本发明提供的一种沟槽型功率晶体管的第二个实施例的俯视结构示意图,需要说明的是,图4并不是俯视图,图4只是从俯视的角度示出了本发明提供的一种沟槽型功率晶体管中的部分结构的位置关系,图4中只示例性的示出了源极金属接触孔中的源极金属接触层的位置。图5是图4所示的一种沟槽型功率晶体管沿AA方向的剖面结构示意图,图5中仅示例性的示出了三个p型体区33结构。图4和图5是本发明提供的一种沟槽型功率晶体管在图3所示的本发明的一种沟槽型功率晶体管的基础上,体区接触二极管结构采用肖特基势垒二极管结构的一个实施例。如图4和图5所示,在p型体区33之上直接形成有源极金属接触层47,源极金属接触层47即为位于p型体区接触区38之上的导电层,此时,p型体区接触区38的掺杂浓度需要低于p型体区33的掺杂浓度的最大峰值,由此p型体区接触区38和源极金属接触层47形成肖特基势垒二极管结构,其中,源极金属接触层47为该肖特基势垒二极管的阴极,p型体区接触区38为该肖特基势垒二极管的阳极。源极金属接触层47与第二栅极36b、第一n型源区34a、第二n型源区34b直接连接,源极金属接触层47外接源极电压,由此第二栅极36b通过源极电压来控制靠近第二源区34b一侧的第二电流沟道的开启和关断。第一栅极36a通过栅极金属接触层74接栅极电压,由此第一栅极36a通过栅极电压来控制靠近第一源区34a一侧的第一电流沟道的开启和关断。源极金属接触层47与栅极金属接触层74之间由层间绝缘层50隔离,层间绝缘层50通常为硅玻璃、硼磷硅玻璃或磷硅玻璃等材料。
如图4和图5所示本发明的一种沟槽型功率晶体管,当肖特基势垒二极管的接触势垒极低时,肖特基势垒二极管结构可等效为欧姆接触结构,这能够在一定程度上降低流经体二极管的反向电流,从而能够减少体二极管内的少子载流子,进而能够减少沟槽型功率晶体管的反向恢复电荷和反向恢复时间,使得沟槽型功率晶体管能够实现快速的反向恢复功能,此时的沟槽型功率晶体管的反向恢复速度慢于采用高接触势垒的肖特基势垒二极管时的反向恢复速度,但快于没有体区接触二极管结构的传统功率晶体管的反向恢复速度。
图6是本发明提供的一种沟槽型功率晶体管的第三个实施例的剖面结构示意图,图6是本发明提供的一种沟槽型功率晶体管在图3所示的本发明的一种沟槽型功率晶体管的基础上,体区接触二极管结构采用硅基的体区接触二极管的一个实施例。如图6所示,在p型体区33之上形成有n型多晶硅层57,n型多晶硅层57即为位于p型体区接触区38之上的导电层,由此p型体区接触区38和n型多晶硅层57形成硅基的体区接触二极管结构,其中,n型多晶硅层57为该体区接触二极管的阴极,p型体区接触区38为该体区接触二极管的阳极。n型多晶硅层57可以与第二栅极36b、第一n型源区34a、第二n型源区34b直接接触连接,然后n型多晶硅层57通过源极金属接触层47外接源极电压,如图6所示;也可以是第一n型源区34a、第二n型源区34b与n型多晶硅层57直接接触连接,第二栅极36b与n型多晶硅层57之间通过源极金属接触层连接,然后源极金属接触层外接源极电压。在该实施例中,n型多晶硅层57与第二栅极36b、第一n型源区34a、第二n型源区34b直接接触连接,然后n型多晶硅层57通过源极金属接触层47外接源极电压,由此第二栅极36b通过源极电压来控制靠近第二源区34b一侧的第二电流沟道的开启和关断。第一栅极36a通过栅极金属接触层(基于剖面的位置关系,栅极金属接触层在图6中未示出)外接栅极电压,由此第一栅极36a通过栅极电压来控制靠近第一源区34a一侧的第一电流沟道的开启和关断。源极金属接触层47与栅极金属接触层之间由层间绝缘层50隔离,层间绝缘层50通常为硅玻璃、硼磷硅玻璃或磷硅玻璃等材料。
图7是本发明提供的一种沟槽型功率晶体管的第四个实施例的剖面结构示意图。如图7所示,本发明的一种沟槽型功率晶体管包括n型漏区31以及位于n型漏区31之上的n型漂移区30,n型漏区31通过漏极金属接触层70接漏极电压,在n型漂移区30内还形成有至少两个p型体区33,位于所述p型体区33内的p型体区接触区38、n型掺杂区39、第一n型源区34a和第二n型源区34b,p型体区接触区38和n型掺杂区39设于第一n型源区34a和第二n型源区34b之间,n型掺杂区39位于p型体区接触区38之上,n型掺杂区39即为位于p型体区接触区38之上的导电层,由此,n型掺杂区39与p型体区接触区38形成硅基的体区接触二极管结构,其中,n型掺杂区39为该体区接触二极管结构的阴极,p型体区接触区38为该体区接触二极管结构的阳极。
位于相邻两个p型体区33之间且凹陷在n型漂移区30内的栅极沟槽,该栅极沟槽的底部可以高于p型体区33的底部,也可以低于p型体区33的底部或者与p型体区33的底部在相同的深度位置,图7仅以栅极沟槽的底部低于p型体区33的底部为例进行示例性说明。栅极沟槽内设有栅介质层35、第一栅极36a和第二栅极36b,第一栅极36a和第二栅极36b位于栅极沟槽的内部两侧,第一栅极36a和第二栅极36b在栅极沟槽内由绝缘介质层80隔离,绝缘介质层80通常为氧化硅。
位于p型体区33内且介于第一n型源区34a和n型漂移区30之间的第一电流沟道,第一栅极36a通过栅极金属接触层(基于剖面的位置关系,栅极金属接触层在图7中未示出)外接栅极电压,由此第一栅极36a通过栅极电压来控制该第一电流沟道的开启和关断。
位于p型体区33内且介于第二n型源区34b和n型漂移区30之间的第二电流沟道,第二栅极36b、第一n型源区34a、第二n型源区34b与n型掺杂区39均通过源极金属接触层47外接源极电压,由此,第二栅极36b通过源极电压来控制第二电流沟道的开启和关断。
源极金属接触层47与栅极金属接触层之间由层间绝缘层50隔离,层间绝缘层50通常为硅玻璃、硼磷硅玻璃或磷硅玻璃等材料。
本发明提供的一种沟槽型功率晶体管,第一栅极36a和第二栅极36b可以形成在一个栅极沟槽中(如图3、图5、图6和图7所示),也可以形成在两个不同的栅极沟槽中,图8是本发明提供的一种沟槽型功率晶体管的第五个实施例的剖面结构示意图,图8是本发明提供的一种沟槽型功率晶体管在图3所示的一种沟槽型功率晶体管的基础上,第一栅极36a和第二栅极3b形成在不同的栅极沟槽中的一个实施例。如图8所示,本发明的沟槽型功率晶体管的栅极沟槽可以包括第一栅极沟槽和第二栅极沟槽,第一栅极沟槽内设有栅介质层35和第一栅极36a,第二栅极沟槽内设有栅介质层35和第二栅极36b,第一栅极沟槽和第二栅极沟槽由n型漂移区30隔离。第一栅极36a通过栅极电压来控制p型体区33内且靠近第一n型源区34a一侧的第一电流沟道的开启和关断,第二栅极36b通过源极电压来控制p型体区33内且靠近第二n型源区34b一侧的第二电流沟道的开启和关断。
图9所示为本发明提供的一种沟槽型功率晶体管的一个实施例的等效电路示意图。如图9所示,本发明提供的一种沟槽型功率晶体管包括漏极301、源极302、第一栅极303a、第二栅极303b、体二极管304和体区接触二极管305,第二栅极303b与源极302连接,体区接触二极管305可以为硅基二极管或者为肖特基势垒二极管,且体二极管304的阴极与漏极301连接,体区接触二极管305的阳极与体二极管304的阳极连接,体区接触二极管305的阴极与源极302连接。第一栅极303a为控制栅极,第一栅极303a通过栅极电压来控制第一栅极303a所控制的第一电流沟道的开启和关断。第二栅极303b与源极302连接,从而第二栅极303b通过源极电压来控制第二栅极所控制的第二电流沟道的开启和关断。
本发明提供的一种沟槽型功率晶体管工作机理是:1)当栅源电压Vgs小于沟槽型功率晶体管的阈值电压Vth(即第一电流沟道的开启电压),漏源电压Vds大于0V时,该沟槽型功率晶体管处于关断状态;2)当栅源电压Vgs达到沟槽型功率晶体管的阈值电压Vth,漏源电压Vds大于0V时,该沟槽型功率晶体管正向开启,此时电流从漏极经第一电流沟道流到源极,而第二电流沟道处于关断状态而没有电流流过。本发明的一种沟槽型功率晶体管在关断时:当源漏电压Vsd大于0V时,体区接触二极管305处于负偏压状态,这能够大幅度降低流经体二极管的反向电流,从而能够大幅降低体二极管内少子载流子,进而能够大幅降低功率晶体管的反向恢复电荷和反向恢复时间,使得功率晶体管能够实现快速的反向恢复功能;同时,当源漏电压Vsd达到第二电流沟道的开启电压时,第二栅极303b所控制的第二电流沟道处于开启状态,从而反向电流由源极302经第二电流沟道流至漏极301。
以上具体实施方式及实施例是对本发明提出的一种沟槽型功率晶体管技术思想的具体支持,不能以此限定本发明的保护范围,凡是按照本发明提出的技术思想,在本技术方案基础上所做的任何等同变化或等效的改动,均仍属于本发明技术方案保护的范围。
尽管本发明的实施方案已公开如上,但其并不仅仅限于说明书和实施方式中所列运用,它完全可以被适用于各种适合本发明的领域,对于熟悉本领域的人员而言,可容易地实现另外的修改,因此在不背离权利要求及等同范围所限定的一般概念下,本发明并不限于特定的细节和这里示出与描述的图例。
Claims (10)
1.一种沟槽型功率晶体管,其特征在于,包括:
n型漏区以及位于所述n型漏区之上的n型漂移区,所述n型漂移区内设有至少两个p型体区,所述p型体区内设有p型体区接触区、第一n型源区和第二n型源区;
位于所述p型体区接触区之上的导电层,所述导电层与所述p型体区接触区形成体区接触二极管结构,其中所述导电层为所述体区接触二极管结构的阴极,所述p型体区接触区为所述体区接触二极管结构的阳极;
位于相邻两个所述p型体区之间且凹陷在所述n型漂移区内的栅极沟槽,所述栅极沟槽内设有栅介质层、第一栅极和第二栅极;
位于所述p型体区内且介于所述第一n型源区和所述n型漂移区之间的第一电流沟道,所述第一栅极通过栅极电压控制所述第一电流沟道的开启和关断;
位于所述p型体区内且介于所述第二n型源区和所述n型漂移区之间的第二电流沟道,所述第二栅极、第一n型源区、第二n型源区、导电层之间电性连接并均接源极电压,所述第二栅极通过源极电压控制所述第二电流沟道的开启和关断。
2.如权利要求1所述的一种沟槽型功率晶体管,其特征在于,所述第一电流沟道的开启电压大于所述第二电流沟道的开启电压。
3.如权利要求1所述的一种沟槽型功率晶体管,其特征在于,所述导电层为位于所述p型体区之上的源极金属接触层,所述p型体区接触区的掺杂浓度低于所述p型体区的掺杂浓度的最大峰值,所述p型体区接触区与所述源极金属接触层形成肖特基势垒二极管结构。
4.如权利要求3所述的一种沟槽型功率晶体管,其特征在于,所述第二栅极、第一n型源区、第二n型源区之间通过所述源极金属接触层连接,所述源极金属接触层外接源极电压。
5.如权利要求1所述的一种沟槽型功率晶体管,其特征在于,所述导电层为位于所述p型体区之上的n型多晶硅层,所述n型多晶硅层与所述p型体区接触区形成硅基的体区接触二极管结构。
6.如权利要求5所述的一种沟槽型功率晶体管,其特征在于,所述n型多晶硅层与所述第二栅极、第一n型源区、第二n型源区接触连接,所述n型多晶硅层通过源极金属接触层外接源极电压。
7.如权利要求1所述的一种沟槽型功率晶体管,其特征在于,所述导电层为位于所述p型体区内的n型掺杂区,所述n型掺杂区与所述p型体区接触区形成硅基的体区接触二极管结构。
8.如权利要求7所述的一种沟槽型功率晶体管,其特征在于,所述第二栅极通过源极金属接触层与所述第一n型源区、第二n型源区、n型掺杂区连接,所述源极金属接触层外接源极电压。
9.如权利要求1所述的一种沟槽型功率晶体管,其特征在于,所述第一栅极和第二栅极设于所述栅极沟槽的内部两侧,所述第一栅极和第二栅极在所述栅极沟槽内由绝缘介质层隔离。
10.如权利要求1所述的一种沟槽型功率晶体管,其特征在于,所述栅极沟槽包括第一栅极沟槽和第二栅极沟槽,所述第一栅极沟槽内设有栅介质层和第一栅极,所述第二栅极沟槽内设有栅介质层和第二栅极,所述第一栅极沟槽和第二栅极沟槽由所述n型漂移区隔离。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711058085.9A CN109755311B (zh) | 2017-11-01 | 2017-11-01 | 一种沟槽型功率晶体管 |
US16/475,728 US11211485B2 (en) | 2017-11-01 | 2018-10-29 | Trench power transistor |
PCT/CN2018/112339 WO2019085851A1 (zh) | 2017-11-01 | 2018-10-29 | 沟槽型功率晶体管 |
KR1020197031328A KR102206965B1 (ko) | 2017-11-01 | 2018-10-29 | 트렌치형 전력 트랜지스터 |
JP2019524068A JP6732359B2 (ja) | 2017-11-01 | 2018-10-29 | トレンチ型パワートランジスタ |
DE112018000209.8T DE112018000209B4 (de) | 2017-11-01 | 2018-10-29 | Grabenleistungstransistor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711058085.9A CN109755311B (zh) | 2017-11-01 | 2017-11-01 | 一种沟槽型功率晶体管 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109755311A true CN109755311A (zh) | 2019-05-14 |
CN109755311B CN109755311B (zh) | 2020-11-10 |
Family
ID=66397850
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201711058085.9A Active CN109755311B (zh) | 2017-11-01 | 2017-11-01 | 一种沟槽型功率晶体管 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109755311B (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113327984A (zh) * | 2021-05-26 | 2021-08-31 | 深圳市威兆半导体有限公司 | 槽栅超结vdmos器件、芯片及终端设备 |
CN113659014A (zh) * | 2021-10-20 | 2021-11-16 | 四川洪芯微科技有限公司 | 一种含有阴极短接槽栅结构的功率二极管 |
CN114551586A (zh) * | 2022-04-27 | 2022-05-27 | 成都蓉矽半导体有限公司 | 集成栅控二极管的碳化硅分离栅mosfet元胞及制备方法 |
CN114937693A (zh) * | 2022-07-25 | 2022-08-23 | 深圳市威兆半导体股份有限公司 | 一种具有双沟道二极管的沟槽栅SiC MOSFET器件及其制备方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070274110A1 (en) * | 2006-05-29 | 2007-11-29 | Fuji Electric Device Technology Co., Ltd | Semiconductor device, battery protection circuit and battery pack |
CN102074501A (zh) * | 2009-11-23 | 2011-05-25 | 英特赛尔美国股份有限公司 | 与沟槽-栅极dmos兼容的集成保护式肖特基二极管结构及方法 |
CN102610643A (zh) * | 2011-12-20 | 2012-07-25 | 成都芯源系统有限公司 | 沟槽金属氧化物半导体场效应晶体管器件 |
CN103137698A (zh) * | 2011-11-23 | 2013-06-05 | 力士科技股份有限公司 | 一种金属氧化物半导体场效应晶体管及制造方法 |
US20140061720A1 (en) * | 2010-03-24 | 2014-03-06 | Kabushiki Kaisha Toshiba | Semiconductor device |
US20150333174A1 (en) * | 2013-02-25 | 2015-11-19 | Alpha And Omega Semiconductor Incorporated | Semiconductor device with termination structure for power mosfet applications |
-
2017
- 2017-11-01 CN CN201711058085.9A patent/CN109755311B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070274110A1 (en) * | 2006-05-29 | 2007-11-29 | Fuji Electric Device Technology Co., Ltd | Semiconductor device, battery protection circuit and battery pack |
CN102074501A (zh) * | 2009-11-23 | 2011-05-25 | 英特赛尔美国股份有限公司 | 与沟槽-栅极dmos兼容的集成保护式肖特基二极管结构及方法 |
US20140061720A1 (en) * | 2010-03-24 | 2014-03-06 | Kabushiki Kaisha Toshiba | Semiconductor device |
CN103137698A (zh) * | 2011-11-23 | 2013-06-05 | 力士科技股份有限公司 | 一种金属氧化物半导体场效应晶体管及制造方法 |
CN102610643A (zh) * | 2011-12-20 | 2012-07-25 | 成都芯源系统有限公司 | 沟槽金属氧化物半导体场效应晶体管器件 |
US20150333174A1 (en) * | 2013-02-25 | 2015-11-19 | Alpha And Omega Semiconductor Incorporated | Semiconductor device with termination structure for power mosfet applications |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113327984A (zh) * | 2021-05-26 | 2021-08-31 | 深圳市威兆半导体有限公司 | 槽栅超结vdmos器件、芯片及终端设备 |
CN113659014A (zh) * | 2021-10-20 | 2021-11-16 | 四川洪芯微科技有限公司 | 一种含有阴极短接槽栅结构的功率二极管 |
CN113659014B (zh) * | 2021-10-20 | 2022-01-18 | 四川洪芯微科技有限公司 | 一种含有阴极短接槽栅结构的功率二极管 |
CN114551586A (zh) * | 2022-04-27 | 2022-05-27 | 成都蓉矽半导体有限公司 | 集成栅控二极管的碳化硅分离栅mosfet元胞及制备方法 |
CN114937693A (zh) * | 2022-07-25 | 2022-08-23 | 深圳市威兆半导体股份有限公司 | 一种具有双沟道二极管的沟槽栅SiC MOSFET器件及其制备方法 |
Also Published As
Publication number | Publication date |
---|---|
CN109755311B (zh) | 2020-11-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7982239B2 (en) | Power switching transistors | |
US7151280B2 (en) | Semiconductor device | |
US8217419B2 (en) | Semiconductor device | |
CN109755311A (zh) | 一种沟槽型功率晶体管 | |
US11211485B2 (en) | Trench power transistor | |
CN103515427A (zh) | 反向导通igbt | |
CN109755289A (zh) | 一种沟槽型超结功率器件 | |
WO2019085850A1 (zh) | Igbt功率器件 | |
CN109755303A (zh) | 一种igbt功率器件 | |
CN109755241A (zh) | 一种功率mosfet器件 | |
CN109755310A (zh) | 一种分栅结构的功率晶体管 | |
CN109755238B (zh) | 一种分栅结构的超结功率器件 | |
CN108365007A (zh) | 绝缘栅双极型晶体管 | |
US9704954B2 (en) | Semiconductor device and a method for forming a semiconductor device | |
KR20200017416A (ko) | 전력 mosfet 소자 | |
CN109755309A (zh) | 一种功率晶体管 | |
CN109755298A (zh) | 一种沟槽型igbt功率器件 | |
WO2021109160A1 (zh) | 半导体功率器件的制造方法 | |
JP2010045218A (ja) | 電力用半導体装置 | |
US20130134509A1 (en) | Semiconductor Device Arrangement Comprising a Semiconductor Device with a Drift Region and a Drift Control Region | |
CN112864150B (zh) | 超结功率器件 | |
CN109755304A (zh) | 一种分栅igbt功率器件 | |
WO2021103092A1 (zh) | 半导体超结功率器件 | |
WO2021103097A1 (zh) | 一种半导体超结功率器件 | |
WO2021102756A1 (zh) | Igbt器件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP01 | Change in the name or title of a patent holder | ||
CP01 | Change in the name or title of a patent holder |
Address after: C102-1, phase II, international science and Technology Park, 1355 Jinjihu Avenue, Suzhou Industrial Park, Suzhou City, Jiangsu Province, 211103 Patentee after: Suzhou Dongwei Semiconductor Co.,Ltd. Address before: C102-1, phase II, international science and Technology Park, 1355 Jinjihu Avenue, Suzhou Industrial Park, Suzhou City, Jiangsu Province, 211103 Patentee before: SU ZHOU ORIENTAL SEMICONDUCTOR Co.,Ltd. |