CN113327984A - 槽栅超结vdmos器件、芯片及终端设备 - Google Patents

槽栅超结vdmos器件、芯片及终端设备 Download PDF

Info

Publication number
CN113327984A
CN113327984A CN202110581224.6A CN202110581224A CN113327984A CN 113327984 A CN113327984 A CN 113327984A CN 202110581224 A CN202110581224 A CN 202110581224A CN 113327984 A CN113327984 A CN 113327984A
Authority
CN
China
Prior art keywords
region
trench
super
source
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110581224.6A
Other languages
English (en)
Other versions
CN113327984B (zh
Inventor
任敏
李长泽
李泽宏
李伟聪
林泳浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Vergiga Semiconductor Co Ltd
Original Assignee
Vanguard Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vanguard Semiconductor Co Ltd filed Critical Vanguard Semiconductor Co Ltd
Priority to CN202110581224.6A priority Critical patent/CN113327984B/zh
Publication of CN113327984A publication Critical patent/CN113327984A/zh
Application granted granted Critical
Publication of CN113327984B publication Critical patent/CN113327984B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本申请公开一种槽栅超结VDMOS器件、芯片及终端设备。该槽栅超结VDMOS器件包括元胞结构和开关管；元胞结构包括超结结构，超结结构的顶端设有沟槽栅极结构，沟槽栅极结构包括从上至下依次层叠设置的N型多晶硅区和P型多晶硅区，N型多晶硅区的上表面设有金属层，P型多晶硅区通过多晶走线与栅极连接，沟槽栅极结构的两侧分别设有P型基区，每侧的P型基区的上表面均设有相接触的N+源区和P+体区，且N+源区紧邻沟槽栅极结构，每侧的N+源区的部分上表面和P+体区的上表面设有源极金属；开关管跨接在金属层与源极金属之间，当开关管导通时，P型基区的表面形成供电流通过的导电沟道。本申请可以提高反向恢复特性。

Description

槽栅超结VDMOS器件、芯片及终端设备
技术领域
本申请涉及功率半导体器件领域，具体涉及一种槽栅超结VDMOS器件、芯片及终端设备。
背景技术
超结垂直双扩散金属氧化物半导体场效应晶体管(vertical double-diffusedmetal oxide semiconductor field effect transistor，VDMOS)器件的体二极管特性相比于常规VDMOS更差，其原因是超结VDMOS器件内部具有交替的PN柱结构，使得体二极管正向导通时存储在耐压层中的非平衡载流子浓度更高，而在体二极管反向恢复过程中非平衡载流子被抽取的速度很快。在反向恢复过程中极易出现电流和电压的过冲，造成超结VDMOS器件损坏，导致反向恢复特性较差。
发明内容
鉴于此，本申请提供一种槽栅超结VDMOS器件、芯片及终端设备，以解决现有的超结VDMOS器件反向恢复特性较差的问题。
本申请提供的一种槽栅超结VDMOS器件，包括元胞结构和开关管；其中，所述元胞结构包括超结结构，所述超结结构的顶端设有沟槽栅极结构，所述沟槽栅极结构包括从上至下依次层叠设置的N型多晶硅区和P型多晶硅区，所述N型多晶硅区的上表面设有金属层，所述P型多晶硅区通过多晶走线与栅极连接，所述沟槽栅极结构的两侧分别设有P型基区，每侧的所述P型基区的上表面均设有相接触的N+源区和P+体区，且所述N+源区紧邻所述沟槽栅极结构，每侧的所述N+源区的部分上表面和P+体区的上表面设有源极金属，每侧的所述源极金属相对于所述栅极金属对称分布；
所述开关管跨接在所述金属层与所述源极金属之间，当所述开关管导通时，所述P型基区的表面形成供电流通过的导电沟道；
所述沟槽栅极结构的下表面以及两侧面均设有氧化层，所述氧化层用于隔离所述超结结构、P型基区、N+源区以及源极金属。
其中，所述N型多晶硅区的下表面的深度大于或等于所述P型基区的下表面的深度。
其中，所述N型多晶硅区为掺杂硼的N型多晶硅，所述P型多晶硅区为掺杂磷的P型多晶硅。
其中，所述沟槽栅极结构的下表面的氧化层的厚度大于所述沟槽栅极结构的两侧面的氧化层的厚度。
其中，所述元胞结构还包括从上至下依次层叠设置的N-外延层、N+衬底和漏极金属，所述N-外延层与所述超结结构的下表面接触。
其中，所述超结结构包括N柱以及设置在所述N柱两侧面的P柱。
其中，所述P型基区设置在所述P柱的上表面以及N柱的部分上表面。
其中，所述开关管为MOS管，所述MOS管的源极与所述N型多晶硅区连接，所述MOS管的栅极与漏极短接，并与所述源极金属连接。
其中，所述MOS管与所述元胞结构集成在一个芯片上，或者，所述MOS管与所述元胞结构设置在同一个封装器件中。
本申请提供一种芯片，包括本申请实施例提供的槽栅超结VDMOS器件。
本申请还提供一种终端设备，包括本申请实施例提供的槽栅超结VDMOS器件。
本申请上述槽栅超结VDMOS器件、芯片及终端设备，通过设置元胞结构和开关管，元胞结构包括超结结构，超结结构的顶端设有沟槽栅极结构，沟槽栅极结构包括从上至下依次层叠设置的N型多晶硅区和P型多晶硅区，N型多晶硅区的上表面设有金属层，P型多晶硅区通过多晶走线与栅极连接，沟槽栅极结构的两侧分别设有P型基区，每侧的P型基区的上表面设有相接触的N+源区和P+体区，且N+源区紧邻沟槽栅极结构，每侧的N+源区的部分上表面和P+体区的上表面设有源极金属，每侧的源极金属相对于金属层对称分布，开关管跨接在金属层与源极金属之间，当开关管导通时，P型基区的表面形成供电流通过的导电沟道，电流将通过导电沟道路径而不通过体二极管路径流动，减少了非平衡载流子的注入，反向恢复电荷减少。因此，本申请实施例可以提高反向恢复特性。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的槽栅超结VDMOS器件的结构示意图；
图2是本申请实施例提供的芯片的结构示意图；
图3是本申请实施例提供的终端设备的结构示意图。
具体实施方式
超结VDMOS器件的体二极管特性相比于常规VDMOS更差，其原因是超结VDMOS器件内部具有交替的PN柱结构，使得体二极管正向导通时存储在耐压层中的非平衡载流子浓度更高，而在体二极管反向恢复过程中非平衡载流子被抽取的速度很快。在反向恢复过程中极易出现电流和电压的过冲，造成超结VDMOS器件损坏，导致反向恢复特性较差。为了解决这个问题，本申请提出一种槽栅超结VDMOS器件，可以提高反向恢复特性。
下面结合附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请一部分实施例，而非全部实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。在不冲突的情况下，下述各个实施例及其技术特征可以相互组合。
请参阅图1，图1是本申请实施例提供的槽栅超结VDMOS器件的结构示意图。该槽栅超结VDMOS器件包括元胞结构10和开关管M1，元胞结构10与常规VDMOS类似。其中，元胞结构10包括超结结构101，超结结构101的顶端设有沟槽栅极结构102。
沟槽栅极结构102包括从上至下依次层叠设置的N型多晶硅区201和P型多晶硅区202。即沟槽栅极结构102中填充的多晶硅分为两个区域，上方为N型多晶硅区201，下方为P型多晶硅区202。
需要说明的是，N型多晶硅区201是一个高浓度掺杂区，即为N+区，比如，在一种实施方式中，N型多晶硅区201可以为掺杂硼的N型多晶硅，即N型多晶硅区201填充有掺杂硼的N型多晶硅。P型多晶硅区202是一个高浓度掺杂区，即为P+区，比如，在一种实施方式中，P型多晶硅区202可以为掺杂磷的P型多晶硅，即P型多晶硅区202填充有掺杂磷的P型多晶硅，该掺杂的磷可以是注入了砷的磷，可以是同时注入了砷和磷的磷，还可以是只注入了磷。
N型多晶硅区201的上表面设有金属层103，P型多晶硅区202通过多晶走线与栅极(图中未示出)连接。沟槽栅极结构102的两侧分别设有P型基区104，即沟槽栅极结构102每一侧都设有一个P型基区104，这样共设置两个P型基区104。该两个P型基区104相对于沟槽栅极结构102是对称分布的。
每侧的P型基区104的上表面均设有相接触的N+源区105和P+体区106，且N+源区105紧邻沟槽栅极结构102。两侧的N+源区105相对于沟槽栅极结构102可以是对称分布的，两侧的P+体区106相对于沟槽栅极结构102可以是对称分布的。N+源区105的宽度可以大于位于同一侧的P+体区106的宽度，N+源区105的宽度也可以等于位于同一侧的P+体区106的宽度。本申请实施例对N+源区105的宽度以及P+体区106的宽度不做特别限制。
每侧的N+源区105的部分上表面和P+体区106的上表面设有源极金属107。其中一侧的N+源区105的部分上表面和P+体区106的上表面设有一个源极金属107，另一侧的N+源区105的部分上表面和P+体区106的上表面也设有一个源极金属107，因此该元胞结构10中含有两个源极金属107，该两个源极金属107相对于金属层103对称分布。
本申请实施例中，源极金属107的宽度小于P型基区104的宽度。具体而言，源极金属107的宽度可以小于位于同一侧的P型基区104的宽度，以便于在P型基区104限定的宽度范围内，可以形成一个源极金属107。
本申请实施例中，沟槽栅极结构102的下表面以及两侧面均设有氧化层108，该氧化层108可以是氧化物绝缘层，用于隔离超结结构101、P型基区104、N+源区105以及源极金属107，避免发生短路现象。
开关管M1跨接在金属层103与源极金属107之间。需要说明的是，当开关管M1导通时，P型基区104的表面形成导电沟道。具体而言，当开关管M1导通时，将N型多晶硅区201拉到高电位，沟槽栅极结构102两侧的P型基区104将反型形成导电沟道，因此电流将通过形成的导电沟道路径，而不通过槽栅超结VDMOS器件内部由交替P柱、N柱构成的体二极管路径流动，这样就减少了非平衡少子的注入，反向恢复电荷减少，因此本申请可以提高反向恢复特性。
可以理解的是，本申请实施例中，通过设置元胞结构10和开关管M1，元胞结构10包括超结结构101，超结结构101的顶端设有沟槽栅极结构102，沟槽栅极结构102包括从上至下依次层叠设置的N型多晶硅区201和P型多晶硅区202，N型多晶硅区201的上表面设有金属层103，P型多晶硅区202通过多晶走线与栅极连接连接，沟槽栅极结构102的两侧分别设有P型基区104，每侧的P型基区104的上表面设有相接触的N+源区105和P+体区106，且N+源区105紧邻沟槽栅极结构102，每侧的N+源区105的上表面和P+体区106的上表面设有源极金属107，该两个源极金属107相对于金属层103对称分布，开关管M1跨接在金属层103与源极金属107之间，当开关管M1导通时，P型基区104的表面形成供电流通过的导电沟道，因此电流将通过导电沟道路径而不通过体二极管路径流动，减少了非平衡载流子的注入，反向恢复电荷减少。因此，本申请实施例可以提高反向恢复特性。
比如，在一种实施方式中，N型多晶硅区201的下表面的深度可以大于或等于P型基区104的下表面的深度。这样可以保证沟槽栅极结构102两侧的P型基区104能形成完整的导电沟道。如果N型多晶硅区201的下表面的深度小于P型基区104的下表面的深度，则沟槽栅极结构102两侧的P型基区104形成的导电沟道不完整，不能完全连通N+源区和超结结构101中的N柱区(可参见后续描述)。当N型多晶硅区201的下表面的深度远小于P型基区104的下表面的深度时，则沟槽栅极结构102两侧的P型基区104不能形成导电沟道。因此，为了更好地保证在开关管M1导通时，沟槽栅极结构102两侧的P型基区104能形成导电沟道，可以设置N型多晶硅区201的下表面的深度大于或等于P型基区104的下表面的深度。
由于超结结构101所占的区域分别大于P型基区104、N+源区105以及源极金属107所占的区域，为了达到对超结结构101更好的隔离效果，比如，在一种实施方式中，沟槽栅极结构102的下表面的氧化层108的厚度大于沟槽栅极结构102的两侧面的氧化层108的厚度。由于沟槽栅极结构102的下表面的氧化层108的厚度大于沟槽栅极结构102的两侧面的氧化层108的厚度，因此沟槽栅极结构102的下表面的氧化层108具有更好的隔离效果，可以提升隔离超结结构101的效果。
当然，在其它实施方式中，沟槽栅极结构102的下表面的氧化层108的厚度可以等于沟槽栅极结构102的两侧面的氧化层108的厚度，或者沟槽栅极结构102的下表面的氧化层108的厚度可以小于沟槽栅极结构102的两侧面的氧化层108的厚度，此时对超结结构101的隔离效果将会变差。
比如，在一种实施方式中，超结结构101可以包括N柱以及设置在N柱两侧面的P柱。请参阅图1，N柱与P柱是交替排列的，N柱与P柱可以构成体二极管。图1中示例性地画出了超结结构101包括一个N柱和两个P柱。实际应用中，超结结构可以包括多个N柱以及多个P柱，N柱与P柱交替排列，相邻N柱与P柱可以构成一个体二极管，在超结结构包括多个N柱以及多个P柱的情况下，可以构成多个体二极管。
比如，N柱的数量为三个，P柱的数量为两个，N柱与P柱交替排列，例如从左至右按照N柱、P柱、N柱、P柱、N柱的顺序交替排列。
再比如，N柱的数量为四个，P柱的数量为四个，N柱与P柱交替排列，例如从左至右按照N柱、P柱、N柱、P柱、N柱、P柱、N柱、P柱的顺序交替排列。
又如，N柱的数量为三个，P柱的数量为四个，N柱与P柱交替排列，例如从左至右按照P柱、N柱、P柱、N柱、P柱、N柱、P柱的顺序交替排列。在实际应用中，可以根据具体需求设置超结结构中包含的N柱和P柱的数量，本申请实施例对超结结构101包含的N柱以及P柱的数量不做特别限制。
比如，本申请实施例中，沟槽栅极结构102设置在N柱的顶端，且P型多晶硅区202从N柱的顶端延伸至N柱的内部。这样，该P型多晶硅区202与N柱可以构成体二极管。
需要说明的是，元胞结构10在续流时可以作为沟道二极管使用，避免元胞结构10中的体二极管(如N柱与P柱构成的体二极管、N型多晶硅区20与P型多晶硅区202构成的体二极管等)导通。该沟道二极管几乎没有非平衡载流子存储效应，因此反向恢复时间更短，反向恢复特性更佳。
比如，在一种实施方式中，P型基区104可以设置在P柱的上表面以及N柱的部分上表面，P型基区104与P柱的上表面以及N柱的部分上表面相接触。
比如，在一种实施方式中，元胞结构10还可以包括从上至下依次层叠设置的N-外延层109、N+衬底110和漏极金属111，N-外延层109为轻掺杂度区域，N+衬底110为高掺杂度区域，高掺杂度区域的掺杂浓度比轻掺杂度区域的掺杂浓度要高。其中，N-外延层109与超结结构101的下表面接触，如N-外延层109与N柱的下表面以及两个P柱的下表面接触。
比如，在一种实施方式中，元胞结构10还可以包括源极S、漏极D和栅极，其中，源极S与源极金属107连接，漏极D与漏极金属111连接，栅极与P型多晶硅区202连接，相当于从源极金属107引出源极S，从漏极金属111引出漏极D，从P型多晶硅区202引出栅极。
可以理解的是，元胞结构10相当于是一个超结VDMOS，源极S为该超结VDMOS的源极，漏极D为该超结VDMOS的漏极，漏极D为该超结VDMOS的栅极。
比如，在一种实施方式中，开关管M1为MOS管，MOS管的源极S1与N型多晶硅区201连接，MOS管的栅极G1与漏极D1短接，并与源极金属107连接。该MOS管为低压MOS管，具体为N沟道低压MOS管，该N沟道低压MOS管跨接在金属层103与元胞结构10(即超结VDMOS)的源极S之间。具体而言，该低压MOS管的漏极D1和栅极G1均与元胞结构10的源极S短接，该低压MOS管的源极S1与N型多晶硅区201相连。
比如，在一种实施方式中，MOS管可以与元胞结构10集成在一个芯片上，这样可以节省空间体积，实现器件的小型化以及便携性。
比如，在一种实施方式中，MOS管也可以作为独立器件，与元胞结构10设置在同一个封装器件中，以便于满足实际需求。
需要说明的是，该槽栅超结VDMOS器件的工作原理如下：当作为超结VDMOS(即元胞结构10)正常工作时，源极金属107接地，漏极金属111接高电位，栅极接高电位。相当于低压MOS管的栅极G1和漏极D1接地，低压MOS管的源极S1接高电位，此时低压MOS管处于关断状态，N型多晶硅区201与超结VDMOS的源极S之间为阻断状态。由于N型多晶硅区201与超结VDMOS的源极S之间为阻断状态，因此多晶硅电位不受超结VDMOS的源极S影响，即N型多晶硅区201的电位不受超结VDMOS的源极S影响，P型多晶硅区202的电位也不受超结VDMOS的源极S影响。P型多晶硅区202和N型多晶硅区201构成的PN结正偏，因此N型多晶硅区201的电位受栅极控制，超结VDMOS可处于正常工作状态。
当超结VDMOS的栅极与超结VDMOS的源极S都接地，超结VDMOS的漏极D接高电压，则超结VDMOS(即元胞结构10)将关断，此时超结VDMOS的雪崩击穿电压与相同参数的普通超结VDMOS的雪崩击穿电压基本相同，超结VDMOS的关断不受影响，即超结VDMOS此时会关断。
当利用超结VDMOS的体二极管续流时，由于P型多晶硅区202接地电位，N型多晶硅区201和P型多晶硅区202构成的二极管处于阻断状态，N型多晶硅区201的电位不受超结VDMOS的栅极影响。
由于低压MOS管的漏极D1与源极S1短接并接高电位，低压MOS管导通，将N型多晶硅区201拉到高电位，沟槽栅极结构102侧面(侧壁)的P型基区104的表面将反型形成导电沟道，因此电流将通过MOS导电沟道路径而不通过体二极管路径流动，减少了非平衡少子的注入，反向恢复电荷减少。因此，本申请实施例可以提高反向恢复特性。
本申请实施例还提供一种芯片，请参阅图2，图2是本申请实施例提供的芯片的结构示意图。该芯片300包括本申请实施例提供的槽栅超结VDMOS器件301。
本申请实施例还提供一种终端设备，请参阅图3，图3是本申请实施例提供的终端设备的结构示意图。该终端设备400包括本申请实施例提供的槽栅超结VDMOS器件401。
需要说明的是，本申请实施例以上各实施例之间可以相互结合，共同作用以使电流将通过导电沟道路径而不通过体二极管路径流动，减少了非平衡载流子的注入，反向恢复电荷减少，从而提高反向恢复特性，在此不再一一举例说明。
尽管已经相对于一个或多个实现方式示出并描述了本申请，但是本领域技术人员基于对本说明书和附图的阅读和理解将会想到等价变型和修改。本申请包括所有这样的修改和变型，并且仅由所附权利要求的范围限制。特别地关于由上述组件执行的各种功能，用于描述这样的组件的术语旨在对应于执行所述组件的指定功能(例如其在功能上是等价的)的任意组件(除非另外指示)，即使在结构上与执行本文所示的本说明书的示范性实现方式中的功能的公开结构不等同。
即，以上所述仅为本申请的实施例，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，例如各实施例之间技术特征的相互结合，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。
另外，在本申请的描述中，需要理解的是，术语“宽度”、“深度”、“厚度”、“上”、“下”、“左”、“右”、“顶”、“内”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。另外，对于特性相同或相似的结构元件，本申请可采用相同或者不相同的标号进行标识。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本申请中，“示例性”一词是用来表示“用作例子、例证或说明”。本申请中被描述为“示例性”的任何一个实施例不一定被解释为比其它实施例更加优选或更加具优势。为了使本领域任何技术人员能够实现和使用本申请，本申请给出了以上描述。在以上描述中，为了解释的目的而列出了各个细节。应当明白的是，本领域普通技术人员可以认识到，在不使用这些特定细节的情况下也可以实现本申请。在其它实施例中，不会对公知的结构和过程进行详细阐述，以避免不必要的细节使本申请的描述变得晦涩。因此，本申请并非旨在限于所示的实施例，而是与符合本申请所公开的原理和特征的最广范围相一致。

Claims (11)

1.一种槽栅超结VDMOS器件，其特征在于，包括元胞结构和开关管；其中，所述元胞结构包括超结结构，所述超结结构的顶端设有沟槽栅极结构，所述沟槽栅极结构包括从上至下依次层叠设置的N型多晶硅区和P型多晶硅区，所述N型多晶硅区的上表面设有金属层，所述所述P型多晶硅区通过多晶走线与栅极连接，所述沟槽栅极结构的两侧分别设有P型基区，每侧的所述P型基区的上表面均设有相接触的N+源区和P+体区，且所述N+源区紧邻所述沟槽栅极结构，每侧的所述N+源区的部分上表面和P+体区的上表面设有源极金属，每侧的所述源极金属相对于所述栅极金属对称分布；
所述开关管跨接在所述金属层与所述源极金属之间，当所述开关管导通时，所述P型基区的表面形成供电流通过的导电沟道；
所述沟槽栅极结构的下表面以及两侧面均设有氧化层，所述氧化层用于隔离所述超结结构、P型基区、N+源区以及源极金属。
2.根据权利要求1所述的槽栅超结VDMOS器件，其特征在于，所述N型多晶硅区的下表面的深度大于或等于所述P型基区的下表面的深度。
3.根据权利要求1所述的槽栅超结VDMOS器件，其特征在于，所述N型多晶硅区为掺杂硼的N型多晶硅，所述P型多晶硅区为掺杂磷的P型多晶硅。
4.根据权利要求1所述的槽栅超结VDMOS器件，其特征在于，所述沟槽栅极结构的下表面的氧化层的厚度大于所述沟槽栅极结构的两侧面的氧化层的厚度。
5.根据权利要求1所述的槽栅超结VDMOS器件，其特征在于，所述元胞结构还包括从上至下依次层叠设置的N-外延层、N+衬底和漏极金属，所述N-外延层与所述超结结构的下表面接触。
6.根据权利要求1至5任一项所述的槽栅超结VDMOS器件，其特征在于，所述超结结构包括N柱以及设置在所述N柱两侧面的P柱。
7.根据权利要求6所述的槽栅超结VDMOS器件，其特征在于，所述P型基区设置在所述P柱的上表面以及N柱的部分上表面。
8.根据权利要求1所述的槽栅超结VDMOS器件，其特征在于，所述开关管为MOS管，所述MOS管的源极与所述N型多晶硅区连接，所述MOS管的栅极与漏极短接，并与所述源极金属连接。
9.根据权利要求8所述的槽栅超结VDMOS器件，其特征在于，所述MOS管与所述元胞结构集成在一个芯片上，或者，所述MOS管与所述元胞结构设置在同一个封装器件中。
10.一种芯片，其特征在于，包括如权利要求1至9中任一项所述的槽栅超结VDMOS器件。
11.一种终端设备，其特征在于，包括如权利要求1至9中任一项所述的槽栅超结VDMOS器件。
CN202110581224.6A 2021-05-26 2021-05-26 槽栅超结vdmos器件、芯片及终端设备 Active CN113327984B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110581224.6A CN113327984B (zh) 2021-05-26 2021-05-26 槽栅超结vdmos器件、芯片及终端设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110581224.6A CN113327984B (zh) 2021-05-26 2021-05-26 槽栅超结vdmos器件、芯片及终端设备

Publications (2)

Publication Number Publication Date
CN113327984A true CN113327984A (zh) 2021-08-31
CN113327984B CN113327984B (zh) 2022-07-12

Family

ID=77421379

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110581224.6A Active CN113327984B (zh) 2021-05-26 2021-05-26 槽栅超结vdmos器件、芯片及终端设备

Country Status (1)

Country Link
CN (1) CN113327984B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116153966A (zh) * 2023-02-09 2023-05-23 上海功成半导体科技有限公司 超结mos器件结构及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060124994A1 (en) * 2004-12-15 2006-06-15 Samsung Electronics Co., Ltd. Vertical double-diffused metal oxide semiconductor (VDMOS) device incorporating reverse diode
CN106876439A (zh) * 2017-02-08 2017-06-20 上海华虹宏力半导体制造有限公司 超结器件及其制造方法
CN208422922U (zh) * 2018-03-30 2019-01-22 无锡橙芯微电子科技有限公司 一种优化开关速度的沟槽栅超结半导体器件
CN109755311A (zh) * 2017-11-01 2019-05-14 苏州东微半导体有限公司 一种沟槽型功率晶体管
CN111048587A (zh) * 2018-10-15 2020-04-21 无锡华润上华科技有限公司 沟槽栅耗尽型vdmos器件及其制造方法
CN214848642U (zh) * 2021-05-26 2021-11-23 深圳市威兆半导体有限公司 槽栅超结vdmos器件及芯片

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060124994A1 (en) * 2004-12-15 2006-06-15 Samsung Electronics Co., Ltd. Vertical double-diffused metal oxide semiconductor (VDMOS) device incorporating reverse diode
CN106876439A (zh) * 2017-02-08 2017-06-20 上海华虹宏力半导体制造有限公司 超结器件及其制造方法
CN109755311A (zh) * 2017-11-01 2019-05-14 苏州东微半导体有限公司 一种沟槽型功率晶体管
CN208422922U (zh) * 2018-03-30 2019-01-22 无锡橙芯微电子科技有限公司 一种优化开关速度的沟槽栅超结半导体器件
CN111048587A (zh) * 2018-10-15 2020-04-21 无锡华润上华科技有限公司 沟槽栅耗尽型vdmos器件及其制造方法
CN214848642U (zh) * 2021-05-26 2021-11-23 深圳市威兆半导体有限公司 槽栅超结vdmos器件及芯片

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116153966A (zh) * 2023-02-09 2023-05-23 上海功成半导体科技有限公司 超结mos器件结构及其制备方法
CN116153966B (zh) * 2023-02-09 2023-12-12 上海功成半导体科技有限公司 超结mos器件结构及其制备方法

Also Published As

Publication number Publication date
CN113327984B (zh) 2022-07-12

Similar Documents

Publication Publication Date Title
US11888047B2 (en) Lateral transistors and methods with low-voltage-drop shunt to body diode
CN107580725B (zh) 高压半导体器件及其制造方法
US7655975B2 (en) Power trench transistor
US8441046B2 (en) Topside structures for an insulated gate bipolar transistor (IGBT) device to achieve improved device performances
US5998836A (en) Trench-gated power MOSFET with protective diode
CN107026165B (zh) 包括含第一和第二晶体管的半导体器件和控制电路的电路
US10686062B2 (en) Topside structures for an insulated gate bipolar transistor (IGBT) device to achieve improved device performances
US8546875B1 (en) Vertical transistor having edge termination structure
US20140084295A1 (en) Transistor Device with Field Electrode
US6768169B2 (en) Transistor having compensation zones enabling a low on-resistance and a high reverse voltage
CN104103691A (zh) 具有补偿区的半导体器件
CN113327984B (zh) 槽栅超结vdmos器件、芯片及终端设备
CN214848642U (zh) 槽栅超结vdmos器件及芯片
CN106887451B (zh) 超结器件及其制造方法
CN106876439B (zh) 超结器件及其制造方法
CN116031303B (zh) 超结器件及其制作方法和电子器件
CN214848640U (zh) 超结mosfet器件
CN113327982B (zh) 超结mosfet器件及芯片
US7211846B2 (en) Transistor having compensation zones enabling a low on-resistance and a high reverse voltage
CN111223931A (zh) 沟槽mosfet及其制造方法
CN210015858U (zh) 超结器件结构
CN202839611U (zh) 具有静电放电保护模块的半导体器件
CN106887464B (zh) 超结器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: 518000 1301, building 3, Chongwen Park, Nanshan Zhiyuan, No. 3370 Liuxian Avenue, Fuguang community, Taoyuan Street, Nanshan District, Shenzhen, Guangdong

Patentee after: Shenzhen Weizhao Semiconductor Co.,Ltd.

Address before: 518000 1301, building 3, Chongwen Park, Nanshan Zhiyuan, No. 3370 Liuxian Avenue, Fuguang community, Taoyuan Street, Nanshan District, Shenzhen, Guangdong

Patentee before: VANGUARD SEMICONDUCTOR CO.,LTD.