CN103515427A - 反向导通igbt - Google Patents

反向导通igbt Download PDF

Info

Publication number
CN103515427A
CN103515427A CN201310248906.0A CN201310248906A CN103515427A CN 103515427 A CN103515427 A CN 103515427A CN 201310248906 A CN201310248906 A CN 201310248906A CN 103515427 A CN103515427 A CN 103515427A
Authority
CN
China
Prior art keywords
region
semiconductor device
semiconductor
electrode
parasitic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310248906.0A
Other languages
English (en)
Other versions
CN103515427B (zh
Inventor
A.毛德
F.D.普菲尔施
C.舍费尔
D.韦贝尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN103515427A publication Critical patent/CN103515427A/zh
Application granted granted Critical
Publication of CN103515427B publication Critical patent/CN103515427B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/12—Modifications for increasing the maximum permissible switched current
    • H03K17/127—Modifications for increasing the maximum permissible switched current in composite switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
    • H03K17/66—Switching arrangements for passing the current in either direction at will; Switching arrangements for reversing the current at will
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及反向导通IGBT。一种半导体器件包括第一导电类型的第一发射极区域，与第一导电类型互补的第二导电类型的第二发射极区域，以及布置在半导体本体中的第二导电类型的漂移区域。第一发射极区域和第二发射极区域布置在漂移区域和第一电极之间并且均连接到第一电极。单元区域的器件单元包括毗邻漂移区域的第一导电类型的本体区域，毗邻本体区域的第二导电类型的源极区域，以及毗邻本体区域并且通过栅极电介质与本体区域电介质绝缘的栅极电极。第二电极电连接到源极区域和本体区域。第一导电类型的浮置寄生区域布置在单元区域外部。

Description

反向导通IGBT
技术领域
本发明的实施例涉及IGBT(绝缘栅双极晶体管)，并且特别地涉及反向导通IGBT(RC-IGBT)。
背景技术
RC-IGBT包括栅极端子、集电极端子(漏极端子)和发射极端子(源极端子)。RC-IGBT可以操作于：正向偏置模式，其为RC-IGBT的本体区域和漂移区域之间的内部pn结被反向偏置时的模式；以及反向偏置模式，其为当该pn结被正向偏置时的模式。在正向偏置模式，RC-IGBT仅仅在合适的驱动电势被应用到栅极端子时传导电流，而在反向偏置模式，RC-IGBT独立于栅极端子的控制而传导电流。在反向偏置模式，RC-IGBT类似二极管地操作，这会造成当RC-IGBT从反向偏置模式(当本体二极管导通时的模式)切换到正向偏置模式(当本体二极管反向偏置时的模式)时的反向恢复损耗。基本上期望减小那些反向恢复损耗。
发明内容
第一实施例涉及一种半导体器件。该半导体器件包括第一导电类型的第一发射极区域，与第一导电类型互补的第二导电类型的第二发射极区域，以及布置在半导体本体中的第二导电类型的漂移区域。半导体器件还包括第一电极，其中第一发射极区域和第二发射极区域布置在漂移区域和第一电极之间并且均连接到第一电极。单元区域包括至少一个器件单元，所述至少一个器件单元包括毗邻漂移区域的第一导电类型的本体区域，毗邻本体区域的第二导电类型的源极区域，以及毗邻本体区域并且通过栅极电介质与本体区域电介质绝缘的栅极电极。第二电极电连接到所述至少一个器件单元的源极区域和本体区域。该半导体器件还包括布置在单元区域外部的第一导电类型的至少一个第一寄生区域，其中所述至少一个第一寄生区域是浮置的。
在阅读下述详细描述时并且在查看附图时，本领域技术人员将认识到附加特征和优点。
附图说明
现在将参考各图解释各示例。各图用于说明基本原理，使得只有用于理解该基本原理所需的各方面被说明说明。各图不是按比例的。在各图中相同附图标记表示相似特征。
图1说明根据第一实施例的半导体器件的垂直截面视图，该半导体器件包括第一发射极区域和第二发射极区域、漂移区域、器件单元以及至少一个寄生器件区域。
图2说明根据第二实施例的半导体器件的垂直截面视图。
图3说明图2的半导体器件的水平截面视图。
图4说明图2的半导体器件的单元区域的水平截面视图。
图5说明根据第三实施例的半导体器件的垂直截面视图。
图6说明根据第四实施例的半导体器件的垂直截面视图。
图7说明图6的半导体器件的一个器件的水平截面视图。
图8说明根据一个实施例的半导体器件的水平截面视图。
图9说明根据第五实施例的半导体器件的垂直截面视图。
图10说明根据第六实施例的半导体器件的垂直截面视图。
图11说明根据第七实施例的半导体器件的垂直截面视图。
图12说明根据第八实施例的半导体器件的垂直截面视图。
图13说明根据第九实施例的半导体器件的垂直截面视图。
图14说明根据一个实施例的半导体器件的水平截面视图。
具体实施方式
在下述详细描述中，参考了附图，所述附图形成该详细描述的一部分，并且在所述附图中通过说明的方式使出了本发明可以在其中实践的特定实施例。
图1说明半导体器件，特别是包括IGBT(绝缘栅双极晶体管)的半导体器件的垂直截面视图。该半导体器件包括半导体本体100，其具有第一表面101以及与第一表面101相对的第二表面102。半导体本体100可包括传统半导体材料，诸如硅(Si)、砷化镓(GaAs)或类似物。图1说明在半导体本体100的垂直平面中的截面，该垂直平面为垂直于第一和第二表面101、102的平面。
参考图1，半导体器件包括第一导电类型的第一发射极区域12以及与第一导电类型互补的第二导电类型的至少一个第二发射极区域13。第一发射极区域和第二发射极区域12、13均电连接到第一电极31。第一电极31形成半导体器件(IGBT)的集电极端子(漏极端子)C或者电连接到这种集电极端子C。半导体器件还包括第二导电类型的漂移区域11。漂移区域11由第一发射极区域和第二发射极区域12、13与第一电极31隔开，第一发射极区域和第二发射极区域12、13均位于漂移区域11和第一电极31之间。漂移区域11可以毗邻第一发射极区域和第二发射极区域12、13(如所说明)。可选地，第二导电类型的并且比漂移区域11更高掺杂的场停止区域17(在虚线中说明)布置在漂移区域11与第一发射极区域和第二发射极区域12、13之间。漂移区域11的掺杂浓度例如介于1012(1E12)cm-3和1014(1E14)cm-3。第一发射极区域和第二发射极区域12、13的掺杂浓度例如介于1016(1E16)cm-3和1021(1E21)cm-3。
参考图1，该半导体器件还包括单元区域110，其具有至少一个器件单元或晶体管单元。在图1中说明的实施例中，单元区域110包括多个器件单元。每个器件单元包括第一导电类型的本体区域14和第二导电类型的源极区域15。本体区域14毗邻漂移区域11，使得pn结形成于本体区域14和漂移区域11之间。源极区域15由本体区域14与漂移区域11隔开。每个器件单元还包括栅极电极21，其毗邻本体区域14并且通过栅极电介质22与本体区域14电介质绝缘。栅极电极21从源极区域15沿着本体区域14延伸到漂移区域11的节段，使得栅极电极21能够控制本体区域14中位于源极区域15和漂移区域11之间沿着栅极电介质22的传导沟道。单独器件单元的源极区域15和本体区域14电连接到第二电极32。第二电极32通过绝缘材料23与栅极电极21电介质绝缘，并且形成半导体器件(IGBT)的发射极端子(源极端子)E或者电连接到该发射极端子E。单独器件单元的栅极电极21电连接到栅极端子G(仅仅在图1中示意性说明)。
在图1的实施例中，单独器件单元的栅极电极21为位于第一表面101之上的平面电极。根据一个实施例，单独器件单元共享具有开口的一个平面栅极电极，第二电极32在该开口中电连接到单独器件单元的源极区域和本体区域14、15。
第一发射极区域和第二发射极区域12、13，漂移区域11，以及具有本体区域14、源极区域15和栅极电极21的器件单元形成IGBT，特别是反向导通(RC)IGBT(RC-IGBT)。RC-IGBT的基本操作原理在下文中解释。为了解释的目的，假设诸如第一发射极区域12和本体区域14的第一导电类型的半导体区域为p型半导体区域，而诸如第二发射极区域13、漂移区域11和源极区域15的第二导电类型的半导体区域为n型半导体区域。然而这仅仅是示例。根据另一实施例，第一导电类型的半导体区域为n型半导体区域并且第二导电类型的半导体区域为p型半导体区域。
RC-IGBT可以在正向偏置模式(正向偏置状态)和反向偏置模式(反向偏置状态)中操作。当反向偏置本体区域14和漂移区域11之间的pn结的电压应用在集电极端子和发射极端子C、E之间时，RC-IGBT处于正向偏置状态。当漂移区域11为n型区域并且本体区域14为p型区域时，此电压为正电压。在正向偏置模式中，通过应用合适的驱动电势到栅极端子G，RC-IGBT可以被接通和切断。当应用到栅极端子G的驱动电势致使本体区域14中源极区域15与漂移区域11之间的反转沟道时，RC-IGBT被接通。在接通状态中，第一发射极区域12将p型电荷载流子(空穴)注入到漂移区域11中，并且源极区域15经由本体区域14中的传导沟道将n型电荷载流子(电子)注入到漂移区域11中。注入到漂移区域11中的这些电荷载流子形成电荷载流子等离子体，其导致RC-IGBT的低接通电阻。
当RC-IGBT被正向偏置并且本体区域14中的传导沟道被中断时，RC-IGBT处于切断状态。在切断状态，应用在集电极端子和发射极端子C、E之间的电压致使在单独器件单元的漂移区域11和本体区域15之间pn结开始的耗尽区域(空间电荷区域)在漂移区域11中扩展。RC-IGBT的电压阻挡能力为在雪崩击穿发生之前RC-IGBT能够承受的最大电压。电压阻挡能力例如依赖于漂移区域11的掺杂浓度以及漂移区域11的长度，该长度为本体区域14分别与第一发射极区域和第二发射极区域12、13或场停止区域17之间的最短距离。
在反向偏置模式，应用在集电极端子和发射极端子C、E之间的电压使本体区域14和漂移区域11之间的pn结正向偏置。在此操作模式，本体区域14、漂移区域11和第二发射极区域13形成这样的二极管，即使当源极区域15和漂移区域11之间的本体区域14中的沟道被中断时，该二极管仍传导电流。此二极管的电路符号示意性说明于图1。此二极管在下文中将被称为本体二极管或反向二极管。
图1的RC-IGBT可以被用作电子开关，当RC-IGBT正向偏置时该电子开关能够接通和切断在第一方向流动的电流，而当RC-IGBT反向偏置时，该RC-IGBT总是传导在与第一方向相反的第二方向流动的电流。存在期望采用具有这种能力的半导体开关的宽范围电路应用。
在RC-IGBT的反向操作模式中，p型电荷载流子(空穴)由本体区域14被注入漂移区域11中，而n型电荷载流子(电子)由第二发射极区域13被注入漂移区域11中。这些电荷载流子在漂移区域11中形成电荷载流子等离子体。当RC-IGBT从反向偏置模式切换到正向偏置模式中的切断状态时，这种电荷载流子等离子体必须在RC-IGBT阻断之前从漂移区域11移除。换言之，RC-IGBT可以在其被正向偏置之后传导电流，直至电荷载流子等离子体已经从漂移区域11移除。从RC-IGBT的漂移区域11移除电荷载流子等离子体的过程通常已知为反向恢复。在此过程中可能出现的损耗已知为反向恢复损耗。
在RC-IGBT的单元区域110中出现的反向恢复损耗通过下述而减小：驱动栅极端子G，使得在RC-IGBT正向偏置之前，在本体区域14中源极区域15和漂移区域11之间产生传导沟道。一旦传导沟道形成，电子可以绕开本体区域14并且因此空穴到漂移区域11的注入减小。因而，漂移区域11中存储的电荷载流子的浓度减小。以此方式，反向偏置模式中的RC-IGBT从其中电子和空穴被注入漂移区域11中的双极操作模式切换到仅仅低浓度的空穴被注入漂移区域11中的操作模式，或者甚至切换到其中仅仅电子被注入漂移区域11中的操作模式。其中仅仅低浓度的空穴被注入或者其中仅仅电子被注入的这些操作模式在下文中将被称为"单极模式"或"反向偏置单极模式"。就在RC-IGBT从反向偏置单极操作模式切换到正向偏置模式中的切断状态之前，栅极端子G被驱动使得传导沟道被中断，从而当例如RC-IGBT在半桥配置中使用时防止短路。与RC-IGBT从反向偏置双极操作模式切换到切断状态时的情形相比，当从反向偏置单极模式切换到切断状态时，在半导体器件阻断之前少得多的电荷载流子必须从漂移区域11移除。因而，当半导体器件操作使得其从反向偏置单极操作模式切换到切断状态时，反向恢复损耗被减小。
除了连接到第二电极32的本体区域14，该半导体器件可包括浮置的至少一个半导体器件区域40。此半导体区域40不是有源器件区域其中之一，特别地不是本体区域其中之一，并且在下文中将被称为“寄生区域”。可以存在若干原因以提供这种寄生区域40，其中这些原因的某一些将在下文参考示例予以解释。
漂移区域11具有在电流流动方向上的长度。"电流流动方向"为当半导体器件处于接通状态时电荷载流子流动通过漂移区域11的方向。在图1的半导体器件中，电流流动方向对应于半导体本体100的垂直方向。根据一个实施例，第二发射极区域13在垂直于电流流动方向的方向上远离所述至少一个寄生区域40，在当前实施例中该方向为半导体本体100的横向方向。根据一个实施例，该距离为漂移区域11的长度的至少一倍，漂移区域11的长度的1.5倍，漂移区域11的长度的2倍或更大。
图2说明具有参考图1解释的拓扑的RC-IGBT的垂直截面视图。在图2的RC-IGBT中，寄生区域40为边缘终止结构的一部分。参考图3，其说明图2的RC-IGBT的水平截面视图，寄生区域40可以是环形并且围绕单元区域110(其仅仅示意性说明于图2)。参考图2，边缘终止结构可以附加地包括具有至少一个场板的场板装置50。在图2的实施例中，场板装置50包括第一场板51，该第一场板位于第一表面101之上并且通过绝缘层56与半导体本体100电介质绝缘，并且电连接到用于参考电势的端子55。用于参考电势的端子55可以或者连接到发射极(源极)端子E，或者连接到栅极端子G。然而，那些连接未说明于图2。图2的场电极装置50还包括第二场电极52，其电连接到靠近半导体本体100的边缘103的半导体本体100。边缘103在水平方向上终止半导体本体。第二场电极52与第一场电极51相比更靠近边缘103，并且通过电接触部54电连接到半导体本体100。在图2的实施例中，电接触部54连接到毗邻第一表面101的接触区域53。接触区域53为第一导电类型或第二导电类型的半导体区域，并且具有的掺杂浓度高于漂移区域11。与寄生区域40类似，图3中未说明的场电极装置50可以是环形并且围绕具有单独晶体管单元的单元区域110。
取代例如在图5和9中说明的场板装置，边缘终止结构可包括其它公知的边缘终止结构(未示出)。
单独晶体管单元的几何(形状)主要由本体区域14的形状定义。根据一个实施例，单独晶体管单元为矩形晶体管单元，其中本体区域14在水平平面中具有矩形形状。图4说明具有矩形晶体管单元的图2的RC-IGBT的实施例的水平截面视图。在图4的截面中说明单元区域110的一节段。参考图4，单独本体区域14可以是矩形区域。然而这仅仅是示例。根据另一实施例(未说明)，本体区域14为六角形区域、椭圆形区域、圆形区域或细长区域。
将第一掺杂类型的寄生器件区域实施为浮置区域不限于参考图1和2解释的具有平面栅极电极21的RC-IGBT。图5说明根据另一实施例的RC-IGBT的垂直截面视图。在此实施例中，栅极电极21为沟槽电极并且布置在从第一表面101延伸到半导体本体100中的沟槽中。在水平平面中，栅极电极21可以具有矩形或六角形格栅的形状，使得本体区域14相应地为矩形或六角形半导体区域。
图6说明根据另一实施例的RC-IGBT的垂直截面视图。该RC-IGBT包括单元区域110，其具有并联连接的多个器件单元(晶体管单元)。图7说明图6的半导体器件的一个器件单元的水平截面视图。
参考图6和7，栅极电极21包括多个环形沟槽电极节段，其中每个沟槽电极节段围绕一个晶体管单元的本体区域14。在图7说明的实施例中，环形栅极电极节段21具有矩形形状。然而这仅仅是示例，这些节段也可以是六角形、圆形、椭圆形或类似物。第一导电类型的浮置半导体区域16布置在单独晶体管单元的栅极电极节段21之间。这些浮置区域16可以一起形成单独器件单元"嵌在"其中的第一导电类型的格栅形区域。相邻晶体管单元的栅极电极节段21通过布置在半导体本体100的第一表面101之上的导体24而电连接。
在图6的半导体器件中，寄生器件区域40同样为边缘终止结构50的一部分。此边缘终止结构50的第一场板51通过布置在半导体本体100的第一表面101之上的平面导体57而电连接到单独晶体管单元的栅极电极节段21或导体24。
参考图8，其说明图6的半导体器件的水平截面视图，边缘终止结构50可以围绕具有单独晶体管单元的单元区域110(这仅仅在图8中示意性说明)。
参考图6，边缘终止结构50可包括第一掺杂类型的另一寄生器件区域41。此另一寄生器件区域41在半导体本体100的水平方向上与寄生器件区域40隔开，并且位于寄生器件区域40和单元区域110之间。在下文中，寄生器件区域40将被称为“第一寄生器件区域”，并且另一寄生器件区域41将被称为“第二寄生器件区域”。第一和第二寄生器件区域40、41可以毗邻第一表面101。参考图8，第一和第二寄生器件区域40、41可以是环形并且在水平平面中围绕单元区域110。在第一寄生区域和第二寄生区域40、41之间可存在漂移区域11的一节段，该节段延伸到半导体本体100的第一表面101。
参考图6，边缘终止结构50可以还包括均电连接到平面导体57的第一沟槽电极和第二沟槽电极58、59。第一沟槽电极和第二沟槽电极58、59布置在从第一表面101延伸到半导体本体100中的沟槽中。这些第一沟槽电极和第二沟槽电极58、59在半导体本体100的横向方向上相距遥远。另外参考图8，类似于第一和第二寄生器件区域40、41，第一沟槽电极和第二沟槽电极58、59(在图8中以点线说明)可以围绕单元区域110。第一沟槽电极和第二沟槽电极58、59的每一个通过电介质层60与半导体本体100电介质绝缘，该电介质层6也将平面导体57与半导体本体100绝缘。
第一沟槽电极和第二沟槽电极58、59的深度可以对应于单独晶体管单元的栅极电极21的深度。在图6的半导体器件中，第一寄生区域40毗邻具有第一沟槽电极58和电介质层60的沟槽，而第二寄生区域41毗邻具有第二沟槽电极59和相应电介质层的沟槽。第二寄生区域41还毗邻具有边缘晶体管单元的栅极电极21的沟槽。"边缘晶体管单元"为在单元区域110的边缘的晶体管单元。在第一沟槽电极和第二沟槽电极58、59之间，漂移区域11的一节段延伸到半导体本体100的第一表面101。
根据一个实施例，第二寄生器件区域41电连接到单元区域110中的浮置区域16。然而，这种电连接没有在图6中明确说明。
图9说明根据另一实施例的半导体器件的垂直截面视图。图9的半导体器件与图6的半导体器件不同之处在于，第一寄生区域40在半导体本体100中位于栅极垫或栅极通孔71之下。栅极垫或栅极通孔71布置在半导体本体的第一表面101之上并且在半导体本体100的横向方向上远离单元区域110。栅极端子电极76可以电连接到栅极垫或栅极通孔71。栅极端子电极76连接到半导体器件的栅极端子G或者形成该栅极端子。
栅极垫或栅极通孔71通过平面导体72电连接到单独晶体管单元的栅极电极节段21，该平面导体72布置在半导体本体100的第一表面101之上并且通过电介质层77与半导体本体100电介质绝缘。与参考图6和8解释的实施例中类似，第一寄生区域40可以在半导体本体100的水平平面中围绕单元区域110。另外，该半导体器件可包括第二寄生器件区域42，其对应于参考图6解释的第二寄生器件区域41。第一沟槽电极和第二沟槽电极73、74连接到平面导体72。这些第一沟槽电极和第二沟槽电极73、74可以对应于参考图6解释的第一沟槽电极和第二沟槽电极58、59，使得参考这些沟槽电极58、59已经解释的所有方面相应地适用于图9的沟槽电极73、74。
参考图9，栅极垫或栅极通孔71通过电介质层77与半导体本体100电介质绝缘。此电介质层77可以厚于将平面导体72与半导体本体100绝缘的电介质层75。换言之，平面导体72可以布置成比栅极垫或栅极通孔71更靠近半导体本体100的第一表面101。
图10说明半导体器件，其为图9的半导体器件的调整。在图10的半导体器件中，第一寄生器件区域40延伸到边缘晶体管单元的沟槽，使得第一寄生区域40也存在于第一沟槽电极和第二沟槽电极73、74之间。
参考图11，其说明图10的半导体器件的调整，第一沟槽电极和第二沟槽电极可以省略。第一寄生器件区域40可以电连接到单元区域110中的浮置半导体区域16。
图12说明图11的半导体器件的调整。在图12的半导体器件中，若干第一导电类型的浮置寄生器件区域布置在单元区域110外部的漂移区域11中，而不是如图11中说明仅仅布置在第一寄生器件区域40中。参考图12，第一寄生器件区域40位于栅极垫或栅极引线71之下，第二寄生器件区域41在半导体本体100的水平方向上远离第一寄生器件区域40并且毗邻具有边缘晶体管单元的栅极电极21的沟槽。另外，第三寄生器件区域42布置在第一和第二寄生器件区域40、41之间并且远离这些第一和第二寄生器件区域40、41中的每个。三个寄生器件区域40、41、42的每一个毗邻半导体本体100的第一表面101。第一寄生器件区域40位于栅极垫或栅极通孔71之下，而第二和第三寄生器件区域41、42位于平面导体72之下。根据一个实施例，第二寄生器件区域41电连接到单元区域110中的浮置半导体区域16。
在参考图6和9至12解释的每个实施例中，单独晶体管单元相同，使得边缘晶体管单元对应于远离单元区域110的边缘的晶体管单元。根据在图13中说明的一个实施例，在单元区域110的边缘的器件单元可以被调整从而包括电连接到发射极电极32的本体区域14，但是不包括源极区域。图14说明此半导体器件的单元区域110的一节段的水平截面视图。参考图14，在单元区域110的边缘处的器件单元不包括源极区域15。参考另一实施例(未说明)，没有源极区域15的情况下不仅可以实施位于单元区域110的边缘处的那些器件单元，而且可以实施毗邻边缘器件单元的器件单元。
在图13的半导体器件中，存在一个寄生器件区域40，其对应于参考图11解释的寄生器件区域40。然而这仅仅是示例。可以在每个此处前文所解释的半导体器件中实施没有源极区域15的边缘器件单元。
在每个上文解释的半导体器件中，在边缘区域中或者在栅极垫或栅极通孔之下的浮置寄生半导体区域40帮助将电荷载流子从边缘区域或者从栅极垫或栅极通孔下方传输到单元区域或传输到单元区域中，并且因此帮助改善这些区域中的电压阻挡能力。
在上述详细描述中，参考所描述的图的取向而使用诸如"顶部"，"底部"，"前部"，"后部"，"前沿"，"后沿"，"下方"，"之下"，"下部"，"之上"，"上部"等的方向性术语。由于实施例的各部件可以定位于许多不同取向，该方向性术语被用于说明的目的并且绝非限制性。应理解，此处描述的各种示例性实施例的特征可以彼此组合，除非另外具体地指出。
另外，诸如"第一"、"第二"以及类似物的术语也被用于描述各种元件、区域、节段等，并且意图也不是限制性。相似术语在说明书中始终指示相似元件。
如此处使用，术语"具有"，"含有"，"包括"，"包含"以及类似物是开放式术语，其表明所列举的元件或特征的存在，但是不排除附加元件或特征。冠词"一"(a/an)和"该"旨在包括复数和单数，除非上下文清楚地另外指出。
考虑到上述变动和应用范围，应理解本发明既不受前述描述限制，也不受附图限制。可以利用其它实施例并且可以进行结构或逻辑变化而不背离本发明的范围。因此该详细描述不是以限制的意义被考虑。反而，本发明仅仅由所附权利要求及其法律等同物定义和限制。

Claims (20)

1.一种半导体器件，包括：
第一导电类型的第一发射极区域，与第一导电类型互补的第二导电类型的第二发射极区域，以及布置在半导体本体中的第二导电类型的漂移区域；
第一电极，其中第一发射极区域和第二发射极区域布置在漂移区域和第一电极之间并且均连接到第一电极；
包括至少一个器件单元的单元区域，所述至少一个器件单元包括毗邻漂移区域的第一导电类型的本体区域，毗邻本体区域的第二导电类型的源极区域，以及毗邻本体区域并且通过栅极电介质与本体区域电介质绝缘的栅极电极；
第二电极，其电连接到所述至少一个器件单元的源极区域和本体区域；
布置在单元区域外部第一导电类型的至少一个第一寄生区域；以及
其中所述至少一个第一寄生区域是浮置的。
2.根据权利要求1的半导体器件，还包括：
边缘终止结构；以及
其中所述至少一个第一寄生区域为边缘终止结构的一部分。
3.根据权利要求1的半导体器件，还包括：
电连接到栅极电极的栅极垫或栅极通孔，其布置在半导体本体之上并且远离单元区域；以及
其中所述至少一个第一寄生区域至少部分地布置在半导体本体中的栅极垫或栅极通孔之下。
4.根据权利要求1的半导体器件，还包括：
第二寄生区域，其远离所述至少一个第一寄生区域并且位于单元区域外部。
5.根据权利要求4的半导体器件，其中第二寄生区域毗邻至少一个器件单元的栅极电介质。
6.根据权利要求1的半导体器件，还包括：
至少一个平面导体，其在半导体本体之上布置在单元区域外部并且电连接到栅极电极。
7.根据权利要求6的半导体器件，还包括：
边缘终止结构，其布置在单元区域外部，该边缘终止结构包括至少一个场板；以及
其中所述至少一个平面导体进一步连接到所述至少一个第一场板。
8.根据权利要求6的半导体器件，还包括：
栅极垫或栅极通孔，其布置在单元区域外部并且布置在半导体本体的第一表面之上；以及
其中所述至少一个平面导体进一步连接到栅极垫或栅极通孔。
9.根据权利要求6的半导体器件，还包括：
电连接到所述至少一个平面导体的第一沟槽电极和第二沟槽电极，所述第一沟槽电极和第二沟槽电极均布置在沟槽中并且与半导体本体电介质绝缘。
10.根据权利要求9的半导体器件，其中第一沟槽电极和第二沟槽电极围绕单元区域。
11.根据权利要求9的半导体器件，其中所述至少一个第一寄生区域毗邻具有第一沟槽电极的沟槽。
12.根据权利要求9的半导体器件，其中漂移区域的节段延伸到第一沟槽电极和第二沟槽电极之间的半导体本体的第一表面。
13.根据权利要求9的半导体器件，其中所述至少一个第一寄生区域的节段延伸到第一沟槽电极和第二沟槽电极之间的半导体本体的第一表面。
14.根据权利要求1的半导体器件，还包括：
多个器件单元；以及
在单元区域中位于单独器件单元之间的第一导电类型的浮置半导体区域。
15.根据权利要求14的半导体器件，其中浮置半导体区域毗邻半导体本体的第一表面。
16.根据权利要求14的半导体器件，
其中每个器件单元的栅极电极布置在围绕器件单元的本体区域的沟槽中，以及
其中相邻器件单元的栅极电极通过布置在半导体本体之上的导体而电连接。
17.根据权利要求14的半导体器件，其中所述至少一个第一寄生区域电连接到浮置半导体区域。
18.根据权利要求14的半导体器件，还包括：
第一导电类型的第二寄生区域，其远离所述至少一个第一寄生区域；以及
其中第一寄生区域和第二寄生区域中的至少一个电连接到浮置半导体区域。
19.根据权利要求1的半导体器件，还包括：
位于单元区域中的多个器件单元；
单元区域的边缘区域；以及
其中沿着单元区域的边缘区域的器件单元不包括源极区域。
20.根据权利要求1的半导体器件，
其中漂移区域的长度是在电流流动方向上，该电流流动方向为当半导体器件处于接通状态时电荷载流子流动通过漂移区域的方向，以及
其中所述至少一个第一寄生区域和第二发射极区域在垂直于电流流动方向的方向上之间的距离对应于至少漂移区域的长度。
CN201310248906.0A 2012-06-21 2013-06-21 反向导通igbt Active CN103515427B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/529,166 2012-06-21
US13/529,166 US20130341673A1 (en) 2012-06-21 2012-06-21 Reverse Conducting IGBT
US13/529166 2012-06-21

Publications (2)

Publication Number Publication Date
CN103515427A true CN103515427A (zh) 2014-01-15
CN103515427B CN103515427B (zh) 2017-05-17

Family

ID=49713886

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310248906.0A Active CN103515427B (zh) 2012-06-21 2013-06-21 反向导通igbt

Country Status (3)

Country Link
US (3) US20130341673A1 (zh)
CN (1) CN103515427B (zh)
DE (1) DE102013211717A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104091764A (zh) * 2014-07-25 2014-10-08 中航（重庆）微电子有限公司 Igbt器件制备方法及igbt器件
CN105185825A (zh) * 2014-05-30 2015-12-23 万国半导体股份有限公司 一种改善半导体功率器件中的注入控制方法
CN112864234A (zh) * 2019-11-27 2021-05-28 苏州东微半导体股份有限公司 Igbt功率器件

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9159819B2 (en) * 2014-02-20 2015-10-13 Infineon Technologies Ag Semiconductor device and RC-IGBT with zones directly adjoining a rear side electrode
US9231049B1 (en) * 2014-06-20 2016-01-05 Infineon Technologies Austria Ag Semiconductor switching device with different local cell geometry
US9349795B2 (en) * 2014-06-20 2016-05-24 Infineon Technologies Austria Ag Semiconductor switching device with different local threshold voltage
US9293533B2 (en) 2014-06-20 2016-03-22 Infineon Technologies Austria Ag Semiconductor switching devices with different local transconductance
JP6854654B2 (ja) * 2017-01-26 2021-04-07 ローム株式会社 半導体装置
WO2019078131A1 (ja) 2017-10-18 2019-04-25 富士電機株式会社 半導体装置
DE102021107975A1 (de) 2021-03-30 2022-10-06 Infineon Technologies Ag Zellendesign für MOS-gesteuerte Leistungshalbleitervorrichtung

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5360984A (en) * 1991-11-29 1994-11-01 Fuji Electric Co., Ltd. IGBT with freewheeling diode
US20070138542A1 (en) * 2005-11-04 2007-06-21 Infineon Technologies Ag Vertical semiconductor device
US20080001217A1 (en) * 2006-07-03 2008-01-03 Nec Electronics Corporation Semiconductor device having superjunction structure and method for manufacturing the same
CN101165916A (zh) * 2006-10-17 2008-04-23 松下电器产业株式会社 半导体装置及其制造方法
US20080179671A1 (en) * 2007-01-31 2008-07-31 Kabushiki Kaisha Toshiba Semiconductor apparatus
CN102208367A (zh) * 2010-03-30 2011-10-05 三美电机株式会社 半导体装置的制造方法
US20110250728A1 (en) * 2010-04-07 2011-10-13 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor device

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4855799A (en) * 1987-12-22 1989-08-08 Kabushiki Kaisha Toshiba Power MOS FET with carrier lifetime killer
US5430314A (en) * 1992-04-23 1995-07-04 Siliconix Incorporated Power device with buffered gate shield region
JP3135762B2 (ja) * 1993-10-29 2001-02-19 株式会社東芝 半導体集積回路装置
KR970054363A (ko) * 1995-12-30 1997-07-31 김광호 다이오드를 내장한 절연게이트 바이폴라 트랜지스터 및 그 제조방법
US20020179968A1 (en) * 2001-05-30 2002-12-05 Frank Pfirsch Power semiconductor component, compensation component, power transistor, and method for producing power semiconductor components
JP4212288B2 (ja) * 2002-04-01 2009-01-21 株式会社東芝 半導体装置およびその製造方法
US20070109822A1 (en) * 2005-11-14 2007-05-17 Kan-Sheng Kuan Zero voltage switch method for synchronous rectifier and inverter
JP2008124421A (ja) 2006-10-17 2008-05-29 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2009004668A (ja) * 2007-06-25 2009-01-08 Toshiba Corp 半導体装置
US7863610B2 (en) * 2007-08-22 2011-01-04 Qimonda North America Corp. Integrated circuit including silicide region to inhibit parasitic currents
EP2061084A1 (en) * 2007-11-14 2009-05-20 ABB Technology AG Reverse-conducting insulated gate bipolar transistor and corresponding manufacturing method
US8030702B2 (en) * 2008-04-29 2011-10-04 Force Mos Technology Co., Ltd. Trenched MOSFET with guard ring and channel stop
JP5045733B2 (ja) 2008-12-24 2012-10-10 株式会社デンソー 半導体装置
JP4905559B2 (ja) 2009-01-27 2012-03-28 株式会社デンソー 半導体装置
JP5366297B2 (ja) 2009-02-10 2013-12-11 富士電機株式会社 半導体装置
US7936014B2 (en) * 2009-05-18 2011-05-03 Force Mos Technology Co., Ltd. Power semiconductor devices integrated with clamp diodes having separated gate metal pads to avoid breakdown voltage degradation
EP2339613B1 (en) * 2009-12-22 2015-08-19 ABB Technology AG Power semiconductor device and method for producing same
US8373224B2 (en) * 2009-12-28 2013-02-12 Force Mos Technology Co., Ltd. Super-junction trench MOSFET with resurf stepped oxides and trenched contacts
JP5779025B2 (ja) * 2010-11-08 2015-09-16 株式会社東芝 半導体装置
US20120217541A1 (en) * 2011-02-24 2012-08-30 Force Mos Technology Co., Ltd. Igbt with integrated mosfet and fast switching diode

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5360984A (en) * 1991-11-29 1994-11-01 Fuji Electric Co., Ltd. IGBT with freewheeling diode
US20070138542A1 (en) * 2005-11-04 2007-06-21 Infineon Technologies Ag Vertical semiconductor device
US20080001217A1 (en) * 2006-07-03 2008-01-03 Nec Electronics Corporation Semiconductor device having superjunction structure and method for manufacturing the same
CN101165916A (zh) * 2006-10-17 2008-04-23 松下电器产业株式会社 半导体装置及其制造方法
US20080179671A1 (en) * 2007-01-31 2008-07-31 Kabushiki Kaisha Toshiba Semiconductor apparatus
CN102208367A (zh) * 2010-03-30 2011-10-05 三美电机株式会社 半导体装置的制造方法
US20110250728A1 (en) * 2010-04-07 2011-10-13 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105185825A (zh) * 2014-05-30 2015-12-23 万国半导体股份有限公司 一种改善半导体功率器件中的注入控制方法
CN104091764A (zh) * 2014-07-25 2014-10-08 中航（重庆）微电子有限公司 Igbt器件制备方法及igbt器件
CN112864234A (zh) * 2019-11-27 2021-05-28 苏州东微半导体股份有限公司 Igbt功率器件
CN112864234B (zh) * 2019-11-27 2022-04-15 苏州东微半导体股份有限公司 Igbt功率器件

Also Published As

Publication number Publication date
CN103515427B (zh) 2017-05-17
US20160226477A1 (en) 2016-08-04
US9571087B2 (en) 2017-02-14
US9231581B2 (en) 2016-01-05
US20130341673A1 (en) 2013-12-26
US20150109050A1 (en) 2015-04-23
DE102013211717A1 (de) 2013-12-24

Similar Documents

Publication Publication Date Title
CN103515427A (zh) 反向导通igbt
US8853776B2 (en) Power transistor with controllable reverse diode
CN100452428C (zh) 沟槽栅极场效应器件
CN103311304B (zh) 半导体器件
CN107293579B (zh) 一种具有低导通压降的超结igbt
CN103383966B (zh) 具有改善的鲁棒性的半导体器件
KR101870809B1 (ko) 전력 반도체 소자
JPH10209432A (ja) 半導体デバイスの改良
JP6732359B2 (ja) トレンチ型パワートランジスタ
US9318590B2 (en) IGBT using trench gate electrode
CN104299995A (zh) 半导体装置
CN105409004A (zh) 横向功率半导体晶体管
US20150187877A1 (en) Power semiconductor device
WO2019085850A1 (zh) Igbt功率器件
US8946817B2 (en) Semiconductor device with compensation regions
CN113725292A (zh) 一种具有低导通电压高抗闩锁能力的igbt及其制备方法
WO2022252654A1 (zh) 逆导型横向绝缘栅双极型晶体管
JPH098304A (ja) 良好な導通特性を備えたｍｏｓ半導体素子
KR20160029630A (ko) 반도체 장치
CN108417622B (zh) Igbt器件
US9276095B2 (en) Semiconductor device
KR102399239B1 (ko) 실리콘 카바이드 전력 반도체 장치
CN116169166A (zh) 逆导型igbt器件的背面栅结构
US20150187922A1 (en) Power semiconductor device
US11335787B2 (en) Semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant