CN109727997B - 显示装置 - Google Patents

Abstract

一种显示装置，该显示装置可包括有效显示区域和边框区域，所述有效显示区域包括具有特殊形状部的第一区域和不具有特殊形状部的第二区域，所述边框区域包括靠近所述第一区域并且具有特殊形状部的第三区域和靠近所述第二区域并且不具有特殊形状部的第四区域。此外，该显示装置可包括：第一电源电极，其位于所述边框区域的所述第三区域中；半导体图案，其位于所述边框区域的所述第三区域中并且与所述第一电源电极交叠；以及多条虚拟选通线，其位于所述半导体图案与所述第一电源电极之间，并且与所述半导体图案交叠以形成第一补偿电容并且与所述第一电源电极交叠以形成第二补偿电容。

Description

显示装置

技术领域

本公开涉及一种显示装置。

背景技术

随着信息社会的发展，对用于显示图像的显示装置的需求以各种形式增加。例如，已经迅速开发出一种替换笨重的阴极射线管(CRT)并且薄且轻且能够具有大面积的显示装置。作为这样的显示装置，已经开发并使用了包括液晶显示器(LCD)、诸如有机发光显示器(OLED)和量子点发光显示器(QLED)之类的电致发光显示器(EL)、场发射显示器(FED)和电泳显示器(ED)在内的各种显示装置。

显示装置包括：显示面板，其包括用于显示信息的显示元件；驱动单元，其用于驱动显示面板；以及电源单元，其用于产生要提供给显示面板和驱动单元的电力。

显示装置可根据其使用环境或用途而被设计为具有各种设计。用于显示图像的显示装置的显示面板通常具有平行四边形的一般形状，其中，像素(以及相应的选通线/数据线)被布置为与平行四边形的边平行。更具体地，显示面板一般具有矩形形状作为一般形状。近来，已经提出了具有不同于平行四边形的各种形状(诸如圆形形状、椭圆形状、或其它自由形状)的显示面板。例如，显示面板可改变为多种形状，诸如在典型的矩形形状中具有特殊形状部(special-form portion)的形状。特殊形状部可例如包括部分弯曲表面或凹口(notch)。

包括被实现为具有如上所述的特殊形状部或圆形形状或椭圆形形状的显示面板的显示装置的优点在于它可吸引注重设计方面的消费者，这是因为它可提高产品设计的自由度。

然而，在显示面板的其中形成有弯曲表面或凹口的特殊形状部中与显示面板的一般形状部中，设置在每一行(例如，水平行)的像素数目可不同。此外，因为由于设置在具有特殊形状部和一般形状部的每一行中的像素数目的差异而导致发生电阻器-电容器(R-C)负载的偏差，所以在行之间发生信号延迟现象。因此，可能存在显示面板的不均匀亮度的问题以及显示质量劣化的问题。

发明内容

本公开提供一种显示装置，其能够通过根据基于显示面板的包括特殊形状部的区域与不包括特殊形状部的区域之间的像素数目的差异的R-C负载来补偿特殊形状部的RC负载，以改进显示面板的不均匀亮度。

根据本说明书的实施方式的显示装置可包括有效显示区域和边框区域，所述有效显示区域包括具有特殊形状部的第一区域和不具有特殊形状部的第二区域，所述边框区域包括靠近所述第一区域并且具有特殊形状部的第三区域和靠近所述第二区域并且不具有特殊形状部的第四区域。此外，该显示装置可包括：第一电源电极，所述第一电源电极位于所述边框区域的所述第三区域中；半导体图案，所述半导体图案位于所述边框区域的所述第三区域中并且与所述第一电源电极交叠；以及多条虚拟选通线，所述多条虚拟选通线位于所述半导体图案与所述第一电源电极之间并且与所述半导体图案交叠以形成第一补偿电容且与所述第一电源电极交叠以形成第二补偿电容。

根据本公开的显示装置，存在如下效果：通过在显示面板的具有特殊形状部的边框区域中设置至少一个补偿部，可增加每条选通线的R-C负载，因此，通过以使得更接近一般形状部的每条选通线的R-C负载的方式进行补偿，可改进显示面板的不均匀亮度。

附图说明

附图被包括以提供对本公开的进一步理解，并且被并入本公开中并构成本公开的一部分，附图例示了本公开的实施方式并且与说明书一起用于解释本公开的原理。在附图中：

图1是示出根据本公开的一实施方式的显示装置的框图。

图2是示意性地示出根据本公开的一实施方式的图1中示出的显示面板的形状的平面图。

图3是示出根据本公开的一实施方式的图2中所示的R1的平面图。

图4是示出根据本公开的一实施方式的图1中所示的像素P的内部结构的截面图。

图5是示出根据本公开的一实施方式的图3的第一补偿部的一部分的放大平面图。

图6A是根据本公开的一实施方式的沿着图5的线A-A'截取的截面图。

图6B是根据本公开的一实施方式的沿着图5的线B-B'截取的截面图。

图7是示出根据本公开的一实施方式的图3的第三补偿部的一部分的放大平面图。

图8A是根据本公开的一实施方式的沿着图7的线A-A'截取的截面图。

图8B是根据本公开的一实施方式的沿着图7的线B-B'截取的截面图。

图9是示出根据本公开的一实施方式的显示装置在补偿之前的亮度与补偿之后的亮度之间的比较的曲线图。

图10是示出根据本公开的一实施方式的图3的第一补偿部的一部分的放大平面图。

图11是根据本公开的一实施方式的沿着图10的线C-C'截取的截面图。

图12是示出根据本公开的一实施方式的图3的第三补偿部的一部分区域的放大平面图。

图13是根据本公开的一实施方式的沿着图12的线C-C'截取的截面图。

具体实施方式

根据随后结合附图详细描述的实施方式，本公开的优点和特征及其实现方法将变得明显。然而，本公开不限于所公开的实施方式，而是可以以各种不同的方式来实现。提供这些实施方式仅是为了使本公开的公开内容完整并且允许本公开所属领域的普通技术人员完全理解本公开的类别。本公开仅由权利要求的类别来限定。

附图中所公开的用于例示本公开的实施方式的形状、尺寸、比例、角度和数目是例示性的，因此本公开不限于本公开中呈现的内容。在整个公开内容中，相同的附图标记标示相同的元件。此外，在描述本公开时，如果认为相关已知技术的详细描述使得本公开的主旨不必要地模糊，则将省略其详细描述。

如果使用本公开中给出的诸如“包括(或包含)”、“具有”和“由…组成(或由…形成)”之类的术语，则除非使用“…仅”，否则可添加另一部件。如果元件以单数形式来表示，则除非另有特殊说明，否则包括该元件是复数形式的情况。

在解释元件时，除非另外单独明确地描述，否则将理解到该解释包括误差范围。

在描述关于位置关系的情况下，例如，如果使用“在…上”、“在…上方”、“在…下面(或在…下方)”和“挨着…”来描述两个部件之间的位置关系，例如，除非使用诸如“正好”或“直接”之类的术语，否则可在这两个部件之间设置一个或更多个部件。

可使用第一和第二来描述各种元件，但是这些元件不受这些术语的限制。使用这些术语仅为了将一个元件和另一元件区分开。因此，在本公开的技术精神内，下文将描述的第一元件可以是第二元件。

本公开的多个实施方式的特征可部分地或完全地组合或联接，并且在技术上实现各种关联和驱动。实施方式可独立地实现或者可按关联关系来实现。

以下参照附图描述根据本公开的实施方式的显示装置。在整个公开内容中，相同的附图标记基本上标示相同的元件。在以下描述中，如果认为与本公开相关的已知功能和构造的详细描述使得本公开的主旨不必要地模糊，则将省略其详细描述。

在下文中，参照图1至图3描述根据本公开的实施方式的显示装置。

图1是示出根据本公开的一实施方式的显示装置的框图。图2是示意性地示出根据本公开的一实施方式的图1中示出的显示面板的形状的平面图。图3是示出根据本公开的一实施方式的图2中所示的R1的平面图。

参照图1，根据本公开的一个实施方式的显示装置可包括显示面板10、数据驱动单元、面板内选通(GIP)类型的选通驱动单元、电源单元PS、定时控制器TS等。

显示面板10可包括显示信息的有效显示区域AA和不显示信息的边框区域BA。

有效显示区域AA是显示输入图像的区域，并且可以是多个像素P以矩阵类型设置于其中的区域。

边框区域BA可以是其中设置有选通驱动电路的移位寄存器SRa和SRb、选通链接信号线GL1至GLn、数据链接信号线DL1至DLn、第一链接电源线VDL1和VDL2、第二链接电源线VSL1和VSL2以及电源电极VDLa和VDLb的区域。有效显示区域AA可包括设置为彼此交叉的多条数据线D1至Dn和多条选通线G1至Gn，以及像素P，各个像素P以矩阵形式设置在数据线和选通线的交叉区域中。

像素P中的每一个可包括发光二极管(LED)、控制流入LED的电流的量的薄膜晶体管(以下称为“TFT”)DT以及用于设置驱动TFT DT的栅源电压的编程单元SC。显示面板10的像素P可从电源单元PS通过第一电力线VD1至VDm被提供以第一电力Vdd(即，高电位电压)，并且可通过第二链接电源线VSL1和VSL2被提供以第二电力Vss(即，低电位电压)。

可从电源单元PS在两侧经由下部第一电源电极VDLa和上部第一电源电极VDLb向第一电力线VD1至VDm提供第一电力Vdd，下部第一电源电极VDLa位于边框区域BA中已经附接有膜上芯片30的一侧，上部第一电源电极VDLb位于边框区域中的相反侧。下部第一电源电极VDLa和上部第一电源电极VDLb的两端可通过第一链接电源线VDL1和VDL2连接。然而，本公开不限于此。例如，下部第一电源电极VDLa和上部第一电源电极VDLb可通过第一电力线VD1至VDm连接，而无需形成连接两端的第一链接电源线VDL1和VDL2。因此，存在如下效果：能够使由于根据设置在有效显示区域AA中的像素位置的RC的增加而导致的显示质量的劣化最小化。

编程单元SC可包括至少一个开关TFT和至少一个存储电容器。开关TFT响应于来自选通线G1至Gn的扫描信号而导通，因此来自数据线D1至Dn的数据电压可被施加到存储电容器的一侧上的电极。驱动TFT DT可通过基于充入存储电容器的电荷量控制提供给LED的电流量来调节LED的发光量。LED的发光量可以与通过驱动TFT DT提供的电流量成比例。

形成像素P的TFT可按p型或n型来实现。此外，形成像素P的TFT的半导体层可包括非晶硅层、多晶硅和氧化物半导体材料中的至少一种。LED包括阳极、阴极和插置在阳极与阴极之间的发光结构。阳极可连接到驱动TFT DT。发光结构包括发光层(EML)。空穴注入层(HIL)和空穴传输层(HTL)可设置在EML的一侧。电子传输层(ETL)和电子注入层(EIL)可设置在EML的另一侧。

数据IC SD可安装在数据驱动单元上。此外，数据IC的一侧可连接到源印刷电路板20的一端，并且数据IC的另一侧可与附接到显示面板10的边框区域BA的膜上芯片30连接。

数据IC SD可将从定时控制器TS输入的数字视频数据转换为模拟伽玛补偿电压，并且可生成数据电压。由数据IC SD输出的数据电压可被提供给数据线D1至Dn。

GIP型的选通驱动单元可包括安装在源印刷电路板20上的电平移位器LSa和LSb以及形成在显示面板10的边框区域BA中以接收由电平移位器LSa和LSb提供的信号的移位寄存器SRa和SRb。

电平移位器LSa和LSb可从定时控制器TS接收诸如起始脉冲ST、选通移位时钟GCLK和闪烁(flicker)信号FLK之类的信号。此外，电平移位器LSa和LSb可被提供以诸如选通高电压VGH和选通低电压VGL之类的驱动电压。起始脉冲ST、选通移位时钟GCLK和闪烁信号FLK可以在大约0V和3.3V之间摆动。选通移位时钟GCLK1至GCLKn可以是具有特定相位差的n相时钟信号。选通高电压VGH等于或高于显示面板10的TFT阵列中形成的TFT的阈值电压，并且可以是大约28V的电压。选通低电压VGL低于显示面板10的TFT阵列中形成的TFT的阈值电压，并且可以是大约-5V的电压，但是本公开不限于这些特定值。

电平移位器LS可输出从定时控制器TS接收的起始脉冲ST和通过分别将选通移位时钟GCLK电平移位到选通高电压VGH和选通低电压VGL而获得的移位时钟信号CLK。因此，由电平移位器LS输出的起始脉冲VST和移位时钟信号GCLK1至GCLKn可在选通高电压VGH和选通低电压VGL之间摆动。电平移位器LS可通过响应于闪烁信号FLK而降低选通高电压来降低液晶单元的回踢电压(kick-back voltage)ΔVp，从而能够减少闪烁。

电平移位器LS的输出信号可通过形成在其中已经设置有源驱动IC SD的膜上芯片30中的线以及形成在显示面板10的基板中的玻璃上线(LOG)型线被提供给移位寄存器SR。移位寄存器SR可通过GIP工艺直接形成在显示面板10的边框区域BA上。

移位寄存器SR可通过响应于选通移位时钟信号GCLK1至GCLKn而对从电平移位器LS接收的起始脉冲VST进行移位来依次生成在选通高电压和选通低电压VGL之间摆动的选通脉冲。由移位寄存器SR输出的选通脉冲被依次提供给选通线G1至Gn。

定时控制器TS从主机系统(未示出)接收诸如垂直同步信号、水平同步信号、数据使能信号和主时钟之类的定时信号，并且使数据IC SD和选通驱动单元(LSa、LSb、SRa、SRb)的操作定时同步。用于控制数据IC SD的数据定时控制信号可包括源采样时钟(SSC)和源输出使能信号(SOE)。用于控制选通驱动单元(LSa和LSb、SRa和SRb)的选通定时控制信号可包括选通起始脉冲(GSP)、选通移位时钟(GSC)和选通输出使能信号(GOE)。

图1示出了其中移位寄存器SRa和SRb设置在有效显示区域AA外部的两侧并且选通脉冲被提供给有效显示区域AA两端的选通线G1至Gn的结构，但是本公开不限于此。例如，移位寄存器可仅设置在有效显示区域AA的一侧，并且选通脉冲可被提供给有效显示区域AA的一侧的选通线G1至Gn。如果移位寄存器SRa和SRb设置在有效显示区域AA外部的两侧，则具有相同相位和幅值的选通脉冲可通过选通线被提供给设置在相同水平行中的像素P。

参照图2，本公开的显示面板10可包括有效显示区域AA和有效显示区域AA外部的边框区域BA。

有效显示区域AA是其中设置有像素P的区域。有效显示区域AA可包括具有特殊形状部的第一区域(即，从线“b”到线“d”的区域和从线“e”到线“f”的区域)以及不具有特殊形状部的第二区域(即，从线“d”到线“e”的区域)。此外，具有特殊形状部的第一区域可包括第1a区域(即，从线“b”到线“d”的区域)和第1b区域(即，从线“e”到线“f”的区域)。例如，如图2所示，第1a区域可以是属于显示面板10中的具有特殊形状部的第一区域并且包括倒圆部(rounded portion)RO和凹口部NO的区域。第1b区域可以是仅包括倒圆部RO的区域。

边框区域BA是在有效显示区域AA外部包围有效显示区域AA的区域。边框区域BA可包括具有与有效显示区域AA的特殊形状部类似的特殊形状部的第三区域(即，从线“a”到线“d”的区域和从线“e”到线“g”的区域)和不具有特殊形状部的第四区域(即，从线“d”到线“e”的区域)。此外，具有特殊形状部的第三区域可包括第3a区域(即，从线“a”到线“d”的区域)和第3b区域(即，从线“e”到“g”线的区域)。例如，如图2所示，第3a区域可以是属于显示面板10的边框区域BA的具有特殊形状部的第三区域并且包括倒圆部RO和凹口部NO的区域。第3b区域可以是仅包括倒圆部RO的区域。

特殊形状部可包括在显示面板10的边缘部分处具有倒圆形状的倒圆部RO和通过沿着显示面板10的一侧去除特定区域而形成的凹口部NO中的至少一个。

在图2的示例中，特殊形状部被例示为具有倒圆部RO和凹口部NO二者，并且凹口部NO被例示为形成在显示面板10的一侧的中间部分，但是本公开不限于此。例如，特殊形状部可以仅包括倒圆部或者仅包括凹口部，并且凹口部可以形成在边缘部分处。因此，应该理解，本公开的范围不限于图2的示例。

如图2所示，有效显示区域AA可包括包含特殊形状部的第一区域和不包含特殊形状部的第二区域。此外，第一区域(即，从线“b”到线“d”的区域和从线“e”到线“f”的区域)可包括第1a区域(即，从线“b”到线“d”的区域)和第1b区域(即，从线“e”到线“f”的区域)。在有效显示区域AA的第一区域中针对每一行水平设置的像素P的数目不可避免地小于在不具有特殊形状部的第二区域(即，从线“d”到线“e”的区域)中针对每一行水平设置的像素P的数目。例如，如图3所示，与设置在第一区域的第1a区域中的选通线G4a和G4b对应的像素P的数目可以小于与位于第二区域中的选通线G6对应的像素P的数目。因此，因为由于像素数目的差异而导致电阻器-电容器(R-C)负载存在差异，所以会出现不均匀亮度的问题。结果，可降低显示质量。

在本公开中，为了解决这种不均匀亮度的问题，如图3所示，在其中未形成像素的边框区域BA的第三区域中设置第一负载补偿部DCA1、第二负载补偿部DCA2和第三负载补偿部DCA3中的至少一个，以便补偿第一区域与第二区域之间的不均匀亮度。

在图3中，显示面板10的有效显示区域AA已被例示为包括通过凹口部NO将第1a区域左右分开的第一子有效显示区域和第二子有效显示区域，但是本公开不限于此。例如，可以在有效显示区域AA的左侧和右侧中的任何一个处或者在有效显示区域AA的中心部分处设置多个凹口部NO。因此，应该理解，本公开的保护范围不限于图3的示例。

参照图3，根据本公开的实施方式的显示面板10可包括有效显示区域AA和边框区域BA。此外，有效显示区域AA可包括具有特殊形状部的第一区域和不具有特殊形状部的第二区域。此外，第一区域可包括包含凹口部NO和倒圆部RO的第1a区域以及包含倒圆部RO的第1b区域。边框区域BA位于靠近有效显示区域AA，并且可被设置为包围有效显示区域AA。此外，边框区域BA可包括具有特殊形状部的第三区域和不具有特殊形状部的第四区域。此外，第三区域可包括包含凹口部NO和倒圆部RO的第3a区域以及包含倒圆部RO的第3b区域。此外，边框区域BA的第3a区域可位于靠近有效显示区域AA的第1a区域，并且边框区域BA的第3b区域可位于靠近有效显示区域AA的第1b区域。此外，边框区域BA的第3a区域可具有与有效显示区域AA的第1a区域相同的特殊形状部，并且边框区域BA的第3b区域可具有与有效显示区域AA的第1b区域相同的特殊形状部。

在图3中，例示并描述了有效显示区域AA的第1a区域和第二区域以及边框区域BA的第3a区域和第四区域。此外，在图3中，为了简化描述，作为示例描述了其中在图2的有效显示区域AA中的第一区域的第1a区域中平行设置有水平延伸以与第一电力线VD1至VDm交叉的四条选通线的情况。然而，本公开不限于此。针对另一示例，可在有效显示区域AA中的第一区域的第1a区域中设置更少的选通线或更多的选通线。

此外，作为示例描述了其中像素在与第1a区域和第二区域对应的有效显示区域AA中具有相同尺寸的情况。

如果在第一区域的第1a区域中设置四条选通线，则设置在第1a区域的上部区域上的两个第一选通线和第二选通线包括：第1a选通线G1a和第2a选通线G2a，其被依次提供以来自左侧的移位寄存器SRa的第一选通脉冲和第二选通脉冲；以及第1b选通线G1b和第2b选通线G2b，其被依次提供以来自右侧的移位寄存器SRb的第一选通脉冲和第二选通脉冲。

参照图3，有效显示区域AA的第1a区域可包括通过凹口部NO左右分开的第一子有效显示区域和第二子有效显示区域。设置在位于第1a区域左侧的第一子有效显示区域中的第1a选通线G1a和第2a选通线G2a可从第一子有效显示区域延伸到边框区域BA的第3a区域。例如，设置在第1a区域的第一子有效显示区域中的第1a选通线G1a和第2a选通线G2a可从第一子有效显示区域延伸到位于第3a区域左侧的第一补偿区域。第1a选通线G1a和第2a选通线G2a可连接到第1a虚拟选通线GD1a和第2a虚拟选通线GD2a，其形成在边框区域BA的第一补偿区域中的与第1a选通线G1a和第2a选通线G2a的层不同的层中。第1a选通线G1a和第1a虚拟选通线GD1a可被连接以具有“反向”形状。此外，第2a选通线G2a和第2a虚拟选通线GD2a可被连接以具有“反向/>”形状。

设置在位于第1a区域右侧的第二子有效显示区域中的第1b选通线G1b和第2b选通线G2b可从第二子有效显示区域延伸到边框区域BA的第3a区域。例如，设置在第1a区域的第二子有效显示区域中的第1b选通线G1b和第2b选通线G2b可从第二子有效显示区域延伸到位于第3a区域右侧的第二补偿区域。第1b选通线G1b和第2b选通线G2b可连接到第1b虚拟选通线GD1b和第2b虚拟选通线GD2b，其形成在边框区域BA的第二补偿区域中的与第1b选通线G1b和第2b选通线G2b的层不同的层中。第1b选通线G1b和第1b虚拟选通线GD1b可被连接以具有形状。此外，第2b选通线G2b和第2b虚拟选通线GD2b可被连接以具有/>形状。

显示面板10可包括：第一补偿部DCA1，在第一补偿部DCA1中设置在位于边框区域BA中的第3a区域左侧的第一补偿区域中的第1a虚拟选通线GD1a和第2a虚拟选通线GD2a被形成为与第一电源电极VDLb交叠；以及第二补偿部DCA2，在第二补偿部DCA2中设置在位于第3a区域右侧的第二补偿区域中的第1b虚拟选通线GD1b和第2b虚拟选通线GD2b被形成为与第一电源电极VDLb交叠。

此外，如果在第一区域的第1a区域中设置四条选通线，则设置在第1a区域的下部区域中的两条第三选通线和第四选通线可包括：第3a选通线G3a和第4a选通线G4a，其被依次提供以来自左侧的移位寄存器SRa的第三选通脉冲和第四选通脉冲；以及第3b选通线G3b和第4b选通线G4b，其被依次提供以来自右侧的移位寄存器SRb的第三选通脉冲和第四选通脉冲。

例如，如果在第一区域的第1a区域中设置四条选通线，则设置在第1a区域的第一子有效显示区域的下部区域中的第3a选通线G3a和第4a选通线G4a两条线以及设置在第1a区域的第二子有效显示区域的下部区域中的第3b选通线G3b和第4b选通线G4b两条线可通过设置在边框区域BA的位于凹口部NO中的第3a区域中的第三虚拟选通线GD3和第四虚拟选通线GD4来连接。

参照图3，第一子有效显示区域的第3a选通线G3a和第4a选通线G4a以及第二子有效显示区域的第3b选通线G3b和第4b选通线G4b可通过设置在边框区域BA的第3a区域的位于第一子有效显示区域与第二子有效显示区域之间的第三补偿区域中的第三虚拟选通线GD3和第四虚拟选通线GD4来连接。

显示面板10可包括第三补偿部DCA3，在该第三补偿部DCA3中，设置在位于第3a区域的中间的第三补偿区域中的第三虚拟选通线GD3和第四虚拟选通线GD4被形成为与第一电源电极VDLb交叠。

已经参照图5、图6A和图6B更具体地描述显示面板10的第一补偿部DCA1和第二补偿部DCA2，并且参照图7、图8A和图8B更具体地描述第三补偿部DCA3。

第一补偿部DCA1和第二补偿部DCA2形成在不同的位置并且具有基本相同的结构。因此，在下面参照图5、图6A和图6B给出的描述中，将第一补偿部DCA1作为代表性示例进行描述，因此省略对第二补偿部DCA2的描述。

在描述第一补偿部DCA1、第二补偿部DCA2和第三补偿部DCA3之前，参照图4描述在有效显示区域AA内的像素P的示例性截面结构。

图4是示出根据本公开的一个实施方式的图1所示的像素P内的TFT、存储电容器Cst和LED的结构的截面图。

参照图4，可在基板SUB上设置单层或多层的缓冲层BUF。基板SUB可由柔性半透明材料制成。如果基板SUB由诸如聚酰亚胺之类的材料制成，则缓冲层BUF可由通过无机材料和有机材料中的任何一种制成的单层形成，以便防止发光元件被杂质(诸如在后续工序中从基板SUB排出的碱性离子)损坏。此外，缓冲层BUF可由通过不同无机材料制成的多层形成。此外，缓冲层BUF可由通过有机层和无机层制成的多层形成。无机层可包括硅氧化物(SiOx)膜和硅氮化物(SiNx)膜中的任何一种，但是本公开不限于此。有机材料可包含光亚克力，但是本公开不限于此。

可在缓冲层BUF上设置半导体层A。半导体层A可包括与沟道区域CA设置的源极区域SA和漏极区域DA，沟道区域CA插置在源极区域SA与漏极区域DA之间。源极区域SA和漏极区域DA可以是导电区域。可使用非晶硅层或从非晶硅层结晶的多晶硅来形成半导体层A。在一些实施方式中，半导体层A可由锌氧化物(ZnO)、铟锌氧化物(InZnO)、铟镓锌氧化物(InGaZnO)和锌锡氧化物(ZnSnO)中的任何一种制成，但是本公开不限于此。此外，半导体层A可由低分子系列或高分子系列制成，诸如部花青、酞菁、并五苯和噻吩聚合物。

可在其中设置有半导体层A的缓冲层BUF上以覆盖或封闭半导体层A的方式设置栅极绝缘膜GI。栅极绝缘膜GI可由通过无机材料制成的单层或者通过不同的无机材料制成的多层来形成。例如，栅极绝缘膜GI可由硅氧化物(SiOx)膜、硅氮化物(SiNx)膜或它们的多层形成。

可在栅极绝缘膜GI上设置至少部分地与半导体层A的沟道层CA交叠的TFT的栅极GE和与栅极GE连接的选通线(未示出)。存储电容器Cst的第一电极C1可设置在栅极绝缘膜GI上。栅极GE和选通线以及第一电极C1可以是选自由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)和铜(Cu)组成的组中的任何一种或者它们的合金，并且可由单层或多层形成。

可在栅极GE和其中设置有选通线和存储电容器Cst的第一电极C1的栅极绝缘膜GI上以覆盖或封闭栅极GE和栅极绝缘膜GI的方式设置第一层间介电层INT1。第一层间介电层INT1可以由通过无机材料制成的单层或者通过不同的无机材料制成的多层形成。例如，栅极绝缘膜GI可由硅氧化物(SiOx)膜或硅氮化物(SiNx)膜形成。

可在第一层间介电层INT1上以与第一电极C1交叠的方式设置存储电容器Cst的第二电极C2。第二电极C2可以是选自由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)和铜(Cu)组成的组中的任何一种或者它们的合金，并且可由单层或多层形成。

此外，第二层间介电层INT2可被设置为覆盖存储电容器Cst的第二电极C2。第二层间介电层INT2可由通过无机材料制成的单层或者通过不同的无机材料制成的多层形成。例如，第二层间介电层INT2可由硅氧化物(SiOx)膜、硅氮化物(SiNx)膜或它们的双层形成。

可在第二层间介电层INT2上设置TFT的源极SE和漏极DE。第三电极C3可按与存储电容器Cst的第二电极C2交叠的方式设置在第二层间介电层INT2上。源极SE和漏极DE可分别连接到半导体层的通过穿透栅极绝缘膜GI以及第一层间介电层INT1和第二层间介电层INT2的接触孔露出的源极区域SA和漏极区域DA。存储电容器Cst的第三电极C3可连接到通过第二层间介电层INT2的接触孔露出的第二电极C2。源极SE、漏极DE和存储电容器Cst的第三电极C3可以是选自由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)和铜(Cu)组成的组中的任何一种或者它们的合金，并且可以由单层或多层形成。

可设置覆盖源极SE、漏极DE和存储电容器Cst的第三电极C3的钝化膜PAS。钝化膜PAS可由通过无机材料制成的单层或者通过不同的无机材料制成的多层形成。例如，钝化膜PAS可由硅氧化物(SiOx)膜、硅氮化物(SiNx)膜或它们的双层形成。

此外，可在钝化膜PAS上设置第一平整膜PNL1。第一平整膜PNL1用于减小底层结构的台阶并且保护底层结构，并且可由有机层形成。例如，第一平整膜PNL1可由光亚克力层形成。用于将LED的阳极ANO连接到漏极DE的连接电极CN可设置在第一平整层PNL1上。此外，可与存储电容器Cst的第三电极C3连接的第四电极C4可设置在第一平整膜PNL1上。连接电极CN可连接到TFT的通过第一平整膜PNL1和钝化膜PAS的接触孔露出的漏极DE。存储电容器Cst的第四电极C4可连接到存储电容器Cst的通过第一平整膜PNL1和钝化膜PAS的接触孔露出的第三电极C3。连接电极CN和存储电容器Cst的第四电极C4可以是选自由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)和铜(Cu)组成的组中的任何一种或者它们的合金，并且可由单层或多层形成。

可在第一平整膜PNL1上以覆盖或封闭连接电极CN和存储电容器Cst的第四电极C4的方式设置第二平整膜PNL2。第二平整膜PNL2可以是用于进一步减小因第一平整膜PNL1上的连接电极CN和存储电容器的第四电极C4导致的底层结构的台阶并且附加地保护底层结构的平整层。第二平整膜PNL2可由有机层形成。例如，第二平整膜PNL2可由硅氧烷基有机材料制成。

可在第二平整膜PNL2上设置阳极ANO。阳极ANO可连接到通过穿透第二平整膜PNL2的接触孔露出的连接电极CN。阳极ANO可由诸如铟锡氧化物(ITO)、铟锌氧化物(IZO)或锌氧化物(ZnO)之类的透明导电材料制成。

可在第二平整膜PNL2上形成具有开口部的堤层BN，阳极ANO通过该开口部露出。

堤层BN的开口部可以是限定发光区域的区域。发光堆叠件LES和阴极CAT可堆叠在通过堤层BL的开口部露出的阳极ANO上。发光堆叠件LES可包括空穴传输层、发光层和电子传输层。阴极CAT可由具有低功函数的镁(Mg)、钙(Ca)、铝(Al)或银(Ag)或它们的合金制成。在本公开中，发光堆叠件LES已经被例示为位于阳极ANO上，并且阴极CAT已经被例示为位于发光堆叠件LES上，但是在其它实施方式中，发光堆叠件LES也可位于阴极CAT上，并且阳极ANO也可位于发光堆叠件LES上。

可在第二平整膜PNL2上以覆盖或封闭阴极CA和堤层BN的方式设置封装层ENC(未示出)。封装层ENC用于防止外部湿气或氧气渗透到位于封装层ENC内的发光堆叠件LES中，并且可由其中无机层和有机层交替设置的多层结构形成。

参照图3、图5、图6A和图6B更具体地描述显示面板10的第一补偿部DCA1和第二补偿部DCA2。图5是示出根据本公开的一个实施方式的图3的第一补偿部的一部分的放大平面图。图6A是根据本公开的一个实施方式的沿着图5的线A-A'截取的截面图。此外，图6B是根据本公开的一个实施方式的沿着图5的线B-B'截取的截面图。

参照图5、图6A和图6B，显示面板10的第一补偿部DCA1可包括位于基板SUB上的缓冲层BUF和位于缓冲层BUF上的半导体图案ACT。第一补偿部DCA1的半导体图案ACT可通过与薄膜晶体管TFT的半导体层A相同的工艺形成，并且可形成在与半导体层A相同的层上。此外，第一补偿部DCA1的半导体图案ACT可由与薄膜晶体管TFT的半导体层A相同的材料制成。第一补偿部DCA1的半导体图案ACT可以是通过使半导体物质导电而形成的层。当薄膜晶体管TFT的半导体层A的源极区域SA和漏极区域DA被制作得导电时，第一补偿部DCA1的半导体图案ACT可被制作得导电。第一补偿部DCA1的半导体图案ACT可包括多个半导体图案(例如，ACT1至ACT3)。栅极绝缘膜GI可按覆盖或封闭半导体图案ACT的方式设置在缓冲层BUF上。

参照图5、图6A和图6B，第2a选通线G2a和第1a选通线G1a可平行地设置在栅极绝缘膜GI上。

此外，第一层间介电层INT1可按覆盖或封闭第2a选通线G2a和第1a选通线G1a的方式设置在栅极绝缘膜GI上。第2a虚拟选通线GD2a和第1a虚拟选通线GD1a可按至少部分地与第2a选通线G2a和第1a选通线G1a交叠的方式平行地设置在第一层间介电层INT1上。第2a虚拟选通线GD2a可通过穿透第一层间介电层INT1的第二接触孔CH2连接到第2a选通线G2a，并且第1a虚拟选通线GD1a可通过穿透第一层间介电层INT1的第一接触孔CH1连接到第1a选通线G1a。参照图6A和图6B，第2a选通线G2a和第1a选通线G1a可通过与薄膜晶体管TFT的栅极GE相同的工艺形成，并且可形成在与栅极GE相同的层上。此外，第2a选通线G2a和第1a选通线G1a可由与薄膜晶体管TFT的栅极GE相同的材料制成。此外，第1a虚拟选通线GD1a和第2a虚拟选通线GD2a可通过与存储电容器Cst的第二电极C2相同的工艺形成，并且可形成在与存储电容器Cst的第二电极C2相同的层上。此外，第1a虚拟选通线GD1a和第2a虚拟选通线GD2a可由与存储电容器Cst的第二电极C2相同的材料制成。

参照图5、图6A和图6B，第1a虚拟选通线GD1a和第2a虚拟选通线GD2a可按与多个半导体图案(例如，ACT1、ACT2和ACT3)交叠的方式设置。多个半导体图案ACT1、ACT2和ACT3与第1a虚拟选通线GD1a和第2a虚拟选通线GD2a交叠的面积可不同地形成，以便补偿由于有效显示区域AA中的具有特殊形状部的第一区域的第1a区域中的像素数目与不具有特殊形状部的第二区域中的像素数目之间的差异而发生的电容值。例如，半导体图案ACT与第1a虚拟选通线GD1a和第2a虚拟选通线GD2a交叠的面积可基于半导体图案ACT的数目或尺寸而不同地形成。另选地，半导体图案ACT与第1a虚拟选通线GD1a和第2a虚拟选通线GD2a交叠的面积可通过调整第1a虚拟选通线GD1a和第2a虚拟选通线GD2a中的至少一个的宽度或长度来不同地形成。具体地，在图5中，第1a虚拟选通线GD1a和第2a虚拟选通线GD2a被例示为直线，但是可被形成为具有不均匀形状或台阶形状。如上所述，如果第1a虚拟选通线GD1a和第2a虚拟选通线GD2a以不均匀形状或台阶形状来形成，则第1a虚拟选通线GD1a和第2a虚拟选通线GD2a的长度比如图5所示的形成为直线的第1a虚拟选通线GD1a和第2a虚拟选通线GD2a的长度长。因此，可增加其中半导体图案ACT与第1a虚拟选通线GD1a和第2a虚拟选通线GD2a交叠的面积。此外，可增加用于补偿的电容值。

可在第一层间介电层INT1上以覆盖或封闭第1a虚拟选通线GD1a和第2a虚拟选通线GD2a的方式设置第二层间介电层INT2。

可在第二层间介电层INT2上设置与第2a虚拟选通线GD2a和第1a虚拟选通线GD1a交叠的第一电源电极VDLb。第一电源电极VDLb可通过穿透第二层间介电层INT2、第一层间介电层INT1和栅极绝缘膜GI的第三接触孔CH3和第四接触孔CH4连接到半导体图案ACT。第一电源电极VDLb可与多个半导体图案ACT1、ACT2和ACT3交叠。此外，第一电源电极VDLb可位于靠近有效显示区域AA的第1a区域。此外，第一电源电极VDLb可位于边框区域BA的第3a区域中。

可在第一电源电极VDLb上设置用于保护第一电源电极VDLb的钝化膜PAS。

可在钝化膜PAS上形成第一平整膜PNL1、第二平整膜PNL2和封装层ENC中的至少一层。

第二补偿部DCA2与第一补偿部DCA1类似地形成，并且可使用与第一补偿部DCA1相同的方法形成，因此省略其相同的描述。

下面参照图3、图7、图8A和图8B更具体地描述显示面板10的第三补偿部DCA3。

图7是示出根据本公开的一个实施方式的图3的第三补偿部的一部分的放大平面图。图8A是根据本公开的一个实施方式的沿着图7的线A-A'截取的截面图。图8B是根据本公开的一个实施方式的沿着图7的线B-B'截取的截面图。

参照图7、图8A和图8B，显示面板10的第三补偿部DCA3可包括位于基板SUB上的缓冲层BUF和位于缓冲层BUF上的多个半导体图案(例如，ACT5、ACT6和ACT7)。第三补偿部DCA3的半导体图案ACT可通过与薄膜晶体管TFT的半导体层A相同的工艺形成，并且可形成在与薄膜晶体管TFT的半导体层A相同的层上。此外，第三补偿部DCA3的半导体图案ACT可由与薄膜晶体管TFT的半导体层A相同的材料制成。第三补偿部DCA3的半导体图案ACT可以是通过使半导体物质导电而形成的层。当薄膜晶体管TFT的半导体层A的源极区域SA和漏极区域DA被制作得导电时，第三补偿部DCA3的半导体图案ACT可被制作得导电。栅极绝缘膜GI可按覆盖或封闭半导体图案ACT5、ACT6和ACT7的方式设置在缓冲层BUF上。

参照图3、图7、图8A和图8B，第3a选通线G3a和第3b选通线G3b可在栅极绝缘膜GI上分离并且设置在同一行上。此外，第4a选通线G4a和第4b选通线G4b可分离并设置。第3a选通线G3a和第4a选通线G4a可彼此平行设置。此外，第3b选通线G3b和第4b选通线G4b可彼此平行设置。

第一层间介电层INT1可按覆盖或封闭第3a选通线G3a和第3b选通线G3b以及第4a选通线G4a和第4b选通线G4b的方式设置在栅极绝缘膜GI上。第三虚拟选通线GD3可按与第3a选通线G3a的一端和第3b选通线G3b的一端交叠的方式设置在第一层间介电层INT1上。第四虚拟选通线GD4可按与第4a选通线G4a的一端和第4b选通线G4b的一端交叠的方式设置在第一层间介电层INT1上。

第三虚拟选通线GD3可通过穿透第一层间介电层INT1的第五接触孔CH5连接到第3a选通线G3a和第3b选通线G3b。第四虚拟选通线GD4可通过穿透第一层间介电层INT1的第六接触孔CH6连接到第4a选通线G4a和第4b选通线G4b。

第3a选通线G3a、第3b选通线G3b、第4a选通线G4a和第4b选通线G4b可通过与薄薄膜晶体管TFT的栅极GE相同的工艺形成，并且可形成在与薄膜晶体管TFT的栅极GE相同的层上。此外，第3a选通线G3a、第3b选通线G3b、第4a选通线G4a和第4b选通线G4b可由与薄膜晶体管TFT的栅极GE相同的材料制成。此外，第三虚拟选通线GD3和第四虚拟选通线GD4可通过与存储电容器Cst的第二电极C2相同的工艺形成，并且可形成在与存储电容器CST的第二电极C2相同的层上。此外，第三虚拟选通线GD3和第四虚拟选通线GD4可由与存储电容器Cst的第二电极C2相同的材料制成。

参照图7、图8A和图8B，第二层间介电层INT2可按覆盖或封闭第三虚拟选通线GD3和第四虚拟选通线GD4的方式设置在第一层间介电层INT1上。

与第三虚拟选通线GD3和第四虚拟选通线GD4交叠的第一电源电极VDLb可位于第二层间介电层INT2上。第一电源电极VDLb可通过穿过第二层间介电层INT2、第一层间介电层INT1和栅极绝缘膜GI的第七接触孔CH7和第八接触孔CH8连接到半导体图案ACT5和ACT6，半导体图案ACT5和ACT6通过第七接触孔CH7和第八接触孔CH8而露出。此外，第一电源电极VDLb可与多个半导体图案ACT5、ACT6和ACT7交叠。此外，第一电源电极VDLb可位于靠近有效显示区域AA的第1a区域。此外，第一电源电极VDLb可位于边框区域BA的第3a区域中。

可在第一电源电极VDLb上设置用于保护第一电源电极VDLb的钝化膜PAS。

如图5、图6A和图6B所示，具有上述构造的第一补偿部DCA1可包括由虚拟选通线GD1a或GD2a与第一电源电极VDLb形成的第一补偿电容DC1的第一补偿分量和由虚拟选通线GD1a或GD2a与多个半导体图案ACT1、ACT2和ACT3形成的第二补偿电容DC2的第二补偿分量。

此外，与第一补偿部DCA1类似，第二补偿部DCA2可包括由虚拟选通线GD1b或GD2b与第一电源电极VDLb形成的第一补偿电容DC1的第一补偿分量和由虚拟选通线GD1a或GD2a与多个半导体图案形成的第二补偿电容DC2的第二补偿分量。

如图7、图8A和图8B所示，第三补偿部DCA3可包括由虚拟选通线GD3或GD4与第一电源电极VDLb形成的第一补偿电容DC1的第一补偿分量和由虚拟选通线GD3或GD4与多个半导体图案ACT5、ACT6和ACT7形成的第二补偿电容DC2的第二补偿分量。

因此，在根据本公开的实施方式的显示装置中，显示面板10可通过具有第一电容C1和第二电容C2的双补偿电容器结构的第一补偿部DCA1和第二补偿部DCA2使边框区域BA的靠近第一子有效显示区域和第二子有效显示区域设置的第3a区域的有限空间中的补偿电容最大化。此外，像第一补偿部DCA1一样，因为第三补偿部DCA3具有双补偿电容器结构，所以第三补偿部DCA3可以使靠近有效显示区域AA的凹口部NO设置的第3a区域的有限空间中的补偿电容最大化。例如，像第一补偿部DCA1一样，因为第三补偿部DCA3具有双补偿电容器结构，所以第三补偿部DCA3可以使边框区域BA的与第一子有效显示区域和第二子有效显示区域之间的区域对应的第3a区域中的补偿电容最大化。因此，通过设置在边框区域的第3a区域中的第一补偿部DCA1、第二补偿部DCA2和第三补偿部DCA3，可增加每像素行的RC负载。因此，存在如下效果：通过以接近设置在第二区域(即，有效显示区域AA的一般形状部)中的每像素行的RC负载的方式来执行补偿，可改进显示面板的不均匀亮度。

下面参照图9描述根据本公开的实施方式的显示装置所获得的亮度改进效果。

图9是示出根据本公开的一个实施方式的补偿之前的亮度与补偿之后的显示装置的亮度之间的比较的曲线图。在图9中，实线表示其中未形成补偿部的显示装置的亮度变化，虚线表示根据本公开的实施方式的其中形成有补偿部的显示装置的亮度变化。在图9中，显示装置的参考亮度设置为150nit。

在图9中，横轴表示图2的显示装置中的与第1a区域的部分“b-c”对应的选通线(即，第(1-30)行)、与第1a区域的部分“c-d”对应的选通线(即，第(30-90)行)以及与第二区域的部分“d-e”的一部分对应的选通线(即，第(90-120)行)。此外，纵轴表示显示装置的亮度变化。在纵轴上，0％表示与150nit的参考亮度相比，显示装置的亮度没有变化。

参照图9，在表示其中未形成补偿部的显示装置的亮度变化的实线的情况下，可以看出在第二区域的部分“d-e”(即，具有一般形状部的有效显示区域)中不存在亮度变化，但是在第1a区域的部分“b-c”和“c-d”(即，具有特殊形状部的有效显示区域)中发生亮度变化。因此，可以看出，与参考亮度相比，亮度变化约为6％至18％。

相比之下，在示出根据本公开的实施方式的其中已形成补偿部的显示装置的亮度变化的虚线的情况下，可以看到：除了第二区域的部分“d-e”(即，具有一般形状部的有效显示区域)之外，在第1a区域的部分“b-c”和部分“c-d”中(即，具有特殊形状部的有效显示区域)中不存在亮度变化。从曲线图中可看到：通过经由设置在边框区域BA的第3a区域中的第一补偿部DCA1、第二补偿部DCA2和第三补偿部DCA3增加有效显示区域AA的包括特殊形状部的第1a区域中设置的选通线的RC负载，可执行补偿以接近有效显示区域AA的具有一般形状部的第二区域中设置的每个选通线的RC负载。

如上所述，可通过设置在边框区域BA的第3a区域(靠近有效显示区域AA的第1a区域设置)中的第一补偿部DCA1、第二补偿部DCA2和第三补偿部DCA3来增加第1a区域中的每条选通线的RC负载。因此，存在这样的效果：因为可对第1a区域的每条选通线的RC负载进行补偿，以便接近有效显示区域AA中的第二区域的每条选通线的RC负载，所以可改进显示面板的不均匀亮度。

图10是示出根据本公开的一个实施方式的图3的第一补偿部的一部分的放大平面图。图11是根据本公开的一个实施方式的沿着图10的线C-C'截取的截面图。参照图3、图5、图6A和图6B来描述图10和图11，并且简要给出或省略冗余部分的描述。

参照图10和图11，显示面板10的第一补偿部DCA1可包括位于基板SUB上的缓冲层BUF和位于缓冲层BUF上的半导体图案ACT。第一补偿部DCA1的半导体图案ACT可通过与薄膜晶体管TFT的半导体层A相同的工艺形成，并且可形成在与薄膜晶体管TFT的半导体层A相同的层上。此外，第一补偿部DCA1的半导体图案ACT可由与薄膜晶体管TFT的半导体层A相同的材料制成。第一补偿部DCA1的半导体图案ACT可以是通过使半导体物质导电而形成的层。当薄膜晶体管TFT的半导体层A的源极区域SA和漏极区域DA被制作得导电时，可形成第一补偿部DCA1的半导体图案ACT。第一补偿部DCA1的半导体图案ACT可包括多个半导体图案(例如，ACT1至ACT3)。

参照图10，第1a虚拟选通线GD1a和第2a虚拟选通线GD2a可被设置为与多个半导体图案(例如，ACT1、ACT2和ACT3)交叠。多个半导体图案ACT1、ACT2和ACT3与第1a虚拟选通线GD1a和第2a虚拟选通线GD2a交叠的面积可被不同地形成，以便补偿由于有效显示区域AA中具有特殊形状部的第一区域的第1a区域中的像素数目与不具有特殊形状部的第二区域中的像素数目之间的差异而出现的电容值。

例如，半导体图案ACT与第1a虚拟选通线GD1a和第2a虚拟选通线GD2a交叠的面积可基于半导体图案ACT的数目或尺寸而不同地形成。此外，半导体图案ACT与第1a虚拟选通线GD1a和第2a虚拟选通线GD2a交叠的面积可通过调整第1a虚拟选通线GD1a和第2a虚拟选通线GD2a中的至少一个的宽度或长度来不同地形成。

此外，可通过在半导体图案ACT中形成第一开口部OP1来不同地形成其中半导体图案ACT与第1a虚拟选通线GD1a和第2a虚拟选通线GD2a交叠的面积。例如，如图10和图11所示，第一开口部OP1可通过去除半导体图案ACT的与第1a虚拟选通线GD1a和第2a虚拟选通线GD2a交叠的一部分来形成。第一开口部OP1的宽度可被形成为大于第1a虚拟选通线GD1a和第2a虚拟选通线GD2a的宽度。

基于用于补偿的电容值，可将第一开口部OP1的宽度形成为小于第1a虚拟选通线GD1a和第2a虚拟选通线GD2a的宽度。

参照图10，第一开口部OP1位于半导体图案ACT中，并且可形成多个第一开口部OP1。

栅极绝缘膜GI和第一层间介电层INT1可按覆盖或封闭半导体图案ACT和第一开口部OP1的方式设置在缓冲层BUF上。此外，第1a虚拟选通线GD1a和第2a虚拟选通线GD2a可按与半导体图案ACT和第一开口部OP1交叠的方式设置在第一层间介电层INT1上。

此外，第1a虚拟选通线GD1a和第2a虚拟选通线GD2a可通过与存储电容器Cst的第二电极C2相同的工艺形成，并且可形成在与存储电容器Cst的第二电极C2相同的层上。此外，第1a虚拟选通线GD1a和第2a虚拟选通线GD2a可由与存储电容器Cst的第二电极C2相同的材料制成。

参照图11，第二层间介电层INT2可按覆盖或封闭第1a虚拟选通线GD1a和第2a虚拟选通线GD2a的方式设置在第一层间介电层INT1上。

与第2a虚拟选通线GD2a和第1a虚拟选通线GD1a交叠的第一电源电极VDLb可设置在第二层间介电层INT2上。第一电源电极VDLb可通过穿透第二层间介电层INT2、第一层间介电层INT1和栅极绝缘膜GI的第三接触孔CH3连接到半导体图案ACT。此外，第一电源电极VDLb可与多个半导体图案ACT1、ACT2和ACT3交叠。此外，可通过去除第一电源电极VDLb的与第1a虚拟选通线GD1a和第2a虚拟选通线GD2a交叠的一部分来形成第二开口部OP2。第二开口部OP2的宽度可被形成为大于第1a虚拟选通线GD1a和第2a虚拟选通线GD2a的宽度。基于用于补偿的电容值，可将第二开口部OP2的宽度形成为小于第1a虚拟选通线GD1a和第2a虚拟选通线GD2a的宽度。此外，第二开口部OP2可被设置为与半导体图案ACT交叠。

参照图11，经过第二层间介电层INT2、第一层间介电层INT1和栅极绝缘膜GI使半导体图案ACT露出的第三接触孔CH3可设置在第1a虚拟选通线GD1a和第2a虚拟选通线GD2a的两侧，并且可被设置为不与半导体图案ACT的第一开口部OP1交叠。例如，可在第2a虚拟选通线GD2a的两侧设置第3a接触孔CH3a和第3b接触孔CH3b，并且可在第1a虚拟选通线GD1a的两侧设置第3b接触孔CH3b和第3c接触孔CH3c。此外，第3a接触孔CH3a、第3b接触孔CH3b和第3c接触孔CH3c可被设置为不与半导体图案ACT的第一开口部OP1交叠。

此外，第一电源电极VDLb的第二开口部OP2可被设置为与第1a虚拟选通线GD1a和第2a虚拟选通线GD2a交叠。此外，第一电源电极VDLb的第二开口部OP2可被设置为不与半导体图案ACT的第一开口部OP1交叠。此外，第一电源电极VDLb的第二开口部OP2可被设置为不与第三接触孔CH3交叠。

第一电源电极VDLb可以与半导体图案ACT的第一开口部OP1交叠。

此外，如图3所示，第一电源电极VDLb可靠近有效显示区域AA的第1a区域设置。此外，第一电源电极VDLb可设置在边框区域BA的第3a区域中。

第一电源电极VDLb可通过与薄膜晶体管TFT的源极SE和漏极DE相同的工艺形成，并且可形成在与薄膜晶体管TFT的源极SE和漏极DE相同的层上。此外，第一电源电极VDLb可由与薄膜晶体管TFT的源极SE和漏极DE相同的材料制成。

半导体图案ACT的第一开口部OP1与第1a虚拟选通线GD1a和第2a虚拟选通线GD2a交叠，并且还与第一电源电极VDLb交叠。因此，在已经设置有第一开口部OP1的区域中可存在仅包括第一补偿电容DC1的第一补偿分量的单个补偿电容器结构。第一补偿电容DC1可具有这样的结构：第1a虚拟选通线GD1a和第2a虚拟选通线GD2a与第一电源电极VDLb以第二层间介电层INT2插置于其间的方式交叠。

此外，第一电源电极VDLb的第二开口部OP2与半导体图案ACT交叠，并且还与第1a虚拟选通线GD1a和第2a虚拟选通线GD2a交叠。因此，在已经设置有第二开口部OP2的区域中可存在仅包括第二补偿电容DC2的第二补偿分量的单个补偿电容器结构。第二补偿电容DC2可具有这样的结构：第1a虚拟选通线GD1a和第2a虚拟选通线GD2a与半导体图案ACT以栅极绝缘膜GI和第一层间介电层INT1插置于其间的方式交叠。

可在第一电源电极VDLb上设置用于保护第一电源电极VDLb的钝化膜PAS。

可在钝化膜PAS上形成第一平整膜PNL1、第二平整膜PNL2和封装层ENC中的至少一个。

第二补偿部DCA2与第一补偿部DCA1类似地形成，并且使用与第一补偿部DCA1相同的方法形成，因此省略其描述。

图12是示出图3的第三补偿部的一部分的放大平面图。图13是沿着图12的线C-C'截取的截面图。参照图3、图5、图8A和图8B来描述图12和图13，并且简要给出或省略冗余部分的描述。

参照图12，显示面板10的第三补偿部DCA3可包括位于基板SUB上的缓冲层BUF和位于缓冲层BUF上的多个半导体图案(例如，ACT5、ACT6和ACT7)。第三补偿部DCA3的半导体图案ACT可通过与薄膜晶体管TFT的半导体层A相同的工艺形成，并且可形成在与薄膜晶体管TFT的半导体层A相同的层上。此外，第三补偿部DCA3的半导体图案ACT可由与薄膜晶体管TFT的半导体层A相同的材料制成。第三补偿部DCA3的半导体图案ACT可以是通过使半导体物质导电而形成的层。当薄膜晶体管TFT的半导体层A的源极区域SA和漏极区域DA被制作得导电时，可形成第三补偿部DCA3的半导体图案ACT。栅极绝缘膜GI可按覆盖半导体图案ACT5、ACT6和ACT7的方式设置在缓冲层BUF上。

参照图12，第三虚拟选通线GD3和第四虚拟选通线GD4可被设置为与多个半导体图案(例如，ACT5、ACT6和ACT7)交叠。多个半导体图案ACT5、ACT6和ACT7与第三虚拟选通线GD3和第四虚拟选通线GD4交叠的面积可不同地形成，以便补偿由于有效显示区域AA中具有特殊形状部的第一区域的第1a区域中的像素数目与不具有特殊形状部的第二区域中的像素数目之间的差异而出现的电容值。

例如，半导体图案ACT与第三虚拟选通线GD3和第四虚拟选通线GD4交叠的面积可基于半导体图案ACT的数目或尺寸而不同地形成。此外，通过调整第三虚拟选通线GD3和第四虚拟选通线GD4中的至少一个的宽度或长度，可不同地形成其中半导体图案ACT与第三虚拟选通线GD3和第四虚拟选通线GD4交叠的面积。

此外，可通过在半导体图案ACT中形成第三开口部OP3来不同地形成其中半导体图案ACT与第三虚拟选通线GD3和第四虚拟选通线GD4交叠的面积。例如，如图12和图13所示，第三开口部OP3可通过去除半导体图案ACT的与第三虚拟选通线GD3和第四虚拟选通线GD4交叠的一部分来形成。第三开口部OP3的宽度可被形成为大于第三虚拟选通线GD3和第四虚拟选通线GD4的宽度。

基于用于补偿的电容值，第三开口部OP3的宽度可被形成为小于第三虚拟选通线GD3和第四虚拟选通线GD4的宽度。

参照图12，第三开口部OP3位于半导体图案ACT内，并且可形成多个第三开口部OP3。

参照图13，栅极绝缘膜GI和第一层间介电层INT1可按覆盖半导体图案ACT和第三开口部OP3的方式设置在缓冲层BUF上。此外，第三虚拟选通线GD3和第四虚拟选通线GD4可按与半导体图案ACT和第三开口部OP3交叠的方式设置在第一层间介电层INT1上。

此外，第三虚拟选通线GD3和第四虚拟选通线GD4可通过与存储电容器Cst的第二电极C2相同的工艺形成，并且可形成在与存储电容器Cst的第二电极C2相同的层上。此外，第三虚拟选通线GD3和第四虚拟选通线GD4可由与存储电容器Cst的第二电极C2相同的材料制成。

此外，第二层间介电层INT2可按覆盖或封闭第三虚拟选通线GD3和第四虚拟选通线GD4的方式设置在第一层间介电层INT1上。

与第三虚拟选通线GD3和第四虚拟选通线GD4交叠的第一电源电极VDLb可设置在第二层间介电层INT2上。第一电源电极VDLb可通过穿透第二层间介电层INT2、第一层间介电层INT1和栅极绝缘膜GI的第七接触孔CH7连接到半导体图案ACT。此外，第一电源电极VDLb可与多个半导体图案ACT5、ACT6和ACT7交叠。此外，第一电源电极VDLb可靠近有效显示区域AA的第1a区域设置。此外，第一电源电极VDLb可设置在边框区域BA的第3a区域中。

可通过去除第一电源电极VDLb的与第三虚拟选通线GD3和第四虚拟选通线GD4交叠的一部分来形成第四开口部OP4。第四开口部OP4的宽度可被形成为大于第三虚拟选通线GD3和第四虚拟选通线GD4的宽度。基于用于补偿的电容值，第三虚拟选通线GD3和第四虚拟选通线GD4的宽度可被形成为小于第四开口部OP4的宽度。此外，第四开口部OP4可被设置为与半导体图案ACT交叠。

参照图13，穿过第二层间介电层INT2、第一层间介电层INT1和栅极绝缘膜GI使半导体图案ACT露出的第七接触孔CH7可设置在第三虚拟选通线GD3和第四虚拟选通线GD4的两侧。第七接触孔CH7可被设置为不与半导体图案ACT的第三开口部OP3交叠。例如，可在第三虚拟选通线GD3的两侧设置第7a接触孔CH7a和第7b接触孔CH7b。可在第四虚拟选通线GD4的两侧设置第7b接触孔CH7b和第7c接触孔CH7c。此外，第7a接触孔CH7a、第7b接触孔CH7b和第7c接触孔CH7c可被设置为不与半导体图案ACT的第三开口部OP3交叠。

此外，第一电源电极VDLb的第四开口部OP4可被设置为与第三虚拟选通线GD3和第四虚拟选通线GD4交叠。此外，第一电源电极VDLb的第四开口部OP4可被设置为不与半导体图案ACT的第三开口部OP3交叠。此外，第一电源电极VDLb的第四开口部OP4可被设置为不与第七接触孔CH7交叠。

第一电源电极VDLb可与半导体图案ACT的第三开口部OP3交叠。

半导体图案ACT的第三开口部OP3与第三虚拟选通线GD3和第四虚拟选通线GD4交叠，并且还与第一电源电极VDLb交叠。因此，在已经设置有第三开口部OP3的区域中可存在仅包括第一补偿电容DC1的第一补偿分量的单个补偿电容器结构。第一补偿电容DC1可具有这样的结构：第三虚拟选通线GD3和第四虚拟选通线GD4与第一电源电极VDLb以第二层间介电层INT2插置于其间的方式交叠。

此外，第一电源电极VDLb的第四开口部OP4与半导体图案ACT交叠，并且还与第三虚拟选通线GD3和第四虚拟选通线GD4交叠。因此，在已经设置有第四开口部OP4的区域中可存在仅包括第二补偿电容DC2的第二补偿分量的单个补偿电容器结构。第二补偿电容DC2可具有这样的结构：第三虚拟选通线GD3和第四虚拟选通线GD4与半导体图案ACT以栅极绝缘膜GI和第一层间介电层INT1插置于其间的方式交叠。

可在第一电源电极VDLb上设置用于保护第一电源电极VDLb的钝化膜PAS。此外，可在钝化膜PAS上形成第一平整膜PNL1、第二平整膜PNL2和封装层ENC中的至少一个。

根据本公开的显示装置可描述如下。

根据本公开的实施方式的显示装置可包括有效显示区域和边框区域，所述有效显示区域包括具有特殊形状部的第一区域和不具有特殊形状部的第二区域，边框区域包括靠近第一区域并且具有特殊形状部的第三区域和靠近第二区域并且不具有特殊形状部的第四区域。此外，该显示装置可包括：第一电源电极，第一电源电极位于边框区域的第三区域中；半导体图案，半导体图案位于边框区域的第三区域中并且与第一电源电极交叠；以及多条虚拟选通线，多条虚拟选通线位于半导体图案与第一电源电极之间，并且与半导体图案交叠以形成第一补偿电容并且与第一电源电极交叠以形成第二补偿电容。

根据本公开的实施方式，半导体图案可连接到第一电源电极，并且多条虚拟选通线可分别连接到有效显示区域的多条选通线。

根据本公开的实施方式，半导体图案可包括导电半导体图案。

根据本公开的实施方式，有效显示区域的第一区域可包括第1a区域和第1b区域，第1a区域具有边缘处的倒圆部和通过去除有效显示区域的一侧而形成的凹口部，第1b区域仅具有倒圆部。边框区域的第三区域可包括靠近第1a区域的第3a区域和靠近第1b区域的第3b区域。

根据本公开的实施方式，具有凹口部的第1a区域可包括通过凹口部左右分开的第一子有效显示区域和第二子有效显示区域。

根据本公开的实施方式，多条选通线可包括：第一选通线和第二选通线，第一选通线和第二选通线在第一子有效显示区域和第二子有效显示区域中靠近边框区域的第3a区域设置；以及第三选通线和第四选通线，第三选通线和第四选通线在第一子有效显示区域和第二子有效显示区域中靠近有效显示区域的第二区域设置。

根据本公开的实施方式，第一选通线可包括设置在第一子有效显示区域中的第1a选通线和设置在第二子有效显示区域中的第1b选通线，第二选通线可包括设置在第一子有效显示区域中的第2a选通线和设置在第二子有效显示区域中的第2b选通线，第三选通线可包括设置在第一子有效显示区域中的第3a选通线和设置在第二子有效显示区域中的第3b选通线，并且第四选通线可包括设置在第一子有效显示区域中的第4a选通线和设置在第二子有效显示区域中的第4b选通线。

根据本公开的实施方式，多条虚拟选通线可包括：第1a虚拟选通线和第2a虚拟选通线，第1a虚拟选通线和第2a虚拟选通线被设置在边框区域的靠近第一子有效显示区域的第3a区域中；以及第1b虚拟选通线和第2b虚拟选通线，第1b虚拟选通线和第2b虚拟选通线被设置在边框区域的靠近第二子有效显示区域的第3a区域中。第1a虚拟选通线和第2a虚拟选通线分别连接到第一子有效显示区域的第1a选通线和第2a选通线，并且第1b虚拟选通线和第2b虚拟选通线分别连接到第二子有效显示区域的第1b选通线和第2b选通线。

根据本公开的实施方式，多条虚拟选通线还可包括第三虚拟选通线和第四虚拟选通线，第三虚拟选通线和第四虚拟选通线被设置在边框区域的第3a区域中并且位于第一子有效显示区域与第二子有效显示区域之间。位于第一子有效显示区域中的第3a选通线和位于第二子有效显示区域中的第3b选通线可通过第三虚拟选通线连接。位于第一子有效显示区域中的第4a选通线和位于第二子有效显示区域中的第4b选通线可通过第四虚拟选通线连接。

根据本公开的实施方式，该显示装置还可包括：第一开口部，第一开口部通过去除半导体图案的与多条虚拟选通线交叠的一部分来形成。

根据本公开的实施方式，该显示装置还可包括：第二开口部，第二开口部通过去除第一电源电极的与多条虚拟选通线交叠的一部分来形成。第二开口部可以不与第一开口部交叠。

根据本公开的实施方式，半导体图案可位于基板上方，多条选通线可位于覆盖半导体图案的栅极绝缘膜上方，多条虚拟选通线可位于覆盖多条选通线的第一层间介电层上方。

第一电源电极可位于覆盖多条虚拟选通线的第二层间介电层上方。

根据本公开的实施方式，多条虚拟选通线可通过形成在第一层间介电层中的接触孔分别连接到多条选通线。第一电源电极可通过穿透第二层间介电层、第一层间介电层和栅极绝缘膜的接触孔连接到半导体图案。

根据本公开的实施方式的显示装置可包括有效显示区域和边框区域，有效显示区域包括具有特殊形状部的第一区域和不具有特殊形状部的第二区域，边框区域包括与第一区域对应的第三区域和与第二区域对应的第四区域并且与有效显示区域相邻设置。此外，该显示装置可包括：根据位于第一区域中的第一选通线形成的第一像素；根据位于第二区域中的第二选通线形成的并且具有比第一像素的数目大的数目的第二像素；以及电源电极，电源电极位于边框区域中并且向第一像素和第二像素提供电力。此外，该显示装置可包括至少一个补偿部，至少一个补偿部用于通过形成补偿电容来对由于第一像素和第二像素之间的像素数目差而发生的负载偏差进行补偿。

根据本公开的实施方式，所形成的补偿电容可包括第一补偿电容，第一补偿电容通过边框区域的第三区域中的与第一区域的第一选通线连接的第一补偿图案与电源电极以绝缘层插置于其间的方式交叠来形成。

根据本公开的实施方式，至少一个补偿部可包括连接到电源电极并且与第一补偿图案交叠的第二补偿图案，并且所形成的补偿电容还可包括形成在第二补偿图案与第一补偿图案之间的第二补偿电容。

根据本公开的实施方式，第一补偿图案可位于电源电极与第二补偿图案之间，以与电源电极一起形成第一补偿电容，并且与第二补偿图案一起形成第二补偿电容。

根据本公开的实施方式，该显示装置还可包括：第一开口部，第一开口部通过去除第二补偿图案的与第一补偿图案交叠的一部分来形成。

根据本公开的实施方式，该显示装置还可包括：第二开口部，第二开口部通过去除电源电极的与第一补偿图案交叠的一部分来形成，并且其中，第二开口部可以不与第一开口部交叠。

本领域技术人员可理解，在不脱离本公开的技术精神的情况下，可按各种方式修改和改变本公开。在本公开的示例中，作为示例已经描述了电致发光显示器，但是本公开不限于此，并且可应用于诸如液晶显示装置(LCD)、场发射显示装置(FED)和电泳显示装置(ED)之类的各种显示装置。因此，本公开的技术范围不限于在本公开的具体实施方式中描述的内容，而是应由权利要求来限定。

Claims (15)

1.一种显示装置，该显示装置包括有效显示区域和边框区域，所述有效显示区域包括具有特殊形状部的第一区域和不具有特殊形状部的第二区域，所述边框区域包括靠近所述第一区域并且具有特殊形状部的第三区域和靠近所述第二区域并且不具有特殊形状部的第四区域，该显示装置包括：

第一电源电极，所述第一电源电极位于所述边框区域的所述第三区域中；

半导体图案，所述半导体图案位于所述边框区域的所述第三区域中并且与所述第一电源电极交叠；

多条虚拟选通线，所述多条虚拟选通线位于所述半导体图案与所述第一电源电极之间，并且与所述半导体图案交叠以形成第一补偿电容且与所述第一电源电极交叠以形成第二补偿电容；

第一开口部，所述第一开口部通过去除所述半导体图案的与所述多条虚拟选通线交叠的一部分来形成；以及

第二开口部，所述第二开口部通过去除所述第一电源电极的与所述多条虚拟选通线交叠的一部分来形成，

其中，所述第二开口部不与所述第一开口部交叠。

2.根据权利要求1所述的显示装置，其中，

所述半导体图案连接到所述第一电源电极，并且

所述多条虚拟选通线分别连接到所述有效显示区域的多条选通线。

3.根据权利要求1所述的显示装置，其中，所述半导体图案包括导电半导体图案。

4.根据权利要求2所述的显示装置，其中，

所述有效显示区域的所述第一区域包括第一子区域和第二子区域，所述第一子区域具有倒圆部和通过去除所述有效显示区域的一侧而形成的凹口部，所述第二子区域仅具有倒圆部，并且

所述边框区域的所述第三区域包括第一子区域和第二子区域，所述第一子区域靠近所述第一区域的第一子区域，所述第二子区域靠近所述第一区域的第二子区域。

5.根据权利要求4所述的显示装置，其中，所述第一区域的具有所述凹口部的所述第一子区域包括通过所述凹口部左右分开的第一子有效显示区域和第二子有效显示区域。

6.根据权利要求5所述的显示装置，其中，所述多条选通线包括：

第一选通线和第二选通线，所述第一选通线和所述第二选通线在所述第一子有效显示区域和所述第二子有效显示区域中靠近所述边框区域的所述第三区域的所述第一子区域设置；以及

第三选通线和第四选通线，所述第三选通线和所述第四选通线在所述第一子有效显示区域和所述第二子有效显示区域中靠近所述有效显示区域的所述第二区域设置。

7.根据权利要求6所述的显示装置，其中，

所述第一选通线包括设置在所述第一子有效显示区域中的第1a选通线和设置在所述第二子有效显示区域中的第1b选通线，

所述第二选通线包括设置在所述第一子有效显示区域中的第2a选通线和设置在所述第二子有效显示区域中的第2b选通线，

所述第三选通线包括设置在所述第一子有效显示区域中的第3a选通线和设置在所述第二子有效显示区域中的第3b选通线，并且

所述第四选通线包括设置在所述第一子有效显示区域中的第4a选通线和设置在所述第二子有效显示区域中的第4b选通线。

8.根据权利要求7所述的显示装置，其中，所述多条虚拟选通线包括：

第1a虚拟选通线和第2a虚拟选通线，所述第1a虚拟选通线和所述第2a虚拟选通线被设置在所述边框区域的所述第三区域的与所述第一子有效显示区域相邻的所述第一子区域中；以及

第1b虚拟选通线和第2b虚拟选通线，所述第1b虚拟选通线和所述第2b虚拟选通线被设置在所述边框区域的所述第三区域的与所述第二子有效显示区域相邻的所述第一子区域中，

其中，所述第1a虚拟选通线和所述第2a虚拟选通线分别连接到所述第一子有效显示区域的所述第1a选通线和所述第2a选通线，并且所述第1b虚拟选通线和所述第2b虚拟选通线分别连接到所述第二子有效显示区域的所述第1b选通线和所述第2b选通线。

9.根据权利要求8所述的显示装置，其中，

所述多条虚拟选通线还包括第三虚拟选通线和第四虚拟选通线，所述第三虚拟选通线和所述第四虚拟选通线被设置在所述边框区域的所述第三区域的所述第一子区域中并且位于所述第一子有效显示区域与所述第二子有效显示区域之间，

位于所述第一子有效显示区域中的所述第3a选通线和位于所述第二子有效显示区域中的所述第3b选通线通过所述第三虚拟选通线连接，并且

位于所述第一子有效显示区域中的所述第4a选通线和位于所述第二子有效显示区域中的所述第4b选通线通过所述第四虚拟选通线连接。

10.根据权利要求2所述的显示装置，其中，

所述半导体图案位于基板上，

所述多条选通线位于覆盖所述半导体图案的栅极绝缘膜上，

所述多条虚拟选通线位于覆盖所述多条选通线的第一层间介电层上，并且

所述第一电源电极位于覆盖所述多条虚拟选通线的第二层间介电层上。

11.根据权利要求10所述的显示装置，其中，

所述多条虚拟选通线通过形成在所述第一层间介电层中的接触孔分别连接到所述多条选通线，并且

所述第一电源电极通过穿透所述第二层间介电层、所述第一层间介电层和所述栅极绝缘膜的接触孔连接到所述半导体图案。

12.一种显示装置，该显示装置包括有效显示区域和边框区域，所述有效显示区域包括具有特殊形状部的第一区域和不具有特殊形状部的第二区域，所述边框区域包括与所述第一区域对应的第三区域和与所述第二区域对应的第四区域并且与所述有效显示区域相邻设置，该显示装置包括：

根据位于所述第一区域中的第一选通线形成的第一像素；

根据位于所述第二区域中的第二选通线形成并且具有比所述第一像素的数目大的数目的第二像素；

电源电极，所述电源电极位于所述边框区域中并且向所述第一像素和所述第二像素提供电力；

至少一个补偿部，所述至少一个补偿部用于通过形成补偿电容来对由于所述第一像素和所述第二像素之间的像素数目差而发生的负载偏差进行补偿；

第一开口部，所述第一开口部通过去除所述至少一个补偿部中的第二补偿图案的与第一补偿图案交叠的一部分来形成；以及

第二开口部，所述第二开口部通过去除所述电源电极的与所述第一补偿图案交叠的一部分来形成，

其中，所述第二开口部不与所述第一开口部交叠。

13.根据权利要求12所述的显示装置，其中，所形成的补偿电容包括第一补偿电容，所述第一补偿电容通过所述边框区域的所述第三区域中的与所述第一区域的所述第一选通线连接的所述第一补偿图案与所述电源电极以绝缘层插置于其间的方式交叠来形成。

14.根据权利要求13所述的显示装置，其中，所述至少一个补偿部包括连接到所述电源电极并且与所述第一补偿图案交叠的所述第二补偿图案，并且

其中，所形成的补偿电容还包括形成在所述第二补偿图案与所述第一补偿图案之间的第二补偿电容。

15.根据权利要求14所述的显示装置，其中，所述第一补偿图案位于所述电源电极与所述第二补偿图案之间，以与所述电源电极一起形成所述第一补偿电容，并且与所述第二补偿图案一起形成所述第二补偿电容。