CN109686838A - 类超晶格（superlattice-like）开关元件 - Google Patents

类超晶格（superlattice-like）开关元件 Download PDF

Info

Publication number
CN109686838A
CN109686838A CN201711323705.7A CN201711323705A CN109686838A CN 109686838 A CN109686838 A CN 109686838A CN 201711323705 A CN201711323705 A CN 201711323705A CN 109686838 A CN109686838 A CN 109686838A
Authority
CN
China
Prior art keywords
lamination
layer
selenium
arsenic
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711323705.7A
Other languages
English (en)
Other versions
CN109686838B (zh
Inventor
郑怀瑜
龙翔澜
郭奕廷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN109686838A publication Critical patent/CN109686838A/zh
Application granted granted Critical
Publication of CN109686838B publication Critical patent/CN109686838B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8822—Sulfides, e.g. CuS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种电压感测开关元件(voltage sensitive switching device)，具有类超晶格存储单元结构(superlattice‑like cell structure)，该开关元件包括双向材料层，例如硫属化物合金。存储单元还包括能在交叉点存储器中使用的开关元件。

Description

类超晶格(SUPERLATTICE-LIKE)开关元件
技术领域
本发明属于集成电路技术领域，涉及集成电路中使用的开关元件，特别是包含于集成电路中的存储器元件。
背景技术
集成电路中，有许多开关元件的应用，例如晶体管与二极管。其中一种开关元件被称为双向阈值开关(Ovonic Threshold Switch，OTS)。开关元件以双向材料为基础，其特点为：当进行阈值电压切换(switching threshold voltage)时电阻会大幅度下降，且当电压低于保持电压阈值(holding threshold)时，将回复高电阻与闭锁状态。
开关元件已被使用在，例如各种包含以交叉点架构(cross-point architecture)组织的高密度存储单元阵列的可写入电阻式存储器元件，例如美国专利案编号第6,579,760号公告日为2003年6月17日，发明人为Lung，所描述的“自对准可写入相变存储器(SELF-ALIGNED，PROGRAMMABLE PHASE CHANGE MEMORY)”。其中，某些交叉点架构使用包含有与双向阈值开关串连的相变存储器单元的存储单元。其他架构则使用包括以开关元件来控制阵列中存储单元的存取的各种2维和3维阵列结构。在交叉点阵列与其他高密度阵列中，要存取阵列的任何小子集，以准确读取与或进行低功率写入，存储单元的开关需要具有较强的非线性电流-电压特性(I-V characteristics)，以使通过被选定元件的电流大幅超过通过未选定元件的残余漏电(residual leakage)。这种非线性特征可以明确包括，在每一交叉点加入一分立式存取元件(discrete access device)或隐含地包括呈现高非线性电流-电压特性的非易失性存储器元件。
此外，双向阈值开关的各种其他使用方式，包含所谓的神经拟态运算(neuromorphic computing)已经被提出。请参见Ovshinsky，New TransformativePossibilities for Ovonic Devices，E*PCOS2010，European Symposium on PhaseChange and Ovonic Science，米兰，意大利，2010年9月6-7号，9页。
特别在具有大量开关元件的集成电路中，开关元件的一个重要特征是漏电电流。漏电电流是开关元件在次阈值状态中的电流流量。此外，开关元件应具有高切换速度与高耐久性。
因此，有需要提供具有低漏电电流、高切换速度与高耐久性的开关元件。
发明内容
根据本发明的一个方面，提供一种电压感测开关元件(voltage sensitiveswitching device)，其具有类超晶格存储单元结构(superlattice-like cellstructure)，其包含多个双向材料(ovonic materials)层，例如硫属化物合金材料层。根据本发明的另一个方面，提供包含有开关元件的存储单元，例如，可以使用在交叉点存储器中的存储单元。此外，此开关元件可以在各种其他种类的元件中使用。
此处所述的开关元件包含一个第一电极、一个第二电极以及其位于第一电极和第二电极之间，由多个双向材料层所构成的叠层。叠层中多个双向材料层中的一层与叠层中与此层相邻的多个相邻层彼此接触；且此层与叠层中的相邻层具有不同组成物。在此发明的一实施例中，多个双向材料层的叠层包含多个周期性的叠层子集(periodic sets oflayers)。每一叠层子集可以具有两个元件，以形成一个双叠层(pair of layers)。在具有两个元件的叠层子集中，双叠层中的每一个双向材料层都是不同的硫属化物合金。此外，在一些实施例之中，叠层子集中不同的双向材料层可以包括不同的含硒合金(alloyscontaining Se)。而且，在一些实施例之中，叠层子集中不同的双向材料层可以包括不同的含硒与砷的合金(alloys containing Se and As)。
根据本发明的又一个方面，提供一种包含有存储单元的存储器元件，该存储器元件包括具有此处所述开关元件的相变存储单元。
本发明的其他特征与优点可见附图、说明书的具体实施方式与权利要求书的详细说明。
附图说明
图1为根据本说明书的第一实施例所绘示，具有由两种不同双向材料构成的交替叠层的开关元件的结构剖面图。
图2为根据本说明书的第二实施例所绘示，具有由两种不同双向材料构成的交替叠层的开关元件的结构剖面图。
图3绘示一种具有类超晶格开关元件的存储单元。
图4绘示制造具有类超晶格开关元件的开关元件制造流程图。
图5绘示未进行退火工艺之前，类超晶格结构的电流-电压特性曲线图。
图6绘示退火工艺之后，类超晶格结构的电流-电压特性曲线图。
图7绘示针对以类超晶格结构为基底的开关元件进行耐久性测试所得到的电流-电压特性曲线图。
图8绘示包括具有切换装置的存储单元阵列的集成电路简化方框图。
【符号说明】
100：开关元件；
101：第二存取线；
106：第一电极；
108：介电层；
110：第二电极；
111：第一存取线；
112：宽度；
120：存储单元；
121：开关元件；
122：存储器单元；
123：第一势垒层；
125：第二势垒层；
151、152：表面；
180：叠层；
181-1、181-2、181-3、181-4、181-5、181-6、182-1、182-2、182-3、182-4、182-5、182-6：双向材料层；
200：开关元件；
210：底面；
212：第一电极；
214：顶面；
216：第二电极；
310：形成第一电极；
312：形成包括多个交替叠层的双向材料层的叠层；
314：形成第二电极；
316：进行退火工艺；
700：集成电路；
702：具有串行选择开关/存储元件的存储单元阵列；
704：字线译码器；
706：字线；
708：位线译码器；
710：位线；
712：总线；
714：感测电路(感测放大器)与数据输入结构；
716：数据总线；
718：数据输入线(data-in line)；
720：其他电路；
722：数据输出线(data-out line)；
724：控制器；
726：偏压电路电压与电流源；
Vth1、Vth2、Vth6：阈值电压；
Ith1、Ith2、Ith6：阈值电流；
Ioff@1V：漏电电流；
Cyc：周期。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。
本实施方式参照图1至图8，来提供本发明实施例的详细说明。
图1绘示开关元件100的结构剖面图，此开关元件100包括由多个双向材料层所构成的周期性叠层(periodic stack)的类超晶格结构。其中，在叠层中彼此接触的双向材料层包含不同的材料。有鉴于此描述，此结构被称为类超晶格，而不仅只是超晶格，因为在周期性叠层中的某些或全部的双向材料层可以是非晶形的、而并非是晶形的。
在本实施例中，开关元件100包含由不同硫属化物合金的交替叠层层所构成的叠层180。此叠层180包括由第一硫属化物合金所构成的双向材料层181-1、181-2、181-3、181-4、181-5、181-6，以及由第二硫属化物合金所构成的双向材料层182-1、182-2、182-3、182-4、182-5、182-6。其中，第一硫属化物合金包括硒、砷、碲砷锗硒硅硫；第二硫属化物合金包含硒、砷、硒化砷。在类超晶格结构中，双向材料层181-1、181-2、181-3、181-4、181-5、181-6层与相邻的双向材料层182-1、182-2、182-3、182-4、182-5、182-6接触。叠层180中交替叠层的双向材料层的厚度范围可以介于1至5nm之间。在本实施例中，包含碲砷锗硒硅硫(TeAsGeSeSiS)的双向材料层181-1、181-2、181-3、181-4、181-5、181-6厚度为4nm，包含硒化砷(As2Se3)的双向材料层182-1、182-2、182-3、182-4、182-5、182-6厚度为1nm。
因此，图1所绘示的结构包括由多个双向材料层所构成的重复叠层子集，每个叠层子集之中，具有两个元件。在另一种结构中，重复叠层子集具有超过两个以上的元件，每一个叠层子集中至少有一个双向材料层所用的双向材料，会与相同叠层子集中至少一个其他双向材料层所用的双向材料不同。
在本实施例中，双向材料层181-1、181-2、181-3、181-4、181-5、181-6的厚度大于双向材料层182-1、182-2、182-3、182-4、182-5、182-6的厚度。在一些实施例中，双向材料层181-1、181-2、181-3、181-4、181-5、181-6的厚度至少是双向材料层182-1、182-2、182-3、182-4、182-5、182-6的厚度的两倍，且双向材料层182-1、182-2、182-3、182-4、182-5、182-6的厚度不小于2纳米(nm)。
在一些实施例中，开关元件具有对层，其中一对的两层中的硫属化物合金含有硒。实施例的切换装置具有多个双叠层，其中，构成双叠层的两个双向材料层的硫属化物合金都包含有硒与砷。在一些实施例中，开关元件中双叠层的两个双向材料层具有不同的硫属化物合金，且双叠层的两个双向材料层都包含有硒与砷。
在图1所绘示的实施例中，叠层180包括分别由具有不同硫属化物合金的第一层和第二层交替所叠层而成的六个双叠层。在一些实施例中，叠层180总厚度的范围可以介于4纳米至60纳米之间。开关元件的切换阈值电压与漏电电流，可以通过调整双叠层的数目以及通过调整个别双向材料层的厚度来进行调控。具有介于二至六个双叠层的开关元件，预期可以对于开关元件的各种应用提供较佳的特性。
双向材料层181-1、181-2、181-3、181-4、181-5的第一硫属化物合金，可包括元素组成物，例如包含选自于砷硒(AsSe)、砷碲(AsTe)、碲砷锗硅(TeAsGeSi)、碲砷锗硅氮(TeAsGeSiN)、碲砷锗硅硒(TeAsGeSiSe)、碲砷锗硅硒硫(TeAsGeSiSeS)、碲砷锗硅硒磷(TeAsGeSiSeP)、锗硒(GeSe)、锗砷硒(GeAsSe)、与砷锗硅硒(AsGeSiSe)中的一者。
双向材料层182-1、182-2、182-3、182-4、182-5的第二硫属化物合金与该第一硫属化物合金不同，且可包括元素组成物，例如其包含选自于砷硒、砷碲、碲砷锗硅、碲砷锗硅氮、碲砷锗硅硒、碲砷锗硅硒硫、碲砷锗硅硒磷、锗硒、锗砷硒、与砷锗硅硒中与第一硫属化物合金不同的一者。
在一些实施例之中，叠层180中不同的双叠层可以具有不同的硫属化物合金的配对，这样可以使叠层180包括超过2种以上的硫属化物合金。
开关元件100包括第一电极106，延伸穿过介电层108，以接触叠层180的底部双向材料层182-6的底面。第二电极110则是形成来与叠层180的顶部双向材料层181-1接触。
偏压电路(未绘示)可通过第一电极106和第二电极110来施加一个电压。如果此电压高于切换阈值，则叠层180的电阻会下降，开关会打开；如果电压低于切换阈值，该叠层维持高电阻，开关会关闭。当开关打开时，如果电压下降导致电流的流量下跌至保持电流以下，则叠层将会回复高电阳状态。
第一电极106与第二电极110可包括，例如氮化钛(TiN)或氮化钽(TaN)。或者，第一电极106与第二电极110可以是钨(W)、氮化钨(WN)、氮化铝钛(TiAlN)或氮化铝钽(TaAlN)或在另一些实施例中，包括选自于由掺杂硅(doped-Si)、硅、碳(C)、锗(Ge)、铬(Cr)、钛(Ti)、钨、钼(Mo)、铝(A1)、钽(Ta)、铜(Cu)、铂(Pt)、铱(Ir)、镧(La)、镍(Ni)、氮(N)、氧(O)、钌(Ru)以及上述任意组合所组成的群组中的一个或更多个元素。介电层108可包括氮化硅(silicon nitride)、氮氧化硅(silicon oxynitride)、氧化硅(silicon oxide)、以及任何其他适合的介电材料。
图1所绘示的开关元件具有宽度112相对窄的第一电极106(在一些实施例中宽度为直径)。第一电极106的窄宽度112导致第一电极106与叠层180之间的接触面积小于叠层180与第二电极110之间的接触面积。因此，电流会集中在叠层180邻近第一电极106的部分，导致主动区与第一电极接触或接近。
图2绘示一种柱状开关元件200的结构剖面图。开关元件200包括如图1所述的叠层180。此处的叠层180为柱状并分别与第一电极212的底面210、第二电极216的顶面214接触。叠层180具有实质上与第一电极212和第二电极216相同的宽度，以定义出一个多层或类超晶格且由介电质(未绘示)所环绕的柱体。此处所用的“实质上(substantially)”一词主要是考虑了制造公差的因素(manufacturing tolerances)。
图3绘示一种存储单元120的实施例。存储单元120与第一存取线(位线)111接触，也与第二存取线(字线)101接触。存储单元120包括邻接于第一存取线111的表面151的一个开关元件121，以及邻接于第二存取线101的表面152的一个存储器单元122。第一势垒层123配置于开关元件121与存储器单元122之间。用来作为开关电极(switch electrode)的第二势垒层125，在本实施例中，配置于开关元件121与第一存取线111的表面151之间。举例来说，开关元件121可以是上述的一种具有两个端点的类超晶格开关(串行选择线-开关，SSL-switch)。串行选择线-开关的厚度，较佳少于60纳米。
第一势垒层123可在开关元件121与存储器单元122之间提供黏着与阻挡离子扩散的功能。第一势垒层123可具有一个厚度介于5纳米至50纳米之间的导电材料层，导电材料层的厚度较佳为20纳米。构成第一势垒层123的材料可以是金属氮化物，例如氮化钛(TiN)、氮化钽(TaN)、氮化钨(WN)、氮化钼(MoN)、氮化铌(NbN)、钛硅氮化物(TiSiN)、氮化铝钛(TiAlN)、氮化钛硼(TiBN)、氮化硅锆(ZrSiN)、氮化硅钨(WSiN)、氮化钨硼(WBN)、氮化锆铝(ZrAlN)、氮化钼硅(MoSiN)、氮化钼铝(MoAIN)、钽硅氮化物(TaSiN)、氮化铝钽(TaAlN)。除了金属氮化物，第一势垒层123可包括掺杂的多晶硅、钨、铜、钛、钼、钽、硅化钛(TiSi)、硅化钽(TaSi)、钛化钨(TiW)、氮氧化钛(TiON)、氮氧化钛铝(TiAlON)、氮氧化钨(WON)、与氮氧化钽(TaON)。
该第二势垒层125可于开关元件121与第一存取线111之间，提供黏着与阻挡离子扩散的功能，并作为开关元件121的电极。第二势垒层125可具有与第一势垒层123相同的材料，例如氮化钛，并作为开关元件121的电极。在一些实施例之中，第二势垒层125可具有与第一势垒层123相异的材料。在一些实施例之中，可以省略第二势垒层125，使开关元件121与第一存取线111直接接触，此时第一存取线111可作为开关元件121的电极。
存储器单元122可以包括一个可写入电阻材料(programmable resistancematerial)层。在一实施例中，存储器单元122包括相变存储器材料。在一些实施例中，也可用来实现其他可写入电阻式存储器单元(programmable resistance memory elements)，例如金属氧化物电阻式存储器、磁阻式存储器(magnetic resistive memories)、导电桥电阻式存储器(conducting-bridge resistive memories)。
相变存储器材料可以是，例如厚度范围介于10纳米至50纳米之间的硫族化合物层，较佳厚度为30纳米。通过施加能量，例如热或电流，用来作为相变存储器单元的硫族化合物，可以在非晶相的相对低电阻状态与结晶相的相对高电阻状态之间转换。在一些实施例之中，可以使用具有多种电阻状态的多阶层存储单元。
存储器单元122的典型材料可以包括以硫属化合物为基底的材料与其他材料。适合作为存储器单元122的硫属化合物基底材料可以包含元素周期表的IVA族的一个或多个元素，例如锗与锡(Sn)。硫属化物合金通常包括锑(Sb)、镓(Ga)、镓(In)、与银(Ag)的群组中的一个或多个。许多的相变存储器材料已描述于背景技术中提到的专利文献中，包含：镓/锑(Ga/Sb)、铟/锑(In/Sb)、铟/硒(In/Se)、锑/碲(Sb/Te)、锗/碲(Ge/Te)、锗/锑/碲(Ge/Sb/Te)、铟/锑/碲(In/Sb/Te)、镓/硒/碲(Ga/Se/Te)、锡/锑/碲(Sn/Sb/Te)、铟/锑/锗(In/Sb/Ge)、银/铟/锑/碲(Ag/In/Sb/Te)、锗/锡/锑/碲(Ge/Sn/Sb/Te)、锗/锑/硒/碲(Ge/Sb/Se/Te)、与碲/锗/锑/硫(Te/Ge/Sb/S)的合金。在锗/锑/碲合金家族之中，可以使用许多各种不同的合金组成物。举例来说，组成物可以是掺杂介电质的Ge2Sb2Te5、GeSb2Te4与GeSb4Te7。在一些实施例中，过渡金属，例如铬、铁(Fe)、镍、铌(Nb)、钯(Pd)、铂与其混合物或合金，可以与锗/锑/碲或镓/锑/碲结合以形成具有可写入电阻特性的相变合金。可用的存储器材料的特定实施例揭露于Ovshinsky，美国专利编号5,687,112第11-13栏，其内容可通过引用并入的方式将该文献全文内容收录至本文中。
存储器单元122可包括一个硫属化物合金层，并以添加剂改变其导电性、转移温度、熔点温度与其他性质。代表的添加剂可包括氮、硅、氧、二氧化硅(SiOx)、氮化硅(SiN)、铜、银(Ag)、金(Au)、铝、氧化铝(Al2O3)、钽、氧化钽(TaOx)、氮化钽、钛、与氧化钛(TiOx)。
第一存取线(位线)与第二存取线(字线)可包括各种金属材料、类金属材料、与掺杂半导体、或上述材料的组合。第一存取线与第二存取线的实施例，可使用一层或多层下述材料，如钨(W)、铝(Al)、铜(Cu)、氮化钛(TiN)、氮化钽(TaN)、氮化钨(WN)、多晶硅、硅化钴(CoSi)、硅化钨(WSi)、氮化钛(TiN)/钨/氮化钛(TiN)、及其他材料来实现。举例来说，第一存取线与第二存取线的厚度范围可介于10纳米至100纳米。在其他实施例中，第一存取线与第二存取线可以很薄或很厚。第二存取线所选择的材料，较佳是可以和存储器单元122兼容的材料。同样地，第一存取线所选择的材料，较佳是可以和第二势垒层125兼容的材料。
在另一实施例中，一底电极(未绘示)具有比存储器单元122的表面更小的接触表面，该底电极设置于存储器单元122与开关元件121之间、或设置于该存储器单元122与第二存取线101之间。由此，可达到使存储器单元的接触点的电流密度上升的目的。此底电极可包括氮化钛、氮化钽、钛硅氮化物、氮化铝钛、氮化铝钽、与氮化钨。与硫属化物合金主动区接触的底电极有时被称为“加热器”，反映在一些实施例中，此底电极可以具有相对较高的电阻，并有助于对硫属化物合金主动区进行焦耳加热。
图4是制造如图1所绘示的开关元件100的简化工艺流程图。以下有关图4的流程描述所使用的元件符号都参照图1。在步骤310中，形成具有宽度112(或直径)的第一电极106，使其延伸穿过介电层108。第一电极106包括氮化钛，该介电层108包括氮化硅。在另一些实施例中，可以从图1所述的材料中，选择第一电极106与介电层108的材料。
第一电极106延伸穿过介电层108至下方电路(underlying circuitry)(未绘示)。下方电路可以通过所属领域现有的标准工艺来形成，且电路单元的配置是根据实施此处的开关元件的结构来配置。一般而言，电路通常会包括存取元件，例如晶体管、二极管、双向阈值开关、位线、字线与源极线、导电插塞、以及半导体基板中的掺杂区。
举例来说，第一电极106与介电层108，可以使用公开于美国专利申请案，编号第11/764，678号，申请日为2007年6月18日，标题为Method for Manufacturing a PhaseChange Memory Device with Pillar Bottom Electrode(现为美国利案编号第8,138,028号)所公开的方法、材料与工艺来形成。此专利申请案可通过引用并入的方式，将全文内容收录至本文中。例如，可以在存取电路(未绘示)的顶面形成一个电极材料层，然后使用标准光刻技术(photolithographic techniques)图案化电极层上的光阻层，以形成一个光阻掩膜(mask of photoresist)覆盖于第一电极106的位置。接下来，可以使用，例如氧电浆来修整光阻掩膜，以形成具有亚光刻尺度(sublithographic dimensions)的掩膜结构，覆盖于第一电极106的位置上。之后，可以使用修整过的光阻掩膜来刻蚀电极材料层的，以形成具有窄(亚光刻)宽度112的该第一电极106。后续，形成介电材料并加以平坦化以形成介电层108。
另外，开关元件也可被组织在交叉点架构中，例如美国专利案编号第6,579,760号，标题为SELF-ALIGNED，PROGRAMMABLE PHASE CHANGE MEMORY，公告日为2003年6月17日，中所描述的内容。此专利案的内容可通过引用并入的方式，将全文内容收录至本文中。第一电极可以是存取线，例如字线和/或位线。在此一架构中，存取元件配置于开关元件与存取线之间。
在步骤312中，在溅射镀膜系统中形成包括多个交替叠层的双向材料层的叠层180。在本实施例中，叠层180由厚度为1纳米的硒化砷(As2Se3)或其他砷硒的组合(双向材料层182-1，182-2，182-3，182-4，182-5层)与厚度为4纳米的碲砷锗硒硅硫(双向材料层181-1，181-2，181-3，181-4，181-5层)交替叠层而成。形成交替叠层的双向材料层的期间，基板可以不需要在溅镀系统中移出或移入。然后，在叠层180上形成一个覆盖层，例如厚度为10纳米的氮化钛层(未绘示)，以预防硫属化物合金的氧化。
在步骤314中，形成第二电极110。例如，可以通过沉积与图案化刻蚀导电材料，来形成第二电极110。
在步骤316中，进行一个退火工艺以稳定已成形的开关元件的特性。已成形的构造在200℃或以上的温度下进行退火，以稳定存储单元的特性。在本实施例中，是以大约300℃的温度进行退火30分钟。退火工艺可结合后段工艺(BEOL processes)。此一后段工艺用以完成芯片的半导体工艺步骤，得到图8所绘示的结构。后段工艺(BEOL processes)可以是所属技术领域所公知的标准工艺，后段工艺会根据用来实施开关元件的芯片架构来执行。利用后段工艺所形成的结构，通常可包括接触(contacts)、层间介电层以及用于芯片的内联机(interconnections)的各种金属层，包括将开关元件耦接至周边电路的电路。通过这些工艺，可以在元件上形成如图8所绘示的控制电路与偏压电路。
图5绘示开关元件在沉积工艺之后(未退火)测量所得的电流-电压特性曲线图。第一周期中(Cyc 1)，电流-电压的特性曲线随着对数单位的电流电平的增加呈现直线向上的趋势，直至约3.55V的阈值电压，其电阻下降至开启状态的电阻值，且电流振幅(currentamplitude)跳升。当电压下降至约2.15V，电流强度(current magnitude)约13μA时，到达保持电平(holding level)，且电阻会快速上升至关闭状态电阻值，电流振幅也会下降。第一周期后，开关性能会变得不良，电压为1V时的漏电电流为400nA或更高。
图6绘示一种采用退火工艺所制造的开关元件的电流-电压特性曲线图。其中，在退火工艺中以对存储单元被加热至300℃持续30分钟。在第一周期中，切换阈值电压约为5.45V。在后续的周期中，当切换阈值电压维持在约4V时，开关性能会维持在良好的状态。电流约13μA时，保持阈值电压(holding threshold voltage)约为1.7V。在第一周期中，当施加在存储单元上的电压为1V时，存储单元会有12pA的漏电。第一周期之后，当施加的电压为1V时，漏电电流会维持相当低的水平，约0.16nA。
图7绘示一种采用退火工艺所制造的开关元件在恒定电流耐久性测试(constantcurrent endurance test)的数个阶段中测量所得的电流-电压特性曲线图。在测试的第一工作周期(DC cycle)的后，阈值电压Vth1约为5.3V，在切换阈值电压下的阈值电流Ith1约为0.7μA，漏电电流(Ioff@1V)约为15pA。第二工作周期后，阈值电压Vth2约为4.1V，在切换阈值电压下的电流Ith2约为0.6μA，而漏电电流(Ioff@1V)约为0.1nA。在此实验中，经过三个工作周期(Cyc 3)之后，存储单元被施加300μA的偏压持续10秒(10s)。再经过一个周期，存储单元被施加300μA的偏压，持续100秒。再经过另一个周期，存储单元被施加300μA的偏压，持续1000秒(1Ks)。再执行下一个工作周期，并进行绘图。在承受1Ks的偏压之后，存储单元的阈值电压Vth6约为3.9V，在切换阈值电压下的电流Ith6约为0.9μA，漏电电流(Ioff@1V)维持约0.1nA。这些测试结果验证了此开关元件在许多应用中具有合适的耐久性。举例来说，间隔1000秒的直流偏压(DC stress)应力，可以与开关元件在工作时间为50纳秒持续1000秒(除以50纳秒、或进行2×1010周期)的环境所遭遇的压力相符，这表示，开关元件具有2×1010周期的耐久性。
图8绘示集成电路700的简化方框图，集成电路700包括存储器单元阵列702，其具有在此描述的开关元件(串行选择开关)。具有读取、设定、复位模式的一字线译码器704耦接至阵列702中沿着行方向排列的多个字线706并与之电性连通。一位线译码器708与阵列702中沿着列方向排列的多个位线710电性连通，用以读取、设定、复位阵列702中的存储器单元。地址从总线(bus)712上提供至字线译码器704与位线译码器708。感测电路(感测放大器)与区块714中数据输入结构(data-in structures)通过数据总线716连接至位线译码器708，感测电路(感测放大器)与数据输入结构(data-in structures)包括读取、设定、复位模式的电压和/或电流源。数据通过数据输入线(data-in line)718从集成电路700上的输入输出端、或从其他集成电路700的内部或外部的数据源，提供至区块714中的数据输入结构(data-in structures)。集成电路700上的其他电路720可以包括，例如一般用途处理器、特殊用途应用电路、或由阵列702所支持用来提供系统单芯片功能的多个模块的组合。数据通过数据输出线722(data-out line)从区块714中的感测放大器提供至集成电路700上的输入输出端、或提供至集成电路700内部或外部的数据目的地(data destinations)
本实施例中的控制器724，是使用偏压安排状态机(bias arrangement statemachine)来实现，用以控制偏压电路电压与电流源726的应用，以进行偏压安排的应用，其包括读取、设定、复位与验证电压、和/或字线与位线的电流。执行控制器724可以使用所属领域现有的特殊用途逻辑电路。另一实施例中，控制器724包括一般用途处理器，其可以实施在相同的集成电路上，以执行计算机程序控制装置的操作。其他实施例中，执行控制器724可使用特殊用途逻辑电路与一般用途处理器的组合。
上述实施方式已说明包含双向材料层的开关元件。双向材料层配置于类超晶格结构中，且具有低漏电电流与高耐久性。此外，开关元件可当作存储器阵列中的存取元件，以应用于包括3D交叉点阵列的高密度的架构之中。
综上所述，虽然本发明已以实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有公知常识的技术人员，在不脱离本发明的精神和范围内，当可作各种的改动与润饰。因此，本发明之保护范围当以申请专利范围所界定的权利要求为准。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种开关元件，包括：
一第一电极；
一第二电极；以及
一叠层，包括位于该第一电极与该第二电极之间的多个双向材料层，该些双向材料层中的一层与该些双向材料层中和该层相邻的多个相邻层接触，且该些相邻层具有与该层不同的组成物。
2.根据权利要求1所述的开关元件，其中包括该些双向材料层的该叠层包括一双叠层(pair of layers)，该双叠层包括该些双向材料层的两层，且分别由两种不同的硫属化物合金或分别由两种含硒合金所构成。
3.根据权利要求1所述的开关元件，其中包括该些双向材料层的该叠层包括周期性叠层的多个叠层子集(periodic sets of layers)，且每一该些叠层子集，包括该些双向材料层的至少两层，且分别由两种不同的硫属化物合金所构成；其中该两种不同的硫属化物合金为两种不同的含硒合金或含有硒与砷的合金；其中包括该些双向材料层的该叠层具有60纳米的一总厚度；每一该些叠层子集中的一第一层具有少于5纳米(nm)的一厚度，且每一该些叠层子集中的一第二层具有少于5纳米的一厚度。
4.根据权利要求1所述的开关元件，其中包括该些双向材料层的该叠层具有与一超晶格类似的一结构配置，且包括一双叠层，该双叠层包括该些双向材料层的两层，且分别由两种不同的硫属化物合金所构成，该两种不同的硫属化物合金，分别选自于由砷硒(AsSe)、砷碲(AsTe)、碲砷锗硅(TeAsGeSi)、碲砷锗硅氮(TeAsGeSiN)、碲砷锗硅硒(TeAsGeSiSe)、碲砷锗硅硒硫(TeAsGeSiSeS)、碲砷锗硅硒磷(TeAsGeSiSeP)、锗硒(GeSe)、锗砷硒(GeAsSe)以及砷锗硅硒(AsGeSiSe)所组成的一族群。
5.一种存储器元件，包括：
一第一电极；
一第二电极；
一可写入电阻材料(programmable resistance material)层，与该第一电极接触；
一叠层，包括多个双向材料层与该第二电极接触，该些双向材料层中的一层与该些双向材料层中和该层相邻的多个相邻层接触，且该些相邻层具有与该层不同的组成物；以及
一势垒层，位于该可写入电阻材料层与该叠层之间。
6.根据权利要求5所述的存储器元件，其中包括多个双向材料层的该叠层包括一叠层子集，该叠层子集包括该些双向材料层的至少两层，且分别由两种不同的硫属化物合金、或含硒硫属化物合金、或含硒与砷的硫属化物合金所构成。
7.根据权利要求5所述的存储器元件，其中包括多个双向材料层的该叠层具有60纳米的一总厚度，且包括多个双叠层，每一该些双叠层的一第一层具有小于5纳米的一厚度；且每一该些双叠层的一第二层具有小于5纳米的一厚度。
8.根据权利要求5所述的存储器元件，其中包括该些双向材料层的该叠层具有与一超晶格类似的一结构配置，且包括一双叠层，该双叠层包括该些双向材料层的两层，且分别由两种不同的硫属化物合金所构成，该两种不同的硫属化物合金选自于由砷硒、砷碲、碲砷锗硅、碲砷锗硅氮、碲砷锗硅硒、碲砷锗硅硒硫、碲砷锗硅硒磷、锗硒、锗砷硒和砷锗硅硒所组成的一族群。
9.根据权利要求5所述的存储器元件，其中可写入电阻材料(programmableresistance material)包括相变存储器材料。
10.一种开关元件，包括：
一第一电极；
一第二电极；以及
一叠层，包括多个双向材料层位于该第一电极与该第二电极之间，该叠层包括多个双叠层，其中每一该些双叠层的一第一层具有小于5纳米的一厚度；且每一该些双叠层的一第二层具有小于5纳米的一厚度；该第一层与该第二层分别由两种不同含硒双向材料所构成。
CN201711323705.7A 2017-10-18 2017-12-12 类超晶格（superlattice-like）开关元件 Active CN109686838B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/787,274 2017-10-18
US15/787,274 US10541271B2 (en) 2017-10-18 2017-10-18 Superlattice-like switching devices

Publications (2)

Publication Number Publication Date
CN109686838A true CN109686838A (zh) 2019-04-26
CN109686838B CN109686838B (zh) 2023-04-07

Family

ID=66096625

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711323705.7A Active CN109686838B (zh) 2017-10-18 2017-12-12 类超晶格（superlattice-like）开关元件

Country Status (3)

Country Link
US (1) US10541271B2 (zh)
CN (1) CN109686838B (zh)
TW (1) TWI706565B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110534645A (zh) * 2019-08-30 2019-12-03 华中科技大学 一种阈值电压可调的三端超晶格存算一体器及其制备方法
CN111725395A (zh) * 2019-11-27 2020-09-29 中国科学院上海微系统与信息技术研究所 一种选通管材料、选通管单元以及其制作方法
CN114059029A (zh) * 2021-11-18 2022-02-18 西华大学 用于高温合金加工的Cr/CrN/NbN/NbXN稀土超晶格涂层及其制备方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3084961B1 (fr) * 2018-08-08 2021-12-10 Commissariat Energie Atomique Dispositif memoire
FR3084963B1 (fr) 2018-08-08 2022-12-16 Commissariat Energie Atomique Dispositif memoire
US11289540B2 (en) 2019-10-15 2022-03-29 Macronix International Co., Ltd. Semiconductor device and memory cell
US11158787B2 (en) 2019-12-17 2021-10-26 Macronix International Co., Ltd. C—As—Se—Ge ovonic materials for selector devices and memory devices using same
FR3107138B1 (fr) 2020-02-06 2022-02-11 Commissariat Energie Atomique Cellule mémoire à changement de phase
FR3107144A1 (fr) * 2020-02-07 2021-08-13 Commissariat A L'energie Atomique Et Aux Energies Alternatives Elément de sélection d’une mémoire
US11362276B2 (en) 2020-03-27 2022-06-14 Macronix International Co., Ltd. High thermal stability SiOx doped GeSbTe materials suitable for embedded PCM application
US11271036B2 (en) 2020-06-24 2022-03-08 Sandisk Technologies Llc Memory device containing dual etch stop layers for selector elements and method of making the same
US11818899B2 (en) 2020-11-03 2023-11-14 Samsung Electronics Co., Ltd. Semiconductor device including layers with different chalcogen compounds and semiconductor apparatus including the same
KR20220063573A (ko) 2020-11-10 2022-05-17 삼성전자주식회사 칼코겐 화합물 및 이를 포함하는 반도체 소자
CN112652713A (zh) * 2020-12-15 2021-04-13 华中科技大学 一种具有类超晶格结构的选通管及其制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100236614A1 (en) * 2009-02-06 2010-09-23 Los Alamos National Security, Llc Hybrid photovoltaics based on semiconductor nanocrystals and amorphous silicon
US20100284218A1 (en) * 2009-05-08 2010-11-11 Elpida Memory, Inc. Superlattice device, manufacturing method thereof, solid-state memory including superlattice device, data processing system, and data processing device
US20120025164A1 (en) * 2009-10-28 2012-02-02 Intermolecular, Inc. Variable resistance memory with a select device
CN103515533A (zh) * 2012-06-25 2014-01-15 三星电子株式会社 开关元件和器件、存储器件、及其制造方法
US20140376307A1 (en) * 2013-06-20 2014-12-25 National Institute Of Advanced Industrial Science And Technology Mult-level recording in a superattice phase change memory cell
US9281473B1 (en) * 2015-03-13 2016-03-08 Kabushiki Kaisha Toshiba Memory device
US20160071729A1 (en) * 2014-09-04 2016-03-10 Samsung Electronics Co., Ltd. Rectangular nanosheet fabrication

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5177567A (en) 1991-07-19 1993-01-05 Energy Conversion Devices, Inc. Thin-film structure for chalcogenide electrical switching devices and process therefor
JPWO2002041412A1 (ja) 2000-11-17 2004-03-25 津久井　克幸 超格子を用いた誘電体障壁のないスイッチ装置
US6709958B2 (en) 2001-08-30 2004-03-23 Micron Technology, Inc. Integrated circuit device and fabrication using metal-doped chalcogenide materials
AU2002354445A1 (en) 2001-12-07 2003-06-17 Sharp Kabushiki Kaisha Display apparatus using bidirectional two-terminal element and display apparatus manufacturing method
US6579760B1 (en) 2002-03-28 2003-06-17 Macronix International Co., Ltd. Self-aligned, programmable phase change memory
US6967344B2 (en) 2003-03-10 2005-11-22 Energy Conversion Devices, Inc. Multi-terminal chalcogenide switching devices
DE102004052647B4 (de) 2004-10-29 2009-01-02 Qimonda Ag Methode zur Verbesserung der thermischen Eigenschaften von Halbleiter-Speicherzellen im Herstellungsverfahren und nichtflüchtige, resistiv schaltende Speicherzelle
US7459717B2 (en) 2005-11-28 2008-12-02 Macronix International Co., Ltd. Phase change memory cell and manufacturing method
US7688619B2 (en) 2005-11-28 2010-03-30 Macronix International Co., Ltd. Phase change memory cell and manufacturing method
US8467236B2 (en) 2008-08-01 2013-06-18 Boise State University Continuously variable resistor
US7903457B2 (en) 2008-08-19 2011-03-08 Macronix International Co., Ltd. Multiple phase change materials in an integrated circuit for system on a chip application
US8324605B2 (en) 2008-10-02 2012-12-04 Macronix International Co., Ltd. Dielectric mesh isolated phase change structure for phase change memory
US8363463B2 (en) 2009-06-25 2013-01-29 Macronix International Co., Ltd. Phase change memory having one or more non-constant doping profiles
US20110049456A1 (en) 2009-09-03 2011-03-03 Macronix International Co., Ltd. Phase change structure with composite doping for phase change memory
US8178387B2 (en) 2009-10-23 2012-05-15 Macronix International Co., Ltd. Methods for reducing recrystallization time for a phase change material
US8426242B2 (en) 2011-02-01 2013-04-23 Macronix International Co., Ltd. Composite target sputtering for forming doped phase change materials
US8946666B2 (en) 2011-06-23 2015-02-03 Macronix International Co., Ltd. Ge-Rich GST-212 phase change memory materials
FR2981199B1 (fr) 2011-10-10 2014-06-27 Altis Semiconductor Snc Dispositif microelectronique a memoire programmable comportant une couche de chalcogenure dope resistante a des temperatures elevees
US8932901B2 (en) 2011-10-31 2015-01-13 Macronix International Co., Ltd. Stressed phase change materials
JP6014521B2 (ja) * 2013-03-11 2016-10-25 株式会社日立製作所 相変化メモリおよび半導体記録再生装置
US8916414B2 (en) 2013-03-13 2014-12-23 Macronix International Co., Ltd. Method for making memory cell by melting phase change material in confined space
US9214229B2 (en) 2013-06-21 2015-12-15 Macronix International Co., Ltd. Phase change memory material and system for embedded memory applications
CN104966717B (zh) 2014-01-24 2018-04-13 旺宏电子股份有限公司 一种存储器装置及提供该存储器装置的方法
US9691475B2 (en) * 2015-03-19 2017-06-27 Micron Technology, Inc. Constructions comprising stacked memory arrays
US9917252B2 (en) 2015-06-19 2018-03-13 Macronix International Co., Ltd. GaSbGe phase change memory materials
KR102453349B1 (ko) * 2016-02-25 2022-10-07 삼성전자주식회사 가변 저항 메모리 장치 및 이의 제조 방법
US20170263863A1 (en) 2016-03-14 2017-09-14 Macronix International Co., Ltd. Phase change memory having a composite memory element
KR102495000B1 (ko) 2016-03-18 2023-02-02 삼성전자주식회사 반도체 소자 및 이의 제조방법
KR102584288B1 (ko) * 2016-08-03 2023-09-27 삼성전자주식회사 비휘발성 메모리 장치

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100236614A1 (en) * 2009-02-06 2010-09-23 Los Alamos National Security, Llc Hybrid photovoltaics based on semiconductor nanocrystals and amorphous silicon
US20100284218A1 (en) * 2009-05-08 2010-11-11 Elpida Memory, Inc. Superlattice device, manufacturing method thereof, solid-state memory including superlattice device, data processing system, and data processing device
US20120025164A1 (en) * 2009-10-28 2012-02-02 Intermolecular, Inc. Variable resistance memory with a select device
CN103515533A (zh) * 2012-06-25 2014-01-15 三星电子株式会社 开关元件和器件、存储器件、及其制造方法
US20140376307A1 (en) * 2013-06-20 2014-12-25 National Institute Of Advanced Industrial Science And Technology Mult-level recording in a superattice phase change memory cell
US20160071729A1 (en) * 2014-09-04 2016-03-10 Samsung Electronics Co., Ltd. Rectangular nanosheet fabrication
US9281473B1 (en) * 2015-03-13 2016-03-08 Kabushiki Kaisha Toshiba Memory device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110534645A (zh) * 2019-08-30 2019-12-03 华中科技大学 一种阈值电压可调的三端超晶格存算一体器及其制备方法
CN110534645B (zh) * 2019-08-30 2020-12-11 华中科技大学 一种阈值电压可调的三端超晶格存算一体器及其制备方法
CN111725395A (zh) * 2019-11-27 2020-09-29 中国科学院上海微系统与信息技术研究所 一种选通管材料、选通管单元以及其制作方法
CN111725395B (zh) * 2019-11-27 2022-06-07 中国科学院上海微系统与信息技术研究所 一种选通管材料、选通管单元以及其制作方法
CN114059029A (zh) * 2021-11-18 2022-02-18 西华大学 用于高温合金加工的Cr/CrN/NbN/NbXN稀土超晶格涂层及其制备方法
CN114059029B (zh) * 2021-11-18 2023-05-09 西华大学 用于高温合金加工的Cr/CrN/NbN/NbXN稀土超晶格涂层及其制备方法

Also Published As

Publication number Publication date
CN109686838B (zh) 2023-04-07
US20190115393A1 (en) 2019-04-18
TWI706565B (zh) 2020-10-01
TW201917889A (zh) 2019-05-01
US10541271B2 (en) 2020-01-21

Similar Documents

Publication Publication Date Title
CN109686838A (zh) 类超晶格（superlattice-like）开关元件
CN109768158B (zh) 具有交叉点存储阵列的存储器件
CN100563020C (zh) 有金属氧化物的多阶电阻随机存取存储结构及其制造方法
US8605495B2 (en) Isolation device free memory
US8106376B2 (en) Method for manufacturing a resistor random access memory with a self-aligned air gap insulator
US7932506B2 (en) Fully self-aligned pore-type memory cell having diode access device
CN110729399B (zh) 开关元件与存储器元件
CN101335330B (zh) 具有钨化合物存储部的存储器装置及其工艺方法
US7551473B2 (en) Programmable resistive memory with diode structure
US7820997B2 (en) Resistor random access memory cell with reduced active area and reduced contact areas
US8084842B2 (en) Thermally stabilized electrode structure
KR102507303B1 (ko) 메모리 소자
CN107431070A (zh) 开关器件和存储装置
US7527985B2 (en) Method for manufacturing a resistor random access memory with reduced active area and reduced contact areas
TWI757029B (zh) 包含硫的切換裝置、記憶體裝置及積體電路記憶體裝置
TWI711122B (zh) 切換裝置及記憶體裝置
US20090146131A1 (en) Integrated Circuit, and Method for Manufacturing an Integrated Circuit
US8610098B2 (en) Phase change memory bridge cell with diode isolation device
US7897954B2 (en) Dielectric-sandwiched pillar memory device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TG01 Patent term adjustment
TG01 Patent term adjustment