CN103515533A - 开关元件和器件、存储器件、及其制造方法 - Google Patents

开关元件和器件、存储器件、及其制造方法 Download PDF

Info

Publication number
CN103515533A
CN103515533A CN201310256116.7A CN201310256116A CN103515533A CN 103515533 A CN103515533 A CN 103515533A CN 201310256116 A CN201310256116 A CN 201310256116A CN 103515533 A CN103515533 A CN 103515533A
Authority
CN
China
Prior art keywords
chalcogen
skeleton
sub
siliceous
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310256116.7A
Other languages
English (en)
Inventor
李东洙
李明宰
郑佑仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020120125035A external-priority patent/KR20140001075A/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN103515533A publication Critical patent/CN103515533A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/021Formation of switching materials, e.g. deposition of layers
    • H10N70/026Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/041Modification of switching materials after formation, e.g. doping
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8833Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明涉及开关元件和器件、存储器件、及其制造方法。开关元件,包括:第一电极;第二电极;以及在所述第一电极和所述第二电极之间的含硅的硫属元素氮化物层。开关器件包括:在第一电极和第二电极之间的阈值开关材料层。所述阈值开关材料层包括金属元素、硫属元素、硅元素和氮元素。存储器件包括:彼此平行布置的多条第一布线;与所述第一布线交叉并且彼此平行布置的多条第二布线;和在所述多条第一布线和所述多条第二布线的各交叉点处形成的存储单元。所述存储单元包括具有含硅的硫属元素氮化物层、中间电极和存储层的叠层物。

Description

开关元件和器件、存储器件、及其制造方法
相关申请的交叉引用
本申请要求在韩国知识产权局于2012年6月25日提交的韩国专利申请No.10-2012-0068177和2012年11月6日提交的韩国专利申请No.10-2012-0125035的优先权,其公开内容全部通过参考引入本文。
技术领域
实例实施方式涉及开关(切换)元件和器件、存储器件、及其制造方法。
背景技术
尽管相关技术的使用硫属元素化合物的常规开关器件具有优异的电性质,但是所述开关器件具有400℃或更低的相对低的运行(操作)温度。例如,已知As2S3具有约150℃的运行温度,As2Se3具有约200℃的运行温度,As2Te3具有约250℃的运行温度,As-Te-Ge具有约300℃的运行温度,和As-Ge-Se具有约400℃的运行温度。因此,在其中需要约400℃或更高的后继工艺的应用领域中,特别是在其中需要约450℃或更高的沉积工艺的电阻存储器制造领域中,使用基于硫属元素化合物的开关器件是不合适的。此外,例如,使用基于碲化物的硫属元素化合物如AsTeGeSi的开关器件的性能随时间恶化,主要是因为在所述开关器件的有源(活性)区域中碲(Te)的浓度变化。
发明内容
实例实施方式提供在相对高的温度如约400℃或更高、或者约450℃或更高下显示出改善的电性质和/或开关性质的开关元件和器件、存储器件、及其制造方法。
另外的方面将在随后的描述中部分地阐明,和部分地将从所述描述明晰,或者可通过实例实施方式的实践获悉。
至少一个实例实施方式提供开关元件。根据至少该实例实施方式,所述开关元件包括:第一电极;第二电极;以及在所述第一电极和所述第二电极之间的含硅的硫属元素氮化物(chalconitride)层。
根据至少一些实例实施方式,所述含硅的硫属元素氮化物层可具有在其表面上形成的氮化物薄膜。所述氮化物薄膜可包括SiNx。所述含硅的硫属元素氮化物层可包括:硫属化物骨架;和与所述硫属化物骨架结合(键合)的硅氮化物骨架。所述硫属化物骨架可包括与硫属元素原子结合的金属原子。所述硅氮化物骨架可包括与氮原子结合的硅原子。所述硅原子可与所述硫属元素原子结合以使所述硫属化物骨架与所述硅氮化物骨架结合。所述硅氮化物骨架可支撑所述硫属化物骨架。
所述含硅的硫属元素氮化物层可具有由式MxA100SiyNz表示的组成,其中0<x<3,0<y<2,0<z<2,其中M为银(Ag)、砷(As)、铋(Bi)、锗(Ge)、铟(In)、磷(P)、锑(Sb)和锡(Sn)的至少一种。所述元素A可为碲(Te)、硒(Se)、硫(S)和钋(Po)的至少一种。
至少一个另外的实例实施方式提供存储器件。根据至少该实例实施方式,所述存储器件包括:彼此平行布置的多条第一布线;与所述第一布线交叉并且彼此平行布置的多条第二布线;以及在所述第一布线和所述第二布线的各交叉点处形成的存储单元,所述存储单元包括具有含硅的硫属元素氮化物层、中间电极和存储层的叠层物。
至少一个另外的实例实施方式提供开关器件。根据至少该实例实施方式,所述开关器件包括在第一电极和第二电极之间的阈值开关材料层。所述阈值开关材料层包括:金属元素、硫属元素、硅元素、和氮元素。
至少一个另外的实例实施方式提供存储器件。根据至少该实例实施方式,所述存储器件包括:彼此平行布置的多条第一布线;与所述第一布线交叉并且彼此平行布置的多条第二布线;以及在所述多条第一布线和所述多条第二布线的各交叉点处形成的存储单元,所述存储单元包括开关器件、存储层以及布置在所述开关器件和所述存储层之间的中间电极。所述开关器件包括在第一电极和第二电极之间的阈值开关材料层。所述阈值开关材料层包括:金属元素、硫属元素、硅元素、和氮元素。
根据至少一些实例实施方式,所述阈值开关材料层可具有由式MxA100SiyNz表示的组成,其中0<x<3,0<y<2,0<z<2,其中M为银(Ag)、砷(As)、铋(Bi)、锗(Ge)、铟(In)、磷(P)、锑(Sb)和锡(Sn)的至少一种,和其中A为碲(Te)、硒(Se)、硫(S)和钋(Po)的至少一种。
所述金属元素可与所述硫属元素结合以形成硫属化物骨架。所述硅元素可与所述氮元素结合以形成硅氮化物骨架。所述金属元素可与所述硫属元素结合以形成硫属化物骨架,和所述硫属化物骨架可与所述硅氮化物骨架结合。
至少一个另外的实例实施方式提供制造开关元件的方法。根据至少该实例实施方式,所述方法包括:形成第一电极;在所述第一电极上形成含硅的硫属元素氮化物层;和在所述含硅的硫属元素氮化物层上形成第二电极。
根据至少一些实例实施方式,所述方法可进一步包括:在形成所述第二电极之前向所述含硅的硫属元素氮化物层施加氮气等离子体。
根据至少一些实例实施方式,含硅的硫属元素氮化物用作阈值开关材料,并且即使在约400℃或更高、或者约450℃或更高的相对高的温度下也呈现出改善的(例如,优异的)电性质。在至少一个实例中,所述含硅的硫属元素氮化物包括金属元素、硫属元素、硅元素和氮元素。金属原子和硫属元素原子彼此结合以形成硫属化物骨架。硅原子与所述硫属化物骨架的硫属元素原子结合。此外,与所述硫属元素原子结合的所述硅原子与氮原子结合。通过所述硅原子和氮原子的结合形成的硅氮化物骨架对于热是相对稳定的。此外,所述硅原子和硫属元素原子的结合对于热也是相对稳定的。因此,所述硫属化物骨架可被所述硅氮化物骨架以使得所述硫属化物骨架对于热也是相对稳定的方式支撑。即使在这样的结合结构中,被所述硅氮化物骨架支撑的所述硫属化物骨架也在所述阈值开关材料中呈现出改善的(例如,非常优良的)电性质。因此,所述含硅的硫属元素氮化物可呈现出改善的(例如,非常优良的)阈值开关性能,即使在相对高的温度下和对于相对长的时间。比较起来,在不包含所述硅氮化物骨架的相对简单的硫属化物化合物中的在硫属元素原子之间的结合以及在金属原子和硫属元素原子之间的结合对于热是相对弱的。因此,不包含所述硅氮化物骨架的所述相对简单的硫属化物化合物在相对高的温度下可不保持所述硫属化物骨架,并因此放出硫属元素。结果,不包含所述硅氮化物骨架的所述相对简单的硫属化物化合物在相对高的温度下相对容易地丧失阈值开关功能,且即使在所述相对简单的硫属化物化合物被再次冷却后也不可恢复所述功能。相反,由于在实例实施方式中所使用的所述含硅的硫属元素氮化物中所述硫属化物骨架被所述硅氮化物骨架热稳定地支撑,即使在相对高的温度下也抑制(例如,极端或显著抑制)硫属元素的放出。
附图说明
由结合附图考虑的实例实施方式的下列描述,这些和/或另外的方面将变得明晰和更容易理解,其中:
图1为示意性地说明存储器件的实例实施方式的透视图;
图2为说明根据实例实施方式的制造存储器件的方法的图;
图3为说明根据实例实施方式的开关元件的来自扫描电子显微镜的照片;
图4显示说明对于根据实例实施方式的开关元件的在室温(例如,约25℃)、约400℃和约500℃下的实例开关性质的图;
图5显示说明对于根据对比例的开关元件的在室温(例如,约25℃)、约400℃和约500℃下的实例开关性质的图;
图6为说明对于在相对高的温度下恶化的根据实例实施方式的含硅的硫属元素氮化物开关元件的在室温(例如,约25℃)下的实例开关性质的图;
图7为说明对于在相对高的温度下恶化的根据对比例的硫属化物开关元件的在室温(例如,约25℃)下的实例开关性质的图;
图8显示对于根据实例实施方式的含硅的硫属元素氮化物层的实例X-射线光电子能谱法(XPS)分析结果;
图9显示在进行氮气等离子体处理之前对于根据实例实施方式的含硅的硫属元素氮化物层的在多种温度下的实例X-射线衍射(XRD)分析结果;
图10显示说明在根据实例实施方式的交叉开关(crossbar)存储器布置中的开关单元的来自扫描电子显微镜的实例照片;
图11显示在采用或不采用氮气(N2)等离子体处理的情况下薄膜的实例XPS浓度分布曲线和电性质的图;
图12说明对于在不同工艺条件下制造的具有30×30(μm)2的尺寸的单元的实例I-V性质;
图13说明由图12获得的根据样品条件的总陷阱(捕集,trap)密度和陷阱距离;
图14说明在采用或不采用氮气(N2)等离子体处理的情况下经退火的薄膜的实例XPS分析结果;
图15中的(a)说明对于在多种氮气分压条件下溅射的AsGeTeSiN薄膜的二次离子质谱法(SIMS)分析结果;
图15中的(b)说明对于在氮气等离子体处理之后约0%和约2%薄膜的二次离子质谱法(SIMS)曲线变化;
图16说明对于根据实例实施方式的AsGeTeSiN开关的实例循环耐久性测试结果;
图17说明对于根据实例实施方式的AsGeTeSiN开关的实例缩放(scaling)行为;
图18说明通过依赖于温度的电导率值的测量分析的激活(活化)能值;和
图19说明具有根据实例实施方式的AsGeTeSiN开关的电阻随机存取存储器(RRAM)单元。
具体实施方式
现在将参照其中显示一些实例实施方式的附图更充分地描述实例实施方式。在附图中,为了清楚放大层和区域的厚度。附图中相同的附图标记是指相同的元件。
本文中公开详细的说明性实施方式。然而,本文中公开的具体结构和功能细节仅仅是为了描述实例实施方式的目的的代表性的。实例实施方式可以许多替换形式体现且不应解释为仅限于本文中阐明的那些。
应理解,不意图将本公开内容限于所公开的具体实例实施方式。相反,实例实施方式覆盖落在本发明的范围内的所有变型、等同物和替换物。
尽管术语第一、第二等可在本文中用来描述不同的元件,但是这些元件不应被这些术语限制。这些术语仅用于使一个元件区别于另外的元件。例如,第一元件可称为第二元件,和类似地,第二元件可称为第一元件,而不背离本公开内容的范围。如本文中所使用的术语“和/或”包括相关所列项目的一个或多个的任何和所有组合。
将理解,当一个元件被称为与另外的元件“连接”或“结合”时,其可直接与所述另外的元件连接或结合,或者可存在中间元件。相反,当一个元件被称为与另外的元件“直接连接”或“直接结合”时,则不存在中间元件。另外的用于描述元件之间的关系的措辞应以类似的方式解释(例如,“在……之间”相对于“直接在……之间”、“邻近”相对于“直接邻近”等)。
本文中使用的术语仅仅是为了描述具体实施方式的目的且不意图为限制性的。如本文中所使用的单数形式“一个(种)”和“所述(该)”也意图包括复数形式,除非上下文清楚地另外说明。将进一步理解,术语“包括”和/或“包含”当在本文中使用时表示存在所述特征、整体、步骤、操作、元件和/或组分,但不排除存在或添加一种或多种另外的特征、整体、步骤、操作、元件、组分、和/或其集合。
还应注意,在一些替换实施中,所述的功能/作用可不按照图中所示的顺序发生。例如,取决于所涉及的功能/作用,接连地显示的两个图可实际上基本上同时执行或者可有时以相反的顺序执行。
现在将详细介绍实施方式,其实例说明于附图中,其中相同的附图标记始终是指相同的元件。在这点上,本实施方式可具有不同的形式且不应解释为限于本文中阐明的描述。因此,下面仅通过参照附图描述实施方式以解释本描述的方面。
至少一个实例实施方式提供开关元件,其包括:第一电极;第二电极;以及介于所述第一电极和所述第二电极之间的含硅的硫属元素氮化物层。
至少一个另外的实例实施方式提供开关器件,其包括:第一电极;第二电极;以及在所述第一电极和所述第二电极之间的阈值开关材料层,所述阈值开关材料包括金属元素、硫属元素、硅元素和氮元素。
所述第一电极可由W、Ni、Al、Ti、Ta、TiN、TiW、TaN、IZO、ITO、Ir、Ru、Pd、Au、Pt、IrO2等的一种或多种形成。所述第二电极可由W、Ni、Al、Ti、Ta、TiN、TiW、TaN、IZO、ITO、Ir、Ru、Pd、Au、Pt和IrO2等的一种或多种形成。
所述含硅的硫属元素氮化物层在所述第一电极和所述第二电极之间并且包括含硅的硫属元素氮化物。所述含硅的硫属元素氮化物用作阈值开关材料。所述含硅的硫属元素氮化物包含金属元素、硫属元素、硅元素、和氮元素。
在至少一个实例实施方式中,金属原子和硫属元素原子彼此结合以形成硫属化物骨架。硅原子与所述硫属化物骨架的所述硫属元素原子结合。此外,与所述硫属元素原子结合的所述硅原子还与氮原子结合。通过所述硅原子和所述氮原子的结合形成的硅氮化物骨架对于热是相对稳定的。在所述硅原子和所述硫属元素原子之间的结合对于热也是相对稳定的。因此,在所述含硅的硫属元素氮化物中所述硫属化物骨架被所述硅氮化物骨架热稳定地支撑。在这样的结合结构中,被所述硅氮化物骨架支撑的所述硫属化物骨架呈现出在阈值开关材料中所需要的改善的电性质。因此,所述含硅的硫属元素氮化物可呈现出改善的阈值开关性能,即使是在相对高的温度下,对于相对长的时间。
此外,在实例实施方式中,由于所述含硅的硫属元素氮化物中所述硫属化物骨架被所述硅氮化物骨架热稳定地支撑,即使在相对高的温度下也显著抑制硫属元素的放出。
根据至少一个实例实施方式,所述含硅的硫属元素氮化物可具有由下面示出的式1表示的组成:
<式1>
MxA100SiyNz
在式1中,0<x<3,0<y<2,0<z<2,M可为选自包括银(Ag)、砷(As)、铋(Bi)、锗(Ge)、铟(In)、磷(P)、锑(Sb)、锡(Sn)等的组的至少一种元素,和A可为选自包括碲(Te)、硒(Se)、硫(S)、钋(Po)等的组的至少一种元素。
当在所述第一电极和所述第二电极之间施加阈值电压时,所述含硅的硫属元素氮化物层的电阻改变。
根据至少一些实例实施方式的开关元件可通过如下制造:在基底上形成第二电极,在所述第二电极上形成含硅的硫属元素氮化物层,和在所述含硅的硫属元素氮化物层上形成第一电极。所述第一电极和第二电极可通过例如溅射法、化学气相沉积法、等离子体气相沉积法、原子层沉积法等的方法形成。在至少一个实例实施方式中,所述基底可为包括存储单元的存储层。在另外的实例实施方式中,所述开关元件可通过如下制造:在第二电极上形成含硅的硫属元素氮化物层之后,在所述含硅的硫属元素氮化物层上形成第一电极。
根据至少一个实例实施方式,所述含硅的硫属元素氮化物层可通过如下形成:在氮气的存在下将包括含硅的硫属化物的靶溅射至所述第二电极。所述含硅的硫属化物可包含/包括金属元素、硫属元素、和硅元素。所述含硅的硫属化物的实例可具有由下面示出的式2表示的组成。
<式2>
MxA100Siy
在式2中,0<x<3,0<y<2,M可为选自包括银(Ag)、砷(As)、铋(Bi)、锗(Ge)、铟(In)、磷(P)、锑(Sb)、锡(Sn)等的组的至少一种元素,和A可为选自包括碲(Te)、硒(Se)、硫(S)、钋(Po)等的组的至少一种元素。
所述包括含硅的硫属化物的靶的溅射在氮气气氛中进行。
在另外的实例实施方式中,氮化物薄膜可形成于所述含硅的硫属元素氮化物层的表面,例如,与所述第一电极的接触面上。例如,在所述含硅的硫属元素氮化物层的表面上的所述氮化物薄膜可通过向形成于所述第二电极上的所述含硅的硫属元素氮化物层另外施加氮气等离子体而形成。通过向所述含硅的硫属元素氮化物层施加氮气等离子体,可根据所述含硅的硫属元素氮化物层的组成在所述含硅的硫属元素氮化物层的表面上形成氮化物薄膜如其中0<x<2的SiNx、其中0<x<2的GeNx和其中0<x<2的AlNx。这样的氮化物薄膜可进一步抑制硫属元素如硒(Se)或碲(Te)从所述含硅的硫属元素氮化物层的扩散。因此,可进一步抑制所述含硅的硫属元素氮化物层随时间的恶化。
根据至少一个实例实施方式,开关元件可用在任何包括存储层和开关元件的存储单元中。所述开关元件可应用于其的存储单元的实例可包括易失性存储单元和/或非易失性存储单元。所述开关元件可应用于其的易失性存储单元的实例可包括动态随机存取存储器(DRAM)。所述开关元件可应用于其的非易失性存储单元的实例可包括磁性随机存取存储器(MRAM)、铁电随机存取存储器(FRAM)、相变随机存取存储器(PRAM)、电阻随机存取存储器(RRAM)等。
根据至少一个另外的实例实施方式,存储器件包括:彼此平行布置的多条第一布线;与所述第一布线交叉并且彼此平行布置的多条第二布线;以及存储单元,其各自布置在所述第一和第二布线的交叉点处。所述存储单元为包括含硅的硫属元素氮化物层、中间电极和存储层的叠层物。
根据至少一个另外的实例实施方式,氮化物薄膜可形成于所述含硅的硫属元素氮化物层的表面上。所述氮化物薄膜可包括SiNx,其中0<x<2。
图1为示意性地说明存储器件的实例实施方式的透视图。
参照图1,多条第一布线41彼此平行地布置。多条第二布线31彼此平行地布置。第一布线41和第二布线31以使得第一和第二布线41和31彼此交叉的方式布置在不同的平面上。所述存储单元布置在第一布线41和第二布线31的各交叉点(例如交叉点的每一个)处。所述存储单元以包括含硅的硫属元素氮化物层38、中间电极36和存储层34的叠层物的形式形成。
第一布线41可由例如W、Ni、Al、Ti、Ta、TiN、TiW、TaN、IZO、ITO、Ir、Ru、Pd、Au、Pt、IrO2等的一种或多种形成。第二布线31可由W、Ni、Al、Ti、Ta、TiN、TiW、TaN、IZO、ITO、Ir、Ru、Pd、Au、Pt、IrO2等的一种或多种形成。中间电极36可由W、Ni、Al、Ti、Ta、TiN、TiW、TaN、IZO、ITO、Ir、Ru、Pd、Au、Pt、IrO2等的一种或多种形成。
存储层34的实例可包括易失性存储层和非易失性存储层。
所述易失性存储层的实例可包括用于动态随机存取存储器(DRAM)的介电层。所述非易失性存储层的实例可包括用于磁性随机存取存储器(MRAM)的存储层、用于铁电随机存取存储器(FRAM)的存储层、用于相变随机存取存储器(PRAM)的存储层、用于RRAM(电阻随机存取存储器)的存储层等。
更具体地,所述用于电阻随机存取存储器(RRAM)的存储层的实例可包括选自包括NiO、TiO2、Al2O3、HfO、ZrO、ZnO、WO3、CoO、Nb2O5、TaO、Ta2O5等的组的一种或多种材料。在至少一个另外的实例实施方式中,所述用于电阻随机存取存储器(RRAM)的存储层的实例可另外包括选自包括Ni离子、Ti离子、Hf离子、Zr离子、Zn离子、W离子、Co离子、Nb离子等的组的金属离子。
仍参照图1,第一布线41、含硅的硫属元素氮化物层38和中间电极36起到开关元件的作用。当在第一布线41和中间电极36施加阈值电压时,含硅的硫属元素氮化物层38的电阻改变。
图2为说明根据实例实施方式的制造存储器件的方法的图。
参照图2的步骤A和B,在基底30上在x方向(例如,向图内)上形成第二布线31的图案之后,用绝缘层54(例如,SiO2)填充在第二布线31之间的空的空间。
参照图2的步骤C-E,通过在填充有绝缘层54的第二布线31的图案上顺序层叠和图案化存储层34、中间电极36和含硅的硫属元素氮化物层38而形成多个存储单元。因此,所述存储单元各自包括含硅的硫属元素氮化物层38、中间电极36和存储层34。用绝缘层54如SiO2填充所述存储单元之间的空间以使所述存储单元图案变平。
参照图2的步骤F,在变平的存储单元图案上形成在y方向(例如,在图中从左到右)上的第一布线41的图案。因此,第一布线41和第二布线31交叉。尽管在图2的实例实施方式中形成一层存储单元阵列,但是可通过重复图2的步骤A-F形成两层或更多层的存储单元阵列。
制造开关元件的方法的至少一个另外的实例实施方式包括:形成第一电极;在所述第一电极上形成含硅的硫属元素氮化物层;和在所述含硅的硫属元素氮化物层上形成第二电极。制造开关元件的方法的至少一个另外的实例实施方式可另外包括在形成所述第二电极之前向所述含硅的硫属元素氮化物层施加氮气等离子体。
<实施例>
实施例1---具有约500nm×500nm尺寸的含硅的硫属元素氮化物开关元 件的制造
在该实施例中,通过如下制造含硅的硫属元素氮化物开关元件:使用光刻法在TiN下电极布线上形成含硅的硫属元素氮化物层之后在所述含硅的硫属元素氮化物层上形成TiN上电极布线。所述TiN下电极布线和所述TiN上电极布线布置在使得所述TiN下电极布线和所述TiN上电极布线以直角交叉的方向上。所述TiN下电极布线和所述TiN上电极布线具有约500nm的线宽。在所述TiN下电极布线和所述TiN上电极布线的交叉点处在所述TiN下电极布线和所述TiN上电极布线之间形成具有约500nm×500nm的尺寸的含硅的硫属元素氮化物层。说明实施例1的这样制造的开关元件的来自扫描电子显微镜的照片说明于图3中。实施例1的开关元件在室温(例如,约25℃)、约400℃和约500℃下的实例开关性质示于图4中。
对比例1---具有约500nm×500nm的尺寸的硫属化物开关元件的制造
在该对比例中,通过如下制造硫属化物开关元件:使用光刻法在TiN下电极布线上形成硫属化物层之后在所述硫属化物层上形成TiN上电极布线。所述TiN下电极布线和所述TiN上电极布线布置在使得所述TiN下电极布线和所述TiN上电极布线以直角交叉的方向上。所述TiN下电极布线和所述TiN上电极布线具有约500nm的线宽。在所述TiN下电极布线和所述TiN上电极布线的交叉点处在所述TiN下电极布线和所述TiN上电极布线之间形成具有约500nm×500nm的尺寸的硫属化物层。对比例1的制造的开关元件在室温(例如,约25℃)、约400℃和约500℃下的实例开关性质示于图5中。
开关性质的评价结果1
如图5中所说明的,相关技术的硫属化物开关元件的实例开关性质在约400℃或更高的温度下下降(例如,显著下降)。相反,如图4中所说明的,实施例1的含硅的硫属元素氮化物开关元件即使在约500℃的相对高的温度下也呈现出更稳定的开关性质。
实施例2---通过N 2 等离子体处理的含硅的硫属元素氮化物开关元件的 制造
在该实施例中,通过如下制造含硅的硫属元素氮化物开关元件:使用光刻法在TiN下电极布线上形成具有氮化物薄膜的含硅的硫属元素氮化物层之后在具有所述氮化物薄膜的所述含硅的硫属元素氮化物层上形成TiN上电极布线。所述TiN下电极布线和所述TiN上电极布线布置在使得所述TiN下电极布线和所述TiN上电极布线以直角交叉的方向上。所述TiN下电极布线和所述TiN上电极布线具有约500nm的线宽。在所述TiN下电极布线和所述TiN上电极布线的交叉点处在所述TiN下电极布线和所述TiN上电极布线之间形成具有约500nm×500nm的尺寸的含硅的硫属元素氮化物层。此外,在形成所述上电极之前通过氮气等离子体处理经溅射的含硅的硫属元素氮化物层。
在遭受相对高的温度的恶化之后的开关性质的评价结果
使实施例2的含硅的硫属元素氮化物开关元件和对比例1的硫属化物开关元件在约450℃的相对高的温度下进行高温恶化。对于在相对高的温度下恶化的实施例2的含硅的硫属元素氮化物开关元件的在室温(例如,约25℃)下的开关性质示于图6中。对于在相对高的温度下恶化的对比例1的硫属化物开关元件的在室温(例如,约25℃)下的开关性质示于图7中。
如所示的,实施例2的含硅的硫属元素氮化物开关元件即使在高温恶化之后也呈现出更稳定的开关性质,如图6中所说明的。
实施例3---含硅的硫属元素氮化物层的形成
在该实施例中,在基底上形成含硅的硫属元素氮化物层,和通过氮气等离子体处理所述含硅的硫属元素氮化物层。对于所述含硅的硫属元素氮化物层的实例x-射线光电子能谱法(XPS)分析结果示于图8中。
更具体地,图8中的(a)显示对于在进行氮气等离子体处理之前所述含硅的硫属元素氮化物层的实例分析结果,图8中的(b)显示通过在约450℃下使在进行氮气等离子体处理之前的所述含硅的硫属元素氮化物层进行高温恶化获得的实例分析结果,和图8中的(c)显示在约450℃下使在进行氮气等离子体处理之后的所述含硅的硫属元素氮化物层高温恶化获得的实例分析结果。
在硫属化物的情况下,在约450℃的高温下恶化之后,产生(例如,严重产生)碲(Te)的向外扩散。然而,如图8中的(c)中所说明的,在经氮气等离子体处理的含硅的硫属元素氮化物的情况下,即使在高温恶化之后,也抑制(例如,显著抑制)碲(Te)的向外扩散。
图9显示对于在进行氮气等离子体处理之前含硅的硫属元素氮化物层的在多种温度下的实例X-射线衍射(XRD)分析结果。
如图9中所说明的,即使在约600℃或更高的高温下以及在室温下进行热处理之后,所述含硅的硫属元素氮化物也保持非晶状态。
实施例4---开关性质的评价
为了达到更高的密度例如约1Tbit,可同时和/或合作地利用3维单元层叠技术、小型化技术、多级单元(MLC)技术和小型化至最高达约小于约10nm的节点的技术。在典型的存储系统中,存储器件(或单元)具有选择器(或开关器件)和存储元件。基于Si的晶体管或2-端子Si二极管通常被用作开关元件。这是由于例如足够的电流密度和可靠性的限制。然而,一些材料如混合离子电子传导(MIEC)、双向变阻器和氧化物二极管近来已被提出作为Si代替物用于2-端子选择器件。另一方面,硫属化物玻璃已被作为存储元件研究,因为硫属化物具有相对稳定的非晶和结晶相,且具有硫属化物已用于光学存储领域相对长的时间的历史。然而,如果在基于AsTeGeSi的材料中使用电子电荷注入,也可观察到阈值开关现象。
图10中的(a)说明交叉开关存储器中的开关所需要的杂散电流的路径。
图10中的(b)显示说明具有TiN上电极和下电极的实例500nm开关单元的来自扫描电子显微镜的照片。
图10中的(c)显示说明其中使用电子束光刻的实例30nm开关单元的来自扫描电子显微镜的照片。在该实例中,所述单元具有Ti上电极和下电极。
图10中的(d)说明实例500nm AsTeGeSiN单元的开关性质,其中插入的照片显示开关器件的交叉开关阵列。
实施例5---N 2 等离子体氮化硬化
关于该实施例,在施加用于模拟恶化的退火之后,分析对于AsTeGeSiN开关的恶化性质。
图11中的(a)说明经退火的样品,和图11中的(b)说明对于通过N2等离子体处理和退火的样品的开关性质的实例变化。
如图11中的(b)中所说明的,在经N2等离子体处理的样品的情况下,阈值电压和电流的分布降低(例如,大大降低)。
图11中的(c)为薄膜的X-射线光电子能谱法(XPS)浓度曲线,其显示出相对低的碲(Te)浓度,因为所述薄膜未用N2处理,和图11中的(d)为薄膜的X-射线光电子能谱法(XPS)浓度曲线,其显示出相对高的碲(Te)浓度,因为所述薄膜已用N2处理。如所示的,在未用N2等离子体处理的样品的情况下,实际的碲(Te)浓度降低。
关于已施加循环重复的情况,实例阈值电压和电流分布分别示于图11中的(e)和(f)中。断态传导的建模是基于陷阱受限的传导(TLC)模型。
图12说明对于在不同工艺条件下制造的具有约30×30(μm)2的尺寸的单元的实例I-V性质。各样品测量500次循环。使用陷阱受限的传导(TLC)模型对总陷阱密度Ntot和陷阱之间的距离Δz进行取样。
图12中的(a)为如其处于沉积状态的样品,图12中的(b)为经N2处理的样品,图12中的(c)为经真空退火的样品,和图12中的(d)为用N2处理且然后退火的样品。
由于碲(Te)浓度与陷阱密度直接相关,因此从所述图可看出,通过N2等离子体处理可提供对碲(Te)损失的阻挡。
图13说明由图12获得的根据样品条件的实例总陷阱密度和陷阱距离。
图14中的(a)说明对于在没有用氮气(N2)等离子体处理的情况下已退火的薄膜的实例X-射线光电子能谱法(XPS)分析结果,和图14中的(b)说明对于在已用氮气(N2)等离子体处理薄膜之后已退火的薄膜的实例X-射线光电子能谱法(XPS)分析结果。
由图14中的(a)可看出,在进行退火后,元素碲(Te)的浓度已根据退火时间的增加而降低(例如,严重或显著降低)。为了比较的目的,已用N2等离子体氮化的样品的结果示于图14中的(b)中。碲(Te)浓度的降低被抑制,和即使在后退火之后也保持高的碲(Te)浓度。
作为更密切研究的结果,发现通过氮气等离子体处理在样品的表面上形成SiN薄膜。使用二次离子质谱法(SIMS)分析比较AsTeGeSiN薄膜的沉积过程期间SiN的形成。
图15中的(a)说明对于在反应性溅射期间在约0%、约2%、约3%和约5%氮气(N2)分压下沉积的薄膜的实例二次离子质谱法(SIMS)曲线。在氮气等离子体处理之前在约0%和约2%氮气分压下沉积的薄膜和在氮气等离子体处理之后的所述薄膜之间的比较说明于图15中的(b)中。
如所示的,在样品的表面上形成SiN薄膜。在约0%氮气分压下沉积的薄膜的情况下在样品的表面上形成SiN薄膜,和在约2%氮气分压下沉积的薄膜的情况下SiN薄膜的信号强度增大。
实施例6---器件性能
图16说明对于AsGeTeSiN开关的实例循环耐久性值。
图16中的(a)说明对于具有约30×30(μm)2的尺寸的单元和具有约500×500(μm)2的尺寸的单元在100次循环期间的实例直流I-V数据,和图16中的(b)说明显示对于具有约30×30(μm)2的尺寸的单元和具有约500×500(μm)2的尺寸的单元的108次循环耐久性的实例脉冲循环测量结果。
图17说明AsGeTeSiN开关的实例缩放行为。
图17中的(a)说明具有约100×100(μm)2至约10×10(μm)2的尺寸的器件的实例阈值开关,和图17中的(b)说明具有约250×250(nm)2至约30×30(nm)2的尺寸的器件的实例阈值开关。图17中的(c)说明随着根据实例实施方式的单元的尺寸减小,所述单元的电流密度增加得更多。这符合对于丝状开关机理所预期的。在具有约30nm×30nm的尺寸的单元的情况下,约1.1×107A/cm2的电流密度是可与Si二极管的电流密度值相比的数值。
图18说明通过依赖于温度的电导率值的测量分析的实例激活能值。
图18中的(a)说明用于对陷阱受限传导(TLC)模型的参数进行取样的依赖于温度的电导率值的实例测量结果,和图18中的(b)说明由图18中的(a)的I-V取样的实例激活能值,其中平均Ea=~0.45eV。图18中的(c)为说明根据实例实施方式的器件结构的实例能带排列(band alignment)图,其通过测量在进行图18中的(a)和(b)中的计算之后获得的UPS而证实。图18中的(d)通过高温X-射线衍射(XRD)分析说明即使在约600℃的温度下非晶相也被良好地保持。
实施例7---集成
制造1-开关-1-电阻器(1S-1R)存储单元。对于根据实例实施方式的集成的约500nm单元的来自透射电子显微镜的照片说明于图19中的(a)中,其中使用W底电极,和使用2nm AlOx薄膜以保护W表面。通过如下制造电阻存储组件:在TaOx的反应性溅射之后使用氧气等离子体进行氧化,由此形成具有约10nm厚度的Ta2O5绝缘层。中间电极为Pt/TiN双层。
在沉积具有约40nm厚度的AsGeTeSiN开关层之后,形成TiN上电极。单独的元件的实例器件性能说明于图19中的(b)中。
最后,组装的1S-1R开关的性质示于图19中的(c)中。根据该实施例的AsTeGeSiN开关的性能总结于表1中。
[表1]
条目
最大电流密度 ×107A/cm2(在30nm节点下)
选择性(在I设定、I读取(1/2V设定)下的ΔⅠ) 102(在30μm下),103(在30nm下)
耐久性 DC:>103,脉冲:>108次循环
处理温度 200℃
高温稳定性 <500℃
通过使用氮气等离子体处理可抑制和/或防止根据时间的恶化问题。根据至少一些实例实施方式的器件具有拥有相对宽(例如,非常宽)的宽度的可缩放性(scalability),可小型化至最高达约30nm的尺寸,且即使在该情况下也可展现出优良的(例如,非常优良的)开关电流密度。例如,即使当制造温度为仅约200℃时,根据一个或多个实例实施方式的器件在约500℃的后处理步骤中也可稳定地保持,和因此发现所述器件更适于形成叠层结构。
应理解,其中描述的实例实施方式应仅在描述性的意义上考虑且不用于限制的目的。在各实例实施方式内的特征或方面的描述应典型地被认为可用于其它实例实施方式中的其它类似特征或方面。

Claims (25)

1.开关元件,包括:
第一电极;
第二电极;以及
在所述第一电极和所述第二电极之间的含硅的硫属元素氮化物层。
2.权利要求1的开关元件,其中所述含硅的硫属元素氮化物层具有在其表面上形成的氮化物薄膜。
3.权利要求2的开关元件,其中所述氮化物薄膜包括SiNx,其中0<x<2。
4.权利要求1的开关元件,其中所述含硅的硫属元素氮化物层包括:
硫属化物骨架;和
与所述硫属化物骨架结合的硅氮化物骨架。
5.权利要求4的开关元件,其中所述硫属化物骨架包括与硫属元素原子结合的金属原子。
6.权利要求5的开关元件,其中所述硅氮化物骨架包括与氮原子结合的硅原子。
7.权利要求6的开关元件,其中所述硅原子与所述硫属元素原子结合以使所述硫属化物骨架与所述硅氮化物骨架结合。
8.权利要求4的开关元件,其中所述硅氮化物骨架包括与氮原子结合的硅原子。
9.权利要求4的开关元件,其中所述硅氮化物骨架支撑所述硫属化物骨架。
10.权利要求1的开关元件,其中所述含硅的硫属元素氮化物层具有由式MxA100SiyNz表示的组成,其中0<x<3,0<y<2,0<z<2,其中M为银(Ag)、砷(As)、铋(Bi)、锗(Ge)、铟(In)、磷(P)、锑(Sb)和锡(Sn)的至少一种,和A为硫属元素的至少一种。
11.权利要求10的开关元件,其中A为碲(Te)、硒(Se)、硫(S)和钋(Po)的至少一种。
12.存储器件,包括:
彼此平行布置的多条第一布线;
与所述第一布线交叉并且彼此平行布置的多条第二布线;以及
在所述多条第一布线和所述多条第二布线的各交叉点处形成的存储单元,所述存储单元包括具有含硅的硫属元素氮化物层、中间电极和存储层的叠层物。
13.权利要求12的存储器件,其中所述含硅的硫属元素氮化物层具有在其表面上形成的氮化物薄膜。
14.权利要求12的存储器件,其中所述含硅的硫属元素氮化物层包括:
硫属化物骨架;和
与所述硫属化物骨架结合的硅氮化物骨架。
15.权利要求12的存储器件,其中所述含硅的硫属元素氮化物层具有由式MxA100SiyNz表示的组成,其中0<x<3,0<y<2,0<z<2,其中M为银(Ag)、砷(As)、铋(Bi)、锗(Ge)、铟(In)、磷(P)、锑(Sb)和锡(Sn)的至少一种,和其中A为碲(Te)、硒(Se)、硫(S)和钋(Po)的至少一种。
16.制造开关元件的方法,所述方法包括:
形成第一电极;
在所述第一电极上形成含硅的硫属元素氮化物层;和
在所述含硅的硫属元素氮化物层上形成第二电极。
17.权利要求16的方法,进一步包括:
在形成所述第二电极之前向所述含硅的硫属元素氮化物层施加氮气等离子体。
18.开关器件,包括:
在第一电极和第二电极之间的阈值开关材料层,所述阈值开关材料层包括金属元素、硫属元素、硅元素和氮元素。
19.权利要求18的开关器件,其中所述阈值开关材料层具有由式MxA100SiyNz表示的组成,其中0<x<3,0<y<2,0<z<2,其中M为银(Ag)、砷(As)、铋(Bi)、锗(Ge)、铟(In)、磷(P)、锑(Sb)和锡(Sn)的至少一种,和其中A为碲(Te)、硒(Se)、硫(S)和钋(Po)的至少一种。
20.权利要求18的开关器件,其中所述金属元素与所述硫属元素结合以形成硫属化物骨架。
21.权利要求20的开关器件,其中所述硅元素与所述氮元素结合以形成硅氮化物骨架。
22.权利要求21的开关器件,其中所述硅元素与所述硫属元素结合以使所述硫属化物骨架与所述硅氮化物骨架结合。
23.权利要求21的开关器件,其中所述硅氮化物骨架支撑所述硫属化物骨架。
24.权利要求18的开关器件,其中所述硅元素与所述氮元素结合以形成硅氮化物骨架。
25.存储器件,包括:
彼此平行布置的多条第一布线;
与所述第一布线交叉并且彼此平行布置的多条第二布线;以及
在所述多条第一布线和所述多条第二布线的各交叉点处形成的存储单元,所述存储单元包括权利要求18-24任一项的开关器件、存储层以及布置在所述开关器件和所述存储层之间的中间电极。
CN201310256116.7A 2012-06-25 2013-06-25 开关元件和器件、存储器件、及其制造方法 Pending CN103515533A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2012-0068177 2012-06-05
KR20120068177 2012-06-25
KR10-2012-0125035 2012-11-06
KR1020120125035A KR20140001075A (ko) 2012-06-25 2012-11-06 스위칭 요소 및 이를 채용한 메모리 소자

Publications (1)

Publication Number Publication Date
CN103515533A true CN103515533A (zh) 2014-01-15

Family

ID=49669099

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310256116.7A Pending CN103515533A (zh) 2012-06-25 2013-06-25 开关元件和器件、存储器件、及其制造方法

Country Status (2)

Country Link
US (1) US20130320286A1 (zh)
CN (1) CN103515533A (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105405972A (zh) * 2015-12-15 2016-03-16 上海新储集成电路有限公司 保留空气层的三维阻变存储器的制备方法
CN105405861A (zh) * 2015-12-15 2016-03-16 上海新储集成电路有限公司 一种三维阻变存储器的制备方法
CN105514136A (zh) * 2016-01-26 2016-04-20 上海新储集成电路有限公司 三维阻变存储器的制备方法
CN106784306A (zh) * 2015-11-20 2017-05-31 爱思开海力士有限公司 阈值开关器件及包括其的电子设备
CN107123734A (zh) * 2016-02-25 2017-09-01 三星电子株式会社 可变电阻存储器件
CN107533862A (zh) * 2015-08-07 2018-01-02 慧与发展有限责任合伙企业 用于计算矩阵乘法的交叉阵列
CN107665947A (zh) * 2016-07-28 2018-02-06 三星电子株式会社 可变电阻存储器件
CN108346446A (zh) * 2017-01-23 2018-07-31 西部数据技术公司 具有双向阈值型选择器的高密度3d垂直reram
CN109473411A (zh) * 2018-09-17 2019-03-15 上海音特电子有限公司 一种用于集成电路输入输出引脚过压保护的薄膜材料和使用方法
CN109686838A (zh) * 2017-10-18 2019-04-26 旺宏电子股份有限公司 类超晶格(superlattice-like)开关元件
CN109716507A (zh) * 2016-10-04 2019-05-03 索尼半导体解决方案公司 开关装置、存储设备和存储器系统
CN109742231A (zh) * 2018-12-19 2019-05-10 郑州轻工业学院 电阻存储器件

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9741764B1 (en) 2016-02-22 2017-08-22 Samsung Electronics Co., Ltd. Memory device including ovonic threshold switch adjusting threshold voltage thereof
KR102584288B1 (ko) * 2016-08-03 2023-09-27 삼성전자주식회사 비휘발성 메모리 장치
US11588102B2 (en) 2016-09-02 2023-02-21 Intel Corporation Semiconductor material for resistive random access memory
US10600961B2 (en) * 2017-07-27 2020-03-24 Hrl Laboratories, Llc Scalable and low-voltage electroforming-free nanoscale vanadium dioxide threshold switch devices and relaxation oscillators with current controlled negative differential resistance

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7402851B2 (en) * 2003-02-24 2008-07-22 Samsung Electronics Co., Ltd. Phase changeable memory devices including nitrogen and/or silicon and methods for fabricating the same
US20100213431A1 (en) * 2009-02-20 2010-08-26 Tung-Ti Yeh Treated Chalcogenide Layer for Semiconductor Devices
WO2013044612A1 (en) * 2011-09-29 2013-04-04 Tsinghua University Vertical selection transistor, memory cell, and three-dimensional memory array structure and method for fabricating the same

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107533862A (zh) * 2015-08-07 2018-01-02 慧与发展有限责任合伙企业 用于计算矩阵乘法的交叉阵列
CN107533862B (zh) * 2015-08-07 2021-04-13 慧与发展有限责任合伙企业 交叉阵列、图像处理器及计算设备
CN106784306A (zh) * 2015-11-20 2017-05-31 爱思开海力士有限公司 阈值开关器件及包括其的电子设备
CN106784306B (zh) * 2015-11-20 2020-06-02 爱思开海力士有限公司 阈值开关器件及包括其的电子设备
CN105405861A (zh) * 2015-12-15 2016-03-16 上海新储集成电路有限公司 一种三维阻变存储器的制备方法
CN105405972A (zh) * 2015-12-15 2016-03-16 上海新储集成电路有限公司 保留空气层的三维阻变存储器的制备方法
CN105514136A (zh) * 2016-01-26 2016-04-20 上海新储集成电路有限公司 三维阻变存储器的制备方法
CN107123734B (zh) * 2016-02-25 2022-05-10 三星电子株式会社 可变电阻存储器件
CN107123734A (zh) * 2016-02-25 2017-09-01 三星电子株式会社 可变电阻存储器件
CN107665947A (zh) * 2016-07-28 2018-02-06 三星电子株式会社 可变电阻存储器件
CN107665947B (zh) * 2016-07-28 2022-06-21 三星电子株式会社 可变电阻存储器件
KR102530067B1 (ko) 2016-07-28 2023-05-08 삼성전자주식회사 가변 저항 메모리 소자 및 그 제조 방법
KR20180013035A (ko) * 2016-07-28 2018-02-07 삼성전자주식회사 가변 저항 메모리 소자 및 그 제조 방법
CN109716507A (zh) * 2016-10-04 2019-05-03 索尼半导体解决方案公司 开关装置、存储设备和存储器系统
CN108346446A (zh) * 2017-01-23 2018-07-31 西部数据技术公司 具有双向阈值型选择器的高密度3d垂直reram
CN109686838A (zh) * 2017-10-18 2019-04-26 旺宏电子股份有限公司 类超晶格(superlattice-like)开关元件
CN109473411A (zh) * 2018-09-17 2019-03-15 上海音特电子有限公司 一种用于集成电路输入输出引脚过压保护的薄膜材料和使用方法
CN109742231A (zh) * 2018-12-19 2019-05-10 郑州轻工业学院 电阻存储器件

Also Published As

Publication number Publication date
US20130320286A1 (en) 2013-12-05

Similar Documents

Publication Publication Date Title
CN103515533A (zh) 开关元件和器件、存储器件、及其制造方法
CN109768158A (zh) 具有交叉点存储阵列的存储器件
Lee et al. Highly-scalable threshold switching select device based on chaclogenide glasses for 3D nanoscaled memory arrays
KR100790861B1 (ko) 나노 도트를 포함하는 저항성 메모리 소자 및 그 제조 방법
CN101409327B (zh) 具有缓冲层的电阻式存储结构
CN104969374B (zh) 具有开关层和中间电极层的电阻开关器件及其形成方法
US7872900B2 (en) Correlated electron memory
CN1964050B (zh) 非易失性存储器件及其制造方法
US10236061B2 (en) Resistive random access memory having charge trapping layer, manufacturing method thereof, and operation thereof
US20080128677A1 (en) Storage node including diffusion barrier layer, phase change memory device having the same and methods of manufacturing the same
KR102527408B1 (ko) 스위칭 소자 및 저항 변화 메모리 장치의 제조 방법
CN109786549A (zh) 电阻式随机存取存储器器件
CN104871313A (zh) 存储装置和存储装置制造方法
Tran et al. Self-Selection Unipolar $\hbox {HfO} _ {x} $-Based RRAM
CN101159309A (zh) 一种低功耗电阻存储器的实现方法
US20130270510A1 (en) Nonvolatile semiconductor memory element, nonvolatile semiconductor memory device, and method for manufacturing nonvolatile semiconductor memory device
US8907314B2 (en) MoOx-based resistance switching materials
US20120319076A1 (en) Multi-bit memory elements, memory devices including the same, and methods of manufacturing the same
KR101317755B1 (ko) 문턱 스위칭 특성을 지니는 저항체를 포함하는 비휘발성메모리 소자, 이를 포함하는 메모리 어레이 및 그 제조방법
CN102683378A (zh) 存储元件和存储装置
KR20130126325A (ko) 가변 저항 메모리 장치 및 그 제조 방법
US20140291599A1 (en) Resistive random access memory
KR20140001075A (ko) 스위칭 요소 및 이를 채용한 메모리 소자
Mikolajick et al. Versatile resistive switching in niobium oxide
Li et al. Study of sub-5 nm RRAM, tunneling selector and selector less device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140115