CN110729399B - 开关元件与存储器元件 - Google Patents

开关元件与存储器元件 Download PDF

Info

Publication number
CN110729399B
CN110729399B CN201811078303.XA CN201811078303A CN110729399B CN 110729399 B CN110729399 B CN 110729399B CN 201811078303 A CN201811078303 A CN 201811078303A CN 110729399 B CN110729399 B CN 110729399B
Authority
CN
China
Prior art keywords
switching
electrode
atomic percent
layer
memory cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811078303.XA
Other languages
English (en)
Other versions
CN110729399A (zh
Inventor
郑怀瑜
龙翔澜
郭奕廷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN110729399A publication Critical patent/CN110729399A/zh
Application granted granted Critical
Publication of CN110729399B publication Critical patent/CN110729399B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H10N70/235—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect between different crystalline phases, e.g. cubic and hexagonal
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Composite Materials (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种电压敏感开关元件，具有一第一电极、一第二电极及一位于第一电极与第二电极之间的开关层，包括一无碲、低锗含量的组成份，该组成份包括砷、硒与锗。开关元件用于立体交叉点存储器(3D cross‑point memory)。

Description

开关元件与存储器元件
技术领域
纽约公司International Business Machines Corporation和中国台湾公司Macronix International Corporation，Ltd。是联合研究协议的缔约方。
本发明是有关于一种应用于集成电路(integrated circuits)的开关元件(switch device)，包含集成电路存储器元件(memory device)。
背景技术
在集成电路中有多种开关元件的应用，例如晶体管和二极管。其中一类型的开关元件被称为双向阈值开关(ovonic threshold switch)，基于双向材料，特征在于在一开关阈值电压(threshold voltage；Vt)时，电阻大幅降低；当电压下降至低于一保持阈值电压(holding threshold voltage)时，恢复高电阻、阻断状态。
开关元件已被应用于，例如各种不同的可写入电阻存储器元件，包括设置在交叉点构造中的高密度存储单元阵列(high density arrays of cells)。例如，某些交叉点构造是采用包含有与双向阈值开关串联的相变化存储器单元(phase change memoryelement)的存储单元。其他构造，包括可使用开关元件来选取阵列中的存储器单元的各种二维(2-dimensional)与立体 (3-dimensional)阵列结构，来也已被采用。在交叉点阵列与其他高密度阵列中，为了达到精确读取或低功率写入的目的，而对阵列的任意的子集(subset)所进行的存取，存储单元开关需要具有较强的非线性的电流-电压 (currentversus voltage；I-V)特征(曲线)。如此一来，流经被选取元件的电流会大幅超过流经未被选取元件的剩余漏电流。通过每个交叉点上添加一离散存取元件(discrete accessdevice)，可以使这种非线性特征被明确地包含于，或隐含于可展现高度非线性电流-电压特征曲线的存储器元件之中。
双向阈值开关也已被推荐用于其他各种用途，包括所谓的类神经型态计算(neuromorphic computing)。
开关元件的一个重要特性，尤其是对具有非常大量的开关元件的集成电路而言，是漏电流(1eakage current)或关闭状态电流(off-state current)。漏电流是开关元件处于次阈值状态(subthreshold state)时的电流流量。开关元件也应具备较快速的开关速度与较高的耐久性。
因此有需要提供一种具备相对高的阈值电压、低漏电电流、快速的开关速度与高耐久性的开关元件。
发明内容
揭露一种电压敏感开关元件，其包括一第一电极、一第二电极及一位于第一电极与第二电极之间的开关层。开关层包括一无碲、低锗含量的组成份，此组成份包括砷(arsenic；As)、硒(selenium；Se)与锗(germanium；Ge)。
此处所述的开关层材料包含砷硒锗(AsSeGe)的组成份，该组成份包含介于15原子百分比(at％)至46原子百分比之间的砷、介于27原子百分比至60原子百分比之间的硒以及介于10原子百分比至25原子百分比之间的锗。在此类型的组成份中，开关层中所包含的砷、硒与锗的数量，结合成一个总量，可使开关层具有一个厚度，且可以在阈值电压大于3伏特(V) 下，促使开关元件进行有效切换；在此类型组成份的一些实施例中，有效切换的阈值电压大于4伏特。当控制电路对于阈值电压的配置满足下述关系时，组成份可以促使被选取开关在一阈值电压下进行有效切换。其中，控制电路的阈值电压配置，是通过施加一电压至被选取开关元件，使被选取开关的开关层的电压高于阈值值；在存取被选取开关元件的操控的期间，施加一电压至未被选取开关元件，使未被选取开关元件的开关层的电压低于阈值值，来实现。
在此种类型的组成份的一些实施例中，开关层中砷、硒与锗的数量，结合成一个总量，可使开关层具有一个厚度，且可以在一阈值电压之下，促使开关元件进行有效切换，并具有小于1纳安培(nA)的关闭状态电流。或在某些实施例中，关闭状态电流小于500皮安培(pA)。根据上述关系，组成份可以有效地具有一指定关闭状态电流。当控制电路配置来施加一电压至指定开关元件，使被选取开关元件的开关层的电压高于阈值电压，且在存取被选取开关元件的操控期间，施加一电压至未被选取开关元件，使未被选取开关元件的开关层的电压低于阈值电压，而未被选取开关元件的电流少于指定的关闭状态电流，也就是小于1纳安培或500皮安培。
对于具有小于50纳米(nm)的厚度，厚度范围介于15纳米至45纳米之间的开关层而言，此类型的组成份中砷、硒与锗的数量，可使开关层具非常低的关闭状态漏电流(off-state leakage current，IOFF)，例如低于1纳安培(＜1nA)，或甚至低于500皮安培(＜500Pa)、相对高的阈值电压，例如大于3伏特(＞3V)或大于4伏特(＞4V)。
所述的存储器元件包括一第一电极、一第二电极、一与第一电极接触的存储器单元以及如上所述的开关层。此开关层位于第一电极与第二电极之间，并与存储器单元串联。存储器元件可包含位于存储器单元与开关层之间的势垒层(barrier layer)，存储器元件可配置来作为集成电路装置中具有非常高密度的立体交叉点存储器(3D cross-pointmemory)。
开关元件也可以应用于其他各种种类的元件。
本发明的其他面向与优点可藉以下附图说明、实施方式与发明申请专利范围来详细说明。
附图说明
图1是绘示本说明书所述的组成份的三元相图(ternary composition diagram)。
图2是绘示包括一层无碲、低锗含量的砷硒锗组成份的开关元件的简化剖面图。
图3是绘示包含有本说明书所述的组成份，且具有「蕈状单元」 (mushroom cell)构造的开关元件的简化剖面图。
图4是绘示位于交叉点存储器元件中，包含本说明书所述的开关元件的存储单元的简化立体透视图。
图5是绘示本说明书所述的交叉点构造中的开关元件的简化立体透视图。
图6是绘示制造本说明书所述的开关元件的简化流程图。
图7至图9是绘示图1所示的材料A、B及C，在具有30纳米厚度的条件下，进行耐久性测试之后的结果。
图10是绘示包含有45纳米厚度的材料A开关层的开关元件的阈值电压-循环次数箱线图(box plot)。
图11是绘示包含有45纳米厚度的材料A开关层的开关元件的关闭状态电流-循环次数箱线图。
图12是绘示包含有45纳米厚度的材料A开关层的开关元件的电流- 电压图。
图13是绘示以具有45纳米厚度的材料A开关层进行耐久性测试的结果。
图14是绘示包含有30纳米厚度的材料A开关层的开关元件的阈值电压-循环次数箱线图。
图15是绘示包含有30纳米厚度的材料A开关层的开关元件的关闭状态电流-循环次数箱线图。
图16至图20是绘示具有30纳米厚度的材料A开关层的交流电流阈值电压测试(ACthreshold voltage test)结果箱线图。
图21是绘示包含有一立体存储器的集成电路存储器元件的简化方块图。其中，立体存储器是使用本说明书所述的开关元件。
【符号说明】
5：区域
10、20、122、165：开关层
11、21：第一电极
22：第二电极
24：介电层
25：导体
101、162：第二存取线
111、161：第一存取线
120：存储单元
123、166：第一势垒层
124、167：第二势垒层
125：存储器单元
151、152：表面
160：开关元件
310：形成第一电极
312：沉积无碲的砷硒锗材料
314：形成一第二电极
316：执行退火工艺
500、501：区域
700：集成电路
702：阵列
704：行/阶层译码器
706：字线
708：列/阶层译码器
710：位线
712、716：总线
714：方块
718：输入线
720：电路系统
722：输出线
724：控制揣
726：电流源
V1：电压
V2：电压
Vt：阈值电压
Vh：保持阈值电压
Ioff：关闭状态漏电流
具体实施方式
以下参照图1至图21，提供本发明的实施例的详细说明。
图1是绘示材料为砷、硒与锗的组成份的三元相图，其所绘示的区域 5代表一种无碲、低锗含量的材料，具有高阈值电压、低关闭状态电流和良好的开关耐久性。
图1中，标示了材料A、B及C，其分别具有如下列表格所示的组成份。
砷(原子百分比) 硒(原子百分比) 锗(原子百分比)
A 25.2 54.3 20.5
B 24.8 40.2 35
C 5.3 48.5 46.2
在对材料A、B及C进行测试之后，可以发现，相较于材料B及材料C，当开关层为材料A时，其显示出令人惊异地及意外地良好的表现。材料A即为本说明书描述的无碲、低锗含量的砷硒锗材料型。例如，具有材料B的开关层的开关元件，被发现具有约2.7伏特的阈值电压，以及26 纳安培的关闭状态电流约；具有材料C的开关层的开关元件，被发现具有约2.8伏特的阈值电压，以及约166纳安培的关闭状态电流。对照之下，具有材料A的开关层的开关元件，被发现具有较高约3伏特的阈值电压以及约338皮安培关闭状态电流。此外，将详述如下的内容，包含有材料A 的开关元件具有显著较佳的开关耐久性。综上所述，本说明书揭露一种新类型的低锗含量的砷硒锗材料，用来作为存储器元件或其他环境中的双向阈值开关。这种材料的实施例可以不含碲。在某些实施例中，这种用来作为开关层的低锗含量的砷硒锗材料，可包含添加物如硅(silicon)、碳(carbon) 与氮(nitrogen)。
此处所描述的开关材料，可以与落在图1的三元相图的区域5的材料具有相同的特性。一般位于此区域5的材料，包含一种砷硒锗组成份，这种组成份包含介于15原子百分比至46原子百分比之间的砷、介于27原子百分比至60原子百分比之间的硒以及介于10原子百分比至25原子百分比之间的锗。在此类型的组成份中，可以选定特定元素的相对浓度，如此一来便可有效达成一个或更多个下述特性，其包含高阈值电压、低关闭状态电流、快速开关及高耐久性。其中，这些特性可以通过下述的测试来加以证明。
图2是绘示一开关元件的简化剖面图。此开关元件包括一开关层10，其具有此处所述的无碲、低锗含量的砷硒锗材料。开关元件还包括第一电极11和第二电极12，开关层10位于第一电极与第二电极之间，并与第一电极11和和第二电极12串联。可以施加一电压V1至第一电极11，且可以施加一电压V2至第二电极12。
图3是绘示具有「蕈状单元」构造的开关元件的简化剖面图，此一开关元件包含开关层20，开关层20包含第一电极21及第二电极22。开关层20位于第一电极与第二电极之间，并将二者串联。在本实施例中，第二电极22可以穿过介电层24耦接至导体25，也可以耦接一驱动器或其他用来操作开关元件的电压源。在此一「蕈状单元」构造中，第二电极22 与开关层20具有一接触面积，此接触面积远小于第一电极21和开关层20 二者的对应接触面积。较小的接触面积可用来将流经开关层的电流集中至一个较小的区域，藉以实现开关元件的低电流操作。
对图2和图3所绘示的开关元件而言，当穿过第一电极11和21，以及第二电极12和22的电压(V1-V2)超过开关层的阈值电压时，开关元件会开启。当穿过第一电极11和21，且第二电极12和22的电压低于开关层的保持阈值电压时，开关元件会恢复至高阻抗的关闭状态。图2和图3 所绘示的开关元件，可以具备高度非线性的电流-电压特性曲线，使开关元件适合作为高密度存储器元件的开关单元(switching element)的使用或适用于其他设定之中。
图4系绘示一存储单元120，配置于第一存取线111与第二存取线101 的交叉点上。存储单元120接触第一存取线111(位线)，且接触第二存取线 101(字线)。在本实施例中，存储单元120包含邻接第一存取线111的存储器单元125，存储器单元125通过表面151与第一存取线111接触。存储单元120包含邻接第二存取线101的开关层122。第一势垒层123配置于开关层122与存储器单元125之间。在本实施例中，作为开关电极的第二势垒层124，配置于开关层122与第二存取线101的表面152之间。举例来说，开关层122可以包含如上所述的无碲、低锗含量的砷硒锗材料。
第一势垒层123可以提供开关层122和存储器单元125二者之的间黏着和阻障离子扩散的功能。第一势垒层123可以具有一导电材料层，导电材料层具有介于约5纳米至约50纳米之间的厚度，较佳约为20纳米。第一势垒层123的例示材料，可以为金属氮化物(metalnitride)，例如氮化钛 (titanium nitride；TiN)、氮化钽(tantalum nitride；TaN)、氮化钨(tungsten nitride； WN)、氮化钼(molybdenum nitride；MoN)、氮化铌(niobiumnitride；NbN)、氮化钛硅(titanium silicon nitride；TiSiN)、氮化钛铝(titaniumaluminum nitride；TiAlN)、氮化钛硼(titanium boron nitride；TiBN)、氮化锆硅(zirconium silicon nitride；ZrSiN)、氮化钨硅(tungsten silicon nitride；WSiN)、氮化钨硼 (tungsten boron nitride；WBN)、氮化锆铝(zirconium aluminum nitride；ZrAlN)、氮化钼硅(molybdenum silicon nitride；MoSiN)、氮化钨铝(molybdenumaluminum nitride；WAlN)、氮化钽硅(tantalum silicon nitride； TaSiN)与氮化钽铝(tantalum aluminum nitride；TaAlN)。除了金属氮化物之外，第一势垒层123可以包括，例如碳(carbon)、掺杂多晶硅(doped polysilicon)、钨(tungsten；W)、铜(copper；Cu)、钛(titanium；Ti)、钼 (molybdenum；Mo)、钽(tantalum；Ta)、硅化钛(titanium silicide；TiSi)、硅化钽(tantalum silicide；TaSi)、钨化钛(titanium tungsten；TiW)、氮氧化钛(titanium oxynitride；TiON)、氮化化钛铝(titanium aluminum oxynitride； TiAlON)、氮氧化钨(tungsten oxynitride；WON)与氮氧化钽(tantalum oxynitride；TaON)等材料。
第二势垒层124可以提供开关层122和第二存取线101二者之间的黏着和阻障离子扩散的功能，且可以作为电极。第二势垒层124可具有与第一势垒层123相同的材料，例如氮化钛，且可以在开关层122上扮演电极的角色。在某些实施例中，第二势垒层124可具有与第一势垒层123不同的材料。在某些实施例中，可以剃除第二势垒层124，使开关层122接触第二存取线101，使第二存取线101在开关层122上扮演电极的角色。
存储器单元125可以包括可写入电阻材料层。在一实施例中，存储器单元125包括一种相变化存储材料(phase change memory material)。在某些实施例中，其他可写入电阻式存储器元件，例如金属氧化物电阻式存储器 (metal-oxide resistive memories)、磁阻式存储器(magnetic resistive memories)与导电桥电阻式存储器(conducting-bridgeresistive memories)，或其他类型的存储器元件也可以被实现。
相变化存储材料可是，例如一种硫族化合物层，具有介于约10纳米至约50纳米之间的厚度，较佳约为30纳米。通过施加能量，例如热或电流，可以使用来作为相变化存储器单元的硫族化合物(chalcogenides)，在相对低电阻状态的非晶相以及相对高电阻状态的结晶相之间切换。在某些实施例中，可以使用于具有多个电阻状态的多电平存储单元(multilevel cells)。
适用于存储器单元125的材料的实施例，可以包含以硫族化合物为基底(chalcogenide-based)的材料。适合用来作为存储器单元的以硫族化合物为基底的材料，可以包括一或多个来自于元素周期表第IVA族的元素，例如锗(germanium；Ge)与锡(tin；Sn)。通常，硫族化合物合金包括内含一或多个下述元素：锑(antimony；Sb)、镓(gallium；Ga)、铟(indium；In)与银(silver； Ag)的组合。技术文献已描述许多相变化存储材料，包含镓/锑(Ga/Sb)、铟/锑(In/Sb)、铟/硒(In/Se)、锑/碲(Sb/Te)、锗/碲(Ge/Te)、锗/锑/ 碲(Ge/Sb/Te)、铟/锑/碲(In/Sb/Te)、镓/硒/碲(Ga/Se/Te)、锡/锑/碲 (Sn/Sb/Te)、铟/锑/锗(In/Sb/Ge)、银/铟/锑/碲(Ag/In/Sb/Te)、锗/锡 /锑/碲(Ge/Sn/Sb/Te)、锗/锑/硒/碲(Ge/Sb/Se/Te)与碲/锗/锑/硫 (Te/Ge/Sb/S)合金。在锗/锑/碲合金家族中，范围广阔的合金组成份皆是可行的，这种组成份，可以例如为介电掺杂(dielectric doped)的Ge2Sb2Te5、GeSb2Te4与GeSb4Te7。在某些实施例中，过渡金属如铬(chromium；Cr)、铁(iron；Fe)、镍(nickel；Ni)、铌(niobium；Nb)、钯(palladium；Pd)、铂(platinum； Pt)以及选自其中的混合物或合金，可与锗/锑/碲(Ge/Sb/Te)或镓/锑/ 碲(Ga/Sb/Te)组合形成一种具有可写入电阻性质的相变化合金。
存储器单元125可以包括含有添加物的硫族化合物合金层，该添加物用以调节存储器单元125的导电性(conductivity)、转移温度(transition temperature)、熔点(melting temperature)与其他性质。典型的添加物可包含氮(N)、硅(Si)、氧(oxygen；O)、氧化硅(silicon oxide；SiOx)、氮化硅(silicon nitride；SiN)、铜(Cu)、银(Ag)、金(gold；Au)、铝(aluminum；Al)、三氧化二铝(aluminum oxide；Al2O3)、钽(tantalum；Ta)、氧化钽(tantalum oxide；TaOx)、氮化钽(tantalum nitride；TaN)、钛(titanium；Ti)与氧化钛(titanium oxide； TiOx)。
第一存取线(位线)与第二存取线(字线)可以包括各种金属、类金属材料 (metal-like materials)与掺杂半导体，或选自其中的组合。第一存取线与第二存取线的实施例，可用一或多层材料，例如钨、铝、铜、氮化钛(titanium nitride；TiN)、氮化钽(tantalumnitride；TaN)、氮化钨、掺杂多晶硅、(cobalt silicide；CoSi)、硅化钨(Tungstensilicide；WSi)、淡化钛/钨/氮化钛 (TiN/W/TiN)与其他材料来加以实现。例如，第一存取线与第二存取线的厚度可以介于10纳米至100纳米之间。在其他实施例中，第一存取线与第二存取线可以非常薄，或更薄。选择用来作为第二存取线的材料，较佳是与存储器单元125兼容的材料。同样地，选择用来作为第一存取线的材料，较佳是与第二势垒层124相容的材料。
在另一个实施例中，底部电极，如图3所绘示，具有比存储器单元表面还小的接触面。且此一底部电极插入存储器单元125和开关层122二者之间，或插入存储器单元125和第一存取线111二者之间。这样，可以达成增加存储器单元接触点的电流密度的目的。此类的底部电极可以包括氮化钛、氮化钽、氮化钛硅、氮化钛铝、氮化钽铝(tantalum aluminumnitride； TaAlN)与氮化钨。接触硫族化合物合金的活化区(active region)的底部电极，有时会被视为是一种加热器，其反映了电极可以具有相对较高的电阻，并且提供焦耳热给硫族化合物合金的活化区的实施例。
图5是绘示一种配置于第一存取线161与第二存取线162交叉点上的开关元件(switch cells)160。开关元件160串联于第一存取线161与第二存取线162之间。开关元件160包含配置于第一势垒层166与第二势垒层167 之间的开关层165，开关元件160可以包括本说明书所述的无碲、低锗含量的砷硒锗材料。典型的势垒层166和167材料可以与上述讨论的材料相同。
图6是绘示制造图3所示的开关元件的工艺步骤简化流程图。在步骤 310中，第一电极形成于一基板上，且可以穿过介电层延伸至下方的电路，或者可以延伸至一图案化的存取线(patterned access line)，例如位于立体交叉点阵列中的图案化存取线。在一实施例中，第一电极可以包括氮化钛，而介电层可以包括氮化硅。电路或图案化存取线可经由现有的标准工艺来形成，且电路的单元配置，取决于此处所述的开关元件以何种配置来加以实现。大体而言，电路可包含存取元件，例如晶体管、二极管、双向阈值开关、位线、字线、源极线、导电插塞和位于半导体基板上的掺杂区。
第一电极与介电层的形成，举例来说，可以使用美国专利号码 8，138,028，发明名称“Method for Manufacturing a Phase Change Memory Device with Pillar BottomElectrode”所揭露的方法、材料与工艺来实现，此美国专利案可以通过引用并入(incorporated by reference)的方式，全文收载于本说明书之中。
或者，开关元件可被配置于一交叉点构造之中，如美国专利号码 6,579,760，发明名称”SELF-ALIGNED，PROGRAMMABLE PHASE CHANGE MEMORY”，核准日2003年6月17日，所述。此美国专利案可以通过引用并入的方式，全文收载于本说明书之中。第一电极可以为存取线，例如字线与(或)位线。在此构造中，存取装置被安排在开关元件与存取线之间。
在步骤312中，包含有无碲、低锗含量的砷硒锗材料的开关层，形成于一溅镀系统(sputtering system)中。
在步骤314中，形成一第二电极。此第二电极可通过，例如导电材料，的沉积与图案刻蚀(patterned etch)来形成。
在步骤316中，执行退火工艺，以稳定已形成的开关元件的特性。该退火工艺可结合后段(back-end-of-line；BEOL)工艺，该后段工艺是为完成芯片的半导体加工步骤，以形成如图21所绘示的结构。后段工艺可为现有标准工艺，且工艺的执行，取决于内含开关元件的芯片以何种配置来实现。大体而言，后段工艺所形成的结构，可以包含接触(contact)、层间介电层(inter-layer dielectrics)以及在芯片中用来形成内连线(interconnections)的各种金属层。这些金属层包含将开关元件耦接至周边电路系统的电路。通过这些工艺，可以将图21所绘示的控制电路(control circuits)与偏压电路(biasing circuit)形成于元件上。
图7、图8和图9是绘示材料A、B及C的循环耐久性测试的结果。其各自使用厚度30纳米的材料(材料A、B及C)作为开关层。如图所示，材料A显现出非常低的关闭状态电流与良好的耐久性；材料B，相对于无碲、低锗含量的材料，锗含量提高到约35原子百分比，材料B具有不稳定的阈值电压，而具有相对于材料C更佳的关闭状态电流。材料C具有相对较高的关闭状态电流，且未能通过后段的耐久性测试。这显示，选择使用落在区域5的材料，如材料A，可以有效得到意外高的耐久性及高开关速度、意外高的阈值电压以及意外低的关闭状态电流。
图10及图11是绘示包含有45纳米厚度的材料A开关层的开关元件的一组66个测试芯片的阈值电压-循环次数箱线图以及关闭状态电流-循环次数箱线图。在这些箱线图中，第一循环是用来作为存储单元的形成脉冲(forming pulse)，第二循环与第三循环代表存储单元的普通操作。如图 10所示，第二循环的阈值电压中位数约4.65伏特，第三四分位数(quartile value)约4伏特，且第一四分位数约为5伏特。第三循环的阈值电压中位数约4.6伏特，第三四分位数约4伏特，且第一四分位数约为4.8伏特。贯穿箱子的垂直线上的条纹代表分布边缘。测试的收尾位(tail bits)以符号“+”表示。
如图11所绘示，在第二循环中，施加2伏特时通过开关层的关闭状态电流的中位数约7.6e-12。在第三循环中，开关层具有45纳米的厚度，关闭状态电流的中位数约1.66e-11。
从而，对于使用材料A，厚度为45纳米的的开关层而言，其阈值电压相当高，大于4伏特；且关闭状态电流相当低，小于500皮安培。
图12是绘示使用材料A的存储单元，经过7次电流-电压扫描所得到的三次循环的电流-电压图。第一循环(迹线500)是绘示形成脉冲的行为。第二循环和第三循环的图表有大范围的重迭(迹线落在区域501中)。如图所示，阈值电压大于4伏特。在4伏特时，通过开关层的电流维持相当低的量，约1纳安培；在5伏特时，通过开关层的电流量增加至约0.1微安培(μA)。在电压2伏特时，关闭状态电流约1.66e-12。第二循环和第三循环的保持阈值电压(Vh)约1.6伏特。因此，开关可以将切换电压小于1伏特视为关闭状态进行操作，并且将切换电压大于5伏特视为开启状态，并允许显著的操作裕度(operating margin)。
图13是绘示对具有45纳米厚度的材料A开关层的开关元件进行耐久性测试所得到的结果。如图所示，其耐久性相当良好，具有低的关闭状态电流。
图14与图15是绘示对包含有30纳米厚度的材料A开关层的开关元件进行测试所得到的阈值电压-循环次数箱线图和关闭状态电流-循环次数箱线图。在第一循环的形成脉冲之后，如图14所绘示，存储单元的阈值电压分布的中位数约大于或等于3伏特，第一四分位数约为3.2伏特，且第三四分位数大于2.8伏特。如图15所绘示，在第一循环之后，关闭状态电流的中位数介于2.6e-10安培至3.38e-10安培之间，第一四分位数接近1 纳安培，且第三四分位数接近1e-10安培。
测试结果显示，阈值电压与关闭状态电流的大小，取决于由所述无碲、低锗含量的砷硒锗材料所制备的开关层的厚度。因此，通过改变开关层的厚度，可以改变这些数值。经证实厚度30纳米的材料A开关层，具有约 3伏特的阈值电压，且具约338皮安培，或少于338皮安培的关闭状态电流。
此处所述无碲、低锗含量的砷硒锗材料的厚度范围，介于15纳米至 45纳米之间时，有利于用来作为开关元件，这种开关元件可用于交叉点存储阵列。
图16至图20是绘示对包含有30纳米厚度的材料A开关层的开关元件进行交流电流(AC)测试的结果。在图16中，于电压加压步骤(voltage steps) 中，对开关元件施加10纳秒的脉冲，从接近0伏特增加至7伏特；测试结果显示，材料A组成份在阈值电压大于4伏特且小于4.75伏特下，使用持续时间10纳秒的外加电压脉冲，可以进行有效切换。在图17中，施加50纳秒的脉冲，这些开关元件在大于3.75伏特且小于4.5伏特下进行切换。在图18中，施加100纳秒的脉冲，这些单元在大于3.5伏特且小于 4伏特下切换。在图19中，施加200纳秒的脉冲，而这些开关元件，在大于3.4伏特且小于4.25伏特下进行切换。在图20中，施加400纳秒的脉冲，而该这单元在大于3.3伏特且小于4伏特下进行下切换。
因此，具有30纳米厚度的材料A的开关层，具有一种包括砷、硒与锗的组成份，其数量足以使开关层在阈值电压大于3伏特下，使用持续时间小于50纳秒的外加电压脉冲来进行有效切换；且在某些实施例中，阈值电压可以大于4伏特。在多数受测试的开关元件中，施加10纳秒的脉冲，开关元件会在阈值电压超过4伏特下进行切换。
此处揭露硫族化合物材料，适合应用于高密度立体交叉点存储器科技，以提供高阈值电压；也适用于需要低关闭状态电流和良好耐久性的其他应用领域。
上述说明内容显示，材料A与位于图1所示的三元相图区域5内的其他低锗含量材料，包含足够数量的砷、硒与锗，足以使采用这些材料，且厚度范围介于15纳米至45纳米之间的开关层，在阈值电压大于3伏特下进行有效切换。当控制电路对于阈值电压的配置满足上述关系时，切换开关在阈值电压大于3伏特下进行有效切换。控制电路对于阈值电压的配置，是通过施加一电压于一被选取存储单元，使位于被选取存储单元中的开关元件上的电压高于阈值值；且在存取被选取存储单元的读取操作或其他操作期间，通过施加一电压于一未被选取存储单元，使未被选取存储单元的开关元件上的电压低于阈值值，来加以实现。
本说明书的前述内容显示，材料A以及位于图1所示的三元相图区域 5内的其他低锗含量材料，包含足够数量的砷、硒与锗，足以使采用这些材料且厚度范围介于15纳米至45纳米之间的开关层，在有效关闭状态下，漏电流IOFF小于1纳安培。当存储单元控制电路在读取操作或存区被选取存储单元的其他操作期间，其关闭状态的漏电流的配置满足上述关系时，开关元件在关闭状态下的漏电流IOFF小于1纳安培。前述内容显示，材料A以及位于图1所示的三元相图区域5内的其他低锗含量材料，包含足够数量的砷、硒与锗，足以使采用这些材料且厚度介于15纳米至45纳米的开关层，在阈值电压大于4伏特下，进行有效切换。当控制电路对于阈值电压的配置满足上述关系时，开关元件在阈值电压大于4伏特下进行有效切换。控制电路对于阈值电压的配置，是通过施加一电压于一被选取存储单元，使被选取存储单元的开关元件上的电压高于阈值值；且在存取选择存储单元的读取操作或其他操作期间，通过施加一电压于一未被选取存储单元，使未被选取存储单元的开关元件上的电压低于阈值值，来实现。前述内容显示，材料A以及位于图1所示的三元相图区域5内的其他低锗含量材料，包含足够数量的砷、硒与锗，足以使采用这些材料且厚度范围介于15纳米至45纳米之间的开关层，在有效关闭状态下，漏电流小于500 皮安培。当存储单元控制电路在读取操作或存区被选取存储单元的其他操作期间，其关闭状态的漏电流的配置满足上述关系时，开关元件在有效关闭状态下，漏电流小于500皮安培。
图21是绘示集成电路700的简化方块图，包含具有此处所述无碲、低锗含量的砷硒锗开关层(SSL开关的)交叉点存储单元的立体阵列702以及可写入电阻存储层的集成电路700简化方块图。具有读取、设定与复位模式的行/阶层译码器(row/level decoder)704，与多条字线706耦接且电性导通，并在立体阵列702中沿着行排列成多个阶层的字线706。列/阶层译码器(column/level decoder)708电性导通多个位线710。其中，这些多个字线710在立体阵列702中沿着列排列成多个阶层，用来读取、设定与复位立体阵列702的忆单元。总线712将地址供应至行/阶层译码器704与列/ 阶层译码器708。方块714中的感测电路714(感测放大器)和数据输入结构，包含用来操作读取、设定与复位模式的电压与(或)电流源；且此一感测电路系统(感测放大器)和数据输入结构是经由数据总线716耦接至位线译码器708。y数据经由数据输入线718，从集成电路700的输入/输出端口或从其他内部数据源或集成电路700的外部数据源供应至方块714的数据输入结构。其他电路系统720可以包含于集成电路700之中，例如通用处理器(general purpose processor)或专用电路(specialpurpose application circuitry)，或被立体阵列702支持，用来提供系统单芯片(system-on-a-chip) 功能的模块组合。数据经由数据输出线722从方块714的感测放大器供应至集成电路700的输入/输出端口，或供应至其他内部数据目的地或集成电路700的外部数据目的地。
在本实施例中，控制器724是使用一偏压控制状态机(bias arrangement statemachine)来实现，用以控制偏压电路电压源与电流源726的应用，以实现偏压安排(biasarrangements)的应用。其中，偏压安排包含读取、设定、复位及字线和位线的电压及/或电流的验证。控制器包含具有配置来控制开关层的控制电路，此开关层具有大于3伏特或大于4伏特的阈值电压，且此一阈值电压取决于开关层的结构或组成份。其通过施加一电压于一被选取存储单元，使位于被选取存储单元中的开关元件上的电压高于阈值值；且在存取被选取存储单元的读取操作或其他操作期间，通过施加一电压于一未被选取存储单元使未被选取存储单元的开关元件上的电压低于阈值值，来加以实现。在读取被选取存储单元期间，施加于未被选取存储单元的电压，也被设定为使关闭状态电流小于1纳安培或小于500皮安培。其中，此一设定是取决于存取被选取存储单元的读取操作期间，开关层的结构或组成份。
控制器724可使用现有的专用逻辑电路(special-purpose logic circuitry) 实现。在另一个实施例中，控制器724包括一通用处理器，其可以实现于用来执行控制元件操作的计算机程序的相同集成电路中。在其他实施例中，可以采用专用逻辑电路和通用处理器的组合来实现控制器724。
综上所述，虽然本发明已以实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中普通技术人员，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视随附权利要求所界定者为准。

Claims (4)

1.一种开关元件，包括：
一第一电极；
一第二电极；及
一开关层，具有小于50纳米的一厚度，且位于该第一电极与该第二电极之间，该开关层包括一组成份，该组成份包括介于15原子百分比(at％)至46原子百分比之间的砷、介于27原子百分比至60原子百分比之间的硒与介于10原子百分比至25原子百分比之间的锗；
其中，该开关层的该组成份不包含碲；
该组成份包括足够数量的砷、硒与锗，足以在阈值电压大于3伏特下，通过一持续时间小于50纳秒的一外加电压脉冲进行有效切换，且足以有效使一关闭状态漏电流小于1纳安培。
2.一种存储器元件，包括：
一第一电极；
一第二电极；
一存储器单元，与该第一电极接触；
一开关层，具有小于50纳米的一厚度，且介于该第一电极与该第二电极之间，该开关层与该存储器单元串联，该开关层包括一组成份，包括介于15原子百分比至46原子百分比之间的砷、介于27原子百分比至60原子百分比之间的硒以及介于10原子百分比至25原子百分比之间的锗；以及
一势垒层，位于该存储器单元与该开关层之间；
其中该开关层的该组成份不包含碲；
其中该组成份包括足够数量的砷、硒与锗，通过一持续时间小于50纳秒的一外加电压脉冲，在阈值电压大于3伏特下，进行有效切换，且足以使有效关闭状态的漏电流IOFF小于1纳安培。
3.如权利要求2所述的存储器元件，其中该存储器单元包括一可写入电阻材料。
4.如权利要求2所述的存储器元件，其中该存储器单元包括一相变化存储材料。
CN201811078303.XA 2018-07-17 2018-09-14 开关元件与存储器元件 Active CN110729399B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/038,072 2018-07-17
US16/038,072 US10374009B1 (en) 2018-07-17 2018-07-17 Te-free AsSeGe chalcogenides for selector devices and memory devices using same

Publications (2)

Publication Number Publication Date
CN110729399A CN110729399A (zh) 2020-01-24
CN110729399B true CN110729399B (zh) 2023-08-25

Family

ID=63517753

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811078303.XA Active CN110729399B (zh) 2018-07-17 2018-09-14 开关元件与存储器元件

Country Status (5)

Country Link
US (1) US10374009B1 (zh)
EP (1) EP3598513B1 (zh)
JP (1) JP2020013970A (zh)
CN (1) CN110729399B (zh)
TW (1) TWI698980B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11211487B2 (en) 2019-08-15 2021-12-28 Micron Technology, Inc. Transistors, memory structures and memory arrays containing two-dimensional materials between a source/drain region and a channel region
CN110752293A (zh) * 2019-09-27 2020-02-04 北京大学 一种双向阈值开关选择器件及其制备方法
US11289540B2 (en) 2019-10-15 2022-03-29 Macronix International Co., Ltd. Semiconductor device and memory cell
US10978511B1 (en) 2019-10-15 2021-04-13 Macronix International Co., Ltd. Semiconductor device and memory cell
US11158787B2 (en) 2019-12-17 2021-10-26 Macronix International Co., Ltd. C—As—Se—Ge ovonic materials for selector devices and memory devices using same
US11362276B2 (en) 2020-03-27 2022-06-14 Macronix International Co., Ltd. High thermal stability SiOx doped GeSbTe materials suitable for embedded PCM application
US20220123209A1 (en) * 2020-10-16 2022-04-21 Macronix International Co., Ltd. SELECTOR DEVICES INCLUDING S-DOPED AsSeGeSi CHALCOGENIDES
KR20220063573A (ko) 2020-11-10 2022-05-17 삼성전자주식회사 칼코겐 화합물 및 이를 포함하는 반도체 소자
JP2022111856A (ja) * 2021-01-20 2022-08-01 ソニーセミコンダクタソリューションズ株式会社 スイッチ素子およびメモリ装置
JP2023043732A (ja) * 2021-09-16 2023-03-29 キオクシア株式会社 磁気記憶装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0196891A1 (en) * 1985-03-29 1986-10-08 Raychem Limited Circuit protection device
EP0242902A2 (en) * 1986-03-26 1987-10-28 Raychem Limited Protection device
US8148707B2 (en) * 2008-12-30 2012-04-03 Stmicroelectronics S.R.L. Ovonic threshold switch film composition for TSLAGS material
CN106784309A (zh) * 2016-12-14 2017-05-31 中国科学院上海微系统与信息技术研究所 一种ots材料、选通管单元及其制作方法
CN107204351A (zh) * 2016-03-18 2017-09-26 三星电子株式会社 半导体存储器件和制造其的方法
CN107302053A (zh) * 2017-06-19 2017-10-27 成都先锋材料有限公司 一种用于相变记忆体芯片的薄膜、开关材料及其制备方法

Family Cites Families (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3343034A (en) 1961-06-21 1967-09-19 Energy Conversion Devices Inc Transient suppressor
US3271591A (en) 1963-09-20 1966-09-06 Energy Conversion Devices Inc Symmetrical current controlling device
US3571669A (en) 1968-03-04 1971-03-23 Energy Conversion Devices Inc Current controlling device utilizing sulphur and a transition metal
US3571672A (en) 1968-04-11 1971-03-23 Energy Conversion Devices Inc Switching device including silicon and carbon
US3571671A (en) 1968-04-11 1971-03-23 Energy Conversion Devices Inc Switching device including boron and rare earth metal
US3571670A (en) 1968-04-11 1971-03-23 Energy Conversion Devices Inc tching device including boron and silicon, carbon or the like
US3611063A (en) 1969-05-16 1971-10-05 Energy Conversion Devices Inc Amorphous electrode or electrode surface
US3619732A (en) 1969-05-16 1971-11-09 Energy Conversion Devices Inc Coplanar semiconductor switch structure
US3588638A (en) 1969-05-27 1971-06-28 Energy Conversion Devices Inc Current controlling device including v02
US3656032A (en) 1969-09-22 1972-04-11 Energy Conversion Devices Inc Controllable semiconductor switch
US3801966A (en) * 1971-08-18 1974-04-02 Hitachi Ltd Optical memory device
US3980505A (en) 1973-09-12 1976-09-14 Buckley William D Process of making a filament-type memory semiconductor device
US3886577A (en) 1973-09-12 1975-05-27 Energy Conversion Devices Inc Filament-type memory semiconductor device and method of making the same
US3846767A (en) 1973-10-24 1974-11-05 Energy Conversion Devices Inc Method and means for resetting filament-forming memory semiconductor device
US3875566A (en) 1973-10-29 1975-04-01 Energy Conversion Devices Inc Resetting filament-forming memory semiconductor devices with multiple reset pulses
US5177567A (en) 1991-07-19 1993-01-05 Energy Conversion Devices, Inc. Thin-film structure for chalcogenide electrical switching devices and process therefor
US5687112A (en) 1996-04-19 1997-11-11 Energy Conversion Devices, Inc. Multibit single cell memory element having tapered contact
JPWO2002041412A1 (ja) 2000-11-17 2004-03-25 津久井　克幸 超格子を用いた誘電体障壁のないスイッチ装置
US6709958B2 (en) 2001-08-30 2004-03-23 Micron Technology, Inc. Integrated circuit device and fabrication using metal-doped chalcogenide materials
AU2002354445A1 (en) 2001-12-07 2003-06-17 Sharp Kabushiki Kaisha Display apparatus using bidirectional two-terminal element and display apparatus manufacturing method
US6579760B1 (en) 2002-03-28 2003-06-17 Macronix International Co., Ltd. Self-aligned, programmable phase change memory
US6967344B2 (en) 2003-03-10 2005-11-22 Energy Conversion Devices, Inc. Multi-terminal chalcogenide switching devices
US6990017B1 (en) * 2004-06-30 2006-01-24 Intel Corporation Accessing phase change memories
DE102004052647B4 (de) 2004-10-29 2009-01-02 Qimonda Ag Methode zur Verbesserung der thermischen Eigenschaften von Halbleiter-Speicherzellen im Herstellungsverfahren und nichtflüchtige, resistiv schaltende Speicherzelle
US7459717B2 (en) 2005-11-28 2008-12-02 Macronix International Co., Ltd. Phase change memory cell and manufacturing method
US7688619B2 (en) 2005-11-28 2010-03-30 Macronix International Co., Ltd. Phase change memory cell and manufacturing method
US7414883B2 (en) * 2006-04-20 2008-08-19 Intel Corporation Programming a normally single phase chalcogenide material for use as a memory or FPLA
US8138028B2 (en) 2007-02-12 2012-03-20 Macronix International Co., Ltd Method for manufacturing a phase change memory device with pillar bottom electrode
US8467236B2 (en) 2008-08-01 2013-06-18 Boise State University Continuously variable resistor
US7903457B2 (en) 2008-08-19 2011-03-08 Macronix International Co., Ltd. Multiple phase change materials in an integrated circuit for system on a chip application
US8324605B2 (en) 2008-10-02 2012-12-04 Macronix International Co., Ltd. Dielectric mesh isolated phase change structure for phase change memory
US8344348B2 (en) * 2008-10-02 2013-01-01 Ovonyx, Inc. Memory device
US20100203263A1 (en) * 2009-02-12 2010-08-12 Wolodymyr Czubatyj Deposition of Chalcogenide Materials via Vaporization Process
US8363463B2 (en) 2009-06-25 2013-01-29 Macronix International Co., Ltd. Phase change memory having one or more non-constant doping profiles
US20110049456A1 (en) 2009-09-03 2011-03-03 Macronix International Co., Ltd. Phase change structure with composite doping for phase change memory
US8178387B2 (en) 2009-10-23 2012-05-15 Macronix International Co., Ltd. Methods for reducing recrystallization time for a phase change material
US20120181499A1 (en) 2011-01-19 2012-07-19 Macronix International Co., Ltd. QUATERNARY GALLIUM TELLURIUM ANTIMONY (M-GaTeSb) BASED PHASE CHANGE MEMORY DEVICES
US8426242B2 (en) 2011-02-01 2013-04-23 Macronix International Co., Ltd. Composite target sputtering for forming doped phase change materials
US8946666B2 (en) 2011-06-23 2015-02-03 Macronix International Co., Ltd. Ge-Rich GST-212 phase change memory materials
FR2981199B1 (fr) 2011-10-10 2014-06-27 Altis Semiconductor Snc Dispositif microelectronique a memoire programmable comportant une couche de chalcogenure dope resistante a des temperatures elevees
US8932901B2 (en) 2011-10-31 2015-01-13 Macronix International Co., Ltd. Stressed phase change materials
US8916414B2 (en) 2013-03-13 2014-12-23 Macronix International Co., Ltd. Method for making memory cell by melting phase change material in confined space
JP6084521B2 (ja) 2013-06-20 2017-02-22 株式会社日立製作所 相変化デバイス
US9214229B2 (en) 2013-06-21 2015-12-15 Macronix International Co., Ltd. Phase change memory material and system for embedded memory applications
CN104966717B (zh) 2014-01-24 2018-04-13 旺宏电子股份有限公司 一种存储器装置及提供该存储器装置的方法
US9716225B2 (en) * 2014-09-03 2017-07-25 Micron Technology, Inc. Memory cells including dielectric materials, memory devices including the memory cells, and methods of forming same
US9691475B2 (en) 2015-03-19 2017-06-27 Micron Technology, Inc. Constructions comprising stacked memory arrays
US9379321B1 (en) * 2015-03-20 2016-06-28 Intel Corporation Chalcogenide glass composition and chalcogenide switch devices
US9917252B2 (en) 2015-06-19 2018-03-13 Macronix International Co., Ltd. GaSbGe phase change memory materials
US9741764B1 (en) * 2016-02-22 2017-08-22 Samsung Electronics Co., Ltd. Memory device including ovonic threshold switch adjusting threshold voltage thereof
KR102453349B1 (ko) 2016-02-25 2022-10-07 삼성전자주식회사 가변 저항 메모리 장치 및 이의 제조 방법
US20170263863A1 (en) 2016-03-14 2017-09-14 Macronix International Co., Ltd. Phase change memory having a composite memory element
US9659998B1 (en) * 2016-06-07 2017-05-23 Macronix International Co., Ltd. Memory having an interlayer insulating structure with different thermal resistance
KR102532201B1 (ko) * 2016-07-22 2023-05-12 삼성전자 주식회사 메모리 소자
KR102295524B1 (ko) * 2017-03-27 2021-08-30 삼성전자 주식회사 메모리 소자
US10050196B1 (en) 2017-05-04 2018-08-14 Macronix International Co., Ltd. Dielectric doped, Sb-rich GST phase change memory

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0196891A1 (en) * 1985-03-29 1986-10-08 Raychem Limited Circuit protection device
EP0242902A2 (en) * 1986-03-26 1987-10-28 Raychem Limited Protection device
US8148707B2 (en) * 2008-12-30 2012-04-03 Stmicroelectronics S.R.L. Ovonic threshold switch film composition for TSLAGS material
CN107204351A (zh) * 2016-03-18 2017-09-26 三星电子株式会社 半导体存储器件和制造其的方法
CN106784309A (zh) * 2016-12-14 2017-05-31 中国科学院上海微系统与信息技术研究所 一种ots材料、选通管单元及其制作方法
CN107302053A (zh) * 2017-06-19 2017-10-27 成都先锋材料有限公司 一种用于相变记忆体芯片的薄膜、开关材料及其制备方法

Also Published As

Publication number Publication date
EP3598513A1 (en) 2020-01-22
CN110729399A (zh) 2020-01-24
JP2020013970A (ja) 2020-01-23
EP3598513B1 (en) 2020-09-30
US10374009B1 (en) 2019-08-06
TWI698980B (zh) 2020-07-11
TW202006931A (zh) 2020-02-01

Similar Documents

Publication Publication Date Title
CN110729399B (zh) 开关元件与存储器元件
US10541271B2 (en) Superlattice-like switching devices
US8374019B2 (en) Phase change memory with fast write characteristics
US7701750B2 (en) Phase change device having two or more substantial amorphous regions in high resistance state
US7932506B2 (en) Fully self-aligned pore-type memory cell having diode access device
TWI701663B (zh) 具有記憶胞之積體電路及記憶陣列中之被選記憶胞的寫入方法
US8084842B2 (en) Thermally stabilized electrode structure
US10395733B2 (en) Forming structure and method for integrated circuit memory
JP2021527341A (ja) 遷移金属ドープのゲルマニウム−アンチモン−テルル（ｇｓｔ）メモリデバイスコンポーネント及び組成物
US20200258943A1 (en) Semiconductor devices including a passive material between memory cells and conductive access lines, and related devices and electronic devices
CN111697133A (zh) 半导体装置、存储器装置以及开关装置
TWI757029B (zh) 包含硫的切換裝置、記憶體裝置及積體電路記憶體裝置
TWI711122B (zh) 切換裝置及記憶體裝置
TWI742629B (zh) 記憶體裝置與積體電路
US7897954B2 (en) Dielectric-sandwiched pillar memory device
US20240015987A1 (en) Multi-layer ovonic threshold switch (ots) for switching devices and memory devices using the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant