CN111697133A - 半导体装置、存储器装置以及开关装置 - Google Patents

半导体装置、存储器装置以及开关装置 Download PDF

Info

Publication number
CN111697133A
CN111697133A CN201910509990.4A CN201910509990A CN111697133A CN 111697133 A CN111697133 A CN 111697133A CN 201910509990 A CN201910509990 A CN 201910509990A CN 111697133 A CN111697133 A CN 111697133A
Authority
CN
China
Prior art keywords
electrode
switching
layer
barrier layer
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910509990.4A
Other languages
English (en)
Inventor
郑怀瑜
郭奕廷
龙翔澜
罗伯特·布鲁斯
发比又·卡塔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
International Business Machines Corp
Original Assignee
Macronix International Co Ltd
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd, International Business Machines Corp filed Critical Macronix International Co Ltd
Publication of CN111697133A publication Critical patent/CN111697133A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供一种半导体装置、存储器装置以及开关装置，该开关装置具有第一电极、第二电极以及第一电极与第二电极之间的开关层。原位势垒层安置于第一电极与第二电极之间。势垒层包括包含硅及碳的组合物。开关装置可用于存储器装置中。

Description

半导体装置、存储器装置以及开关装置
技术领域
本发明是关于使用于集成电路(包含集成电路存储器装置)中的开关装置。
背景技术
在集成电路中具有许多的开关装置的应用(诸如晶体管及二极管)。一种类型的开关装置被称为基于双向材料的双向临界值开关，其特征是在开关临界值电压处具有较大电阻降，以及在电压降低至保持临界值之下时恢复高电阻阻断状态。
举例而言，开关装置已用于包括以交叉点架构组织的高密度阵列单元的各种可编程电阻存储器装置中。举例而言，一些交叉点架构利用包含与双向临界值开关(ovonicthreshold switch；OTS)串联的相变存储器元件的存储器单元。其他架构也被使用，包含各种2维及3维阵列结构，所述架构亦可利用开关装置以选择阵列中的存储器元件。此外，已提出将双向临界值开关用于各种其他用途，包含所谓的类神经(neuromorphic)计算。
与制造包含双向临界值开关选择器(OTS selectors)的装置有关的问题在于双向临界值开关材料容易在许多环境(settings)中氧化。解决此氧化的一个选项涉及原位成型(in situ formation)一掩模层(其中，原位(in situ)系指在不破除原本工艺真空的条件下，继续下一个工艺如镀膜，在此即镀上该掩模层)，以减少双向临界值开关材料的氧化，所述掩模层诸如纯碳(例如非晶形碳或其他碳相)或掺氮的碳。然而，即使使用此等技术，双向临界值开关的氧化仍可能是明显的问题。
因此，有需要提供经改良的技术以减少双向临界值开关材料在制造期间的氧化。
发明内容
描述了一种开关装置，包括第一电极、第二电极以及第一电极与第二电极之间的开关层。开关层可包括双向临界值开关材料。势垒层安置于开关层的表面上，且包括含有硅及碳的组合物。在组合物中碳可比硅具有更高浓度(掺硅碳)。在本文所描述的实施例中，组合物中的硅的浓度可在约4至18原子百分比范围内。势垒层可包括原位(in situ)沉积层，所述原位沉积层包括硅及碳。
描述了一种存储器装置，包含：第一电极；第二电极；与第一电极接触的存储器元件，诸如相变存储器材料或其他可编程电阻存储器材料；以及位于第一电极与第二电极之间并与存储器元件串联的开关层。存储器装置可包含存储器元件与开关层之间的势垒层。如本文所描述，势垒层包括包含硅及碳的组合物。
存储器装置可经组态为集成电路装置上的具有极高密度的3D交叉点存储器。
亦可在各种其他类型的装置中利用开关装置。
描述了制造装置的方法。可使用双向临界值开关材料原位沉积势垒层。
使用如本文所描述的势垒层可提高热稳定性且减少底层双向临界值开关材料的氧化。包含掺硅碳势垒层的双向临界值开关可经受住高温退火。
在审阅以下附图、实施方式以及权利要求之后可看出本发明的其他形式及优点。
附图说明
图1为包含包括硅及碳的组合物的势垒层的开关装置的简化横截面。
图2为绘示针对势垒材料的测试结果绘制的电阻率对比温度的曲线图。
图3为包含具有如本文所描述的势垒层的开关装置的交叉点存储器装置中的存储器单元的简化3D透视图。
图4为在交叉点组态下具有如本文所描述的势垒层的开关装置的简化3D透视图。
图5为用于制造如本文所描述的存储器装置的简化流程图。
图6为包括利用如本文所描述的开关装置的3D存储器的集成电路存储器装置的简化方块图。
【附图标记说明】
10、103、165：开关层
11：第一电极
12：第二电极
15：势垒层
20：第一轨迹
21：第二轨迹
22：第三轨迹
101：底部电极层
102、104：缓冲层
105：存储器材料层
106：顶部缓冲层
110、161：第一存取线
120、162：第二存取线
125：存储器单元
160：开关单元
166：第一缓冲层
167：第二缓冲层
201：第一轨迹的上半部分
202：第一轨迹的下半部分
210、212、214、216、218：步骤
211：第二轨迹的上半部分
212：第二轨迹的下半部分
300：集成电路
302：阵列
304：列/层级线译码器
306：字线
308：行/层级译码器
310：位线
312：总线
314：区块
316：数据总线
318：数据输入线
320：其他电路
322：数据输出线
324：控制器
326：偏压电路电压源及电流源
V1、V2：电压
具体实施方式
参考图1至图6提供本发明的实施例的详细描述。
图1为包含如本文所描述的势垒层15及具有双向临界值开关材料的开关层10的开关装置的简化图。势垒层15为在双向临界值开关材料的开关层10的顶部表面上的包含硅及碳的组合物。开关装置包含第一电极11及第二电极12，其中开关层10串联于第一电极11与第二电极12之间。势垒层15接触双向临界值开关材料的开关层10的表面，而可防止或减少材料在制造期间氧化。可将电压V1施加于第一电极11，且可将电压V2施加于第二电极12。在一些实施例中，第二势垒层可安置于双向临界值开关材料的开关层10与所述第一提及表面(即顶部表面)相对的第二表面(例如底部表面)上。
在实施例中，势垒层15可包括硅及碳的组合，其中以原子百分比量测，碳比硅的浓度更高。与一些双向开关材料组合，势垒层15可包括硅及碳的组合物，其中硅的浓度在约4至18原子百分比范围内。势垒层15可包括原位势垒层，所述原位势垒层在用于沉积双向临界值开关材料的相同工艺腔体中沉积于该双向临界值开关材料之上。
在实施例中，势垒层15可包括由硅及碳组成的组合物，诸如通过仅沉积硅及碳与通过接触开关材料及后续各层结构的制造工序产生的任何杂质(诸如在共同工艺腔体中与开关材料进行共溅射)来形成势垒层15的情形。
图2为针对可搭配双向临界值开关材料的势垒层的材料的电阻率对比温度的曲线图，其中材料的温度自约50℃加热至约400℃(升温部分)，且接着使其冷却回至约50℃(降温部分)。曲线图包含绘示纯碳的电阻率对比温度的第一轨迹20。纯碳展示由此热循环引起的电阻率的实质改变。由于温度上升，电阻率会下降，因此第一轨迹20的上半部分201是代表升温部分的曲线，第一轨迹20的下半部分202则是代表降温部分的曲线。
曲线图包含绘示硅及碳的组合的电阻率对比温度的第二轨迹21，其中硅的浓度约为11.1原子百分比且碳的浓度约为88.9原子百分比。可看出电阻率略微更高，但由热循环引起的电阻率改变显着减小。此实施例的势垒材料可通过以设定为30瓦特的射频(Radiofrequency；RF)功率溅射掺硅碳(Si-C)来形成。同样的，第二轨迹21的上半部分211及下半部分212也分别代表升温部分及降温部分的曲线。
曲线图包含绘示硅及碳的组合的电阻率对比温度的第三轨迹22，其中硅的浓度约为17.2原子百分比，且碳的浓度约为82.8原子百分比。由第三轨迹22可以看出，在此实施例中，由热循环引起的电阻率改变极小。实际上，即使在退火至400℃之后电阻率亦返回至其初始值。此实施例的势垒材料可通过以设定为50瓦特的RF功率溅射掺硅碳来形成。
另外，掩模含有硅及碳的势垒材料的双向临界值开关材料的样本及掩模由纯碳组成的势垒材料的双向临界值开关材料的样本经受退火，以测试双向临界值开关的热稳定性。测试发现使用包括硅及碳的势垒材料的样本可经受400℃的退火，而使用纯碳的样本则明显受损。
使用包括砷(As)的双向临界值开关材料进行额外测试，其中砷化氢(AsH3)的释气为双向临界值开关材料的氧化的指标。在测试的实例中，双向临界值开关材料包括AsSeGeSi。此额外测试量测具有60纳米厚纯碳的势垒层的样本的砷化氢释气，以及具有如本文所描述的60纳米厚的硅及碳的组合的势垒层的样本的砷化氢释气。砷化氢释气代表含砷的膜与水分反应，从而导致氧化的现象。测试发现，释气现象在使用硅及碳的组合的实例中有实质性的减少。
此外，比较双向临界值开关材料的样本中的氧含量。在利用纯碳势垒层的样本中，氧的浓度可大于20原子百分比。在利用硅及碳的组合作为势垒层的样本中，氧的浓度约为4.5原子百分比。
此测试表明包括硅及碳的组合的势垒层展现良好掩模能力。利用如本文所描述的势垒层可停止双向临界值开关材料的氧化。此外，如本文所描述的势垒层在较宽的温度范围上仍具有较佳的电阻率稳定性。此外，与双向临界值开关材料组合的如本文所描述的势垒层可在高温下操作而不损坏。
图3示出包括安置于交叉点的第一存取线110及第二存取线120中的多层柱(multi-layer pillar)的例示性存储器单元125。
在此实例中的柱包含第一存取线110上的底部电极层101，诸如金属、金属氮化物、掺杂半导体或类似者。
缓冲层102安置于底部电极层101上。在一些实施例中，缓冲层102包括如本文所描述的硅及碳的组合物。缓冲层102可为例如15纳米至30纳米厚。
开关层103安置于缓冲层102上。开关层103可包括双向临界值开关材料，举例而言，AsSeGeSi、AsSeGeSiC、AsSeGeSiN、AsSeGeSiTe、AsSeGeSiTeS、AsTeGeSi、AsTeGeSiN以及其他可用的双向临界值开关材料。在一些实施例中，双向临界值开关材料包括As。开关层103可为例如15纳米至45纳米厚，且较佳地小于50纳米厚。
缓冲层104安置于开关层103上，且可称为双向临界值开关材料的掩模层。缓冲层104为包括如本文所论述的硅及碳的组合物的势垒层。在较佳实施例中，缓冲层104包括包含硅及碳的原位组合物的势垒层，其中碳比硅的浓度更高。对一些双向临界值开关材料而言，缓冲层104为包含硅及碳的组合物的势垒层，其中硅的浓度在4至18原子百分比范围内。缓冲层104可为例如15纳米至30纳米厚。
存储器材料层105安置于缓冲层104上。存储器材料可包括可编程电阻材料。在实施例中，存储器材料包括相变存储器材料，诸如GST(锗-锑-鍗材料，例如Ge2Sb2Te5)、氧化硅掺杂GST、氮掺杂GST、氧化硅掺杂GaSbGe或其他相变存储器材料。在一些实施例中，可实施其他可编程电阻存储器元件，诸如金属-氧化物电阻性存储器、磁电阻性存储器以及导电桥电阻性存储器，或其他类型的存储器装置。存储器材料层105可具有根据所利用的特定材料选择的厚度。对相变材料而言，厚度的实例范围可为5纳米至50纳米厚。
顶部缓冲层106安置于存储器材料层105上。在一些实施例中，顶部缓冲层106包括如本文所描述的包含硅及碳的组合物。顶部缓冲层106可为例如15纳米至30纳米厚。
除如本文所描述的硅及碳的组合以外，用于第一缓冲层102及顶部缓冲层106的材料可为金属氮化物，诸如氮化钛(TiN)、氮化钽(TaN)、氮化钨(WN)、氮化钼(MoN)、氮化铌(NbN)、氮化钛硅(TiSiN)、氮化钛铝(TiAlN)、氮化钛硼(TiBN)、氮化锆硅(ZrSiN)、氮化钨硅(WSiN)、氮化钨硼(WBN)、氮化锆铝(ZrAlN)、氮化钼硅(MoSiN)、氮化钼铝(WAlN)、氮化钽硅(TaSiN)、氮化钽铝(TaAlN)。除金属氮化物之外，第一缓冲层102及顶部缓冲层106可包括以下材料，诸如碳、掺杂多晶硅、钨(W)、铜(Cu)、钛(Ti)、钼(Mo)、钽(Ta)、硅化钛(TiSi)、硅化钽(TaSi)、钛钨(TiW)、氮氧化钛(TiON)、氮氧化钛铝(TiAlON)、氮氧化钨(WON)以及氮氧化钽(TaON)。
存储器元件125可包括一层可编程电阻材料。在一个实例中，存储器元件125包括相变存储器材料。
第一存取线(位线)及第二存取线(字线)可包括各种金属、类金属材料以及掺杂半导体，或其组合。可使用一或多层以下所述的材料来实施第一存取线及第二存取线，比如钨(W)、铝(A1)、铜(Cu)、氮化钛(TiN)、氮化钽(TaN)、氮化钨(WN)、掺杂多晶硅、硅化钴(CoSi)、硅化钨(WSi)、TiN/W/TiN以及其他材料。举例而言，第一存取线及第二存取线的厚度可在10纳米至100纳米范围内。在其他实施例中，第一存取线及第二存取线可更薄或更厚。第二存取线的材料较佳地为针对与此实例中的顶部缓冲层106或存储器元件125的相容性来选择。同样，第一存取线的材料较佳地为针对与底部电极层101或存储器元件125的相容性来选择。
在另一实施例中，类似图3中所绘示的底部电极层的接触表面比开关层的表面小。因此，可实现增大电流密度。
图4示出安置于第一存取线161及第二存取线162的交叉点中的例示性开关单元160。开关单元160串联安置于第一存取线161与第二存取线162之间。开关单元160包含安置于第一缓冲层166与第二缓冲层167之间的开关层165。开关层165可包括含As的双向临界值开关材料或其他双向临界值开关材料。缓冲层167及缓冲层166中的至少一者包括如本文所描述的硅及碳的组合物。缓冲层166、缓冲层167的其他者的代表性材料可与上文所论述的材料相同。
对图1、图3以及图4的开关装置而言，当第一电极(例如第一电极11)及第二电极(例如第二电极12)上的电压(电压V1-电压V2)超过开关层的临界值电压时，则开关装置接通。当第一电极及第二电极上的电压低于开关层的保持临界值电压时，开关装置返回至高阻抗断开状态。开关装置可具有高度非线性电流对比电压特性，使得其适合用作高密度存储器装置中及其他环境中的开关元件。
图5为用于制造类似图3的存储器装置的的简化流程图。在步骤210处，第一电极形成于衬底上，且可通过介电层延伸至底层电路，或可为诸如在3D交叉点阵列中的图案化存取线。作为实例，第一电极可包括氮化钛(TiN)且介电层可包括氮化硅(SiN)。可通过所属领域中已知的标准工艺形成底层电路或图案化存取线，且电路的元件的组态取决于本文中所描述的开关装置所实施的组态。一般而言，电路可包含存取装置，诸如晶体管、二极管、双向临界值开关、位线、字线及源极线、导电插塞以及半导体衬底内的掺杂区域。
可例如使用如名称为“用于制造具有柱底部电极的相变存储器装置的方法(Method for Manufacturing a Phase Change Memory Device with Pillar BottomElectrode)”的美国专利第8,138,028号中所公开的方法、材料以及工艺来形成第一电极及介电层，所述专利以引用的方式并入本文中。
替代性地，开关装置可以交叉点架构来组织，诸如在2003年6月17日发布的名称为“自对准可编程相变存储器(SELF-ALIGNED，PROGRAMMABLE PHASE CHANGE MEMORY)”的美国专利第6,579,760号中所描述，所述专利以引用的方式并入本文中。第一电极可为存取线，诸如字线及/或位线。在此类架构中，存取装置配置于开关装置与存取线之间。
在步骤212处，举例而言，包含双向临界值开关材料的开关层形成于溅射系统的溅射腔中，所述双向临界值开关材料包含上文所描述的材料。
在步骤214处，形成包含如上文所描述的硅及碳的组合物的缓冲层，使得所述缓冲层充当抵御开关层的氧化的势垒层。在较佳实例中，通过与双向临界值开关材料在相同溅射腔中进行原位溅射来形成组合物，或在不使双向临界值开关材料暴露于氧化环境的情况下以其他方式形成。
在步骤216处，存储器材料形成于缓冲层上。存储器材料可为可编程电阻材料，比如相变材料，或如上文所描述的其他材料。
在步骤218处，形成第二电极。举例而言，可通过沉积及图案化刻蚀导电材料来形成第二电极。
可使用后段工艺(back-end-of-line；BEOL)处理来完成装置。BEOL工艺将完成芯片的半导体工艺步骤，产生图6中所示出的结构。BEOL工艺可为所属领域中已知的标准工艺，且进行的工艺取决于开关装置所实施的芯片的组态。一般而言，通过BEOL工艺形成的结构可包含用于芯片上的互连的接触件、层间介电层以及各种金属层，包含电路以将开关装置耦接至周边电路。通过此等工艺，如图6中所绘示的控制电路及偏压电路形成于装置上。
图6为包含搭配可编程电阻存储器层的开关层(双向临界值开关)及包括如上文所描述的硅及碳的缓冲层的交叉点存储器单元的3D阵列302的集成电路300的简化方块图。具有读取、设定(set)以及复位(reset)模式的列/层级线译码器304耦接至呈层级且沿阵列302中的列配置的多个字线306且与所述多个字线306电连通。/层级译码器308与呈层级且沿阵列302中的行配置的多个位线310电连通，用于读取、设定以及复位阵列302中的存储器单元。总线由总线312上供应至列/层级译码器304及行/层级译码器308。区块314中的包含用于读取、设定以及复位模式的电压及/或电流源的感测电路(感测放大器)及数据输入(data-in)结构通过数据总线316耦接至行/层级译码器308。数据通过数据输入线318自集成电路300上的输入/输出端口或自在集成电路300内部或外部的其他数据源供应至区块314中的数据输入结构。其他电路320可包含于集成电路300中，诸如通用处理器或专用应用程序电路，或提供由阵列302支持的系统单芯片功能的模组的组合。数据自区块314中的感测放大器通过数据输出线322供应至集成电路300上的输入/输出端口，或供应至在集成电路300内部或外部的其他数据目的地。
在此实例中实施的使用偏压配置状态机的控制器324控制偏压电路电压源及电流源326的应用，包含读取、设定、复位以及验证等模式中字线及位线的电压及/或电流。控制器包含经组态用于具有取决于存储器单元的结构及组合物的临界值电压的开关层的控制电路，通过将电压施加于经选择存储器单元，使得选择存储器单元中的开关上的电压高于临界值，且通过将电压施加于未经选择的存储器单元，使得未经选择的存储器单元中的开关上的电压在存取经选择存储器单元的读取操作或其他操作的期间低于临界值。
可使用所属领域中已知的专用逻辑电路来实施控制器324。在替代性实施例中，控制器324包括通用处理器，所述通用处理器可实施于相同集成电路上以执行电脑程序以控制装置的操作。在又一实施例中，专用逻辑电路及通用处理器的组合可用于实施控制器324。
尽管参考上文详述的较佳实施例及实例公开了本发明，但应理解，此等实例意欲为说明性而非限制性意义。预期所属领域中普通技术人员将容易地想到修改及组合，所述修改及组合将在本发明的精神及所附权利要求的范围内。

Claims (18)

1.一种半导体装置，包括：
第一电极；
第二电极；
开关层，位于所述第一电极与所述第二电极之间，所述开关层包括双向临界值开关材料；
势垒层，位于所述开关层的第一表面上，所述势垒层包括包含硅及碳的组合物。
2.如权利要求1所述的装置，其中所述组合物中的所述硅的浓度在4至18原子百分比范围内。
3.如权利要求1所述的装置，其中所述势垒层为原位势垒层。
4.如权利要求1所述的装置，其中所述势垒层的所述组合物由硅及碳组成。
5.如权利要求1所述的装置，包含与所述第一电极与所述第二电极之间的所述势垒层接触的一层存储器材料。
6.如权利要求1所述的装置，其中所述势垒层小于50纳米厚。
7.如权利要求1所述的装置，其中所述势垒层的厚度在15纳米至30纳米范围内。
8.如权利要求1所述的装置，包含位于所述开关层的与所述第一表面相对的第二表面上的第二势垒层。
9.如权利要求1所述的装置，包含位于所述第一电极与所述第二电极之间的一层相变存储器材料。
10.如权利要求1所述的装置，其中所述双向临界值开关材料包括包含砷的组合物。
11.一种存储器装置，包括：
第一电极；
第二电极；
可编程电阻存储器元件，位于所述第一电极与所述第二电极之间；
开关层，与所述第一电极与所述第二电极之间的所述可编程电阻存储器元件串联，所述开关层包括双向临界值开关材料；以及
势垒层，位于所述可编程电阻存储器元件与所述开关层的第一表面之间，所述势垒层包括硅及碳的组合物。
12.如权利要求11所述的存储器装置，其中所述组合物中的所述硅的浓度在4至18原子百分比范围内，且所述开关层包括砷。
13.如权利要求11所述的存储器装置，其中所述原位势垒层小于50纳米厚。
14.如权利要求11所述的存储器装置，其中所述原位势垒层的厚度在15纳米至30纳米范围内。
15.如权利要求11所述的存储器装置，包含位于所述开关层的与所述第一表面相对的第二表面上的第二势垒层。
16.如权利要求11所述的存储器装置，其中所述势垒层的所述组合物由硅及碳组成。
17.一种开关装置，包括：
第一电极；
第二电极；
双向临界值开关材料，包括砷，位于所述第一电极与所述第二电极之间；以及
势垒层，位于所述第一电极与所述第二电极之间，包括包含硅及碳的组合物，其中所述组合物中的所述硅的浓度在4至18原子百分比范围内。
18.如权利要求17所述的开关装置，其中所述势垒层的所述组合物由硅及碳组成。
CN201910509990.4A 2019-03-15 2019-06-13 半导体装置、存储器装置以及开关装置 Pending CN111697133A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/355,292 US20200295083A1 (en) 2019-03-15 2019-03-15 Barrier layer for selector devices and memory devices using same
US16/355,292 2019-03-15

Publications (1)

Publication Number Publication Date
CN111697133A true CN111697133A (zh) 2020-09-22

Family

ID=72424725

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910509990.4A Pending CN111697133A (zh) 2019-03-15 2019-06-13 半导体装置、存储器装置以及开关装置

Country Status (3)

Country Link
US (1) US20200295083A1 (zh)
CN (1) CN111697133A (zh)
TW (1) TWI708374B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11289540B2 (en) 2019-10-15 2022-03-29 Macronix International Co., Ltd. Semiconductor device and memory cell
US11158787B2 (en) 2019-12-17 2021-10-26 Macronix International Co., Ltd. C—As—Se—Ge ovonic materials for selector devices and memory devices using same
US11362276B2 (en) 2020-03-27 2022-06-14 Macronix International Co., Ltd. High thermal stability SiOx doped GeSbTe materials suitable for embedded PCM application
US11805661B2 (en) * 2020-08-27 2023-10-31 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method thereof
US20220123209A1 (en) * 2020-10-16 2022-04-21 Macronix International Co., Ltd. SELECTOR DEVICES INCLUDING S-DOPED AsSeGeSi CHALCOGENIDES
US11665983B2 (en) 2020-12-11 2023-05-30 International Business Machines Corporation Phase change memory cell with ovonic threshold switch
JP2022144045A (ja) * 2021-03-18 2022-10-03 キオクシア株式会社 セレクタ装置及び半導体記憶装置

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5536947A (en) * 1991-01-18 1996-07-16 Energy Conversion Devices, Inc. Electrically erasable, directly overwritable, multibit single cell memory element and arrays fabricated therefrom
US5687112A (en) * 1996-04-19 1997-11-11 Energy Conversion Devices, Inc. Multibit single cell memory element having tapered contact
US5825046A (en) * 1996-10-28 1998-10-20 Energy Conversion Devices, Inc. Composite memory material comprising a mixture of phase-change memory material and dielectric material
US20120295413A1 (en) * 2010-01-25 2012-11-22 Panasonic Corporation Method of manufacturing non-volatile semiconductor memory element and method of manufacturing non-volatile semiconductor memory device
US20130221307A1 (en) * 2012-02-29 2013-08-29 Intermolecular, Inc. Nonvolatile resistive memory element with an integrated oxygen isolation structure
US20160336378A1 (en) * 2014-01-17 2016-11-17 Sony Corporation Switch device and storage unit
CN107210302A (zh) * 2015-02-10 2017-09-26 索尼公司 选择性元件、存储器胞元和存储装置
CN107482034A (zh) * 2016-06-07 2017-12-15 旺宏电子股份有限公司 集成电路及其制造方法
US20180233664A1 (en) * 2017-02-14 2018-08-16 Toshiba Memory Corporation Memory device
TW201907543A (zh) * 2017-05-01 2019-02-16 日商索尼半導體解決方案公司 選擇元件及記憶裝置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9634245B2 (en) * 2015-01-09 2017-04-25 Micron Technology, Inc. Structures incorporating and methods of forming metal lines including carbon

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5536947A (en) * 1991-01-18 1996-07-16 Energy Conversion Devices, Inc. Electrically erasable, directly overwritable, multibit single cell memory element and arrays fabricated therefrom
US5687112A (en) * 1996-04-19 1997-11-11 Energy Conversion Devices, Inc. Multibit single cell memory element having tapered contact
US5825046A (en) * 1996-10-28 1998-10-20 Energy Conversion Devices, Inc. Composite memory material comprising a mixture of phase-change memory material and dielectric material
US20120295413A1 (en) * 2010-01-25 2012-11-22 Panasonic Corporation Method of manufacturing non-volatile semiconductor memory element and method of manufacturing non-volatile semiconductor memory device
US20130221307A1 (en) * 2012-02-29 2013-08-29 Intermolecular, Inc. Nonvolatile resistive memory element with an integrated oxygen isolation structure
US20160336378A1 (en) * 2014-01-17 2016-11-17 Sony Corporation Switch device and storage unit
CN107210302A (zh) * 2015-02-10 2017-09-26 索尼公司 选择性元件、存储器胞元和存储装置
CN107482034A (zh) * 2016-06-07 2017-12-15 旺宏电子股份有限公司 集成电路及其制造方法
US20180233664A1 (en) * 2017-02-14 2018-08-16 Toshiba Memory Corporation Memory device
TW201907543A (zh) * 2017-05-01 2019-02-16 日商索尼半導體解決方案公司 選擇元件及記憶裝置

Also Published As

Publication number Publication date
TW202036850A (zh) 2020-10-01
TWI708374B (zh) 2020-10-21
US20200295083A1 (en) 2020-09-17

Similar Documents

Publication Publication Date Title
TWI708374B (zh) 半導體裝置、記憶體裝置以及開關裝置
US10541271B2 (en) Superlattice-like switching devices
US7910906B2 (en) Memory cell device with circumferentially-extending memory element
US7569844B2 (en) Memory cell sidewall contacting side electrode
US7397060B2 (en) Pipe shaped phase change memory
US7732800B2 (en) Resistor random access memory cell with L-shaped electrode
US7534647B2 (en) Damascene phase change RAM and manufacturing method
US8324605B2 (en) Dielectric mesh isolated phase change structure for phase change memory
US7820997B2 (en) Resistor random access memory cell with reduced active area and reduced contact areas
US8395935B2 (en) Cross-point self-aligned reduced cell size phase change memory
US10374009B1 (en) Te-free AsSeGe chalcogenides for selector devices and memory devices using same
US8809829B2 (en) Phase change memory having stabilized microstructure and manufacturing method
US20100237316A1 (en) 4f2 self align side wall active phase change memory
US7527985B2 (en) Method for manufacturing a resistor random access memory with reduced active area and reduced contact areas
US7956344B2 (en) Memory cell with memory element contacting ring-shaped upper end of bottom electrode
TWI757029B (zh) 包含硫的切換裝置、記憶體裝置及積體電路記憶體裝置
US20210249600A1 (en) Phase change memory with a carbon buffer layer

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20200922

WD01 Invention patent application deemed withdrawn after publication