CN109473437B - 非易失性存储器件及其制造方法 - Google Patents

非易失性存储器件及其制造方法 Download PDF

Info

Publication number
CN109473437B
CN109473437B CN201811024862.2A CN201811024862A CN109473437B CN 109473437 B CN109473437 B CN 109473437B CN 201811024862 A CN201811024862 A CN 201811024862A CN 109473437 B CN109473437 B CN 109473437B
Authority
CN
China
Prior art keywords
film
substrate
channel
recess
films
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811024862.2A
Other languages
English (en)
Other versions
CN109473437A (zh
Inventor
严太镕
任智芸
朴柄善
林炫锡
姜有善
权赫镐
朴星津
徐枝延
河东协
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN109473437A publication Critical patent/CN109473437A/zh
Application granted granted Critical
Publication of CN109473437B publication Critical patent/CN109473437B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
    • H10B41/48—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with a tunnel dielectric layer also being used as part of the peripheral transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

提供非易失性存储器件以及制造该非易失性存储器件的方法。非易失性存储器件可以包括：堆叠结构，包括以交替的顺序堆叠在衬底上的多个导电膜和多个层间绝缘膜；以及延伸穿过该堆叠结构的垂直沟道结构。所述多个导电膜可以包括所述多个导电膜当中的最靠近衬底的选择线。选择线可以包括顺序地堆叠在衬底上的下部和上部，并且选择线的上部的一侧和选择线的下部的一侧可以具有不同的轮廓。

Description

非易失性存储器件及其制造方法
技术领域
本公开总地涉及电子领域，更具体地，涉及一种非易失性存储器件及其制造方法。
背景技术
存储器件可以被分类为易失性存储器件和非易失性存储器件。易失性存储器件在没有提供电源时不能保持数据，非易失性存储器件即使在没有提供电源时也能够保持数据。
为了提高非易失性存储器件(具体地，闪存器件)的集成度，已经提出了三维存储元件。三维半导体存储元件可以包括垂直堆叠的存储单元和垂直沟道。
发明内容
根据本发明构思的一些实施方式，一种非易失性存储器件可以包括：堆叠结构，包括以交替的顺序堆叠在衬底上的多个导电膜和多个层间绝缘膜；以及垂直沟道结构，延伸穿过堆叠结构。所述多个导电膜可以包括所述多个导电膜中的最靠近衬底的选择线。选择线可以包括顺序地堆叠在衬底上的下部和上部，并且选择线的上部的一侧和选择线的下部的一侧可以具有不同的轮廓。
根据本发明构思的一些实施方式，制造非易失性存储器件的方法可以包括：在衬底上顺序地形成下绝缘膜和蚀刻停止膜以及在蚀刻停止膜上形成模结构。模结构可以包括以交替的顺序堆叠的多个牺牲膜和多个层间绝缘膜。所述方法还可以包括：形成延伸穿过模结构的沟槽以暴露蚀刻停止膜；依次蚀刻该蚀刻停止膜和下绝缘膜以形成沟道孔；在沟道孔中形成沟道结构；同时去除所述多个牺牲膜和蚀刻停止膜以形成多个开口；以及分别在所述多个开口中形成多个导电膜。沟道孔可以暴露衬底的上表面。
根据本发明构思的一些实施方式，非易失性存储器件可以包括：堆叠结构，包括以交替的顺序堆叠在衬底上的多个导电膜和多个层间绝缘膜；以及垂直沟道结构，延伸穿过堆叠结构。所述多个导电膜可以包括所述多个导电膜中的最靠近衬底的第一导电膜。第一导电膜可以包括顺序地堆叠在衬底上的下部和上部，并且第一导电膜的上部的一侧可以具有与第一导电膜的下部的一侧的轮廓不同的轮廓。
根据本发明构思的一些实施方式，制造非易失性存储器件的方法可以包括：在衬底上顺序地形成下绝缘膜和蚀刻停止膜；以及在蚀刻停止膜上形成模结构。模结构可以包括以交替的顺序堆叠的多个牺牲膜和多个层间绝缘膜。所述方法还可以包括：形成延伸穿过模结构的沟槽以暴露蚀刻停止膜；形成在沟槽的内侧壁上和在蚀刻停止膜上延伸的电介质膜；依次蚀刻电介质膜的在蚀刻停止膜上的部分、蚀刻停止膜和下绝缘膜以形成沟道孔；在沟道孔中形成电介质材料；同时去除所述多个牺牲膜和蚀刻停止膜以形成多个开口；以及分别在所述多个开口中形成多个导电膜。沟道孔可以暴露衬底的上表面。
根据本发明构思的一些实施方式，制造非易失性存储器件的方法可以包括：形成叠层，该叠层包括以交替的顺序堆叠在衬底上的多条栅线和多个绝缘层。所述多条栅线可以包括所述多条栅线当中的最靠近衬底的最下面的栅线。最下面的栅线可以包括顺序地堆叠在衬底上的下部和上部，最下面的栅线的下部的一侧相对于衬底的上表面具有第一角度，并且最下面的栅线的上部的一侧相对于衬底的上表面具有第二角度，并且第一角度大于第二角度。
附图说明
图1是根据本发明构思的一些实施方式的非易失性存储器件的截面图。
图2是根据本发明构思的一些实施方式的图1的部分A的放大图。
图3是根据本发明构思的一些实施方式的图1的部分A的放大图。
图4是根据本发明构思的一些实施方式的非易失性存储器件的截面图。
图5是图4的部分A的放大图。
图6至图16是示出根据本发明构思的一些实施方式的制造非易失性存储器件的方法的视图。
图17和图18是示出根据本发明构思的一些实施方式的制造非易失性存储器件的方法的视图。
图19至图25是示出根据本发明构思的一些实施方式的制造非易失性存储器件的方法的视图。
具体实施方式
通过参照以下详细描述和附图，可以更容易地理解本发明构思的优点和特征以及实现它们的方法。然而，本发明构思可以以许多不同的形式来实施，而不应被解释为限于这里阐述的实施方式。而是，提供这些实施方式使得本公开将透彻和完整并将本发明构思的思想充分传达给本领域技术人员，本发明构思将仅由权利要求书限定。在附图中，为了清楚起见，层和区域的厚度被放大。相同的附图标记始终指代相同的元件。
如这里所用的，术语“和/或”包括一个或多个相关所列项目的任何和所有组合。将理解，“同时去除”是指在相同的制造步骤中在大致(而不一定精确地)同时去除。
图1是根据本发明构思的一些实施方式的非易失性存储器件的截面图。
图2是图1的部分A的放大图。
参照图1和图2，根据本发明构思的一些实施方式的非易失性存储器件包括衬底100、下绝缘膜102、层间绝缘膜108(例如108a、108b、108c、108d、108e和108f)、导电膜180(例如170、180a、180b、180c、180d、180e和180f)、衬垫190、上绝缘膜196、沟道结构200、导电接触197和位线198。导电膜180在垂直方向(例如Y方向)上彼此间隔开。
衬底100可以是例如体硅或绝缘体上硅(SOI)。在一些实施方式中，衬底100可以是硅衬底或可以包括另外的材料，例如硅锗、铟锑化物、铅碲化合物、铟砷化物、铟磷化物、镓砷化物和/或镓锑化物。在一些实施方式中，衬底100可以包括形成在基底衬底上的外延层。
下绝缘膜102可以形成在衬底100上。下绝缘膜102可以包括例如(但不限于)硅氧化物膜、硅氮化物膜或硅氮氧化物膜。下绝缘膜102可以与衬底100直接相邻。也就是，没有其它的部件可以插设在下绝缘膜102和衬底100之间。在一些实施方式中，下绝缘膜102可以直接接触衬底100。
导电膜180和层间绝缘膜108可以交替地层叠在下绝缘膜102上。在一些实施方式中，如图1所示，导电膜180和层间绝缘膜108可以以交替的顺序堆叠在下绝缘膜102上。导电膜180可以包括多个栅电极。在一些实施方式中，导电膜180可以包括选择线170(例如栅极选择线和串选择线)以及在选择线170上的多条栅线180a至180e。在一些实施方式中，选择线170是栅极选择线，并且选择线170将被称为栅极选择线。然而，将理解，选择线170可以是串选择线。
栅极选择线170可以形成在下绝缘膜102上。用于选择包括在本发明构思的非易失性存储器件中的单元串的栅极选择信号可以被施加到栅极选择线170。
栅极选择线170可以包括导电材料并可以包括例如(但不限于)钨、铜、金属硅化物、掺杂的硅和导电的金属氮化物膜中的至少一种。
栅极选择线170可以与下绝缘膜102直接相邻。在一些实施方式中，栅极选择线170可以直接接触下绝缘膜102，如图1所示。导电膜180的栅极选择线170可以最靠近衬底100，因此导电膜180中的任何一个可以不插设在栅极选择线170和衬底100之间或者在栅极选择线170和下绝缘膜180之间。因此，栅极选择线170可以是导电膜180当中的位于最下面的水平处的栅电极。
此外，层间绝缘膜108中的任何一个可以不插设在栅极选择线170和下绝缘膜102之间。
参照图2，栅极选择线170可以包括下部170a和上部170b。栅极选择线170的下部170a可以直接邻接在下绝缘膜102上。栅极选择线170的上部170b可以在下部170a上并可以直接邻接在层间绝缘膜108a上。在一些实施方式中，栅极选择线170的下部170a可以直接接触下绝缘膜102的上表面，栅极选择线170的上部170b可以直接接触最下面的层间绝缘膜108a的下表面，如图2所示。
如图2所示，栅极选择线170的下侧壁171a可以直接邻接在沟道结构200上并可以直接邻接在电介质膜130上。如图2所示，栅极选择线170的下侧壁171a可以直接接触沟道结构200，具体地，沟道结构200的电介质膜130。
如图2所示，栅极选择线170的上侧壁171b可以直接邻接在沟道结构200上并可以直接邻接在电介质膜130上。如图2所示，栅极选择线170的上侧壁171b可以直接接触沟道结构200，具体地，沟道结构200的电介质膜130。在一些实施方式中，沟道结构200的与栅极选择线170的上侧壁171b接触的上部在水平方向(例如X方向)上具有朝向衬底100渐缩的宽度。
在本发明构思的一些实施方式中，栅极选择线170的下部170a和上部170b可以具有不同的侧壁轮廓。
在一些实施方式中，如图2所示，栅极选择线170的下侧壁171a可以相对于衬底100的上表面100S具有第二角度θ2，栅极选择线170的上侧壁171b可以相对于衬底100的上表面100S具有第三角度θ3，第二角度θ2可以与第三角度θ3不同。在一些实施方式中，第二角度θ2可以大于第三角度θ3。在一些实施方式中，栅极选择线170的上侧壁171b可以具有负的斜率，如图2所示。
在一些实施方式中，栅极选择线170的下侧壁171a的相对于衬底100的上表面100S的斜率可以大于栅极选择线170的上侧壁171b相对于衬底100的上表面100S的斜率。
在一些实施方式中，通过形成延伸穿过导电膜180和层间绝缘膜108的沟道孔CHH的工艺，第二角度θ2被形成为不同于(例如大于)第三角度θ3。随后将提供其详细描述。
尽管图1和图2示出栅极选择线170的厚度比其它栅线180a至180e的厚度厚，但是本发明构思不限于此。在一些实施方式中，栅极选择线170的厚度可以与其它栅线180a至180e的厚度相同。
在一些实施方式中，下绝缘膜102的侧壁可以相对于衬底100的上表面100S具有第一角度θ1，并且第一角度θ1可以与第三角度θ3相同。
所述多条栅线180a至180e可以与所述多个层间绝缘膜108a一起交替地层叠在栅极选择线170上。图1示出其中形成包括栅极选择线170和栅线180a至180e的总共六个导电膜180的示例，但是这仅是示例，因此本发明构思不限于此。将理解，层叠的导电膜180的数量可以根据本发明构思的一些实施方式的非易失性存储器件的设计而变化。
栅线180a至180e可以是包括在根据本发明构思的一些实施方式的非易失性存储器件中的存储单元晶体管的栅电极。在一些实施方式中，层叠的多个导电膜180当中的最上面的栅线180e可以是串选择晶体管的栅电极，串选择信号被提供到该串选择晶体管。
所述多条栅线180a至180e可以包括导电材料并可以包括例如(但不限于)钨、铜、金属硅化物、掺杂的硅和导电的金属氮化物膜中的至少一种。
层间绝缘膜108可以形成在所述多个导电膜180之间以提供所述多个导电膜180之间的绝缘。层间绝缘膜108可以包括例如(但不限于)硅氧化物膜、硅氮化物膜和/或硅氮氧化物膜。
在图1中，六个层间绝缘膜108a至108f被示出为层叠在栅极选择线170上，但是这是示例，将理解，层叠的层间绝缘膜108a至108f的数量可以取决于根据本发明构思的一些实施方式的非易失性存储器件的设计而变化。
沟道孔CHH可以形成为延伸穿过交替层叠(例如堆叠)的层间绝缘膜108和导电膜180。沟道孔CHH可以暴露衬底100的上表面100S。如图1所示，沟道孔CHH可以具有宽度随着其靠近衬底的上表面100S而减小的形状。因此，沟道孔CHH的横截面可以具有倒梯形形状。
沟道结构200可以在沟道孔CHH中。在一些实施方式中，沟道结构200可以填充沟道孔CHH。沟道结构200可以包括电介质膜130、沟道膜140和填充膜150。
电介质膜130可以沿着沟道孔CHH的内侧壁形成。如图10所示，电介质膜130可以沿着沟道孔CHH的内侧壁延伸。沟道孔CHH的内部空间可以由形成在沟道孔CHH的侧壁上的电介质膜130限定。
电介质膜130可以沿着交替层叠的导电膜180和层间绝缘膜108的侧壁的轮廓形成。如上所述，栅极选择线170的上侧壁171b和下侧壁171a的轮廓可以彼此不同。因此，形成在栅极选择线170的上侧壁171b上的电介质膜130的侧壁轮廓和形成在栅极选择线170的下侧壁171a上的电介质膜130的侧壁轮廓可以彼此不同。
电介质膜130可以包括例如隧道膜和/或陷阱膜。隧道膜可以是电荷通过的部分，并可以由例如硅氧化物膜或包括硅氧化物膜和硅氮化物膜的多层(例如两层)形成。
陷阱膜可以是已经穿过隧道膜的电荷被存储在其中的部分，并可以包括例如氮化物膜和/或高介电常数(高k)膜。氮化物膜可以包括例如硅氮化物、硅氮氧化物和/或铪氮氧化物中的一种或更多种。
沟道膜140可以形成在电介质膜130上。沟道膜140可以不完全填充沟道孔CHH并可以暴露衬底的上表面100S。然而，本发明构思不限于此，并且在一些实施方式中，沟道膜140可以覆盖衬底的上表面100S。
在一些实施方式中，沟道膜140可以包括例如(但不限于)掺杂有杂质的多晶硅和/或非晶硅。
填充膜150可以在沟道膜140上。在一些实施方式中，填充膜150可以完全填充由衬底的上表面100S和沟道膜140限定的空间。填充膜150的外表面可以由沟道膜140和电介质膜130围绕。
填充膜150可以包括绝缘材料并可以包括例如硅氧化物。
衬垫190可以形成在沟道孔CHH中。衬垫190可以形成在电介质膜130、沟道膜140和填充膜150上。衬垫190可以用作漏极节点。衬垫190可以包括(但不限于)例如掺杂的半导体、金属、金属硅化物和金属氮化物中的至少一种。
上绝缘膜196可以形成在其中层间绝缘膜108和导电膜180交替层叠的层叠结构上。上绝缘膜196可以覆盖最上面的层间绝缘膜108f的上表面和衬垫190的上表面。上绝缘膜196可以提供位线198和衬垫190之间的电绝缘。
上绝缘膜196可以包括(但不限于)诸如硅氧化物的绝缘材料。
导电接触197可以形成在上绝缘膜196中。导电接触197可以穿过上绝缘膜196以电连接衬垫190和位线198。
导电接触197可以包括导电材料。导电接触197可以包括(但不限于)钨、铜、金属硅化物、掺杂的硅和导电的金属氮化物膜中的至少一种。
图3是根据本发明构思的一些实施方式的图1的部分A的放大图。
参照图3，根据本发明构思的一些实施方式的非易失性存储器可以包括形成在电介质膜130中的第一凹陷R1和第二凹陷R2。
第一凹陷R1可以用栅极选择线170的下部170a填充，第二凹陷R2可以用栅极选择线170的上部170b填充。因此，栅极选择线170的下部170a和上部170b的侧表面轮廓可以沿着第一凹陷R1和第二凹陷R2的内壁轮廓形成。因此，栅极选择线170的下部170a的侧表面轮廓可以与栅极选择线170的上部170b的侧表面轮廓不同。
如图3所示，第一凹陷R1的第一深度d1和第二凹陷R2的第二深度d2可以彼此不同。在一些实施方式中，第一凹陷R1的第一深度d1可以比第二凹陷R2的第二深度d2大(例如深)。将理解，第一深度d1和第二深度d2是在与衬底100的上表面100S平行的水平方向上的深度。
由于第一凹陷R1的第一深度d1和第二凹陷R2的第二深度d2彼此不同，所以电介质膜130可以包括突起176。突起176可以是从第一凹陷R1或第二凹陷R2突出到电介质膜130的外部的部分。在一些实施方式中，如图3所示，突起176可以突出到栅极选择线170中。
栅极选择线170可以包括朝向栅极选择线170凹陷的凹入部分166。凹入部分166可以位于栅极选择线170的下部170a和上部170b之间。凹入部分166可以是从栅极选择线170的下部170a或上部170b朝向栅极选择线170的内侧凹陷的部分。
图4是根据本发明构思的一些实施方式的非易失性存储器件的截面图，
图5是图4的部分B的放大图。
参照图4和图5，根据本发明构思的一些实施方式的非易失性存储器件可以包括与图1、图2和图3所示的不同的沟道结构200'。下面将不提供重复部分的描述，并主要描述不同之处。
电介质膜130'可以不延伸到栅极选择线170的上侧壁172b和下侧壁172a。因此，栅极选择线170的侧壁172a和172b可以不被电介质膜130'覆盖。栅极选择线170的侧壁172a和172b可以被沟道膜140覆盖。栅极选择线170的侧壁172a和172b可以直接邻接在沟道膜140上。如图4所示，栅极选择线170的侧壁172a和172b可以直接接触沟道膜140。由于电介质膜130'不在栅极选择线170的下侧壁172a上延伸，所以下绝缘膜102的侧壁也可以不被电介质膜130'覆盖。下绝缘膜102的侧壁可以被沟道膜140覆盖。下绝缘膜102的侧壁可以直接邻接在沟道膜140上。下绝缘膜102的侧壁可以直接接触沟道膜140
在一些实施方式中，如图4和图5所示，栅极选择线170的下侧壁172a相对于衬底100的上表面100S的第二角度θ2'可以不同于栅极选择线170的上侧壁172b相对于衬底100的上表面100S的第三角度θ3'。在一些实施方式中，第二角度θ2'可以大于第三角度θ3'。在一些实施方式中，下绝缘膜102的侧壁可以相对于衬底100的上表面100S具有第一角度θ1'。在一些实施方式中，第二角度θ2'可以大于第一角度θ1'。在一些实施方式中，栅极选择线170的上侧壁172b可以具有负的斜率，如图5所示。
图6至图16是示出根据本发明构思的一些实施方式的制造非易失性存储器件的方法的视图。
参照图6，在衬底100上形成下绝缘膜102和蚀刻停止膜104。
下绝缘膜102可以通过例如化学气相沉积(CVD)、等离子体增强CVD(PECVD)和/或原子层沉积(ALD)的工艺形成诸如硅氧化物膜的材料来提供。
蚀刻停止膜104可以包括与下绝缘膜102不同的材料。当使用特定的蚀刻溶液或特定的蚀刻气体时，蚀刻停止膜104可以包括相对于下绝缘膜102具有蚀刻选择性的材料。
蚀刻停止膜104可以包括氧化物膜诸如TiO、ZrO、AlO、WO、BeO、BO、MgO、HfO、YbO、CaO、PbO、SrO、BaO和SnO、碳化物膜诸如C、SiC和WC和/或氮化物膜诸如TaN、AlN和WN。在一些实施方式中，蚀刻停止膜104还可以包括氧化物膜、碳化物膜和氮化物膜中的一种与硅氧化物和/或硅氮化物的混合物。
蚀刻停止膜104可以使用诸如CVD和ALD的方法形成在下绝缘膜102上，但是本发明构思不限于此。
参照图7，其中牺牲膜106a、106b、106c、106d、106d、106f和106f以及层间绝缘膜108a至108f(统称为108)交替地层叠(例如堆叠)的模结构110形成在蚀刻停止膜104上。在一些实施方式中，最下面的牺牲膜106a可以直接形成在蚀刻停止膜104上，并因此可以直接接触蚀刻停止膜104，如图7所示。
牺牲膜106a至106f可以包括与蚀刻停止膜104的材料不同的材料。具体地，当使用特定的蚀刻溶液或特定的蚀刻气体时，牺牲膜106a至106f可以包括相对于蚀刻停止膜104具有蚀刻选择性的材料。例如，牺牲膜106a至106f可以包括硅氮化物膜。
在一些实施方式中，层间绝缘膜108a至108f可以包括与下绝缘膜102相同的材料。这是为了通过随后同时去除牺牲膜106a至106f和蚀刻停止膜104而仅留下下绝缘膜102和层间绝缘膜108。然而，本发明构思不限于此，层间绝缘膜108可以包括相对于牺牲膜106a至106f和蚀刻停止膜104可具有蚀刻选择性的材料。层间绝缘膜108可以包括例如(但不限于)诸如硅氧化物膜的材料。
层间绝缘膜108和蚀刻停止膜104可以包括彼此不同的材料。具体地，当使用特定的蚀刻溶液或特定的蚀刻气体时，蚀刻停止膜104可以包括相对于下绝缘膜102具有蚀刻选择性的材料。
参照图8，模结构110被部分地去除以形成沟槽120，并且蚀刻停止膜104的顶表面被暴露。模结构110可以使用例如干蚀刻工艺而被部分地去除。
在用于形成沟槽120的干蚀刻工艺中，蚀刻停止膜104可以相对于模结构110具有蚀刻选择性。因此，沟槽120不渗透到衬底100的上表面100S并暴露蚀刻停止膜104的上表面。当蚀刻停止膜104的上表面被暴露时，可以停止干蚀刻工艺。
参照图9，由沟槽120暴露的蚀刻停止膜104和下绝缘膜102被依次去除以形成沟道孔CHH。衬底100的上表面可以通过沟道孔CHH暴露。
去除蚀刻停止膜104可以使用例如干蚀刻工艺蚀刻该蚀刻停止膜104的由沟槽120暴露的部分。此外，去除下绝缘膜102可以使用与用于形成沟槽120的工艺相同的蚀刻工艺来进行。在一些实施方式中，形成沟槽120的蚀刻工艺和去除下绝缘膜102的蚀刻工艺可以使用相同的蚀刻剂。
如参照图8和图9所述，在根据本发明构思的一些实施方式的制造非易失性存储器件的方法中，为了形成沟道孔CHH，可以蚀刻模结构110直到蚀刻停止膜104被暴露，然后去除蚀刻停止膜104和下绝缘膜102以暴露衬底100的上表面100S。
随着非易失性存储器件的集成密度近来提高，更多的存储单元集中在单个垂直沟道上。因此，非易失性存储器件可以包括具有高的高宽比的沟道孔CHH和形成在具有高的高宽比的沟道孔CHH中的沟道结构200。
如本发明人所理解的，如果由于模结构110直接邻近衬底100而不存在蚀刻停止膜104，则形成具有深的深度的沟道孔CHH的蚀刻工艺会在衬底100中形成凹陷。当模结构110被蚀刻时，衬底100的部分会被蚀刻，从而在衬底100中形成凹陷。
如本发明人所理解的，当沟道孔CHH具有高的高宽比时，难以控制沟道孔CHH的深度。因此，衬底100中的凹陷的深度会彼此不同，并会使该器件的性能劣化。
根据本发明构思的一些实施方式的制造非易失性存储器件的方法，蚀刻模结构110直到蚀刻停止膜104被暴露，然后蚀刻停止膜104和下绝缘膜102通过分开的工艺被去除。由于蚀刻停止膜104和下绝缘膜102的每个的去除涉及单个膜的去除，所以相对容易控制蚀刻量和蚀刻量的变化。
也就是，通过使用蚀刻停止膜104和下绝缘膜102作为缓冲膜，可以有效地控制沟道孔CHH的深度的分散。
图10是图9的部分A的放大图。
参照图10，示出沟道孔CHH的内壁的轮廓。
沟道孔CHH的内壁可以由衬底100的上表面100S以及层间绝缘膜108、牺牲膜106a至106f、蚀刻停止膜104、和下绝缘膜102的侧壁限定。因此，衬底100的上表面100S以及层间绝缘膜108、牺牲膜106a至106f、蚀刻停止膜104、和下绝缘膜102的侧壁可以围绕沟道孔CHH。
在形成沟道孔CHH之后，蚀刻停止膜104的侧壁104S的轮廓和牺牲膜106a至106f的侧壁106S的轮廓可以彼此不同。在一些实施方式中，蚀刻停止膜104的侧壁104S可以相对于衬底100的上表面100S具有第二角度θ2，最下面的牺牲膜106a的侧壁106S相对于衬底100的上表面100S具有第三角度θ3，第二角度θ2可以大于第三角度θ3。
在一些实施方式中，第二角度θ2可以不同于第三角度θ3，因为蚀刻停止膜104和最下面的牺牲膜106a在不同的条件(例如不同的蚀刻剂和不同的温度)下被去除。
也就是，如上所述，蚀刻停止膜104可以包括氧化物膜诸如TiO和ZrO、碳化物膜诸如C和SiC、和/或氮化物膜诸如TaN和AlN，并且牺牲膜106a可以包括硅氮化物膜。
在一些实施方式中，蚀刻停止膜104对蚀刻溶液或蚀刻气体的反应性可以高于牺牲膜106a对蚀刻溶液或蚀刻气体的反应性。因此，第二角度θ2可以大于第三角度θ3。
图12是图11的部分A的放大图。参照图11和图12，电介质膜130、沟道膜140和填充膜150形成在沟道孔CHH中。在一些实施方式中，电介质膜130、沟道膜140和填充膜150可以填充沟道孔CHH。
电介质膜130可以沿着沟道孔CHH的侧壁和底表面形成。在一些实施方式中，沟道孔CHH的底表面上的电介质膜130可以通过例如回蚀刻工艺被去除。
如上所述，电介质膜130可以由多个膜诸如隧道膜和陷阱膜形成。包括多个膜的电介质膜130的形成可以包括例如(但不限于)CVD、PECVD和ALD工艺中的任何一种。
沟道膜140可以沿着电介质膜130的表面形成。在一些实施方式中，电介质膜130也形成在衬底100的上表面100S上，并且沟道膜140的形成在衬底100的上表面100S上的部分可以通过例如回蚀刻工艺去除。
沟道膜140可以使用例如掺杂有杂质的多晶硅和/或非晶硅来形成。
填充膜150可以形成在沟道孔CHH中。在一些实施方式中，填充膜150可以完全填充沟道孔CHH。填充膜150的外表面可以被电介质膜130和沟道膜140围绕。
填充膜150可以由例如(但不限于)诸如使用CVD、PECVD和ALD工艺之一形成的硅氧化物层的材料形成。
沟道结构200可以通过形成电介质膜130、沟道膜140和填充膜150来形成。在一些实施方式中，沟道结构200可以填充沟道孔CHH并可以延伸穿过模结构110。
图14是图13的部分A的放大图。参照图13和图14，牺牲膜106a至106f和蚀刻停止膜104被去除以在下绝缘膜102和最下面的层间绝缘膜108a之间形成空间165以及在所述多个层间绝缘膜108中的两个相邻的层间绝缘膜之间形成空间160。
牺牲膜106a至106f和蚀刻停止膜104可以通过相同的工艺去除。因此，可以同时去除牺牲膜106a至106f和蚀刻停止膜104。牺牲膜106a至106f和蚀刻停止膜104的去除可以使用例如磷酸、硫酸、盐酸或其混合溶液来执行。
在蚀刻停止膜104和牺牲膜106a至106f被去除之后，沟道结构200具有圆形的水平截面区域，并且层间绝缘膜108可以在垂直方向上彼此间隔开，该垂直方向垂直于衬底100的上表面100S。沟道结构200可以延伸穿过层间绝缘膜108。因此，层间绝缘膜108a至108f可以由沟道结构200支撑。
参照图15，导电膜180可以形成在通过去除牺牲膜106a至106f和蚀刻停止膜104而形成的空间160和165中。
导电膜180可以包括与下绝缘膜102直接相邻地形成的栅极选择线170以及形成在栅极选择线170上的多条栅线180a至180e。
栅极选择线170形成为填充通过去除蚀刻停止膜104和牺牲膜106a两者而形成的空间165。因此，栅极选择线170可以直接邻接在下绝缘膜102上。栅极选择线170可以直接接触下绝缘膜102的上表面。
栅线180a至180e形成为分别填充通过去除牺牲膜106b至106f而形成的空间160。
总之，蚀刻停止膜104和最下面的牺牲膜106a可以用栅极选择线170替代，牺牲膜106b至106f可以分别用栅线180a到180e替代。
栅极选择线170和栅线180a至180e可以同时形成。具体地，栅极选择线170和栅线180a至180e可以通过使用诸如CVD、PECVD和ALD的工艺形成导电材料而形成。
栅极选择线170可以完全填充空间165。因此，栅极选择线170的侧壁可以具有与蚀刻停止膜的侧壁104S的轮廓和牺牲膜的侧壁106S的轮廓相同的轮廓。
也就是，如上所述，栅极选择线170的下侧壁171a相对于衬底100的上表面100S的第二角度θ2可以不同于栅极选择线170的上侧壁171b相对于衬底100的上表面100S的第三角度θ3。
参照图16，沟道结构200的上部通过例如回蚀刻工艺去除以形成沟槽195，并且填充沟槽195的衬垫190被形成。
衬垫190可以形成在沟道孔CHH中以覆盖电介质膜130、沟道膜140和填充膜150。衬垫190可以包括例如(但不限于)掺杂的半导体、金属、金属硅化物和金属氮化物中的至少一种。
再次参照图1，形成上绝缘膜196以覆盖衬垫190，并且电连接到导电接触197的位线198形成在上绝缘膜196上。
图17至图18是示出制造图3所示的非易失性存储器件的方法的视图。
参照图17和图18，其示出蚀刻停止膜104和最下面的牺牲膜106a的去除工艺。在一些实施方式中，蚀刻停止膜104可以比牺牲膜106a至106f更快地被去除。也就是，在去除蚀刻停止膜104和牺牲膜106a至106f的湿蚀刻工艺中，牺牲膜106a至106f可以相对于蚀刻停止膜104具有蚀刻选择性。
结果，蚀刻停止膜104可以比最下面的牺牲膜106a更快地被蚀刻。随后，电介质膜130的外壁通过去除蚀刻停止膜104而暴露到蚀刻溶液E，并且电介质膜130的外壁可以被蚀刻。第一凹陷R1可以形成在通过蚀刻该蚀刻停止膜104而暴露的电介质膜130的位置处，并在蚀刻停止膜104被蚀刻之后被蚀刻。
在一些实施方式中，在最下面的牺牲膜106a的蚀刻完成之后，电介质膜130的外壁的蚀刻进行至一定程度，并且第二凹陷R2可以形成在电介质膜130中，如图18所示。也就是，第一凹陷R1形成在蚀刻停止膜104接触的电介质膜130的外壁上，并且第二凹陷R2形成在牺牲膜106a接触的电介质膜130的外壁上。
在一些实施方式中，第一凹陷R1的第一深度d1和第二凹陷R2的第二深度d2可以彼此不同。具体地，第一凹陷R1的第一深度d1可以比第二凹陷R2的第二深度d2更大(例如更深)。
这是因为，如上所述，在用于去除最下面的牺牲膜106a和蚀刻停止膜104的湿蚀刻工艺中，最下面的牺牲膜106a相对于蚀刻停止膜104具有蚀刻选择性。由于蚀刻停止膜104比牺牲膜106a更快地蚀刻而暴露到蚀刻溶液E更长时间的第一凹陷R1可以比第二凹陷R2深。
电介质膜130可以包括在第一凹陷R1和第二凹陷R2之间的凹入部分166。
此后，如图3所示，形成填充第一凹陷R1和第二凹陷R2的栅极选择线170。在形成栅极选择线170之后，将执行与图16所示的工艺类似的工艺。
图19至图25是示出根据本发明构思的一些实施方式的制造非易失性存储器件的方法的视图。由于在图19之前执行的工艺与图6至图8所示的工艺相同或相似，所以将不再描述那些工艺。
参照图19，电介质膜130形成在沟槽120中。电介质膜130可以沿着沟槽120的侧壁和底表面形成。如上所述，电介质膜130可以由多个膜诸如隧道膜和陷阱膜形成。包括多个膜的电介质膜130的形成可以包括例如(但不限于)CVD、PECVD和ALD工艺中的任何一种。
电介质膜130可以不完全填充沟槽120的内部。
参照图20，电介质膜130、蚀刻停止膜104和下绝缘膜102被去除以形成沟道孔CHH。衬底100的上表面可以通过沟道孔CHH暴露。
电介质膜130可以通过回蚀刻工艺去除。通过以上工艺，电介质膜130的在模结构110的侧壁上延伸的部分可以保留，并且仅电介质膜130的在沟槽120的底表面上的部分可以被去除。
蚀刻停止膜104的去除可以采用例如使用蚀刻气体的干蚀刻工艺蚀刻该蚀刻停止膜104的由沟槽120暴露的部分。此外，下绝缘膜102的去除可以使用与上述形成沟槽120的工艺相同的蚀刻工艺(例如相同的蚀刻剂)。
参照图21，在沟道孔CHH中形成沟道膜140和填充膜150。在一些实施方式中，沟道膜140和填充膜150可以填充沟道孔CHH。
沟道膜140可以沿着电介质膜130的表面以及蚀刻停止膜104的侧壁和下绝缘膜102的侧壁形成。
蚀刻停止膜104的侧壁可以直接接触沟道膜140。与前述实施方式不同，电介质膜130不形成在蚀刻停止膜104的侧壁和沟道膜140之间。
此外，下绝缘膜102的侧壁可以直接接触沟道膜140。与前述实施方式不同，电介质膜130不形成在下绝缘膜102的侧壁和沟道膜140之间。
在一些实施方式中，电介质膜130也形成在衬底的上表面100S上，并且沟道膜140的形成在衬底的上表面100S上的部分可以通过回蚀刻工艺去除。
沟道膜140可以使用例如掺杂有杂质的多晶硅或非晶硅来形成。
填充膜150可以形成在沟道孔CHH中。在一些实施方式中，填充膜150可以形成为完全填充沟道孔CHH。填充膜150的外表面可以被电介质膜130和沟道膜140围绕。
填充膜150可以由例如(但不限于)诸如由CVD、PECVD和ALD工艺中的一种形成的硅氧化物层的材料形成。
通过形成电介质膜130、沟道膜140和填充膜150，可以形成垂直沟道结构200。垂直沟道结构200可以填充沟道孔CHH的内部并可以穿过模结构110。
图23是图22的部分B的放大图。参照图22和图23，牺牲膜106a至106f和蚀刻停止膜104被去除以在下绝缘膜102和最下面的层间绝缘膜108a之间形成空间165以及在所述多个层间绝缘膜108中的两个相邻的层间绝缘膜之间形成空间160。
牺牲膜106a至106f和蚀刻停止膜104可以通过相同的工艺去除。因此，可以同时去除牺牲膜106a至106f和蚀刻停止膜104。去除牺牲膜106a至106f和蚀刻停止膜104可以使用磷酸、硫酸、盐酸或其混合物。
当去除牺牲膜106a至106f时，电介质膜130的与牺牲膜106a至106f的侧壁接触的部分也可以被部分去除。此外，在一些实施方式中，当去除牺牲膜106a至106f时，可以去除电介质膜130的接触最下面的牺牲膜106a的部分。
如图23所示，电介质膜130不延伸到衬底100的上表面。因此，沟道膜140的外侧壁173a和173b可以通过去除蚀刻停止膜104而暴露。沟道膜的外侧壁173a和173b可以与绝缘膜108a和102一起限定空间165。
参照图24和图25，导电膜180形成在通过去除牺牲膜106a至106f和蚀刻停止膜104而形成的空间160和165中。
导电膜180可以包括与下绝缘膜102相邻地形成的栅极选择线170以及形成在栅极选择线170上的多条栅线180a至180e。
栅极选择线170形成为填充通过去除蚀刻停止膜104和牺牲膜106a两者而形成的空间165。因此，栅极选择线170可以直接邻接在下绝缘膜102上。如图24所示，栅极选择线170可以直接接触下绝缘膜102的上表面。
栅极选择线170的侧壁172a和172b可以不被电介质膜130覆盖。栅极选择线170的侧壁172a和172b可以被沟道膜140覆盖。栅极选择线170的侧壁172a和172b可以直接邻接在沟道膜140上。在一些实施方式中，栅极选择线170的侧壁172a和172b可以直接接触沟道膜140，如图24所示。
栅线180a至180e形成为填充通过去除剩余的牺牲膜106b至106f而形成的空间160。
栅极选择线170和栅线180a至180e可以同时形成。具体地，栅极选择线170和栅线180a至180e可以通过诸如CVD、PECVD和ALD的工艺由导电材料形成。
栅极选择线170可以完全填充空间165。因此，栅极选择线170的侧壁可以具有与蚀刻停止膜104的侧壁104S和最下面的牺牲膜106a的侧壁106S的轮廓相同的轮廓。
也就是，如以上关于图5所述的，栅极选择线170的下侧壁172a可以相对于衬底100的上表面100S具有第二角度θ2，栅极选择线170的上侧壁172b可以相对于衬底100的上表面100S具有第三角度θ3，并且第二角度θ2可以不同于第三角度θ3。
参照图25，沟道结构200的一部分通过诸如回蚀刻的工艺去除以形成沟槽195，并且填充沟槽195的衬垫190被形成。
衬垫190可以形成为覆盖沟道孔CHH中的电介质膜130、沟道膜140和填充膜150。衬垫190可以包括(但不限于)例如掺杂的半导体、金属、金属硅化物和金属氮化物中的至少一种。
接下来，再次参照图4，形成上绝缘膜196以覆盖衬垫190，并且在上绝缘膜196上形成电连接到导电接触197的位线198。
以上公开的主题将被认为是说明性的而非限制性的，并且权利要求书旨在涵盖落入本发明构思的实际精神和范围内的所有这样的修改、增强和其它实施方式。因此，至法律允许的最大程度，该范围由权利要求书及其等同物的最宽可允许的解释来确定，而不应受以上详细描述的限制或限定。
本申请要求于2017年9月8日在韩国知识产权局提交的韩国专利申请第10-2017-0115384号的优先权，其公开内容通过引用整体地结合于此。

Claims (17)

1.一种非易失性存储器件，包括：
堆叠结构，包括以交替的顺序堆叠在衬底上的多个导电膜和多个层间绝缘膜；和
垂直沟道结构，延伸穿过所述堆叠结构，
其中所述多个导电膜包括所述多个导电膜当中的最靠近所述衬底的选择线，
其中所述选择线包括顺序堆叠在所述衬底上的下部和上部，并且
其中所述选择线的所述上部的邻近所述垂直沟道结构的一侧和所述选择线的所述下部的邻近所述垂直沟道结构的一侧具有不同的轮廓，
其中所述垂直沟道结构包括：
电介质膜，在所述堆叠结构的侧壁上；
在所述电介质膜上的沟道膜，所述沟道膜在其中限定空间；和
在所述沟道膜上的填充膜，所述填充膜填充由所述沟道膜限定的所述空间，
其中所述填充膜的下表面比所述选择线的下表面更靠近所述衬底的上表面，
其中所述垂直沟道结构包括：位于所述电介质膜的侧壁上并接触所述选择线的所述下部的第一凹陷，和
位于所述电介质膜的所述侧壁上并接触所述选择线的所述上部的第二凹陷。
2.根据权利要求1所述的非易失性存储器件，其中所述填充膜在所述衬底的上表面上延伸。
3.根据权利要求2所述的非易失性存储器件，其中所述选择线直接接触所述沟道膜。
4.根据权利要求1所述的非易失性存储器件，其中所述选择线的所述下部的所述一侧相对于所述衬底的上表面具有第一角度，并且所述选择线的所述上部的所述一侧相对于所述衬底的所述上表面具有第二角度，并且
其中所述第一角度大于所述第二角度。
5.根据权利要求1所述的非易失性存储器件，其中所述第一凹陷的第一深度不同于所述第二凹陷的第二深度。
6.根据权利要求5所述的非易失性存储器件，其中所述选择线的所述下部填充所述第一凹陷，并且所述选择线的所述上部填充所述第二凹陷。
7.根据权利要求5所述的非易失性存储器件，其中所述第一凹陷的所述第一深度大于所述第二凹陷的所述第二深度。
8.根据权利要求5所述的非易失性存储器件，其中所述垂直沟道结构包括在所述第一凹陷与所述第二凹陷之间的突起。
9.根据权利要求5所述的非易失性存储器件，其中所述选择线包括在所述选择线的所述上部和所述下部之间的凹入部分。
10.根据权利要求1所述的非易失性存储器件，其中所述垂直沟道结构的下表面直接接触所述衬底的上表面。
11.一种制造非易失性存储器件的方法，该方法包括：
在衬底上依次形成下绝缘膜和蚀刻停止膜；
在所述蚀刻停止膜上形成模结构，所述模结构包括以交替的顺序堆叠的多个牺牲膜和多个层间绝缘膜；
形成延伸穿过所述模结构的沟槽以暴露所述蚀刻停止膜；
依次蚀刻所述蚀刻停止膜和所述下绝缘膜以形成沟道孔，所述沟道孔暴露所述衬底的上表面；
在所述沟道孔中形成沟道结构；
同时去除所述多个牺牲膜和所述蚀刻停止膜以形成多个开口；以及
在所述多个开口中分别形成多个导电膜，
其中所述沟道结构包括：
电介质膜，在所述模结构的侧壁上；
在所述电介质膜上的沟道膜，所述沟道膜在其中限定空间；和
在所述沟道膜上的填充膜，所述填充膜填充由所述沟道膜限定的所述空间，
其中所述多个导电膜包括在所述多个导电膜当中的最靠近所述下绝缘膜的选择线，
其中所述填充膜的下表面比所述选择线的下表面更靠近所述衬底的上表面，
其中同时去除所述多个牺牲膜和所述蚀刻停止膜包括：
在所述沟道结构的下部中的所述电介质膜的侧壁上形成第一凹陷，所述第一凹陷接触所述选择线的下部，以及
在所述第一凹陷上形成第二凹陷，所述第二凹陷在所述沟道结构的所述下部中的所述电介质膜的所述侧壁上并接触所述选择线的上部。
12.根据权利要求11所述的方法，其中所述蚀刻停止膜相对于所述多个牺牲膜具有蚀刻选择性。
13.根据权利要求11所述的方法，其中所述第一凹陷的第一深度大于所述第二凹陷的第二深度。
14.根据权利要求11所述的方法，其中同时去除所述多个牺牲膜和所述蚀刻停止膜包括使用磷酸、硫酸和/或盐酸来蚀刻所述多个牺牲膜和所述蚀刻停止膜。
15.根据权利要求14所述的方法，其中所述多个牺牲膜相对于所述蚀刻停止膜具有蚀刻选择性。
16.根据权利要求11所述的方法，其中所述多个牺牲膜中的最下面的一个直接接触所述蚀刻停止膜的上表面。
17.一种非易失性存储器件，包括：
堆叠结构，包括以交替的顺序堆叠在衬底上的多个导电膜和多个层间绝缘膜；和
垂直沟道结构，延伸穿过所述堆叠结构，
其中所述多个导电膜包括所述多个导电膜当中的最靠近所述衬底的第一导电膜，
其中所述第一导电膜包括顺序地堆叠在所述衬底上的下部和上部，并且
其中所述第一导电膜的所述上部的邻近所述垂直沟道结构的一侧具有与所述第一导电膜的所述下部的邻近所述垂直沟道结构的一侧的轮廓不同的轮廓，
其中所述垂直沟道结构包括：
电介质膜，在所述堆叠结构的侧壁上；
在所述电介质膜上的沟道膜，所述沟道膜在其中限定空间；和
在所述沟道膜上的填充膜，所述填充膜填充由所述沟道膜限定的所述空间，
其中所述填充膜的下表面比所述第一导电膜的下表面更靠近所述衬底的上表面，
其中所述垂直沟道结构包括：位于所述电介质膜的侧壁上并接触所述第一导电膜的所述下部的第一凹陷，和
位于所述电介质膜的所述侧壁上并接触所述第一导电膜的所述上部的第二凹陷。
CN201811024862.2A 2017-09-08 2018-09-04 非易失性存储器件及其制造方法 Active CN109473437B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170115384A KR102414294B1 (ko) 2017-09-08 2017-09-08 비휘발성 메모리 장치 및 그 제조 방법
KR10-2017-0115384 2017-09-08

Publications (2)

Publication Number Publication Date
CN109473437A CN109473437A (zh) 2019-03-15
CN109473437B true CN109473437B (zh) 2024-04-05

Family

ID=65661689

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811024862.2A Active CN109473437B (zh) 2017-09-08 2018-09-04 非易失性存储器件及其制造方法

Country Status (3)

Country Link
US (1) US10734403B2 (zh)
KR (1) KR102414294B1 (zh)
CN (1) CN109473437B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11380699B2 (en) * 2019-02-28 2022-07-05 Micron Technology, Inc. Memory array and methods used in forming a memory array
US10910399B2 (en) * 2019-03-14 2021-02-02 Macronix International Co., Ltd. Three dimensional memory device and method for fabricating the same
KR20200134577A (ko) * 2019-05-22 2020-12-02 삼성전자주식회사 3차원 반도체 메모리 소자
CN110349971A (zh) * 2019-06-28 2019-10-18 长江存储科技有限责任公司 用于三维存储器的叠层结构、三维存储器及其制备方法
CN112289801B (zh) 2019-06-28 2024-02-23 长江存储科技有限责任公司 用于三维存储器的叠层结构、三维存储器及其制备方法
CN110379817B (zh) * 2019-06-28 2020-05-19 长江存储科技有限责任公司 用于三维存储器的叠层结构、三维存储器及其制备方法
KR20210108016A (ko) 2020-02-25 2021-09-02 삼성전자주식회사 반도체 메모리 장치 및 그 제조 방법
US11327228B2 (en) 2020-07-09 2022-05-10 Taiwan Semiconductor Manufacturing Co., Ltd. Photonic device and fabrication method thereof
KR20220035674A (ko) * 2020-09-14 2022-03-22 삼성전자주식회사 배선 구조물, 그 형성 방법, 및 상기 배선 구조물을 포함하는 반도체 장치

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100074543A (ko) * 2008-12-24 2010-07-02 주식회사 하이닉스반도체 수직채널형 비휘발성 메모리 소자 및 그 제조 방법
KR20120090356A (ko) * 2011-02-07 2012-08-17 삼성전자주식회사 3차원 반도체 장치 및 그 제조 방법
KR20120122673A (ko) * 2011-04-29 2012-11-07 삼성전자주식회사 수직 구조의 비휘발성 메모리 소자 및 그 제조 방법
CN103426824A (zh) * 2012-05-15 2013-12-04 爱思开海力士有限公司 制造非易失性存储器件的方法
CN104979313A (zh) * 2014-04-08 2015-10-14 三星电子株式会社 具有导电衬垫的半导体器件及三维半导体器件
CN105374825A (zh) * 2014-08-13 2016-03-02 爱思开海力士有限公司 半导体器件及其制造方法
KR20170024919A (ko) * 2015-08-26 2017-03-08 삼성전자주식회사 수직 구조의 비휘발성 메모리 소자 및 그 제조 방법
TW201721842A (zh) * 2015-12-15 2017-06-16 旺宏電子股份有限公司 三維半導體元件及其製造方法
CN106856197A (zh) * 2015-12-03 2017-06-16 爱思开海力士有限公司 半导体器件及其制造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5376789B2 (ja) 2007-10-03 2013-12-25 株式会社東芝 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の制御方法
US8455940B2 (en) * 2010-05-24 2013-06-04 Samsung Electronics Co., Ltd. Nonvolatile memory device, method of manufacturing the nonvolatile memory device, and memory module and system including the nonvolatile memory device
KR101855437B1 (ko) * 2010-12-02 2018-05-08 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 동작 방법
KR20120066331A (ko) * 2010-12-14 2012-06-22 에스케이하이닉스 주식회사 3차원 구조의 비휘발성 메모리 소자 및 그 제조 방법
KR101933665B1 (ko) * 2011-05-19 2018-12-31 삼성전자주식회사 3차원 반도체 메모리 장치의 제조 방법
KR20130005430A (ko) * 2011-07-06 2013-01-16 에스케이하이닉스 주식회사 불휘발성 메모리 소자 및 그 제조방법
US10367001B2 (en) * 2012-06-04 2019-07-30 SK Hynix Inc. 3D semiconductor memory device
KR20130136249A (ko) * 2012-06-04 2013-12-12 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
KR102031179B1 (ko) * 2012-09-11 2019-11-08 삼성전자주식회사 3차원 반도체 메모리 장치 및 그 제조 방법
US9076879B2 (en) 2012-09-11 2015-07-07 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory device and method for fabricating the same
US9064970B2 (en) 2013-03-15 2015-06-23 Micron Technology, Inc. Memory including blocking dielectric in etch stop tier
US9276011B2 (en) 2013-03-15 2016-03-01 Micron Technology, Inc. Cell pillar structures and integrated flows
US9275909B2 (en) 2013-08-12 2016-03-01 Micron Technology, Inc. Methods of fabricating semiconductor structures
US9431410B2 (en) 2013-11-01 2016-08-30 Micron Technology, Inc. Methods and apparatuses having memory cells including a monolithic semiconductor channel
US9437604B2 (en) 2013-11-01 2016-09-06 Micron Technology, Inc. Methods and apparatuses having strings of memory cells including a metal source
US9559117B2 (en) * 2014-06-17 2017-01-31 Sandisk Technologies Llc Three-dimensional non-volatile memory device having a silicide source line and method of making thereof
KR20160001412A (ko) 2014-06-27 2016-01-06 삼성전자주식회사 연결 배선을 포함하는 반도체 소자
US9935123B2 (en) 2015-11-25 2018-04-03 Sandisk Technologies Llc Within array replacement openings for a three-dimensional memory device
KR102581032B1 (ko) * 2015-12-08 2023-09-22 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100074543A (ko) * 2008-12-24 2010-07-02 주식회사 하이닉스반도체 수직채널형 비휘발성 메모리 소자 및 그 제조 방법
KR20120090356A (ko) * 2011-02-07 2012-08-17 삼성전자주식회사 3차원 반도체 장치 및 그 제조 방법
KR20120122673A (ko) * 2011-04-29 2012-11-07 삼성전자주식회사 수직 구조의 비휘발성 메모리 소자 및 그 제조 방법
CN103426824A (zh) * 2012-05-15 2013-12-04 爱思开海力士有限公司 制造非易失性存储器件的方法
CN104979313A (zh) * 2014-04-08 2015-10-14 三星电子株式会社 具有导电衬垫的半导体器件及三维半导体器件
CN105374825A (zh) * 2014-08-13 2016-03-02 爱思开海力士有限公司 半导体器件及其制造方法
KR20170024919A (ko) * 2015-08-26 2017-03-08 삼성전자주식회사 수직 구조의 비휘발성 메모리 소자 및 그 제조 방법
CN106856197A (zh) * 2015-12-03 2017-06-16 爱思开海力士有限公司 半导体器件及其制造方法
TW201721842A (zh) * 2015-12-15 2017-06-16 旺宏電子股份有限公司 三維半導體元件及其製造方法

Also Published As

Publication number Publication date
CN109473437A (zh) 2019-03-15
US10734403B2 (en) 2020-08-04
US20200194449A9 (en) 2020-06-18
KR20190028208A (ko) 2019-03-18
KR102414294B1 (ko) 2022-06-28
US20190081067A1 (en) 2019-03-14

Similar Documents

Publication Publication Date Title
CN109473437B (zh) 非易失性存储器件及其制造方法
US9023702B2 (en) Nonvolatile memory device and method for fabricating the same
KR101907069B1 (ko) 비휘발성 메모리 장치 및 그 제조 방법
US9230983B1 (en) Metal word lines for three dimensional memory devices
US8637913B2 (en) Nonvolatile memory device and method for fabricating the same
WO2019236158A1 (en) Three-dimensional flat nand memory device including concave word lines and method of making the same
US20180040623A1 (en) Three-dimensional memory device with semicircular metal-semiconductor alloy floating gate electrodes and methods of making thereof
US9543313B2 (en) Nonvolatile memory device and method for fabricating the same
KR20180030967A (ko) 금속 및 실리사이드 제어 게이트들을 갖는 3차원 메모리 디바이스
US8865554B2 (en) Method for fabricating nonvolatile memory device
US8829597B2 (en) Nonvolatile memory device and method for fabricating the same
CN106571368B (zh) 半导体装置
US11751395B2 (en) Vertical semiconductor device and method for fabricating the vertical semiconductor device
KR102102731B1 (ko) 반도체 디바이스 및 제조 방법
US20220085183A1 (en) Semiconductor device and method of fabricating the same
KR102532490B1 (ko) 반도체 소자 및 이의 제조 방법
US20230084374A1 (en) Semiconductor device and method for fabricating the same
US11393728B2 (en) Semiconductor device and method of fabricating the same
US11737273B2 (en) Three-dimensional semiconductor memory devices
CN113871393A (zh) 三维存储器的制作方法
KR20140086604A (ko) 비휘발성 메모리 장치 및 그 제조 방법
KR20110099595A (ko) 3차원 구조의 비휘발성 메모리 소자 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant