KR20110099595A - 3차원 구조의 비휘발성 메모리 소자 및 그 제조 방법 - Google Patents
3차원 구조의 비휘발성 메모리 소자 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20110099595A KR20110099595A KR1020100018724A KR20100018724A KR20110099595A KR 20110099595 A KR20110099595 A KR 20110099595A KR 1020100018724 A KR1020100018724 A KR 1020100018724A KR 20100018724 A KR20100018724 A KR 20100018724A KR 20110099595 A KR20110099595 A KR 20110099595A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- interlayer insulating
- memory device
- sacrificial
- dimensional structure
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 238000000034 method Methods 0.000 title claims description 34
- 239000011229 interlayer Substances 0.000 claims abstract description 65
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 230000000149 penetrating effect Effects 0.000 claims abstract description 3
- 239000010410 layer Substances 0.000 claims description 34
- 238000005530 etching Methods 0.000 claims description 23
- 239000000463 material Substances 0.000 claims description 17
- 230000000903 blocking effect Effects 0.000 claims description 12
- 239000012535 impurity Substances 0.000 claims description 10
- 150000004767 nitrides Chemical class 0.000 claims description 7
- 238000001039 wet etching Methods 0.000 claims description 2
- 108091006146 Channels Proteins 0.000 description 55
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0688—Integrated circuits having a three-dimensional layout
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
본 기술은 3차원 구조의 비휘발성 메모리 소자 및 그 제조 방법에 관한 것이다. 본 기술은 3차원 구조의 비휘발성 메모리 소자에 있어서, 기판상에 교대로 적층된 복수의 층간절연막 및 복수의 게이트 전극; 상기 복수의 층간절연막 및 복수의 게이트 전극을 관통하면서 상기 기판으로부터 돌출된 복수의 채널; 상기 채널과 상기 층간절연막 사이에 개재된 복수의 정션막; 및 상기 채널을 따라 적층된 복수의 메모리 셀을 포함한다.
본 기술에 따르면, 기판으로부터 돌출된 채널을 따라 적층된 복수의 메모리 셀들의 소스/드레인 영역 즉, 정션 영역을 형성할 수 있다. 따라서, 인핸스먼트 모드로 동작되는 메모리 셀을 포함하는 3차원 구조의 비휘발성 메모리 소자를 제공할 수 있다.
본 기술에 따르면, 기판으로부터 돌출된 채널을 따라 적층된 복수의 메모리 셀들의 소스/드레인 영역 즉, 정션 영역을 형성할 수 있다. 따라서, 인핸스먼트 모드로 동작되는 메모리 셀을 포함하는 3차원 구조의 비휘발성 메모리 소자를 제공할 수 있다.
Description
본 발명은 반도체 소자 및 그 제조 방법에 관한 것으로, 특히, 3차원 구조를 갖는 비휘발성 메모리 소자 및 그 제조 방법에 관한 것이다.
비휘발성 메모리 소자는 전원공급이 차단되더라도 저장된 데이터가 그대로 유지되는 메모리 소자이다. 최근 실리콘 기판상에 단층으로 메모리 소자를 제조하는 2차원 구조의 메모리 소자의 집적도 향상이 한계에 도달함에 따라, 실리콘 기판으로부터 수직으로 메모리 셀을 적층하는 3차원 구조의 비휘발성 메모리 소자가 제안되고 있다.
이하, 도면을 참조하여 종래기술에 따른 3차원 구조의 비휘발성 메모리 소자의 구조 및 그 문제점을 상세히 살펴보도록 한다.
도 1은 종래기술에 따른 3차원 구조의 비휘발성 메모리 소자의 구조를 설명하기 위한 단면도이다.
도시된 바와 같이, 종래기술에 따른 3차원 구조의 비휘발성 메모리 소자는 소스 영역(source)이 구비된 기판(10)으로부터 수직으로 돌출된 채널(CH)을 구비하며, 채널(CH)을 따라 적층된 하부 선택 트랜지스터(LST), 복수의 메모리 셀(MC) 및 상부 선택 트랜지스터(UST)를 구비한다. 여기서, 복수의 메모리 셀(MC)은 하부 선택 트랜지스터(LST)와 상부 선택 트랜지스터(UST) 사이에 직렬로 연결되어 하나의 스트링을 구성하며, 기판(10)으로부터 수직으로 스트링이 배열된다.
본 도면에서 도면 부호 '11'은 층간절연막을 나타내고, 도면 부호 '12'는 게이트 전극을 나타낸다. 또한, 도면 부호 '13A'는 게이트 절연막을 나타내고, 도면 부호 '13B'는 터널절연막, 전하트랩막 및 전하차단막을 나타낸다.
그러나, 전술한 바와 같은 종래기술에 따르면, 메모리 소자의 구조에 따른 제조 공정의 한계상 인핸스먼트 모드(enhancement mode)로 동작되는 메모리 셀(MC)을 포함하는 메모리 소자의 제조가 불가능하다. 이를 보다 상세히 살펴보면 다음과 간다.
앞서 설명한 바와 같이, 3차원 구조의 비휘발성 메모리 소자는 기판(10)으로부터 수직으로 돌출되는 채널(CH)을 따라 메모리 셀(MC)을 적층시킨다.
여기서, 채널(CH)은 복수의 층간절연막(11) 및 복수의 도전막(12)을 식각하여 트렌치를 형성한 후, 트렌치 내에 채널용 막을 매립하여 형성되기 때문에, 적층된 복수의 메모리 셀(MC)들 간의 채널(CH)에 소스/드레인 영역 즉, 정션(junction)을 형성하는 것이 불가능하다.
따라서, 종래기술은 기판(10) 내에 n타입의 불순물로 도핑된 소스 영역(source)을 형성한 후, n타입의 불순물로 도핑된 채널(CH)을 형성함으로써, 공핍 모드(depletion mode)로 동작되는 메모리 셀(MC)을 형성한다.
그러나, 공핍 모드로 동작되는 메모리 셀(MC)의 경우, 하부 선택 트랜지스터(LST)의 소스 영역에서의 GIDL 효과에 의해 정공(hole)을 공급하여 소거 동작을 진행하기 때문에, 정공의 공급이 원활하지 못해 소거 속도가 저하되는 문제점이 있다. 특히, 기판(10)으로부터 수직으로 스트링을 배열하기 때문에, 채널(CH)의 길이가 증가할수록 정공 공급이 더욱 어려워져 소거 동작의 속도가 더욱 저하되며, 그에 따라, 메모리 소자의 퍼포먼스가 나빠진다.
본 발명은 전술한 문제점을 해결하기 위해 제안된 것으로, 인핸스먼트 모드로 동작되는 메모리 셀을 포함하는 3차원 구조의 비휘발성 메모리 소자 및 그 제조 방법을 제공하는 것을 목적으로 한다.
전술한 목적을 달성하기 위해 제안된 본 발명은 3차원 구조의 비휘발성 메모리 소자에 있어서, 기판상에 교대로 적층된 복수의 층간절연막 및 복수의 게이트 전극; 상기 복수의 층간절연막 및 복수의 게이트 전극을 관통하면서 상기 기판으로부터 돌출된 복수의 채널; 상기 채널과 상기 층간절연막 사이에 개재된 복수의 정션막; 및 상기 채널을 따라 적층된 복수의 메모리 셀을 포함하는 것을 일 특징으로 한다.
또한, 본 발명은 3차원 구조의 비휘발성 메모리 소자 제조 방법에 있어서, 기판상에 복수의 층간절연막 및 복수의 희생막을 교대로 형성하는 단계; 상기 복수의 층간절연막 및 복수의 희생막을 식각하여 복수의 채널용 트렌치를 형성하는 단계; 상기 채널용 트렌치의 내벽에 의해 노출된 복수의 층간절연막을 소정 두께 식각하는 단계; 상기 복수의 층간절연막이 식각된 영역 내에 정션막을 매립하는 단계; 및 상기 정션막이 매립된 복수의 채널용 트렌치 내에 채널용 막을 매립하여 복수의 채널을 형성하는 단계를 포함하는 것을 다른 특징으로 한다.
본 발명에 따르면, 기판으로부터 돌출된 채널을 따라 적층된 복수의 메모리 셀들의 소스/드레인 영역 즉, 정션 영역을 형성할 수 있다. 따라서, 인핸스먼트 모드로 동작되는 메모리 셀을 포함하는 3차원 구조의 비휘발성 메모리 소자를 제공할 수 있다.
도 1은 종래기술에 따른 3차원 구조의 비휘발성 메모리 소자의 제조 공정을 설명하기 위한 단면도
도 2a 내지 도 2f는 본 발명의 제1 실시예에 따른 3차원 구조의 비휘발성 메모리 소자 제조 방법을 설명하기 위한 공정 사시도
도 3a 내지 도 3d는 본 발명의 제2 실시예에 따른 3차원 구조의 비휘발성 메모리 소자 제조 방법을 설명하기 위한 공정 사시도
도 2a 내지 도 2f는 본 발명의 제1 실시예에 따른 3차원 구조의 비휘발성 메모리 소자 제조 방법을 설명하기 위한 공정 사시도
도 3a 내지 도 3d는 본 발명의 제2 실시예에 따른 3차원 구조의 비휘발성 메모리 소자 제조 방법을 설명하기 위한 공정 사시도
이하에서는, 본 발명의 가장 바람직한 실시예가 설명된다. 도면에 있어서, 두께와 간격은 설명의 편의를 위하여 표현된 것이며, 실제 물리적 두께에 비해 과장되어 도시될 수 있다. 본 발명을 설명함에 있어서, 본 발명의 요지와 무관한 공지의 구성은 생략될 수 있다. 각 도면의 구성요소들에 참조 번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다.
도 2a 내지 도 2e는 본 발명의 제1 실시예에 따른 3차원 구조의 비휘발성 메모리 소자 제조 방법을 설명하기 위한 공정 사시도이다.
도 2a에 도시된 바와 같이, 기판(20) 상에 복수의 층간절연막(21) 및 복수의 희생막(22)을 교대로 형성한다.
층간절연막(21)은 후속 공정에 의해 형성되는 채널을 따라 적층되는 복수의 메모리 셀들을 상호 분리하기 위한 것으로서, 산화막 또는 질화막으로 이루어지는 것이 바람직하다.
여기서, 층간절연막(21)의 두께에 따라 후속 공정에 의해 형성되는 정션막의 폭이 결정된다. 따라서, 정션막의 폭을 고려하여 층간절연막(21)의 두께를 결정하는 것이 바람직하다. 예를 들어, 정션막의 폭을 증가시키고자하는 경우에는 층간절연막(21)의 두께를 증가시킨다.
희생막(22)은 후속 공정에서 터널절연막, 전하트랩막 전하차단막 및 게이트 전극이 형성될 영역을 확보하기 위한 것이다. 희생막(22)은 층간절연막(21)과의 식각 선택비가 큰 물질로 이루어지는 것이 바람직한데, 예를 들어, 층간절연막(21)이 산화막인 경우에는 희생막(22)은 질화막인 것이 바람직하고, 층간절연막(21)이 질화막인 경우에는 희생막(22)은 산화막인 것이 바람직하다.
이어서, 복수의 층간절연막(21) 및 복수의 희생막(22)을 식각하여 복수의 채널용 트렌치(T1)을 형성한다. 여기서, 복수의 채널용 트렌치(T1)는 홀 타입인 것이 바람직하며, 소정 간격으로 배열된다. 도면 부호 'W1'은 채널용 트렌치(T1)의 폭을 나타낸다.
도 2b에 도시된 바와 같이, 채널용 트렌치(T1)의 내벽에 의해 노출된 복수의 층간절연막(21)을 소정 두께(W2) 식각한다. 본 도면에서는 소정 두께(W2) 식각된 층간절연막을 도면 부호 '21A'로 도시하였으며, 식각 공정에 의해 일부 폭이 증가된 채널용 트렌치를 도면 부호 'T1''로 도시하였다.
여기서, 층간절연막(21)을 소정 두께(W2) 식각하는 공정은 후속 공정에서 정션막이 형성될 영역을 확보하기 위한 것으로서, 층간절연막(21A)의 식각 두께(W2)는 후속 공정에서 형성되는 정션막의 두께를 고려하여 결정되는 것이 바람직하다. 본 도면에서는 일 예로서, 정션막의 최종 두께와 동일한 두께로 층간절연막(21A)을 식각하는 경우에 대해 도시하고 있다.
층간절연막(21A)의 식각 공정은 습식 식각 공정에 의해 수행되는 것이 바람직하다.
도 2c에 도시된 바와 같이, 층간절연막(21A)이 식각된 영역을 매립시키면서 복수의 채널용 트렌치(T2)의 내벽 및 저면에 정션용 물질막(23)을 형성한다.
정션용 물질막(23)은 후속 공정에 의해 형성되는 채널을 따라 적층되는 복수의 메모리 셀들의 소스/드레인 즉, 정션(junction)을 형성하기 위한 것이다. 예를 들어, N 불순물이 도핑된 폴리실리콘막일 수 있으며, 불순물의 도핑 농도는 1E10 내지 1E15/cm2인 것이 바람직하다.
또한, 정션용 물질막(23)은 층간절연막(21A)이 식각된 영역을 충분히 매립시킬 수 있는 두께로 증착되는 것이 바람직하다.
도 2d에 도시된 바와 같이, 층간절연막(21A)이 식각된 영역 내에 매립된 정션용 물질막(23)을 제외한, 복수의 채널용 트렌치의 내벽 및 저면에 형성된 정션용 물질막(23)을 식각한다.
이로써, 층간절연막(21A)이 식각된 영역 내에 매립된 정션막(23A)이 형성되며, 식각 공정에 의해 복수의 정션막(23A)이 각각 분리된다.
도 2e에 도시된 바와 같이, 정션막(23A)이 형성된 채널용 트렌치 내에 채널용 막을 매립하여 기판(20)으로부터 돌출되는 복수의 채널(CH)을 형성한다. 여기서, 채널용 막은 P타입의 불순물이 도핑된 폴리실리콘막인 것이 바람직하다.
이어서, 복수의 채널(CH) 사이의 복수의 층간절연막(21A) 및 복수의 희생막(22)을 식각하여 희생막 제거용 트렌치(T2)를 형성한다. 여기서, 희생막 제거용 트렌치(T2)는 라인 형태의 트렌치인 것이 바람직하며, 복수의 희생막(22)을 모두 노출시킬 수 있을 정도의 깊이로 형성되는 것이 바람직하다.
이어서, 희생막 제거용 트렌치(T2)의 내벽에 의해 노출된 복수의 희생막(22)을 제거한다. 이를 통해, 채널(CH)이 소정 간격으로 노출된다.
여기서, 희생막(22) 제거 공정은 층간절연막(21A)과 희생막(22) 간의 식각 선택비가 큰 조건에서 수행되는 것이 바람직하다. 일 예로, 희생막(22)이 산화막으로 이루어지고 층간절연막(21A)이 질화막으로 이루어졌다면, HF 또는 BOE를 이용하여 희생막(22) 제거 공정을 수행하는 것이 바람직하다. 이러한 경우, 약 50:1 이상의 식각 선택비로 희생막(22)을 제거할 수 있다. 다른 예로, 희생막(22)이 질화막으로 이루어지고 층간절연막(21A)이 산화막으로 이루어졌다면, 인산을 이용하여 희생막(22) 제거 공정을 수행하는 것이 바람직하다. 이러한 경우, 약 20:1 이상의 식각 선택비로 희생막(22)을 제거할 수 있다.
이때, 노출된 희생막(22)을 전부 제거하거나, 소정 방향으로 배열된 채널(CH)들 사이에 매립된 희생막(22A)은 잔류하도록 제거 공정을 수행할 수 있다. 본 도면에서는 소정 방향으로 배열된 채널(CH)들 사이에 매립된 희생막(22A)은 잔류하는 경우에 대해 도시하고 있다.
도 2f에 도시된 바와 같이, 희생막(22)이 제거된 결과물의 전면을 따라 터널절연막, 전하트랩막 및 전하차단막을 형성한다. 본 도면에서는 터널절연막, 전하트랩막 및 전하차단막을 하나의 막으로 도시하였으며, 도면 부호 '24'로 나타내었다.
이때, 터널절연막, 전하트랩막 및 전하차단막(24)은 희생막(22)이 제거된 영역의 표면을 따라 형성되는데, 희생막(22)이 제거된 영역의 중심 영역이 오픈될 정도의 두께로 형성된다.
이어서, 희생막(22)이 제거된 영역 내에 게이트 전극(25)을 매립한다. 이때, 터널절연막, 전하트랩막 및 전하차단막(24) 형성 후 오픈된 중심 영역 내에 게이트 전극용 도전막(25)이 매립된다. 예를 들어, 터널절연막, 전하트랩막 및 전하차단막(24)이 형성된 결과물의 전체 구조 상에 게이트 전극용 도전막을 형성한 후, 에치백 공정을 수행함으로써, 오픈된 중심 영역 내에 게이트 전극(25)을 매립할 수 있다.
이로써, 채널(CH), 터널절연막, 전하트랩막 및 전하차단막(24) 및 게이트 전극(25)을 포함하며, 채널(CH)을 따라 적층된 복수의 메모리 셀(MC)이 형성된다.
전술한 바와 같은 본 발명에 따르면, 기판(20) 상에 교대로 적층된 복수의 층간절연막(21A) 및 복수의 게이트 전극(25), 복수의 층간절연막(21A) 및 복수의 게이트 전극(25)을 관통하면서 기판(20)으로부터 돌출된 복수의 채널(CH), 채널(CH)의 외주 표면을 소정 간격으로 둘러싸면서 채널(CH)과 층간절연막(21A) 사이에 개재된 복수의 정션막(23A) 및 채널(CH)을 따라 적층된 복수의 메모리 셀(MC)을 포함하는 3차원 구조의 비휘발성 메모리 소자가 형성된다.
여기서, 복수의 메모리 셀(MC)들은 채널(CH)과 게이트 전극(25) 사이에 개재된 터널절연막, 전하트랩막 및 전하차단막(24)을 더 포함한다. 또한, 3차원 구조의 비휘발성 메모리 소자는 복수의 게이트 전극(25)과 동일한 층에 형성되되 소정 방향으로 배열된 복수의 채널들 사이에 매립된 희생막(22A)을 더 포함할 수 있다.
또한, 복수의 메모리 셀(MC)들은 양측에 형성된 N타입의 정션막(23A)에 의해 인핸스먼트 모드로 동작될 수 있다.
도 3a 내지 도 3d는 본 발명의 제2 실시예에 따른 3차원 구조의 비휘발성 메모리 소자 제조 방법을 설명하기 위한 공정 사시도이다. 이하, 앞서 제1 실시예에서 설명된 내용과 중복되는 내용은 생략하여 설명하도록 한다.
도 3a에 도시된 바와 같이, 기판(30) 상에 복수의 층간절연막(31) 및 복수의 희생막(32)을 교대로 형성한 후, 복수의 층간절연막(31) 및 복수의 희생막(32)을 식각하여 복수의 채널용 트렌치(T3)를 형성한다. 본 도면에서 'W3'는 채널용 트렌치(T3)의 폭을 나타낸다.
본 실시예에 따르면, 후속 공정에 의해 채널용 트렌치(T3)의 폭(W3)을 증가시키기 되므로, 채널용 트렌치(T3) 식각 공정시 이를 고려하여 폭(W3)을 결정하는 것이 바람직하다.
도 3b에 도시된 바와 같이, 채널용 트렌치(T3)의 내벽에 의해 노출된 복수의 층간절연막(31)을 소정 두께(W4) 식각한다. 이때, 후속 공정에 의해 형성될 정션막의 최종 두께보다 0 내지 20% 두꺼운 두께로 층간절연막(31)을 과도 식각하는 것이 바람직하다.
본 도면에서는 소정 두께 식각된 층간절연막을 도면 부호 '31A'로 도시하였으며, 식각 공정에 의해 일부 폭이 증가된 채널용 트렌치를 도면 부호 'T3''로 도시하였다.
도 3c에 도시된 바와 같이, 층간절연막(31A)이 과도 식각된 영역을 매립시키면서 복수의 채널용 트렌치(T3')의 내벽 및 저면에 정션용 물질막(33)을 형성한다. 이때, 과도 식각된 영역 내에 정션용 물질막(33)이 완전히 매립되도록 충분한 두께의 정션용 물질막(33)을 증착시키는 것이 바람직하다.
도 3d에 도시된 바와 같이, 채널용 트렌치(T3')의 내벽 및 저면에 형성된 정션용 물질막(33), 층간절연막(31A)이 과도 식각된 영역 내에 매립된 정션용 물질막(33) 및 복수의 희생막(32)을 식각하여, 복수의 정션막(33A)을 형성한다.
이때, 층간절연막(31A)이 식각된 영역 내에 매립된 정션용 물질막(33) 중 과도 식각된 영역 내에 매립된 정션용 물질막(33)을 식각하여 제거한다. 즉, 정션막(33A)의 최종 두께(W5)보다 과도 식각된 영역 내에 매립된 정션용 물질막(33)이 제거되도록 식각 공정을 수행함으로써, 채널용 트렌치(T3')의 폭(W6)을 증가시키면서 복수의 정션막(33A)을 완벽하게 분리시킬 수 있다.
이어서, 채널 형성 단계 및 게이트 전극 형성 단계 등이 차례로 수행되어 3차원 구조의 비휘발성 메모리 소자를 형성하게 된다.
도 4는 본 발명의 일 실시예에 따른 3차원 구조의 비휘발성 메모리 소자의 동작을 설명하기 위한 도면으로서, 도 2f의 제1부분(①)을 확대하여 도시한 것이다.
도시된 바와 같이, 본 발명에 따른 3차원 구조의 비휘발성 메모리 소자는 복수의 메모리 셀(MC)들의 양측에 N타입의 정션막(23A)이 구비되며, P타입의 채널(CH)이 구비된다.
여기서, 정션막(23A)은 메모리 셀(MC)의 소스/드레인으로서 역할을 하며, N타입의 불순물이 도핑되어 있으므로 메모리 셀(MC)의 프로그램 동작시 충분한 양의 전자를 공급할 수 있다. 또한, 채널(CH)은 P타입의 불순물이 도핑되어 있으므로 웰 영역으로서의 역할을 수행하여 소거 동작시 충분한 양의 정공을 공급할 수 있다. 따라서, 메모리 셀(MC)의 인핸스먼트 모드 동작이 가능해진다.
본 발명의 기술 사상은 상기 바람직한 실시예들에 따라 구체적으로 기록되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
20: 기판 21: 층간절연막
22: 희생막 23: 정션용 물질막
23A: 정션막 24: 터널절연막, 전하트랩막 및 전하차단막
25: 게이트 전극 30: 기판
31: 층간절연막 32: 희생막
33: 정션용 물질막 33A: 정션막
22: 희생막 23: 정션용 물질막
23A: 정션막 24: 터널절연막, 전하트랩막 및 전하차단막
25: 게이트 전극 30: 기판
31: 층간절연막 32: 희생막
33: 정션용 물질막 33A: 정션막
Claims (14)
- 기판상에 교대로 적층된 복수의 층간절연막 및 복수의 게이트 전극;
상기 복수의 층간절연막 및 복수의 게이트 전극을 관통하면서 상기 기판으로부터 돌출된 복수의 채널; 및
상기 채널과 상기 층간절연막 사이에 개재되며, 상기 채널로부터 상기 층간절연막 방향으로 돌출되어 형성된 복수의 정션막
을 포함하는 3차원 구조의 비휘발성 메모리 소자.
- 제 1 항에 있어서,
상기 채널과 상기 게이트 전극 사이에 개재된 터널절연막, 전하트랩막 및 전하차단막
을 더 포함하는 3차원 구조의 비휘발성 메모리 소자.
- 제 1 항에 있어서,
상기 복수의 게이트 전극과 동일한 층에 형성되되, 소정 방향으로 배열된 복수의 채널들 사이에 매립된 희생막
을 더 포함하는 3차원 구조의 비휘발성 메모리 소자. - 제 1 항에 있어서,
상기 메모리 소자에 포함된 복수의 메모리 셀은 인핸스먼트 모드(enhancement mode)로 동작되는
3차원 구조의 비휘발성 메모리 소자.
- 제 1 항에 있어서,
상기 복수의 채널은 P타입의 불순물이 도핑되고,
상기 복수의 정션막은 N타입의 불순물이 도핑된
3차원 구조의 비휘발성 메모리 소자.
- 제 5 항에 있어서,
상기 N타입 불순물의 도핑 농도는 1E10 내지 1E15/cm2인
3차원 구조의 비휘발성 메모리 소자.
- 기판상에 복수의 층간절연막 및 복수의 희생막을 교대로 형성하는 단계;
상기 복수의 층간절연막 및 복수의 희생막을 식각하여 복수의 채널용 트렌치를 형성하는 단계;
상기 채널용 트렌치의 내벽에 의해 노출된 복수의 층간절연막을 소정 두께 식각하는 단계;
상기 복수의 층간절연막이 식각된 영역 내에 정션막을 매립하는 단계; 및
상기 정션막이 매립된 복수의 채널용 트렌치 내에 채널용 막을 매립하여 복수의 채널을 형성하는 단계
를 포함하는 3차원 구조의 비휘발성 메모리 소자 제조 방법.
- 제 7 항에 있어서,
상기 층간절연막은 산화막이고 상기 희생막은 질화막이거나,
상기 층간절연막은 질화막이고 상기 희생막은 산화막인
3차원 구조의 비휘발성 메모리 소자 제조 방법.
- 제 7 항에 있어서,
상기 층간절연막을 소정 두께 식각하는 단계는,
습식 식각 공정에 의해 수행되는
3차원 구조의 비휘발성 메모리 소자 제조 방법. - 제 7 항에 있어서,
상기 층간절연막을 소정 두께 식각하는 단계는,
상기 정션막의 최종 두께보다 0 내지 20% 두꺼운 두께로 상기 층간절연막을 과도 식각하는
3차원 구조의 비휘발성 메모리 소자 제조 방법.
- 제 7 항에 있어서,
상기 정션막 매립 단계는,
상기 층간절연막이 소정 두께 식각된 영역을 매립시키면서 상기 복수의 채널용 트렌치의 내벽 및 저면에 정션용 물질막을 형성하는 단계; 및
상기 층간절연막이 소정 두께 식각된 영역 내에 한해 상기 정션막이 매립되도록 식각 공정을 수행하여 상기 복수의 정션막을 각각 분리시키는 단계
를 포함하는 3차원 구조의 비휘발성 메모리 소자 제조 방법.
- 제 7 항에 있어서,
상기 채널 형성 단계 후에,
상기 복수의 채널 사이의 상기 복수의 층간절연막 및 복수의 희생막을 식각하여 희생막 제거용 트렌치를 형성하는 단계;
상기 희생막 제거용 트렌치의 내벽에 의해 노출된 복수의 희생막을 제거하는 단계;
상기 희생막이 제거된 결과물의 전면을 따라 터널절연막, 전하트랩막 및 전하차단막을 형성하는 단계; 및
상기 복수의 희생막이 제거된 영역 내에 게이트 전극을 매립하는 단계
를 더 포함하는 3차원 구조의 비휘발성 메모리 소자 제조 방법.
- 제 12 항에 있어서,
상기 희생막 제거용 트렌치 형성 단계는,
상기 복수의 층간절연막 및 복수의 희생막을 식각하여 라인 형태의 희생막 제거용 트렌치를 형성하는
3차원 구조의 비휘발성 메모리 소자 제조 방법.
- 제 12 항에 있어서,
상기 희생막 제거 단계는,
상기 희생막 제거용 트렌치의 내벽에 의해 노출된 복수의 희생막을 제거하되, 소정 방향으로 배열된 채널들 사이에 매립된 희생막은 잔류시키는
3차원 구조의 비휘발성 메모리 소자 제조 방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100018724A KR101115473B1 (ko) | 2010-03-02 | 2010-03-02 | 3차원 구조의 비휘발성 메모리 소자 및 그 제조 방법 |
| US12/814,009 US20100314678A1 (en) | 2009-06-12 | 2010-06-11 | Non-volatile memory device and method for fabricating the same |
| US13/783,681 US8829598B2 (en) | 2009-06-12 | 2013-03-04 | Non-volatile memory device having three dimensional, vertical channel, alternately stacked gate electrode structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100018724A KR101115473B1 (ko) | 2010-03-02 | 2010-03-02 | 3차원 구조의 비휘발성 메모리 소자 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20110099595A true KR20110099595A (ko) | 2011-09-08 |
| KR101115473B1 KR101115473B1 (ko) | 2012-02-27 |
Family
ID=44952431
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100018724A KR101115473B1 (ko) | 2009-06-12 | 2010-03-02 | 3차원 구조의 비휘발성 메모리 소자 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101115473B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8735860B2 (en) | 2012-04-30 | 2014-05-27 | Samsung Electronics Co., Ltd. | Variable resistance memory device and method of fabricating the same |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2743571B2 (ja) * | 1990-10-18 | 1998-04-22 | 日本電気株式会社 | 半導体不揮発性記憶装置 |
| JP2005093808A (ja) * | 2003-09-18 | 2005-04-07 | Fujio Masuoka | メモリセルユニット、それを備えてなる不揮発性半導体記憶装置及びメモリセルアレイの駆動方法 |
| KR101226685B1 (ko) * | 2007-11-08 | 2013-01-25 | 삼성전자주식회사 | 수직형 반도체 소자 및 그 제조 방법. |
| KR100985881B1 (ko) * | 2008-05-28 | 2010-10-08 | 주식회사 하이닉스반도체 | 플래시 메모리 소자 및 제조 방법 |
-
2010
- 2010-03-02 KR KR1020100018724A patent/KR101115473B1/ko active IP Right Grant
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8735860B2 (en) | 2012-04-30 | 2014-05-27 | Samsung Electronics Co., Ltd. | Variable resistance memory device and method of fabricating the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101115473B1 (ko) | 2012-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101868799B1 (ko) | 비휘발성 메모리 장치 및 그 제조 방법 | |
| US8829598B2 (en) | Non-volatile memory device having three dimensional, vertical channel, alternately stacked gate electrode structure | |
| US11785768B2 (en) | Three-dimensional semiconductor memory devices | |
| KR101206508B1 (ko) | 3차원 구조를 갖는 비휘발성 메모리 장치 제조방법 | |
| KR101028994B1 (ko) | 3차원 구조를 갖는 비휘발성 메모리 소자 및 그 제조 방법 | |
| US8163617B2 (en) | Vertical channel type non-volatile memory device and method for fabricating the same | |
| US8980712B2 (en) | 3D non-volatile memory device and method for fabricating the same | |
| CN108511511B (zh) | 半导体装置及其制造方法 | |
| KR20120131688A (ko) | 비휘발성 메모리 장치 및 그 제조 방법 | |
| US10559584B2 (en) | Semiconductor device including a dielectric layer | |
| KR101949375B1 (ko) | 비휘발성 메모리 장치의 제조 방법 | |
| KR20130102893A (ko) | 비휘발성 메모리 장치 및 그 제조 방법 | |
| KR20120121168A (ko) | 3차원 구조의 비휘발성 메모리 소자 및 그 제조 방법 | |
| KR20140078233A (ko) | 비휘발성 메모리 장치 및 그 제조 방법 | |
| KR20110015337A (ko) | 수직채널형 비휘발성 메모리 소자 제조 방법 | |
| US10546867B2 (en) | Method for manufacturing semiconductor device and semiconductor device | |
| KR20130045041A (ko) | 3차원 구조의 비휘발성 메모리 소자 및 그 제조 방법 | |
| US20220028889A1 (en) | Vertical-type memory device | |
| KR20130019243A (ko) | 3차원 구조의 비휘발성 메모리 소자 및 그 제조 방법 | |
| KR101942421B1 (ko) | 비휘발성 메모리 장치 및 그 제조 방법 | |
| KR20150116175A (ko) | 소스라인 저항 감소를 위한 비휘발성 메모리 장치 | |
| KR20200073455A (ko) | 3차원 반도체 메모리 소자 | |
| KR20100133671A (ko) | 수직채널형 비휘발성 메모리 소자 및 그 제조 방법 | |
| KR101115473B1 (ko) | 3차원 구조의 비휘발성 메모리 소자 및 그 제조 방법 | |
| KR101070317B1 (ko) | 비휘발성 메모리 장치 및 그의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20150121 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20160121 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20170124 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20180122 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20200129 Year of fee payment: 9 |