CN109326314B - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN109326314B
CN109326314B CN201810834322.4A CN201810834322A CN109326314B CN 109326314 B CN109326314 B CN 109326314B CN 201810834322 A CN201810834322 A CN 201810834322A CN 109326314 B CN109326314 B CN 109326314B
Authority
CN
China
Prior art keywords
transistor
voltage
semiconductor device
circuit
comparison
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810834322.4A
Other languages
English (en)
Other versions
CN109326314A (zh
Inventor
赵娜衍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN109326314A publication Critical patent/CN109326314A/zh
Application granted granted Critical
Publication of CN109326314B publication Critical patent/CN109326314B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
    • G01R31/2628—Circuits therefor for testing field effect transistors, i.e. FET's for measuring thermal properties thereof
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

半导体器件可以包括变化检测电路和变化确定电路。变化检测电路可以被配置为生成具有根据晶体管的变化而改变的电压电平的检测电压。变化确定电路可以被配置为基于检测电压的电压电平使能多个确定信号中的任何一个。

Description

半导体器件
相关申请的交叉引用
本申请要求于2017年8月1日向韩国知识产权局提交的申请号为10-2017-0097780的韩国申请的优先权，其全部内容通过引用合并于此。
技术领域
各种实施例通常可以涉及一种半导体集成电路，更具体地，涉及一种半导体器件。
背景技术
半导体器件可以被配置为接收和输出电信号。半导体器件可以包括多个晶体管。
根据相关技术，包括晶体管的半导体器件可能根据工艺变化、电压变化、温度变化等而发生故障。
发明内容
根据本公开的实施例，半导体器件可以包括变化检测电路和变化确定电路。所述变化检测电路可以被配置为生成具有根据晶体管的变化而改变的电压电平的检测电压。所述变化确定电路可以被配置为基于所述检测电压的所述电压电平使能多个确定信号中的任何一个。
附图说明
参考下面列出的附图详细地描述本公开的主题的方面、特征和优点。
图1是图示了根据各种实施例的半导体器件的框图。
图2是图示了根据一个实施例的图1的变化检测电路的电路图。
图3是图示了根据一个实施例的图1的变化确定电路的框图。
图4是图示了根据一个实施例的图3的解码电路的电路图。
图5是图示了根据一个实施例的图1的可变时序电路的框图。
具体实施方式
将参考附图详细地描述各种实施例。附图是各种实施例(和中间结构)的示意图。照此，可以预期由于例如制造技术和/或公差导致的图示的结构和形状的变化。因此，所描述的实施例不应被解释为限于本文中示出的特定结构和形状，而是可以包括不脱离如所附权利要求中限定的本公开的精神和范围的结构和形状的偏差。
在本文参照本公开的理想化实施例的截面和/或平面图示描述了本公开。然而，本公开的实施例不应被解释为限制本发明构思。尽管将示出和描述一些实施例，但是本领域普通技术人员将理解的是，在不脱离本公开的原理和精神的情况下，可以在这些实施例中进行改变。
本公开的实施例可以提供能够检测晶体管变化的半导体器件。
根据实施例的示例，可以通过检测晶体管的变化来改变半导体器件的操作时序。因此，半导体器件可以具有改善的操作可靠性。
图1是图示了根据各种实施例的半导体器件的框图。
参见图1，实施例的半导体器件可以包括：变化检测电路100、变化确定电路200和可变时序电路300。
变化检测电路100可以被配置为生成检测电压V_d。检测电压V_d可以具有根据晶体管的变化而改变的电压电平。例如，变化检测电路100可以利用两个具有不同尺寸的相同类型的晶体管的导通电阻来生成检测电压V_d。具体地，随着两个晶体管的导通电阻减小，变化检测电路100可以生成具有成比例地变高电压电平的检测电压V_d。相反，随着两个晶体管的导通电阻增加，变化检测电路100可以生成具有成比例地变低电压电平的检测电压V_d。
变化确定电路200可以被配置为响应于检测电压V_d而使能第一确定信号至第三确定信号F_s、N_s和S_s中的任何一个。例如，当检测电压V_d高于第一目标电平时，变化确定电路200可以使能第一确定信号F_s。当检测电压V_d低于第一目标电平并且高于第二目标电平时，变化确定电路200可以使能第二确定信号N_s。当检测电压V_d低于第二目标电平时，变化确定电路200可以使能第三确定信号S_s。这里，第一目标电平可以高于第二目标电平。
可变时序电路300可以被配置为响应于第一确定信号至第三确定信号F_s、N_s和S_s而改变延迟量。可变时序电路300可以将输入信号IN_s延迟变化的延迟量，以输出延迟的输入信号作为输出信号OUT_s。例如，当第一确定信号F_s被使能时，可变时序电路300可以将输入信号IN_s延迟第一延迟量，以输出延迟的输入信号作为输出信号OUT_s。当第二确定信号N_s被使能时，可变时序电路300可以将输入信号IN_s延迟第二延迟量，以输出延迟的输入信号作为输出信号OUT_s。当第三确定信号S_s被使能时，可变时序电路300可以将输入信号IN_s延迟第三延迟量，以输出延迟的输入信号作为输出信号OUT_s。这里，第一延迟量可以大于第二延迟量。第二延迟量可以大于第三延迟量。
图2是图示了图1中的变化检测电路的电路图。
参见图2，变化检测电路100可以包括第一晶体管N1、第二晶体管N2和第一电阻器R1。第一晶体管N1可以包括：栅极，其被配置为接收外部电压VDD；以及漏极，其被配置为接收外部电压VDD。第二晶体管N2可以包括：栅极，其被配置为接收外部电压VDD；漏极，其连接到第一晶体管N1的源极；以及源极，其连接到接地端子VSS。第一电阻器R1可以包括：第一端部，其连接到连接在第一晶体管N1和第二晶体管N2之间的节点；以及第二端部，其连接到接地端子VSS。检测电压V_d可以对应于从连接在第一晶体管N1和第二晶体管N2之间的节点输出的电压。在一个实施例中，第一晶体管N1和第二晶体管N2可以是N沟道金属氧化物半导体(NMOS)晶体管。在其他的实施例中，第一晶体管N1和第二晶体管N2可以是任何类型的晶体管。
在本公开的实施例中，第一晶体管N1可以具有与第二晶体管N2的类型大体上相同的类型。第一晶体管N1的尺寸可以与第二晶体管N2的尺寸不同。根据工艺、温度和电压电平的变化[即，根据工艺、电压和温度(PVT)变化]，第一晶体管N1和第二晶体管N2中的一个的导通电阻的变化可以高于第一晶体管N1和第二晶体管N2的另一个导通电阻的变化。具体地，第一晶体管N1和第二晶体管和N2可以具有不同的沟道长度或宽度。例如，第一晶体管N1和第二晶体管N2可以具有相同的沟道长度和不同的沟道宽度。或者，第一晶体管N1和第二晶体管N2可以具有相同的沟道宽度和不同的沟道长度。此外，第一晶体管N1和第二晶体管N2可以具有不同的沟道长度和不同的沟道宽度。当第一晶体管N1导通时第一晶体管N1中的从漏极流到源极的电流量可以大于当第二晶体管N2导通时第二晶体管N2中的从漏极流到源极的电流量。
图3是图示了图1的变化确定电路的框图。
参见图3，变化确定电路200可以包括：目标电压生成电路210、第一比较电路220、第二比较电路230和解码电路240。
目标电压生成电路210可以分配外部电压VDD以生成第一目标电压V_r1和第二目标电压V_r2。第一目标电压V_r1可以高于第二目标电压V_r2。
目标电压生成电路210可以包括第二电阻器至第六电阻器R2、R3、R4、R5和R6。第二电阻器R2可以具有被配置为接收外部电压VDD的第一端部。第三电阻器R3可以具有连接到第二电阻器R2的第二端部的第一端部。第四电阻器R4可以具有连接到第三电阻器R3的第二端部的第一端部。第五电阻器R5可以具有连接到第四电阻器R4的第二端部的第一端部。第六电阻器R6可以具有：连接到第五电阻器R5的第二端部的第一端部，以及连接到接地端子VSS的第二端部。第一目标电压V_r1可以从连接在第二电阻器R2和第三电阻器R3之间的节点输出。第二目标电压V_r2可以从连接在第五电阻器R5和第六电阻器R6之间的节点输出。
第一比较电路220可以将检测电压V_d与第一目标电压V_r1进行比较，以生成第一比较信号Com_1。例如，当检测电压V_d高于第一目标电压V_r1时，第一比较电路220可以使能第一比较信号Com_1。相反，当检测电压V_d低于第一目标电压V_r1时，第一比较电路220可以禁止第一比较信号Com_1。
第二比较电路230可以将检测电压V_d与第二目标电压V_r2进行比较，以生成第二比较信号Com_2。例如，当检测电压V_d高于第二目标电压V_r2时，第二比较电路230可以使能第二比较信号Com_2。相反，当检测电压V_d低于第二目标电压V_r2时，第二比较电路230可以禁止第二比较信号Com_2。
解码电路240可以响应于第一比较信号Com_1和第二比较信号Com_2而生成第一确定信号至第三确定信号F_s、N_s和S_s。例如，解码电路240可以响应于第一比较信号Com_1和第二比较信号Com_2而使能第一确定信号至第三确定信号F_s、N_s和S_s中的任何一个。具体地，当第一比较信号Com_1和第二比较信号Com_2被使能时，解码电路240可以使能第一确定信号F_s。当第一比较信号Com_1被禁止并且第二比较信号Com_2被使能时，解码电路240可以使能第二确定信号N_s。当第一比较信号Com_1和第二比较信号Com_2被禁止时，解码电路240可以使能第三确定信号S_s。
图4是图示了图3的解码电路的电路图。
参见图4，解码电路240可以包括第一反相器至第五反相器IV1～IV5和与非门ND1。第一反相器IV1可以具有被配置为接收第一比较信号Com_1的输入端子。第二反相器IV2可以具有：输入端子，其被配置为接收第一反相器IV1的输出信号；以及输出端子，其被配置为输出第一确定信号F_s。第三反相器IV3可以具有被配置为接收第一比较信号Com_1的输入端子。与非门ND1可以被配置为接收第三反相器IV3的输出信号和第二比较信号Com_2。第四反相器IV4可以接收与非门ND1的输出信号。第四反相器IV4可以输出该被输入的信号作为第二确定信号N_s。第五反相器IV5可以接收第二比较信号Com_2。第五反相器IV5可以反相第二比较信号Com_2以输出反相的信号作为第三确定信号S_s。
当第一比较信号Com_1被使能为高电平并且第二比较信号Com_2被使能为高电平时，解码电路240可以仅使能第一确定信号至第三确定信号F_s、N_s和S_s中的第一确定信号F_s。当第一比较信号Com_1被禁止为低电平并且第二比较信号Com_2被使能为高电平时，解码电路240可以仅使能第一确定信号至第三确定信号F_s、N_s和S_s中的第二确定信号N_s。当第一比较信号Com_1被禁止为低电平并且第二比较信号Com_2被禁止为低电平时，解码电路240可以仅使能第一确定信号至第三确定信号F_s、N_s和S_s中的第三确定信号S_s。
图5是图示了图1中的可变时序电路的框图。
参见图5，可变时序电路300可以包括：第一延迟电路310、第二延迟电路320、第一开关330、第二开关340和第三开关350。
第一延迟电路310可以接收输入信号IN_s。第一延迟电路310可以延迟并输出输入信号IN_s。第二延迟电路320可以接收第一延迟电路310的输出信号。第二延迟电路320可以延迟并输出第一延迟电路310的输出信号。
第一开关330可以响应于第三确定信号S_s而输出输入信号IN_s作为输出信号OUT_s。例如，当第三确定信号S_s被使能时，第一开关330可以输出输入信号IN_s作为输出信号OUT_s。相反，当第三确定信号S_s被禁止时，第一开关330可以阻挡输入信号IN_s作为输出信号OUT_s。
第二开关340可以响应于第二确定信号N_s而输出第一延迟电路310的输出信号作为输出信号OUT_s。例如，当第二确定信号N_s被使能时，第二开关340可以输出第一延迟电路310的输出信号作为输出信号OUT_s。相反，当第二确定信号N_s被禁止时，第二开关340可以阻挡第一延迟电路310的输出信号作为输出信号OUT_s。
第三开关350可以响应于第一确定信号F_s而输出第二延迟电路320的输出信号作为输出信号OUT_s。例如，当第一确定信号F_s被使能时，第三开关350可以输出第二延迟电路320的输出信号作为输出信号OUT_s。相反，当第一确定信号F_s被禁止时，第三开关350可以阻挡第二延迟电路320的输出信号作为输出信号OUT_s。
在下文中，将在下面描述根据各种实施例的半导体器件的操作。
变化检测电路100可以生成具有根据晶体管的变化而改变的电压电平的检测电压V_d。参见图2，检测电压V_d的电压电平可以由第一晶体管N1和第二晶体管N2的导通电阻确定。例如，当外部电压VDD的电压电平约为10时，第一晶体管N1的导通电阻约为4，第二晶体管N2的导通电阻约为6，而由半导体器件的设计者设定的检测电压V_d可以约为6。这里，根据工艺、温度和电压电平的变化，第一晶体管N1的导通电阻的变化可以高于第二晶体管N2的导通电阻的变化。例如，当第一晶体管N1的导通电阻减小大约一半使得第一晶体管N1的导通电阻从4变为2，并且第二晶体管N2的导通电阻减小大约1/3使得第二晶体管N2的导通电阻从6变为4时，检测电压V_d的电压电平可以从6增加到20/3(6.666......)。当第一晶体管N1的导通电阻增加约一半使得第一晶体管N1的导通电阻从4变为6，并且第二晶体管N2的导通电阻增加约1/3使得第二晶体管N2的导通电阻从6变为8时，检测电压V_d的电压电平可以从6降低到40/7(5.714......)。
在实施例的示例中，可以数字地示出根据晶体管的变化由变化检测电路100使检测电压V_d发生的改变。然而，根据晶体管的变化变化检测电路100使检测电压V_d发生的改变不限于上述值。
此外，在实施例的示例中，根据工艺、温度和电压电平的变化，第一晶体管N1的导通电阻的变化可以高于第二晶体管N2的导通电阻的变化。或者，相反地，根据工艺、温度和电压电平的变化，第一晶体管N1的导通电阻的变化可以低于的第二晶体管N2的导通电阻的变化。
变化确定电路200可以检测检测电压V_d的电压电平，以使能第一确定信号至第三确定信号F_s、N_s和S_s中的任何一个。例如，变化确定电路200可以将检测电压V_d的电压电平与具有不同电压电平的两个目标电压进行比较，以使能第一确定信号至第三确定信号F_s、N_s和S_s中的任何一个。
具体地，参见图3，变化确定电路200可以利用第一比较电路220和第二比较电路230将由目标电压生成电路210生成的第一目标电压V_r1和第二目标电压V_r2与检测电压V_d进行比较。第一比较电路220和第二比较电路230可以将第一目标电压V_r1和第二目标电压V_r2与检测电压V_d进行比较，以生成第一比较信号Com_1和第二比较信号Com_2。可以通过解码电路240对第一比较信号Com_1和第二比较信号Com_2进行解码，以使能第一确定信号至第三确定信号F_s、N_s和S_s中的任何一个。
具体地，第一目标电压V_r1可以高于第二目标电压V_r2。当检测电压V_d的电压电平高于第一目标电压V_r1的电压电平时，检测电压V_d的电压电平也可以高于第二目标电压V_r2的电压电平。因此，第一比较电路220和第二比较电路230可以输出使能的第一比较信号Com_1和第二比较信号Com_2。当第一比较信号Com_1和第二比较信号Com_2被使能时，解码电路240可以使能第一确定信号至第三确定信号F_s、N_s和S_s中的第一确定信号F_s。当检测电压V_d的电压电平低于第一目标电压V_r1的电压电平并且高于第二目标电压V_r2的电压电平时，第一比较电路220可以输出禁止的第一比较信号Com_1，而第二比较电路230可以输出使能的第二比较信号Com_2。当禁止的第一比较信号Com_1和使能的第二比较信号Com_2被输入到解码电路240时，解码电路240可以使能第一确定信号至第三确定信号F_s、N_s和S_s中的第二确定信号N_s。当检测电压V_d的电压电平低于第二目标电压V_r2的电压电平时，检测电压V_d的电压电平也可以低于第一目标电压V_r1的电压电平。因此，第一比较电路220和第二比较电路230可以输出禁止的第一比较信号Com_1和第二比较信号Com_2。输入了禁止的第一比较信号Com_1和第二比较信号Com_2的解码电路240可以使能第一确定信号至第三确定信号F_s、N_s和S_s中的第三确定信号S_s。
在实施例的示例中，变化确定电路200可以利用两个目标电压V_r1和V_r2来确定检测电压V_d的电压电平，以使能三个确定信号F_s、N_s和S_s中的任何一个。或者，目标电压和确定信号的数量不限于特定数量。
可变时序电路300可以响应于第一确定信号至第三确定信号F_s、N_s和S_s而确定延迟量。可变时序电路300可以将输入信号IN_s延迟确定的延迟量，并输出延迟的输入信号作为输出信号OUT_s。参见图5，当第一确定信号F_s被使能时，可变时序电路300可以通过第一延迟电路310和第二延迟电路320延迟输入信号IN_s，并且输出延迟的输入信号作为输出信号OUT_s。当第二确定信号N_s被使能时，可变时序电路300可以通过第一延迟电路310延迟输入信号IN_s，并且输出延迟的输入信号作为输出信号OUT_s。当第三确定信号S_s被使能时，可变时序电路300可以输出可能不通过第一延迟电路310和第二延迟电路320的输入信号IN_s作为输出信号OUT_s。
根据实施例的示例，半导体器件可以检测晶体管的变化。半导体器件可以基于检测的结果使能任何一个确定信号。具体地，半导体器件可以根据晶体管的变化量(即，根据晶体管的变化的量)使能任何一个确定信号。此外，半导体器件可以根据晶体管的变化量确定延迟量。可变时序电路可以将输入信号延迟确定的延迟量并输出。或者，实施例的示例还可以应用于诸如以下的电路：用于根据晶体管的变化量改变内部电压电平的电路，以及用于根据晶体管的变化量激活内部电路的电路。
提出的本公开的实施例旨在是说明性的，并非限制本公开。各种替代形式和功能类似的实施例是可能的。本公开不限于本文描述的实施例。本公开也不限于任何特定类型的半导体器件。本领域技术人员将理解落入所附权利要求范围内的所提出的实施例的可能的添加、减少或修改。

Claims (16)

1.一种半导体器件，其包括：
变化检测电路，其被配置为生成具有根据晶体管的变化而改变的电压电平的检测电压；以及
变化确定电路，其被配置为基于所述检测电压的所述电压电平使能多个确定信号中的任何一个，
其中，所述变化检测电路根据工艺、电压和温度变化检测所述晶体管的变化量，以生成所述检测电压；
其中，所述变化检测电路包括第一晶体管和第二晶体管，所述第一晶体管和第二晶体管串联，并且根据所述工艺、电压和温度变化，所述第一晶体管的变化量与所述第二晶体管的变化量不同。
2.根据权利要求1所述的半导体器件，其中，所述第一晶体管和所述第二晶体管是相同类型的。
3.根据权利要求2所述的半导体器件，其中，所述第一晶体管和所述第二晶体管都是N沟道金属氧化物半导体晶体管。
4.根据权利要求1所述的半导体器件，其中，所述检测电压的所述电压电平根据所述第一晶体管和所述第二晶体管的所述变化量而改变。
5.根据权利要求4所述的半导体器件，其中，所述第一晶体管和所述第二晶体管具有不同的沟道宽度和不同的沟道长度。
6.根据权利要求4所述的半导体器件，其中，所述第一晶体管和所述第二晶体管具有不同的沟道宽度或不同的沟道长度。
7.根据权利要求6所述的半导体器件，其中，所述第一晶体管和所述第二晶体管具有不同的沟道长度和大体上相同的沟道宽度。
8.根据权利要求6所述的半导体器件，其中，所述第一晶体管和所述第二晶体管具有不同的沟道宽度和大体上相同的沟道长度。
9.根据权利要求1所述的半导体器件，其中，所述变化确定电路将所述检测电压的所述电压电平与多个目标电压进行比较，以使能所述确定信号中的任何一个。
10.根据权利要求9所述的半导体器件，其中，所述变化确定电路包括：
目标电压生成电路，其被配置为生成所述目标电压；
多个比较电路，其被配置为将所述检测电压与所述目标电压进行比较，以生成多个比较信号；以及
解码电路，其被配置为将所述比较信号解码以使能任何一个所述确定信号。
11.根据权利要求10所述的半导体器件，其中，所述目标电压生成电路分配外部电压以生成具有不同电平的所述目标电压。
12.根据权利要求11所述的半导体器件，其中，所述目标电压的第一目标电压高于所述目标电压的第二目标电压。
13.根据权利要求12所述的半导体器件，
其中，所述比较电路的第一比较电路将所述检测电压与所述第一目标电压进行比较，以及
其中，所述比较电路的第二比较电路将所述检测电压与所述第二目标电压进行比较。
14.根据权利要求13所述的半导体器件，
其中，当所述检测电压高于所述第一目标电压时，所述第一比较电路使能所述比较信号的第一比较信号，而当所述检测电压低于所述第一目标电压时，所述第一比较电路禁止所述第一比较信号；以及
其中，当所述检测电压高于所述第二目标电压时，所述第二比较电路使能所述比较信号的第二比较信号，而当所述检测电压低于所述第二目标电压时，所述第二比较电路禁止所述第二比较信号。
15.根据权利要求14所述的半导体器件，其中，所述解码电路被配置为：
当所述第一比较信号和所述第二比较信号都被使能时，使能所述确定信号的第一确定信号；
当所述第一比较信号被禁止并且所述第二比较信号被使能时，使能所述确定信号的第二确定信号；以及
当所述第一比较信号和所述第二比较信号都被禁止时，使能所述确定信号的第三确定信号。
16.根据权利要求1所述的半导体器件，还包括可变时序电路，其被配置为响应于所述确定信号确定延迟量，并且将输入信号延迟确定的延迟量并输出。
CN201810834322.4A 2017-08-01 2018-07-26 半导体器件 Active CN109326314B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0097780 2017-08-01
KR1020170097780A KR20190013326A (ko) 2017-08-01 2017-08-01 반도체 장치

Publications (2)

Publication Number Publication Date
CN109326314A CN109326314A (zh) 2019-02-12
CN109326314B true CN109326314B (zh) 2023-01-20

Family

ID=65229922

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810834322.4A Active CN109326314B (zh) 2017-08-01 2018-07-26 半导体器件

Country Status (3)

Country Link
US (1) US10837996B2 (zh)
KR (1) KR20190013326A (zh)
CN (1) CN109326314B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1195232A (zh) * 1997-03-31 1998-10-07 西门子公司 电压检测电路和内部电压箝位电路
US5914629A (en) * 1995-11-10 1999-06-22 Sony Corporation Temperature sensing device, semiconductor device having temperature sensing device installed therein and auto-focusing system using this semiconductor device
CN101447781A (zh) * 2007-11-29 2009-06-03 Nec液晶技术株式会社 延迟元件、可变延迟线、电压控制振荡器，以及显示设备和包括其的系统
CN104700772A (zh) * 2013-12-03 2015-06-10 乐金显示有限公司 有机发光显示装置及其图像质量补偿方法
CN105281587A (zh) * 2014-07-17 2016-01-27 英飞凌科技奥地利有限公司 用于反激变换器的同步整流

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100532395B1 (ko) 1998-10-29 2006-01-27 삼성전자주식회사 트랜지스터들의 공정변화 검출회로를 구비하는 반도체장치
DE10297335T5 (de) * 2002-09-11 2004-11-18 Mitsubishi Denki K.K. Spannungserfassungsschaltung und dieselbe benutzende Erzeugungsschaltung für interne Spannung
US7868606B2 (en) * 2008-02-15 2011-01-11 International Business Machines Corporation Process variation on-chip sensor
US8385147B2 (en) 2010-03-30 2013-02-26 Silicon Storage Technology, Inc. Systems and methods of non-volatile memory sensing including selective/differential threshold voltage features
KR20120076435A (ko) 2010-12-29 2012-07-09 에스케이하이닉스 주식회사 온도센서
JP5937895B2 (ja) * 2012-06-05 2016-06-22 株式会社日立製作所 半導体集積回路装置
US9285396B2 (en) * 2012-08-28 2016-03-15 Birchtree, Llc Shock detector
KR102231519B1 (ko) * 2015-01-30 2021-03-24 에스케이하이닉스 주식회사 반도체 소자의 열화도 검출 기능을 갖는 반도체 집적 회로 장치 및 그 구동방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5914629A (en) * 1995-11-10 1999-06-22 Sony Corporation Temperature sensing device, semiconductor device having temperature sensing device installed therein and auto-focusing system using this semiconductor device
CN1195232A (zh) * 1997-03-31 1998-10-07 西门子公司 电压检测电路和内部电压箝位电路
CN101447781A (zh) * 2007-11-29 2009-06-03 Nec液晶技术株式会社 延迟元件、可变延迟线、电压控制振荡器，以及显示设备和包括其的系统
CN104700772A (zh) * 2013-12-03 2015-06-10 乐金显示有限公司 有机发光显示装置及其图像质量补偿方法
CN105281587A (zh) * 2014-07-17 2016-01-27 英飞凌科技奥地利有限公司 用于反激变换器的同步整流

Also Published As

Publication number Publication date
CN109326314A (zh) 2019-02-12
US20190041451A1 (en) 2019-02-07
US10837996B2 (en) 2020-11-17
KR20190013326A (ko) 2019-02-11

Similar Documents

Publication Publication Date Title
CN112527042B (zh) 衬底偏压产生电路
US8879335B2 (en) Input circuit
US9374093B2 (en) Capacitively coupled input buffer
KR101286241B1 (ko) 최대 전압 선택회로
KR100776751B1 (ko) 전압 공급 장치 및 방법
US8362806B2 (en) Keeper circuit
US20120306543A1 (en) Semiconductor device including output driver
CN109326314B (zh) 半导体器件
KR102445814B1 (ko) 반도체 장치
JP2009027600A (ja) レベルシフト回路
US9437258B2 (en) Data readout circuit of a storage device for read-out operation for preventing erroneous writing into a data storage element and reading out of the data correctly
JP4983562B2 (ja) シュミット回路
US9571101B2 (en) Semiconductor device
KR100650816B1 (ko) 내부 회로 보호 장치
US6819143B1 (en) Input buffer circuit having equal duty cycle
JP5738724B2 (ja) トリミング回路、システム、判定プログラム、確認方法、及び判定方法
KR20100078223A (ko) 반도체 메모리 장치의 음 전압 감지 회로
KR100863022B1 (ko) 반도체 집적회로의 스큐 정보 생성장치
US10050612B1 (en) Resistor-capacitor (RC) delay circuit with a precharge mode
KR20110078661A (ko) 파워 온 리셋 회로
CN112117992A (zh) 延迟电路
JP2010118802A (ja) パワーオンリセット回路
JP2005159996A (ja) パワーオンリセット回路
JP2006279370A (ja) パワーオンリセット回路
KR20080108867A (ko) 반도체 메모리 장치의 입력 버퍼 회로

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant