CN1195232A - 电压检测电路和内部电压箝位电路 - Google Patents
电压检测电路和内部电压箝位电路 Download PDFInfo
- Publication number
- CN1195232A CN1195232A CN98105196A CN98105196A CN1195232A CN 1195232 A CN1195232 A CN 1195232A CN 98105196 A CN98105196 A CN 98105196A CN 98105196 A CN98105196 A CN 98105196A CN 1195232 A CN1195232 A CN 1195232A
- Authority
- CN
- China
- Prior art keywords
- voltage
- control circuit
- clamp
- circuit
- predetermined voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 title abstract 2
- 230000004044 response Effects 0.000 claims description 21
- 230000000977 initiatory effect Effects 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 9
- 230000004913 activation Effects 0.000 abstract 4
- 230000010355 oscillation Effects 0.000 abstract 1
- 238000012360 testing method Methods 0.000 description 36
- 230000032683 aging Effects 0.000 description 13
- 238000010586 diagram Methods 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- 230000005669 field effect Effects 0.000 description 3
- 238000001914 filtration Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000001105 regulatory effect Effects 0.000 description 2
- 230000002787 reinforcement Effects 0.000 description 2
- 208000021032 Finnish upper limb-onset distal myopathy Diseases 0.000 description 1
- 101000957559 Homo sapiens Matrin-3 Proteins 0.000 description 1
- 102100038645 Matrin-3 Human genes 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000001143 conditioned effect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 208000013776 distal muscular dystrophy 3 Diseases 0.000 description 1
- 208000015400 distal muscular dystrophy 4 Diseases 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000013100 final test Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000004615 ingredient Substances 0.000 description 1
- 230000002045 lasting effect Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Dram (AREA)
- Measurement Of Current Or Voltage (AREA)
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Emergency Protection Circuit Devices (AREA)
- Control Of Electrical Variables (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Networks Using Active Elements (AREA)
Abstract
一种电压检测和控制电路包含:一电压检测电路,用于响应于大于一第一预定电压的一输入电压而产生一起动信号;一箝位控制电路,用于响应于该起动信号而将一工作电压箝位于一基本等于第一预定电压的第二预定电压。其中,一尖脉冲滤波器用于抑制起动信号中的尖脉冲。一箝位级控制电路用于抑制第二预定电压的波动。至少一个箝位级用于向一相应电路元件提供该工作电压并降低该元件中的电流峰值。一电流镜像电路用于产生该起动信号。
Description
本发明涉及电压控制电路，特别是涉及一种用于集成电路的电压检测和内部电压箝位电路。
各种集成电路例如动态随机存取存储器(DRAM)芯片通常利用至少一个预定电压(一般标为VCC或VDD)进行工作，以便向该集成电路和/或相关元件提供工作电压和电流。通常，该预定电压VCC基本上是恒定的，即在有限的范围内变化，该电压被认为是提供直流(DC)特性的电压。
某些DRAM设计结构通常具有不同数量的可调内部电压，用以节约功率或增加字线电平。通常按照由DRAM技术要求所提供的DC工作状态而在VCC窗口内对这些内部电压进行调节。
模块老化测试是一种在例如在短的测试时间内向集成电路施加高温和高压的特定强化条件下对集成电路模块进行的初期强化寿命测试。这些测试通常是在有着装有集成电路模块的很多电路板的老化室中进行的，例如，一次可以测试100个以上的模块/电路板。
为了实现对集成电路的强化测试条件，通常在集成电路的正常工作电压范围内，按照约1.2到1.7的系数增加VCC电压，因此，被测试的集成电路的内部电压也增加，以便向通常运行在可调电压下的集成电路提供强化测试条件。
这种模块老化测试是通过在最终测试阶段之前提供测试代码而对被测试的集成电路的内部电压进行箝位即设定而实现的。
至此，这种模块老化测试已被发现某些缺点，即所有的老化室必须装备用于控制对被测试模块的各内部电压的设定的控制单元，这对于老化测试通常并不是必要的。此外，向每个单独的被测试模块提供测试代码已发现存在缺陷，这是因为每个单独的模块都必须保证已定为测试模式，并且在老化时维持在测试模式，即测试持续时间。在提供测试代码的过程中信号的波动可能会恶化提供到每个被测试模块的测试代码，因此降低测试效率。另外，即使每个模块接收正确的测试代码和进入测试模式，模块中的信号波动也可能使模块退出测试模式，因此降低测试效率。
一种电压检测和控制电路被提供有超过工作电压VCC的正常工作条件的明确转换点。结合能抑制0.5微秒到几微秒量级的VCC噪声尖脉冲的尖脉冲滤波器，电压检测电路能将内部电压箝位于VCC，以用于老化测试而不使测试代码生效作用，而是仅通过将VCC电压增加到老化强化电压而实现箝位而达到的。因此，避免了现有技术的老化测试具有的缺点。
箝位器件电路还包含有如下的部分：
a)箝位级控制电路，用于抑制由于在被测试元件上的电压下降引起的VCC波动；及
b)至少一个具有延迟器件的箝位级电路，用以降低被测试元件上的电流峰值。
该电压检测和控制电路包含：具有一相关的大于第一预定电压的转换点的电压检测电路，该电压检测电路用于响应于大于该第一预定电压的一输入电压而产生一起动信号；以及箝位控制电路，用于响应于该起动信号而将一工作电压箝位于第二预定电压。该第二预定电压可以基本上等于第一预定电压。还可包含一用于抑制起动信号中的尖脉冲的尖脉冲滤波器。提供了一箝位级控制电路，用于抑制第二预定电压中的波动。可以包含一延迟器件的至少一个箝位级电路用于向相应的电路元件提供工作电压，并降低相应电路元件中的电流峰值。
该电压检测电路可以包含一电流镜像电路，用于响应于由输入电压产生的第一电流而产生一基本上与该第一电流相等的第二电流以产生该起动信号。
通过结合附图参照对本发明的说明性实施例的如下详细介绍，将会使所公开的电压检测和控制电路的特征变得更易于明了、更好地理解，附图中：
图1是所公开的电压检测和控制电路的示意图；
图2是电压检测电路的示意图；
图3是尖脉冲滤波器的示意图；
图4是箝位级控制电路的示意图；
图5是多个箝位级电路的示意图；
图6-9表示所公开的电压检测和控制电路中的一些元件上的信号波形的时间关系示意图；
图10-11表示在工作电压下的一些变量的波形图；
图12-13表示用于滤除尖脉冲的滤波器性能的波形图；
图14-15表示所公开的电压检测和控制电路的工作情况的波形图。
本发明涉及电压控制电路。在一个实施例中，电压控制电路能使得例如在老化过程中可有效可靠地测试电路。这些电压控制电路对于测试包括DRAM、SRAM的集成电路以及其它逻辑器件或模块很有用。下面结合附图介绍本发明的各优选实施例，在各附图中相同的标号标识相似或相同的元件。
参阅图1，公开了一电压检测和控制电路(VDCC)10，该电路包括电压检测电路12、尖脉冲滤波器14以及箝位控制电路16。如图所示，该箝位控制电路包括箝位级控制电路18和N个箝位级20，其中N≥1，最好N＞1。该N个箝位级20对各个元件的内部电压分别进行箝位，并可产生一保持信号并反馈到箝位级控制电路18，用以控制对N个箝位级20的箝位。
VDCC 10对一工作电压例如输入工作电压VCC的增加有响应。VCC的增加利用例如一可变电压源(在图1中未表示)来实现。在一个实施例中，增加VCC使之大于或等于大约一预定值就使VDCC进入测试模式，使其能将N个箝位级20的内部电压箝位于一第二预定电压。在一说明性实施例中，由N个箝位级中的每一级箝位的第二预定电压基本上等于第一预定电压，例如在典型的工作状态期间的正常电压VCC。
图2表示电压检测电路12的实施例，其包含分别标注为MP1，MN1和MN2的晶体管24-28。这些晶体管构成为一电流镜像电路。如图所示，晶体管24是正沟道场效应晶体管(PFET)。晶体管26和28是负沟道场效应晶体管(NFET)。
一组M个FET(场效应晶体管)连接到晶体管28。这些FET按二极管构成。要说明的是这些FET是PFET。在一说明性的实施例中，输入电压对应于(VCC-VREF)，其中VCC是被测试的集成电路的工作电压，VREF是预定基准电压。可以利用一电压源(在图1中未表示出)例如一提供与VREF对应的电压降的电阻来提供输入电压(VCC-VREF)。最好，该输入电压是一可调的和与温度无关的电压，使得通过晶体管24和26形成第一电流。
输入电压(VCC-VREF)决定了通过晶体管24和26的电流IA。然后IA镜射到晶体管28，使得在每个FET上形成约为VREF的电压降。在该组MFET和晶体管28之间的节点处的总电压降约为M×VREF。在这一节点的电压约等于VCC-(M×VREF)。说明性地，该组FET包含分别对应于节点A、B、C和D并标以MPD1、MPD2、MPD3和MPD4的各PFET。每个节点的电压降约为VREF。该组PFET的总电压降约为4×VREF。因此，在节点D形成的电压约为VCC-(4×VREF)。
在电压检测电路12的工作过程中，作为晶体管24和各二极管30的PFET工作在饱和状态，NFET 26和28工作在每个NFET的阈值电压VT附近。
电压检测电路12还包含反相器32和34。如图所示，反相器32包含与NFET 38并联的PFET 36。反相器32确定了电压检测电路12的动作(trip)点或转换电压VSWL。当输入电压大于或等于预定值时，形成动作点，使检测电路产生一起动输出。例如，高于或等地VSWL的输入使反相器32产生一有效的内部SW信号。SW信号是一种低有效(逻辑零)信号。该低有效SW信号由反相器34反相，形成高有效(逻辑1)SWCLMP信号，作为测试模式起动信号。
在一说明性实施例中，对于PFET 36的W/L比值即栅极(gate)宽度对栅极长度的比植约为0.1，对于NFET 38的W/L比值约为10。在工作过程中，如果节点D的输入电压大于或等于该动作点，PFET 36处于饱和，NFET 38工作在阈值电压VT附近。
如图所示，VSWL约等于(M×VREF)+VT。因此，当输入信号大于或等于(M×VREF)+VT时，输出信号SWCLMP是有效的，即变高(采用正逻辑)。
在老化测试过程中，工作电压VCC是斜线上升即递增的，超出正常VCC(VCC0)。通常，老化测试使VCC逐渐上升到VCC0的1.2到1.7倍。作为老化电压强化的测试条件，VCC的斜线上升通常是在环境温度在约25℃到约85℃的情况下的正常芯片工作条件下实现的。因此，作为老化温度强化测试条件，环境温度要增加到大于或等于100℃。随着温度上升，由于DVT＝f(T)，电压检测电路12的动作点通常降低，审因为各NFET特别是NFET 38的阈值电压是作为温度T的函数变化的。
阈值电压VT与温度相关的优点在于可使电压检测电路12的动作点电压在正常工作条件下(25℃≤Temp≤85℃)能设置得较高，以便增加正常电压边界值V1，其中V1＝(VSWL-VCC)。较高的电压边界值V1能防止集成电路在正常工作期间突然转换到箝位模式。
在老化状态期间，例如当T3100℃(T≥100℃)时，由于VSWL预期降低到ΔVT，电压边界值V1降低。由于V2＝VCC-VSWL，V1的下降意味着老化电压边界值V2增加。较高的V2能防止被测试的集成电路偶然脱出箝位模式。
在处于老化模式的过程中，电压检测电路12是这样工作的，当VCC＞VSWL和反相器32的节点SW被下拉到VSS时，VCC的相对快的电压降并不会引起输出信号SWCLMP和节点SW处的立即反应。这是由于节点D的响应时间所致。正如由该PFET 36和NFET 38的W/L比值以及根据晶体管28的工作范围所确定的，栅极电容和对地高阻值通道构成一具有相应时间常数的RC(阻容)延迟电路，用作对VCC下降产生响应的滤波器。
图3表示尖脉冲滤波器14的一个实施例。尖脉冲滤波器14包含多个反相器40，多个PFET 42和多个NFET 44，它们构成一延迟链路，以便从来自电压检测电路12的输入信号产生延迟信号DLY。输入信号SWCLMP和延迟信号DLY输入到NAND(与非)门46和反相器48，以便产生经滤波的信号V-CLMP。产生延迟信号DLY的延迟时间(该延迟时间是由延迟链路的长度和/或元件确定的)决定了通过尖脉冲滤波器14的输入信号的最大脉冲宽度tPW，因此决定了尖脉冲滤波器14在产生输出信号V-CLMP时的滤波器性能。因此，在输入信号SWCLMP中的暂态尖脉冲被滤除，如下所述，防止尖脉冲偶然生效而对于各内部电压进行箝位。
图4-5表示箝位控制电路的一个说明性的实施例。箝位控制电路16包含箝位级控制电路18和N个箝位级20。参阅图4，箝位级控制电路18包含反相器50。反相器50接收来自尖脉冲滤波器14的输入信号V-CLMP并将其反相。经反相的信号提供到AND(与)门52和锁存器54。锁存器54包含用于产生已锁存信号LA-QUT的互连的NAND门56和58。利用V-CLMP的上升沿设定锁存器54。
锁存器54可以响应于手动提供或者通过编程自动提供的RESET(复位)输入信号而复位，该RESET信号是提供到NOR(或非)门60以及经此提供到锁存器54中的NAND门58。另外，该锁存器可以响应于提供到NAND门52的LA-RELEASE信号而复位，该NAND门52对LA-RELEASE信号和经反相的V-CLMP信号进行与非逻辑运算，该NAND门的输出提供到反相器62并经此提供到NOR门60。在所述实施例中，LA-RELEASE信号可以是由如图1所示的并将在下文中参照图5更详细描述的N个箝位级20输出的HOLD(保持)信号，并且该信号反馈输入到箝位级控制电路18中的NAND门52。
在利用来自N个箝位级20的上述LA-RELEASE信号复位锁存器54时，可以在N个箝位级20中的最后一个箝位级接通以后复位锁存器54。
通过利用锁存器54，在箝位期间输入信号V-CLMP的波动被箝位级控制电路16阻止，以防止错误地将N个箝位级20复位。
如图5中所示(结合图4)，N个箝位级20接收箝位级控制电路16中的锁存器54的输出LA-OUT作为N个箝位级20中的第一箝位级64的输入，该N个箝位级包含箝位级64、66和68，并且可以由i＝1到N来表示。箝位级64-68中的每一级包含各自的第一反相器(ICLDLi)和用于形成时间延迟的电容器(CLDi)。箝位级64-68中的每一级还包含各自的第二反相器(ICLi)连同PFET箝位器件(MCLi)和晶体管栅极电容(MGCi)，该晶体管可以是NFET。每一电容器CDLi防止PFET箝位器件MCLi快速接通，并且还降低工作电压VCC的电压降。经起动生效的PFET箝位器件MCLi决定了在节点IVi的电压，该电压是被测试的集成电路的相应元件的内部电压。
例如，对于第一箝位级64，第一反相器70和电容器72连接到第二反相器74的输入端。第二反相器的输出端连接到箝位器件76的输入端以及电容器78。经起动生效的箝位器件76决定了到第一元件的节点80的该内部电压。
一旦为LA-OUT信号所起动生效，每一箝位级一个接一个地接通，以便将该内部电压箝位于VCC0，以持续预定的时间范围，即老化测试阶段。各内部电压提供到相应的节点或输入到相应的元件上。级20的数目N取决于对其各内部电压箝位的节点的数目。例如，对于在集成电路上的大的元件网络，在老化状态的被测试元件的数目可能相对较大，这样N就相应大。
如图5中所示，第N级68的输出提供到反相器82，以产生输出信号V-HOLDCL，如参照图4上面所介绍的，该信号可以反馈到箝位级控制电路。
图6-10表示对于不同温度而提供到电压检测电路12、尖脉冲滤波器14和箝位控制电路16的各信号的时序图。
如图6A-6C所示，电压检测电路12的输入电压和电压转换点VSWL的说明性的波形如下所述：
a)在图6A中所示的VCC尖脉冲，其持续时间t＜tPW微秒，例如0.5微秒，其中tPW是允许的最大尖脉冲持续时间；
b)在图6B中所示的VCC斜线上升，以使VCC由VCC0上升变得高于VSWL，该VSWL是电压检测电路12的电压转换电平VSWL；以及
c)在图6C中表示VCC斜线上升和围绕VSWL波动。
图7A-7C表示与图6A-6C中所示的VCC相对应的由电压检测电路12产生和输出的输出信号SWCLMP，它们分别如下：
a)在VCC中产生的尖脉冲使VCC＞VSWL，其持续时间小于tPW，形成一个作为电压检测电路12的输出信号SWCLMP的脉冲；
b)如图6B所示，VCC斜线上升使得VCC高于VSWL，故使SWCLMP信号如图7B所示变高；以及
c)VCC斜线上升和围绕VSWL的波动，使得该SWCLMP信号按该脉冲持续时间波动，而该持续时间大于当SWCLMP为高时的tPW。
图8A-8C表示与图7A-7C中所示的SWCLMP分别相对应的、由尖脉冲滤波器14产生和输出的输出信号V-CLMP，它们分别如下：
a)响应于由图6A中的尖脉冲产生的图7A中所示的脉冲，只要该脉冲宽度小于tPW，尖脉冲滤波器14的输出信号V-CLMP处于低(电平)，即相对于在图8A中的高逻辑电平84为低，其中时间常数tPW(即脉冲宽度的最大持续时间)可由利用例如金属成分或可调元件制造的尖脉冲滤波器14来调节；
b)与图7B中的高输出信号SWCLMP相对应的图6B中的VCC斜线上升，使得在经过预定延迟例如与tPW相对应的延迟之后产生如图8B中所示的高V-CLMP信号；
c)图6A中能引起按照持续时间超过tPW的高脉冲波动的VCC的斜线上升和波动，能使尖脉冲滤波器14产生波动的V-CLMP信号，如图8C所示。
图9A-9C表示响应于与图7A-7C中所示的SWCLMP相应的、由尖脉冲滤波器14产生的V-CLMP信号，而由箝位控制电路16对各内部电压进行的箝位，它们分别如下：
a)响应于图6A所示的VCC中的尖脉冲，并无箝位有效，并且该内部电压处于相应元件的被调节电压值，如图9A中所示，
b)响应于图6B中所示的VCC的斜线上升，该内部电压按照适当的斜率箝位于VCC，即按照由箝位级控制电路18所引起的延迟进行箝位，以降低箝位电流，如图9B所示；以及
c)响应于图6C所示的斜线上升和VCC波动，对内部电压的箝位可以引起VCC的电压下降以及可能的波动，如图9C所示。因此，利用具有适中斜率的上升的V-CLMP信号且按照由箝位级控制电路18所引起的延迟起动N个箝位级20。通过设置锁存器54和在内部电压等于VCC之前迫使LA-OUT为高有效状态，箝位级控制电路18还可防止这样的电压下降和波动。
在使用中本发明的电压检测和控制电路10可用于为进行老化测试而将各内部配置(array)电压箝位到VCC0。
在图10-11中，分别表示对于环境温度为T＝20℃和T≥100℃时的从3伏到6伏的VCC斜线上升/下降86和88。如图10所示，在本发明的电压检测和控制电路10的动作点所处的电压转换电平VSWL(用90表示)在低温即20℃下约为4.9伏。如图11所示，在更高的温度即大于或等于100℃时的电压转换电平VSWL(用92表示)降到4.6伏。
在图12-13中表示将在T＝20℃时的具有不同脉冲宽度的、分别从4.4V到约5.75V和到约5.9V的尖脉冲94和96，作为数量级约1V/1μS的相对快的VCC尖脉冲。如图12所示，尖脉冲94的脉冲宽度tPW约为2.7微秒，表示为98的V-CLMP信号并未变成有效状态。如图13所示，尖脉冲96的脉冲宽度tPW相对较宽约3.3微秒，以及在约2.25微秒之后由于有效起动V-CLMP信号100接通和断开。
参阅图14-15，所表示的说明性波形表示在高压和高温的老化条件下的电压检测和控制电路10的性能；这些老化条件即提高的VCC和大于或等于约100℃的环境温度，其中VCC已经增加到超过VSWL，因而SWCLMP信号为高电平。如果例如由于图6C中所示的波动而使VCC产生如图14中所示的电压下降，以致VCC小于VSWL，例如在T≥100℃下为4.6伏，如果这种电压下降的持续只发生很短时间而且很快被恢复，例如电压下降的持续时间小于约3.3微秒，则电压检测电路12的输出信号SWCLMP处于高电平，如图7B中所示。如图15中所示，如果电压下降持续时间大于约3.9微秒，则输出信号SWCLMP断开和接通，如图7C所示。因此，VCC的不明显的波动即例如持续小于一预定持续时间的波动并不会对由N个箝位级20设定的经箝位的内部电压进行去箝位(de-clamp)。
虽然，通过参照各特定实施例具体表示和描述了本发明的电压检测和控制电路10以及使用方法，但本技术领域的技术人员会理解，在不脱离本发明的范围的情况下，可以在其形式以及细节方面进行各种改进。仅举一例，二极管可以用NFET取代PFET来实现。因此，本发明的范围不应参照上述说明书而应参照所提出的权利要求连同它的等效物的全部范围来确定。
Claims (20)
1.一种电压控制电路，包含：
一电压检测电路，它具有高于第一预定电压的相关的转换点，该电压检测电路用于响应于一高于该第一预定电压的输入电压来产生一起动信号；以及
一箝位控制电路，用于响应于该起动信号而将一工作电压箝位于一第二预定电压。
2.如权利要求1所述的电压控制电路，其中所述第二预定电压基本上等于所述第一预定电压。
3.如权利要求1所述的电压控制电路，还包含：
用于抑制所述起动信号中的尖脉冲的一尖脉冲滤波器。
4.如权利要求1所述的电压控制电路，其中所述箝位控制电路还包含：
用于抑制在第二预定电压中的波动的一箝位级控制电路。
5.如权利要求1所述的电压控制电路，其中所述箝位控制电路还包含：
用于向一对应电路元件提供该工作电压的至少一个箝位级。
6.如权利要求5所述的电压控制电路，其中所述至少一个箝位级降低在对应电路元件中的电流峰值。
7.如权利要求5所述的电压控制电路，其中所述至少一个箝位级包含一延迟器件。
8.如权利要求1所述的电压控制电路，其中所述电压检测电路还包含：
一电流镜像电路，用于响应于由该输入电压产生的一第一电流而产生一基本上等于该第一电流的第二电流，从而产生该起动信号。
9.一种电压控制电路，包含：
一电压检测电路，它具有第一状态和一第二状态，该电压检测电路用于响应于一大于一预定电压VCC0的输入电压而从该第一状态转换到该第二状态，从而产生一起动信号；以及
一箝位控制电路，用于响应于该起动信号而将一工作电压箝位于预定电压VCC0。
10.如权利要求9所述的电压控制电路，还包含：
用于抑制该起动信号中的尖脉冲的一尖脉冲滤波器。
11.如权利要求9所述的电压控制电路，其中所述箝位控制电路还包含：
一箝位级控制电路，用于抑制预定电压VCC0中的波动。
12.如权利要求9所述的电压控制电路，其中所述箝位控制电路还包含：
用于向一对应电路元件提供该工作电压的至少一个箝位级。
13.如权利要求12所述的电压控制电路，其中所述至少一个箝位级降低在对应电路元件中的电流峰值。
14.如权利要求13所述的电压控制电路，其中所述至少一个箝位级包含一延迟器件。
15.如权利要求9所述的电压控制电路，其中所述电压检测电路还包含：
一电流镜像电路，用于响应于由该输入电压产生的一第一电流而产生一基本上等于该第一电流的第二电流，从而产生该起动信号。
16.一种用于控制电压的方法，包含的步骤有：
接收一输入电压；
检测输入电压的状态是否大于一第一预定电压；
如果该输入电压大于该第一预定电压则产生一起动信号；以及
响应于该起动信号而将一工作电压箝位于一第二预定电压。
17.如权利要求16所述的方法，其中所述对该工作电压进行箝位的步骤所包含的步骤有：
将该工作电压箝位于基本等于该第一预定电压的该第二预定电压。
18.如权利要求16所述的方法，还包含的步骤有：
抑制在该起动信号中的尖脉冲。
19.如权利要求16所述的方法，还包含的步骤有：
抑制在该第二预定电压中的波动。
20.如权利要求16所述的方法，其中产生该起动信号的步骤还包含的步骤有：
由输入电压产生一第一电流；
利用电流镜像电路产生一基本等于该第一电流的第二电流；以及
由该第二电流产生该起动信号。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US829256 | 1997-03-31 | ||
| US08/829,256 US5847591A (en) | 1997-03-31 | 1997-03-31 | Voltage detection circuit and internal voltage clamp circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1195232A true CN1195232A (zh) | 1998-10-07 |
| CN1135699C CN1135699C (zh) | 2004-01-21 |
Family
ID=25253985
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB981051960A Expired - Fee Related CN1135699C (zh) | 1997-03-31 | 1998-03-31 | 电压检测电路和内部电压箝位电路 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5847591A (zh) |
| EP (1) | EP0869505B1 (zh) |
| JP (1) | JPH10301650A (zh) |
| KR (1) | KR100500564B1 (zh) |
| CN (1) | CN1135699C (zh) |
| DE (1) | DE69827316T2 (zh) |
| TW (1) | TW371797B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101009469B (zh) * | 2006-01-23 | 2010-12-15 | 半导体元件工业有限责任公司 | 开关电源控制器及其方法 |
| CN108693906A (zh) * | 2017-03-30 | 2018-10-23 | 艾普凌科有限公司 | 电压调节器 |
| CN109326314A (zh) * | 2017-08-01 | 2019-02-12 | 爱思开海力士有限公司 | 半导体器件 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050075809A1 (en) * | 2003-09-18 | 2005-04-07 | Ewc Controls Incorporated | Apparatus and method for detecting, filtering and conditioning AC voltage signals |
| US7349190B1 (en) | 2003-12-22 | 2008-03-25 | Cypress Semiconductor Corp. | Resistor-less accurate low voltage detect circuit and method for detecting a low voltage condition |
| US20130106504A1 (en) | 2011-10-27 | 2013-05-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuits with cascode transistor |
| US8493122B1 (en) | 2012-03-01 | 2013-07-23 | Freescale Semiconductor, Inc. | Voltage clamping circuit |
| CN102707124B (zh) * | 2012-06-26 | 2015-02-18 | 苏州兆芯半导体科技有限公司 | 电压检测电路 |
| US9088274B1 (en) | 2014-01-26 | 2015-07-21 | Freescale Semiconductor, Inc. | Voltage clamping circuit |
| CN105892540B (zh) | 2014-11-04 | 2018-11-13 | 恩智浦美国有限公司 | 电压钳位电路 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4617473A (en) * | 1984-01-03 | 1986-10-14 | Intersil, Inc. | CMOS backup power switching circuit |
| JPH0827662B2 (ja) * | 1987-06-12 | 1996-03-21 | 沖電気工業株式会社 | 比較電圧発生回路及びそれを用いた電圧検出回路 |
| KR0156542B1 (ko) * | 1988-06-17 | 1998-12-01 | 미다 가쓰시게 | 반도체장치 |
| US5063304A (en) * | 1990-04-27 | 1991-11-05 | Texas Instruments Incorporated | Integrated circuit with improved on-chip power supply control |
| FR2680586B1 (fr) * | 1991-08-19 | 1994-03-11 | Samsung Electronics Co Ltd | Circuit generateur de tension d'alimentation interne programmable electriquement. |
| US5532635A (en) * | 1994-09-12 | 1996-07-02 | Harris Corporation | Voltage clamp circuit and method |
| US5534789A (en) * | 1995-08-07 | 1996-07-09 | Etron Technology, Inc. | Mixed mode output buffer circuit for CMOSIC |
| US5561391A (en) * | 1995-08-31 | 1996-10-01 | Motorola, Inc. | Clamp circuit and method for detecting an activation of same |
-
1997
- 1997-03-31 US US08/829,256 patent/US5847591A/en not_active Expired - Lifetime
-
1998
- 1998-03-11 TW TW087103556A patent/TW371797B/zh active
- 1998-03-17 DE DE69827316T patent/DE69827316T2/de not_active Expired - Fee Related
- 1998-03-17 EP EP98104742A patent/EP0869505B1/en not_active Expired - Lifetime
- 1998-03-30 KR KR1019980010947A patent/KR100500564B1/ko not_active IP Right Cessation
- 1998-03-31 CN CNB981051960A patent/CN1135699C/zh not_active Expired - Fee Related
- 1998-03-31 JP JP10086463A patent/JPH10301650A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101009469B (zh) * | 2006-01-23 | 2010-12-15 | 半导体元件工业有限责任公司 | 开关电源控制器及其方法 |
| CN108693906A (zh) * | 2017-03-30 | 2018-10-23 | 艾普凌科有限公司 | 电压调节器 |
| CN108693906B (zh) * | 2017-03-30 | 2020-11-17 | 艾普凌科有限公司 | 电压调节器 |
| CN109326314A (zh) * | 2017-08-01 | 2019-02-12 | 爱思开海力士有限公司 | 半导体器件 |
| CN109326314B (zh) * | 2017-08-01 | 2023-01-20 | 爱思开海力士有限公司 | 半导体器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69827316T2 (de) | 2005-10-20 |
| US5847591A (en) | 1998-12-08 |
| EP0869505A3 (en) | 1999-04-07 |
| TW371797B (en) | 1999-10-11 |
| JPH10301650A (ja) | 1998-11-13 |
| KR100500564B1 (ko) | 2006-01-27 |
| EP0869505A2 (en) | 1998-10-07 |
| EP0869505B1 (en) | 2004-11-03 |
| CN1135699C (zh) | 2004-01-21 |
| KR19980080832A (ko) | 1998-11-25 |
| DE69827316D1 (de) | 2004-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1135699C (zh) | 电压检测电路和内部电压箝位电路 | |
| CN1277347C (zh) | 开关电源电路 | |
| CN1286256C (zh) | 半导体装置 | |
| CN1100388C (zh) | 输入/输出电压检测型衬底电压发生电路 | |
| US10075152B2 (en) | Integrated circuit with multiplexed pin and pin multiplexing method | |
| US7642817B2 (en) | Driver circuit for a semiconductor power switching element | |
| CN1551473A (zh) | 带有故障保护的自振荡驱动器 | |
| CN1212705C (zh) | 半导体器件 | |
| CN1637945A (zh) | 半导体存储装置中的加电电路 | |
| US7183835B2 (en) | Semiconductor device which realizes a short-circuit protection function without shunt resistor, and semiconductor device module | |
| CN1467747A (zh) | 半导体存储器件 | |
| CN1044420C (zh) | 带地址转换检测器的非易失半导体集成电路 | |
| CN1048118A (zh) | 用于存储器装置的读出放大器驱动器 | |
| US6404219B1 (en) | Burn-in test method for a semiconductor chip and burn-in test apparatus therefor | |
| CN1836204A (zh) | 开关充电乘法器－除法器 | |
| CN1485913A (zh) | 多芯片模块及其测试方法 | |
| CN1191370A (zh) | 半导体存储器 | |
| DE4336883C2 (de) | Ausgangstreiberschaltung | |
| CN1134108C (zh) | 能抑制输出波形的减幅振荡现象的半导体装置 | |
| CN1162820A (zh) | 信号发生器 | |
| CN1431664A (zh) | 半导体存储装置 | |
| CN1327552A (zh) | 用于低功率集成电路的快速芯片内电压产生器 | |
| CN1271177A (zh) | 脉宽检测 | |
| US6237115B1 (en) | Design for testability in very high speed memory | |
| Wiesemann et al. | Switching characteristics of a 1.2 kV sic mosfet module using a controllable current-sourced gate driver |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C19 | Lapse of patent right due to non-payment of the annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |