CN109314156B - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN109314156B
CN109314156B CN201780037125.3A CN201780037125A CN109314156B CN 109314156 B CN109314156 B CN 109314156B CN 201780037125 A CN201780037125 A CN 201780037125A CN 109314156 B CN109314156 B CN 109314156B
Authority
CN
China
Prior art keywords
semiconductor layer
layer
electrode
semiconductor
distance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780037125.3A
Other languages
English (en)
Other versions
CN109314156A (zh
Inventor
吴政勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Lekin Semiconductor Co Ltd
Original Assignee
Suzhou Lekin Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Lekin Semiconductor Co Ltd filed Critical Suzhou Lekin Semiconductor Co Ltd
Priority to CN202111180679.3A priority Critical patent/CN113921669A/zh
Publication of CN109314156A publication Critical patent/CN109314156A/zh
Application granted granted Critical
Publication of CN109314156B publication Critical patent/CN109314156B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Light Receiving Elements (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

在实施例中公开一种半导体器件，包括：衬底；第一和第二半导体层，其被排列在衬底上并且具有不同的导电类型；第三半导体层，其被排列在第一半导体层和第二半导体层之间；第一电极，其被排列在第一半导体层上以便被电连接到第一半导体层；第二电极，其被排列在第二半导体层上以便被电连接到第二半导体层；以及第一绝缘层，其在暴露的第一、第二和第三半导体层上被排列在第一电极和第二电极之间，其中在第一电极的两个端部之中的靠近第二电极的第一端部和/或作为第二电极的两个端部的第二端部具有电场分散部。

Description

半导体器件
技术领域
实施例涉及一种半导体器件。
背景技术
包括诸如GaN、AlGaN等化合物的半导体器件具有宽且易于调节的带隙能量等的许多优点，使得半导体器件可以不同地用作发光器件、光接收器件、各种二极管等。
特别地，使用III-V族或II-VI族化合物半导体的化合物半导体材料的诸如发光二极管(LED)或激光二极管的发光器件随着薄膜生长技术和元件材料的发展能够实现各种颜色的光，诸如红光、绿光、蓝光和紫外线，还能够使用荧光材料或组合颜色实现高效率的白光，并且与诸如荧光灯和白炽灯的传统光源相比，具有低功耗、半永久的寿命、快速的响应速度、安全性和环境友好性的优点。
此外，当使用III-V族或II-VI族化合物半导体材料制造诸如光电探测器或太阳能电池的光接收器件时，由于元件材料的发展，光接收器件吸收各种波长区域的光以产生光电流，使得能够检测从伽马射线到无线电波长范围的各种波长区域中的光。此外，这种光接收器件具有响应速度快、安全、环境友好、并且易于控制器件材料的优点，使得光接收器件也能够被容易地用作用于功率控制的各种传感器、微波电路、通信模块、或检测气体或紫外线(UV)。
因此，半导体器件的应用已经被扩展以应用为光通信设备的传输模块、取代配置液晶显示器(LCD)设备的背光的冷阴极荧光灯(CCFL) 的LED背光、能够更换荧光灯或白炽灯的白色LED照明装置、车辆的前灯、交通信号灯、用于检测气体或火的传感器等。此外，半导体器件的应用能够被扩展为应用于高频应用电路、其他电源控制设备和通信模块。
在传统的半导体器件中，在电极的边缘处强烈地形成电场，使得存在能够损坏半导体器件的问题。
发明内容
技术问题
示例性实施例涉及通过分散局部大电场来提供具有改善的可靠性的半导体器件。
技术方案
本发明的一个方面提供一种半导体器件，包括：衬底；第一和第二半导体层，其被布置在衬底上并且具有不同导电类型；第三半导体层，其被布置在第一半导体层和第二半导体层之间；第一电极，其被布置在第一半导体层上；第二电极，其被布置在第二半导体层上；以及第一绝缘层，其被布置在第一电极和第二电极之间暴露的第一、第二和第三半导体层之中的至少一个上，其中靠近第二电极的第一电极的两个端部之中的第一端部和第二电极的两个端部之中的第二端部中的至少一个可以具有电场分散部(electric fielddistribution part)。
电场分散部可以包括与第一或第二半导体层接触的至少一个腔体。
半导体器件还可以包括第二绝缘层，该第二绝缘层被布置在至少一个腔体内。
从与第一半导体层接触的至少一个腔体到第一端部的边缘的第一距离可以短于从与第一半导体层接触的至少一个腔体到第一电极的中心的第二距离。
从与第二半导体层接触的至少一个腔体到第二端部的边缘的第三距离可以短于从与第二半导体层接触的至少一个腔体到第二电极的中心的第四距离。
至少一个腔体可以包括多个腔体，以及多个腔体的宽度或深度和分离距离之中的一个或多个可以不同，多个腔体通过分离距离被彼此分开。
电场分散部可以包括朝向第一或第二半导体层突出的至少一个突起。
从朝向第一半导体层突出的至少一个突起到第一端部的边缘的第五距离可以短于从朝向第一半导体层突出的至少一个突起到第一电极的中心的第六距离。
从朝向第二半导体层突出的至少一个突起到第二端部的边缘的第七距离可以短于从朝向第二半导体层突出的至少一个突起到第二电极的中心的第八距离。
第五距离或第七距离可以在1μm至5μm的范围内。
至少一个突起的数目可以在1至5的范围内。
至少一个突起可以包括多个突起，以及多个突起的宽度或深度和分离距离之中的一个或多个可以不同，多个突起通过分离距离被彼此分开。
在第二端部中包括的电场分散部可以具有与第一电极和第一绝缘层之间的第一界面隔开第九距离的边缘并且在垂直方向中与第一绝缘层和第一半导体层重叠。
在第一端部中包括的电场分散部可以具有与第一绝缘层和第二电极之间的第二界面隔开第十距离的边缘，并且在垂直方向中与第一绝缘层和第一至第三半导体层重叠。
第一端部和第二端部可以被布置为在第一半导体层上相互面对。
第一端部和第二端部可以被布置为在第二半导体层上相互面对。
第九距离或第十距离可以在1μm至5μm的范围内。
第一电极可以包括在第一半导体层上布置的第一欧姆层和在第一欧姆层上布置的第一金属层。
第一欧姆层和第一金属层可以被一体化。
第二电极可以包括在第二半导体层上布置的第二欧姆层以及在第二欧姆层上布置的第二金属层。
第二欧姆层和第二金属层可以被一体化。
第一绝缘层可以包括在第一半导体层上布置的第一绝缘部、在第二半导体层上布置的第二绝缘部、以及在第一和第二绝缘部之间布置的第一至第三半导体的侧部处的第三绝缘部。
有益效果
根据实施例的半导体器件能够通过分散局部大电场来提供高可靠性，以防止由于强电场引起的损坏。
附图说明
图1是根据一个实施例的半导体器件的平面图。
图2是沿着图1中示出的I-I'线截取的横截面图。
图3是根据另一实施例的图1和2中所示的半导体器件的部分分解横截面图。
图4是根据另一实施例的半导体器件的平面图。
图5是沿着图1中示出的线II-II'截取的横截面图。
图6是根据另一个实施例的图4和图5中所示的半导体器件的部分分解横截面图。
图7是根据又一实施例的半导体器件的平面图。
图8是沿着图7中的线III-III'截取的横截面图。
图9是根据又一实施例的半导体器件的平面图。
图10是沿着图9中所示的线IV-IV'截取的横截面图。
图11是根据比较示例的半导体器件的平面图。
图12是沿着图11中所示的线V-V'截取的半导体器件的横截面图。
图13a和13b是根据图11中所示的比较示例的实际发光器件的照片。
具体实施方式
在下文中，将参考附图描述能够实现上述目的的本发明的示例性实施例。
在根据本发明的实施例的描述中，当元件被描述为在另一元件“上”或“下”形成时，术语“在...上”或“在......下”包括相互(直接)接触的含义以及一个或者多个其他元件被布置并且被形成在两个元件之间 (间接)的含义。此外，当元件被描述为形成在另一元件“上”或“下”时，该描述可以包括在元件的向上方向中形成以及在元件的向下方向形成的另一元件的含义。
半导体器件可以包括各种电子器件，诸如发光器件和光接收器件。发光器件和光接收器件都可以包括第一和第二半导体层以及具有不同导电类型的第三半导体层(或有源层)。
发光器件通过电子和空穴的复合发射光，并且光的波长由材料的固有能带隙确定。因此，发射的光可以根据材料的成分而变化。
发光器件可以通过配置为发光器件封装而用作照明系统的光源。例如，发光器件封装可以用作图像显示器件或照明器件的光源。
当发光器件封装用作图像显示器件的背光单元时，发光器件封装可以用作边缘型背光单元或直下型背光单元。当发光器件封装用作照明装置的光源时，发光器件封装可以用作灯具或者可以以灯泡形式使用，并且发光器件封装也可以用作移动终端的光源。
发光器件包括发光二极管或激光二极管。
发光二极管可以包括第一半导体层、第二半导体层和第三半导体层的上述结构。发光二极管和激光二极管的相同之处在于，电致发光 (电场发光)现象被使用，其中当第一p型半导体层和第二n型半导体层结合并且电流流动时发射光，但发光二极管和激光二极管在发射的光的方向性和相位上不同。也就是说，激光二极管可以使用被称为受激发射的现象和相长干涉现象在特定单一波长(即，单色光束)的相同方向中发射具有相同相位的光，并且，利用上述特性，激光二极管可以用于光通信、医疗设备、半导体处理设备等。
同时，光接收器件的示例可以包括光电检测器，该光电检测器是一种检测光并将检测到的光的强度转换为电信号的换能器。这种光电探测器可以包括光电池(硅或硒)、光电导元件(硫化镉或硒化镉)、光电二极管(PD)(例如，在可见盲光谱区域或真盲光谱区域中具有峰值波长的PD)、光电晶体管、光电倍增管(photomultiplier)、光电管(真空或气体填充)、红外(IR)检测器等，但是本发明不限于此。
此外，诸如光电检测器的半导体器件可以使用直接带隙半导体制造，其光转换效率通常很高。可替选地，光电探测器具有各种结构，并且包括使用作为最通用结构的pn结的针型光电探测器、使用肖特基结的肖特基光电探测器和金属-半导体-金属(MSM)型光电探测器。
与发光器件类似，诸如PD的光接收器件可以包括第一半导体层、第二半导体层和第三半导体层的上述结构，并且可以配置有pn结或pin 结构。光电二极管通过施加反向偏压或零偏压来操作，并且当光入射到光电二极管中时，产生电子和空穴，并且因此电流流动。此时，电流量可以近似与入射到光电二极管中的光的强度成比例。
光伏电池或太阳能电池是一种光电二极管并且可以将光转换成电流。与发光器件类似，太阳能电池可以包括第一半导体层、第二半导体层和第三半导体层。
此外，光电二极管(PD)可以通过使用pn结的通用二极管的整流特性用作电子电路的整流器，并且可以通过在微波电路中被采用而应用于振荡电路等。
此外，上述半导体器件不一定用半导体实现，并且在一些情况下，半导体器件还可以包括金属材料。例如，诸如光接收器件的半导体器件可以使用Ag、Al、Au、In、Ga、N、Zn、Se和As中的至少一种来实现，或者也可以使用掺杂有p型或n型掺杂剂的半导体材料或本征半导体材料来实现。
在下文中，将使用正交坐标系(x，y，z)来描述根据示例性实施例的半导体器件，但是这些示例性实施例不限于此。也就是说，可以使用其他坐标系来描述示例性实施例。在附图中，x轴、y轴和z轴将被描述为彼此垂直，但是示例性实施例不限于此。也就是说，x轴、y轴和z轴可以彼此交叉而不彼此垂直。
此外，将在下面描述的根据示例性实施例的半导体器件100A至 100D意指光接收器件，但是示例性实施例不限于此。也就是说，根据示例性实施例的半导体器件100A至100D可以是发光器件。具体地，根据示例性实施例的半导体器件可以是雪崩光电二极管(APD)，用于通过倍增载流子来改善增益，但是示例性实施例不限于此。
图1是根据一个实施例的半导体器件100A的平面图，并且图2 是沿着图1中I-I'线截取的横截面图。
图1中所示的半导体器件100A具有与图2中所示的不同的横截面形状，并且在图2中示出的半导体器件100A可以具有与图1中所示不同的平面形状。
为了帮助理解，在图1中的第一电极ED1和第二电极ED2下面布置的不可视层由虚线指示。
参考图1和图2，根据一个实施例的半导体器件100A可以包括衬底110、缓冲层120、第一半导体层130、第二半导体层140、第三半导体层150、第一和第二电极ED1和ED2、第一绝缘层192和第二绝缘层194和196。
衬底110可以包括导电材料或非导电材料。例如，衬底110可以包括蓝宝石(Al2O3)、GaN、SiC、ZnO、GaP、InP、Ga2O3、GaAs和 Si中的至少一种，但是本实施例不限于衬底110的特定材料。
光接收结构可以包括第一至第三半导体层130、140和150。当根据本实施例的半导体器件100A是发光器件时，第一至第三半导体层 130、140、150可以是发光结构。
为了改善衬底110与光接收结构130、140和150之间的热膨胀系数和晶格失配的差异，缓冲层120可以被布置在衬底110和第一半导体之间。在一些情况下，可以省略缓冲层120。例如，缓冲层120可以包括从由Al、In、N和Ga组成的组中选择的至少一种材料，但是本发明不限于此。此外，缓冲层120可以具有单层结构或多层结构。例如，缓冲层120可以由AlN制成。
第一半导体层130和第二半导体层140可以被布置在衬底110上。第一半导体层130和第二半导体层140可以具有不同的导电类型。例如，第一半导体层130可以是掺杂有第一导电掺杂剂的第一导电半导体层，并且第二半导体层140可以是掺杂有第二导电掺杂剂的第二导电半导体层。
可替选地，第一半导体层130可以是掺杂有第二导电掺杂剂的半导体层，并且第二半导体层140可以包括掺杂有第一导电掺杂剂的半导体层。这里，第一导电类型掺杂剂可以包括Si、Ge、Sn、Se或Te 作为n型掺杂剂，但是本发明不限于此。此外，第二导电掺杂剂可以包括Mg、Zn、Ca、Sr或Ba作为p型掺杂剂，但是本发明不限于此。
第一半导体层130可以被布置在衬底110(或缓冲层120)上。第一半导体层130可以被布置在衬底110(或缓冲层)和第三半导体层 150之间。当不省略缓冲层120时，第一半导体层130可以被布置在缓冲层120和第三半导体层150之间。
第二半导体层140可以被布置在第三半导体层150上。第二半导体层140可以被布置在第三半导体层150和第二电极ED2之间。
可以通过堆叠多个半导体层来形成第二半导体层140。例如，第二半导体层140可以包括第二-第一半导体层142和第二-第二半导体层 144。
第二-第一半导体层142可以被布置在第三半导体层150和第二- 第二半导体层144之间。第二-第二半导体层144可以布置在第二-第一半导体层142和第二电极ED2之间，但是本实施例不限于此。
根据另一实施例，第二-第一半导体层142可以具有与第一半导体层130的导电类型相同的导电类型。例如，当第一半导体层130是n 型半导体层时，第二-第一半导体层142可以是n型半导体层。在这种情况下，第二-第一半导体层142可以具有低于第一半导体层130的第一掺杂浓度N1的第二掺杂浓度N2。
此外，如图2中所示，半导体器件100A的第二半导体层140被图示为包括第二-第一半导体层142和第二-第二半导体层144这两者，但是本实施例不限于此。也就是说，根据另一实施例，第二半导体层140 可以仅包括第二-第一或第二-第二半导体层142或144，或者还可以包括第二-第三半导体层(未示出)。
第三半导体层150可以被布置在第一半导体层130和第二半导体层140之间。当半导体器件100A是光接收器件时，第三半导体层150 用于吸收光子，而当半导体器件100A是发光器件时，第三半导体层 150用于发射光。
当半导体器件100A是光接收器件时，第三半导体层150可以包括本征半导体层。这里，本征半导体层可以是未掺杂的半导体层或非故意掺杂的半导体层。非故意掺杂的半导体层可以意指，在没有掺杂例如诸如硅(Si)原子等的n型掺杂剂的掺杂剂的情况下，在半导体层生长工艺期间发生N-空位。在这种情况下，当N空位的数目增加时，额外电子的浓度增加，使得半导体层可以具有与掺杂有n型掺杂剂时类似的电特性，尽管掺杂n型掺杂剂在制造工艺中不是非故意的。
例如，第一半导体层130、第二-第一和第二-第二半导体层142和 144以及第三半导体层150中的每个可以由半导体化合物形成，并且可以包括具有InxAlyGa1-x-yN(0≤x≤1,0≤y≤1，并且0≤x+y≤1)的组成式的半导体材料或者InAlAs、GaN、InN、AlN、InGaN、AlGaN、InAlGaN、 AlInN、AlGaAs、InGaAs、AlInGaAs、GaP、AlGaP、InGaP、AlInGaP、以及InP之中的一个或者多个。
例如，第一半导体层130可以包括n型AlGaN，第二-第一半导体层142可以包括p型AlGaN，第二-第二半导体层144可以包括p+型 GaN，并且第三半导体层150可以包括i-AlGaN(或n型AlGaN)。
可替选地，第二半导体层140的第二-第一半导体层142可以包括 n型AlGaN而不是p型AlGaN。
可替选地，第一半导体层130可以包括n型InP，第二半导体层 140可以包括p型InP，并且第三半导体层150可以包括未掺杂的 InGaAs。在这种情况下，第二半导体层140的第二-第一半导体层142 可以包括p型或n型InP。
当第二-第一半导体层142具有与第二-第二半导体层144的导电类型不同的导电类型时，第二-第一半导体层142和第二-第二半导体层 144之间的耗尽区可以用于倍增载流子。此外，在第二-第一半导体层 142和第三半导体层150之间的边界处以及与边界相邻的第二-第一半导体层142处产生强电场，并且载流子(例如，电子)在第二-第一半导体层142中由于强电场连续地产生其他载流子，并且电流被放大以引起雪崩，从而可以改善半导体器件100A的增益。
可替选地，当第二-第一半导体层142包括p-AlGaN时，第二-第二半导体层144可以包括用于欧姆结合的p-GaN。在这种情况下，第二-第二半导体层144的Al含量可以小于第二-第一半导体层142的Al 含量。利用这种结构，电阻降低，使得电流注入量可以被增加。同时，第一电极ED1可以被布置在通过台面蚀刻第二半导体层140和第三半导体层150而暴露的第一半导体层130上。第一电极ED1可以电连接到第一半导体层130。第二电极ED2可以被布置在第二半导体层140 上。第二电极ED2可以电连接到第二半导体层140。
此外，第一电极ED1可以被布置为延伸到在第一半导体层130上布置的第一绝缘层192的上表面，并且第二电极ED2可以被布置以延伸到在第二半导体层140上布置的第一绝缘层192，但是本实施例不限于此。
此外，第一电极ED1可以包括第一欧姆层160A和第一金属层 182A。第一金属层182A可以被布置在第一欧姆层160A上。如图2中所示，第一欧姆层160A可以被布置在第一半导体层130上。
如图2中所示，当第一欧姆层160A和第一金属层182A如由虚线所示单独实现时，第一金属层182A可以用作盖住(或覆盖)第一欧姆层160A，但是本实施例不限于此。根据另一实施例，如图2中所示，第一欧姆层160A和第一金属层182A可以一体地形成。
第二电极ED2可以包括第二欧姆层170A和第二金属层184A。第二金属层184A可以被布置在第二欧姆层170A上。如图2中所示，第二欧姆层170A可以被布置在第二半导体层140上。
如图2中所示，当第二欧姆层170A和第二金属层184A如虚线所示被单独实现时，第二金属层184A可以用于盖住第二欧姆层170A，但是本实施例不限于此。根据另一个实施例，如图2中所示，第二欧姆层170A和第二金属层184A可以一体地形成。
第一欧姆层160A和第二欧姆层170A中的每个可以包括欧姆接触材料，并且可以是透明导电氧化物(TCO)层。例如，第一欧姆层160A 和第二欧姆层170A中的每个可以由铟锡氧化物(ITO)、铟锌氧化物 (IZO)、铟锌锡氧化物(IZTO)、铟铝锌氧化物(IAZO)、铟镓锌氧化物(IGZO)、铟镓锡氧化物(IGTO)、铝锌氧化物(AZO)、锑锡氧化物(ATO)、镓锌氧化物(GZO)、IZO氮化物(IZON)、Al-Ga ZnO(AGZO)、IGZO、ZnO、IrOx、RuOx、NiO、RuOx/ITO、Ni/IrOx/Au、Ni/IrOx/Au/ITO、Ag、Ni、Cr、Ti、Al、Rh、Pd、Ir、Sn、In、Ru、Mg、 Zn、Pt、Au和Hf之中的至少一个形成，但是本发明不限于此。
可替选地，第一欧姆层160A和第二欧姆层170A中的每个可以由选自Ag、Ni、Ti、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au、Hf、Cr 及其选择性组合的金属形成，但本实施例不限于此，并且可以包括各种金属材料。
此外，第一金属层182A和第二金属层184A中的每个可以由具有高导电率的材料制成。例如，第一金属层182A和第二金属层184A中的每个可以选择性地包括选自由Ti、Au、Ni、In、Co、W、Fe、Rh、 Cr、Al等组成的组中的至少一种，但是本发明不限于此。
第一绝缘层192可以布置在第一电极ED1和第二电极ED2之间暴露的第一、第二和第三半导体层130、140和150之中的至少一个上。也就是说，第一绝缘层192可以被布置在通过台面蚀刻暴露的光接收结构的侧部和上部上。例如，第一绝缘层192可以与第一电极ED1一起被布置在第一半导体层130上。此外，第一绝缘层192可以布置在通过台面蚀刻暴露的第一至第三半导体层130、140和150的侧部上。此外，第一绝缘层192可以与第二电极ED2一起布置在第二半导体层 140上。
第一绝缘层192可以包括第一、第二和第三绝缘部192A、192B 和192C之中的至少一个。
第一绝缘部192A可以被布置在通过台面蚀刻暴露的第一半导体层130上。在图2中，第一绝缘部192A已经被图示为被布置在第一电极ED1下面，但是本实施例不限于此。也就是说，第一绝缘部192A 可以被布置并且与第一电极ED1分开同时不与其接触。
第二绝缘部192B可以与第二欧姆层170A一起被布置在第二半导体层140上。在图2中，第二绝缘部192B已经被图示为被布置在第二电极ED2下面，但是本实施例不限于此。也就是说，第二绝缘部192B 可以被布置并且与第二电极ED2分开同时不与其接触。
第三绝缘部192C可以被布置在第一绝缘部192A和第二绝缘部 192B之间，以连接第一绝缘部192A和第二绝缘部192B。第三绝缘部 192C可以布置在通过台面蚀刻暴露的第一至第三半导体层130、140 和150的侧部上。第三绝缘部192C可以被布置以覆盖通过台面蚀刻暴露的第三半导体层150的侧表面。
第一至第三绝缘部192A至192C仅是示例，并且根据本实施例的半导体器件100A不限于第一绝缘层192的特定横截面形状。
可以如上所述布置第一绝缘层192，以事先防止在制造工艺中第一电极ED1和第二电极ED2相互电连接的问题。
同时，在根据本实施例的半导体器件中，第一电极ED1的两个端部之中的靠近第二电极ED的端部(下文中称为“第一端部”)，和第二电极ED2的两个端部中的至少一个(下文中称为“第二端部”)可以具有电场分散部(或电场分散结构或保护结构)。
参考图1、图4、图7或图9，在根据示例性实施例的半导体器件 100A、100B、100C或100D中，具有环形平面形状的第一电极ED1的两个端部中的一个端部对应于与外圆周相邻的部分并且其另一端部对应于与内圆周相邻的部分。在这种情况下，与内圆周相邻的第一电极 ED1的端部对应于作为靠近第二电极ED2的端部的第一端部。此外，参考图1、4、7或9，具有圆形平面形状的第二电极ED2中的圆的外侧对应于靠近第一电极ED1的第二端部。
如图1、4、7或9中所示，根据示例性实施例的半导体器件100A、 100B、100C或100D的第一和第二电极ED1和ED2中的每个可以具有圆形或环形平面形状或者可以具有多边形平面形状。
图3是根据另一实施例的图1和图2中所示的半导体器件100A的部分分解横截面图。
图3中的附图标记210可以对应于第一或第二半导体层130或 140，并且附图标记220可以对应于第一或第二电极ED1或ED2。也就是说，附图标记210和220可以分别对应于第一半导体层130和第一电极ED1或者对应于第二半导体层140和第二电极ED2。
在图1和图2中所示的根据一个实施例的半导体器件100A中，第一电极ED1的第一端部可以包括与第一半导体层130接触的至少一个第一腔体H1作为电场分散部。至少一个第一腔体H1是第一半导体层 130或210的厚度方向(例如，+z轴方向)上的凹进部分，并且可以与第一半导体层130接触。在这种情况下，第二绝缘层194(下文中称为“第二-第一绝缘层194”)可以被布置在至少一个第一腔体H1中。第二-第一绝缘层194也用于电场分散，并且因此可以被包括在电场分散部中。
因为第一电极ED1的第一端部具有电场分散部，所以第二电极 ED2的第二端部也可以具有如下的电场分散部。
第二电极ED2的第二端部可以包括与作为电场分散部的第二半导体层140接触的至少一个第二腔体H2。至少一个第二腔体H2是第二半导体层140或220的厚度方向(例如，+z轴方向)上的凹陷部分，并且可以与第二半导体层140接触。在这种情况下，第二绝缘层196(下文中称为“第二-第二绝缘层196”)可以被布置在至少一个第二腔体H2中。第二-第二绝缘层196还可以用作电场分散，并且因此可以包括在电场分散部中。
第二-第一和第二-第二绝缘层194和196可以由相同材料或不同材料形成。此外，第二-第一和第二-第二绝缘层194和196中的每个可以由与第一绝缘层192的材料相同或不同的材料形成。
第一、第二-第一和第二-第二绝缘层192、194和196中的每个可以由非导电氧化物或氮化物，例如，氧化硅(SiO2)层、氧氮化物层、 Al2O3或Al氧化物层形成，但是本实施例不限于此。
当第一电极ED1分别包括第一欧姆层160A和第一金属层182A 时，可以通过分割第一欧姆层160A的端部来形成第一腔体H1。此外，当第二电极ED2分别包括第二欧姆层170A和第二金属层184A时，可以通过分割第二欧姆层170A的端部来形成第二腔体H2。
参考图1中所示的平面图，第一腔体H1和第二腔体H2中的每个的数目被图示为一个，但是本实施例不限于此。也就是说，根据另一实施例，第一腔体H1和第二腔体H2的数目可以是两个或更多个。
例如，参考图3，至少一个第一腔体H1可以包括三个第一腔体 HX1、HX2和HX3。在这种情况下，三个第二-第一绝缘层194-1、194-2 和194-3可以分别布置在三个第一腔体HX1、HX2和HX3中。同样地，参考图3，至少一个第二腔体H2可以包括三个第二腔体HX1、HX2和HX3。在这种情况下，三个第二-第二绝缘层196-1、196-2和196-3可以分别布置在三个第二腔体HX1、HX2和HX3中。
此外，从与第一半导体层130或210接触的至少一个第一腔体H1 到第一电极ED1的第一端的边缘ED1-1的第一距离D1可以短于从至少一个第一腔体H1到第一电极ED1的中心C1的第二距离D2。第一距离D1短于第二距离D2的事实意指，至少一个第一腔体H1被布置在第一电极ED1的第一端部处。这里，第一距离D1可以从第一腔体 H1的一个表面H11测量，并且第二距离D2可以从第一腔体H1的另一个表面H12测量。这里，第一腔体H1的一个表面H11可以是沿从第一腔体H1到第一绝缘层192的方向布置的外表面，并且第一腔体 H1的另一个表面可以是沿与一个表面H11相反的方向布置的表面。然而，本实施例不限于此。也就是说，根据另一实施例，可以从第一腔体H1的中心或其另一表面H12测量第一距离D1，并且可以从第一腔体H1的中心或其一个表面H11测量第二距离D2。
参考图2，第一电极ED1的第一端部TE1可以被定义为从第一电极ED1的边缘之中的与第一半导体层130接触的边缘ED1-1到第一腔体H1的另一表面H12的区域。可替选地，如图3中所示，当设置多个第一腔体H1时，第一电极ED1的第一端部TE1可以被限定为从第一电极的边缘之中的与第一半导体层130接触的边缘ED1-1的区域ED1 到最外面的第一腔HX3的另一个表面H12的区域。
此外，从与第二半导体层140或220接触的至少一个第二腔体H2 到第二电极ED2的第二端部的边缘ED2-1的第三距离D3可以短于从至少一个第二腔体H2到第二电极ED2的中心C2的第四距离D4。第三距离D3短于第四距离D4的事实意指至少一个第二腔体H2被布置在第二电极ED2的第二端部处。这里，可以从第二腔体H2的另一个表面H22测量第三距离D3，并且可以从第二腔体H2的一个表面H21 测量第四距离D4。这里，第二腔体H2的一个表面H21可以是沿从第一绝缘层192到第二腔体H2的方向布置的外表面，并且第一腔体H1 的另一个表面可以是沿与一个表面H21相反方向布置的表面。然而，本实施例不限于此。也就是说，根据另一实施例，可以从第二腔体H2 的中心或其一个表面H21测量第三距离D3，并且可以从第二腔体H2 的中心或其另一个表面H22测量第四距离D4。
参考图2，第二电极ED2的第二端部TE2可以被定义为从第二电极ED2的边缘之中的与第二半导体层140接触的边缘ED2-1到第二腔体H2的一个表面H21的区域。此外，当在图3中示出的第二腔体HX 对应于位于图2中所示的第二半导体层140上布置的两个第二腔体H2的左侧处的腔体的另一实施例时，并且如图3中所示，提供多个第二腔体H2，第二电极ED2的第二端部TE2可以被定义为从第二电极ED2 的边缘之中的与第二半导体层140接触的边缘ED2-1到最外面的第二腔体HX3的另一个表面H22的区域。
在图1和图2中示出的半导体器件100A中，电场分散部已经被图示为形成在第一电极ED1的第一端部TE1和第二电极ED2的第二端部 TE2这两者处，但是本实施例不限于此。可替选地，根据另一实施例，电场分散部可以仅形成在第一端部TE1处或仅形成在第二端部TE2处。
如图3中所示，当第一腔体H1和第二腔体H2中的每个配置有多个腔体HX1、HX2和HX3时，多个腔体HX1、HX2和HX3通过其分离的分离距离SD1和SD2可以相互等于或不同。
此外，多个腔体HX1、HX2和HX3的宽度WI1、WI2和WI3可以彼此相同或不同。
此外，多个腔体HX1、HX2和HX3的深度DE11、DE12和DE13 可以彼此相同或不同。
如下所述，可以使用腔体HX1、HX2和HX3的数目、分离距离 SD1和SD2、宽度WI1、WI2、WI3、WJ1、WJ2和WJ3、以及深度 DE11、DE12和DE13(如图7所示)中的至少一个，通过所期待的量将局部大电场分散到期望的位置。
图4是根据另一实施例的半导体器件100B的平面图，并且图5 是沿着图4中示出的线II-II'截取的横截面图。
图4中所示的半导体器件100B可以具有与图5中所示的不同的横截面形状，并且图5中所示的半导体器件100B可以具有与图4中所示不同的平面形状。
为了帮助理解，在图4中的第一电极ED1和第二电极ED2下面布置的不可视层由虚线指示。
参考图4和图5，根据另一实施例的半导体器件100B可以包括衬底110、缓冲层120、第一半导体层130、第二半导体层140、第三半导体层150、第一和第二电极ED1和ED2、以及第一绝缘层192。
除了第一和第二电极ED1和ED2具有不同的形状并且不包括第二 -第一和第二-第二绝缘层194和196之外，图4和图5中所示的半导体器件100B与图1和2中所示的半导体器件100A相同，使得使用相同的附图标记，省略冗余的描述，并且将仅描述不同。
图6是根据另一实施例的图4和图5中所示的半导体器件100B的部分分解横截面图。
图6中的附图标记210可以对应于第一或第二半导体层130或 140，并且附图标记220可以对应于第一或第二电极ED1或ED2。也就是说，附图标记210和220可以分别对应于第一半导体层130和第一电极ED1或者对应于第二半导体层140和第二电极ED2。
在图4和图5中所示的根据另一实施例的半导体器件100B中，第一电极ED1的第一端部可以包括朝向第一半导体层130或210突出的至少一个第一突起PR1作为电场分散部。第一突起PR1可以是第一半导体层130或210的厚度方向(例如，-z轴方向)上的突出部分，并且可以插入到第一半导体层130或210中。为此，第一半导体层130 或210可以包括用于容纳第一突起PR1的第一沟槽T1。如上所述，在图4和图5中所示的半导体器件100B中，第一突起PR1和第一沟槽 T1可以包括在电场分散部中。
因为第一电极ED1的第一端部具有电场分散部，所以第二电极 ED2的第二端部也可以具有如下的电场分散部。
第二电极ED2的第二端部可以包括朝向第二半导体层140或220 突出的至少一个第二突起PR2作为电场分散部。第二突起PR2可以是第二半导体层140或220的厚度方向(例如，-z轴方向)上的突出部分，并且可以被插入第二半导体层140或220中。为此，第二半导体层140或220可以包括用于容纳第二突起PR2的第二沟槽T2。如上所述，在图4和图5中所示的半导体器件100B中，第二突起PR2和第二沟槽T2可以被包括在电场分散部中。
参考图4中所示的平面图，第一和第二突起PR1和PR2中的每个的数目被图示为一个，但是本实施例不限于此。也就是说，根据另一实施例，第一和第二突起PR1和PR2的数目可以是两个或更多个。
例如，参考图6，至少一个第一突起PR1可以包括三个第一突起 PRX1、PRX2和PRX3。在这种情况下，可以在第一半导体层130或 210处形成三个第一沟槽TX1、TX2和TX3以容纳三个第一突起PRX1、 PRX2和PRX3。同样地，参考图6，至少一个第二突起PR2可以包括三个第二突起PRX1、PRX2和PRX3。在这种情况下，可以在第二半导体层140或220处形成三个第二沟槽TX1、TX2和TX3以容纳三个第二突起PRX1、PRX2和PRX3。
例如，第一突起PR1和第二突起PR2中的每个的数目可以在1至 5的范围内，但是本实施例不限于此。
此外，从朝向第一半导体层130或210突出的至少一个第一突起 PR1到第一电极ED1的第一端部的边缘ED1-2的水平方向(例如，-y 轴方向)上的第五距离D5可以比从至少一个第一突起PR1到第一电极 ED1的中心C1的水平方向(例如，-y轴方向)上的第六距离D6短。第五距离D5短于第六距离D6的事实意指至少一个第一突起PR1被布置在第一电极ED1的第一端部处。这里，可以从第一突起PR1的一个表面PR11测量第五距离D5，并且可以从第一突起PR1的另一表面 PR12测量第六距离D6。这里，第一突起PR1的一个表面PR11可以是与第一绝缘层192相邻布置的外表面，并且第一突起PR1的另一表面可以是沿与一个表面PR11相对的方向布置的外表面。然而，本实施例不限于此。也就是说，根据另一实施例，可以从第一突起PR1的中心或其外表面PR12测量第五距离D5，并且可以从第一突起PR1的中心或其一个表面PR11测量第六距离D6。在这种情况下，第五距离D5 可以在1μm至5μm的范围内，但是本实施例不限于此。
参考图5，第一电极ED1的第一端部TE1可以被定义为从在第一电极ED1的边缘之中的与第一半导体层130接触的边缘ED1-2到第一突起PR1的另一个表面PR12的区域。可替选地，如图6中所示，当设置多个第一突起PR1时，第一电极ED1的第一端部TE1可以被定义为从在第一电极ED1的边缘之中的与第一半导体层130接触的边缘 ED1-2到最外面的第一突起PRX3的外侧PR12的区域。
此外，从朝向第二半导体层140或220突出的至少一个第二突起 PR2到第二电极ED2的第二端部的边缘ED2-2的第七距离D7可以短于从至少一个第二突起PR2到第二电极ED2的中心C2的第八距离D8。第七距离D7短于第八距离D8的事实意指至少一个第二突起PR2被布置在第二电极ED2的第二端部处。这里，可以从第二突起PR2的一个表面PR21测量第八距离D8，并且可以从第二突起PR2的另一个表面 PR22测量第七距离D7。这里，第二突起PR2的一个表面PR21可以是与第二电极ED2的中心C2相邻布置的外表面，并且第一突起PR1的另一个表面可以是沿与第二突起PR2的一个表面PR21相反的方向布置的外表面。然而，本实施例不限于此。也就是说，根据另一实施例，可以从第二突起PR2的中心或其内侧PR21测量第七距离D7，并且可以从第二突起PR2的中心或其外侧PR22测量第八距离D8。
在这种情况下，第七距离D7可以在1μm至5μm的范围内，但是本实施例不限于此。
参考图5，第二电极ED2的第二端部TE2可以被定义为从第二电极ED2的边缘之中的与第二半导体层140接触的边缘ED2-2到第二突起PR2的内侧PR21的区域。可替选地，当图6中所示的横截面对应于被布置在图5中所示的两个第二突起PR2的左侧处的第二突起PR2的另一实施例时，第二电极ED2的第二端部TE2可以被定义为从第二电极ED2的边缘之中的与第二半导体层140接触的边缘ED2-2到最外面的第二突出突起PRX3的内侧PR12中的区域。
在图4和图5中示出的半导体器件100B中，电场分散部已经被图示为形成在第一电极ED1的第一端部TE1和第二电极ED2的第二端部 TE2这两者处，但是本实施例不限于此。可替选地，根据另一实施例，电场分散部可以仅形成在第一端部TE1处或仅形成在第二端部TE2处。
如图6中所示，当第一和第二突起PR1和PR2中的每个配置有多个突起PRX1、PRX2和PRX3时，多个突起PRX1、PRX2和PRX3通过其分离的分离距离SD3和SD4可以相互等于或不同。
此外，多个突起PRX1、PRX2和PRX3的宽度WJ1、WJ2和WJ3 可以彼此相同或不同。
此外，多个突起PRX1、PRX2和PRX3的高度h1、h2和h3可以彼此相同或不同。
此外，多个沟槽TX1、TX2和TX3的深度DE21、DE22和DE23 可以彼此相同或不同。
如下所述，可以使用多个突起PRX1、PRX2和PRX3的数目；分离距离SD3和SD4；宽度WJ1、WJ2和WJ3；高度h1、h2和h3；以及深度DE21、DE22和DE23中的至少一个，通过所期待的量将局部大电场分散到期望的位置。
此外，第一沟槽T1和第二沟槽T2可以通过干法蚀刻或湿法蚀刻形成。然而，由于形成第一和第二半导体层130和140的材料的性质，湿法蚀刻难以应用于第一和第二半导体层130和140，并且因此第一和第二半导体层130和140可以被干法蚀刻。然而，干法蚀刻可能导致第一和第二沟槽T1和T2的材料损坏。因此，考虑到以上描述，可以制造半导体器件100B。
图7是根据又一实施例的半导体器件100C的平面图，并且图8 是沿着图7中的线III-III'截取的横截面图。
图7中所示的半导体器件100C可以具有与图8中所示不同的横截面形状，并且在图8中示出的半导体器件100C可以具有与图7中所示不同的平面形状。
为了帮助理解，被布置在图7中的第一电极ED1和第二电极ED2 下面的不可视层通过虚线指示。
参考图7和图8，根据又一实施例的半导体器件100C可以包括衬底110、缓冲层120、第一半导体层130、第二半导体层140、第三半导体层150、第一和第二电极ED1和ED2以及第一绝缘层192。
除了第一和第二电极ED1和ED2具有不同的形状之外，图7和图 8中所示的半导体器件100C与图4和5中所示的半导体器件100B相同，使得使用相同的附图标记，省略冗余的描述，并且仅描述不同。
不同于图1和图2中所示的第一和第二电极ED1和ED2分别具有第一和第二腔体H1和H2，并且图4和5中所示的第一和第二电极ED1 和ED2分别具有第一和第二突起PR1和PR2，图7和8中所示的第一和第二电极ED1和ED2不具有腔体H1和H2或突起PR1和PR2。
相反，在图7和图8中所示的半导体器件100C中，第二电极ED2 的第二端部TE2包括边缘ED2-3，其与第一电极ED1和第一绝缘层192 之间的第一界面ED1-3隔开第九距离D9，作为电场分散部。因此，第二电极ED2的第二端部TE2的电场分散部可以在垂直方向(例如，z轴方向)上与第一绝缘层192和第一半导体层130重叠。在这种情况下，第九距离D9可以在1μm至5μm的范围内，但是本实施例不限于此。
此外，第一电极ED1的第一端部和第二电极ED2的第二端部可以被布置为在第一半导体层130上相互面对。第一电极ED1的第一端部与第二电极ED2的第二端部之间的空间定义为第一开口OP1。为此，第二电极ED2可以被布置为经由形成在光接收结构的侧部中的第一绝缘层192从第二半导体层140的上部延伸到第一半导体层130的上部。
因为暴露于第一开口OP1的第一界面ED1-3处的高电场被分散到第二端部TE2的边缘ED2-3，所以在垂直方向中与第一绝缘层192和第一半导体层130重叠的第二电极ED2的部分可以对应于电场分散部。
图9是根据又一实施例的半导体器件100D的平面图，并且图10 是沿着图9中所示的线IV-IV'截取的横截面图。
图9中所示的半导体器件100D可以具有与图10中所示不同的横截面形状，并且在图10中示出的半导体器件100D可以具有与图9中所示不同的平面形状。
为了帮助理解，在图9中的第一电极ED1和第二电极ED2下面布置的不可视层通过虚线指示。
参考图9和图10，根据又一实施例的半导体器件100D可以包括衬底110、缓冲层120、第一半导体层130、第二半导体层140、第三半导体层150，第一和第二电极ED1和ED2以及第一绝缘层192。
除了第一和第二电极ED1和ED2具有不同的形状之外，图9和图 10中所示的半导体器件100D与图7和8中所示的半导体器件100C相同，使得使用相同的附图标记，省略冗余的描述，并且仅描述不同。
也就是说，图9和图10中所示的衬底110、缓冲层120、第一半导体层130、第二半导体层140、第三半导体层150和第一绝缘层192 分别对应于图7和8中所示的衬底110、缓冲层120、第一半导体层130、第二半导体层140、第三半导体层150以及第一绝缘层192，使得将省略冗余的描述。
在图9和图10中所示的半导体器件100D中，第一电极ED1的第一端部TE1可以包括边缘ED1-4，其与第二电极ED2和第一绝缘层192 之间的第二界面ED2-4隔开第十距离D10，作为电场分散部。
因此，第一电极ED1的第一端部TE1的电场分散部可以在垂直方向(例如，z-轴方向)上与第一绝缘层192以及第一至第三半导体层 130、140和150重叠。例如，第十距离D10可以在1μm至5μm的范围内，但是本实施例不限于此。
此外，第一电极ED1的第一端部TE1和第二电极ED2的第二端部可以被布置为在第二半导体层140上相互面对。第一电极ED1的第一端部TE1和第二电极ED2的第二端部之间的空间被定义为第二开口 OP2。为此，第一电极ED1可以布置为经由形成在光接收结构的侧部中的第一绝缘层192从第一半导体层130的上部延伸到第二半导体层 140的上部。
因为暴露于第二开口OP2的第二界面ED2-4处的高电场分散到第一端部TE1的边缘ED1-4，所以在垂直方向中重叠第一绝缘层192以及第一至第三半导体层130、140和150的第一电极ED1的部分可以对应于电场分散部。
能够看到，在图1至图6中所示的半导体器件100A和100B中，当第一电极ED1和第二电极ED2中的每个分别包括欧姆层和金属层时，第一欧姆层160A和160B或第二欧姆层170A和170B中的至少一个可以包括电场分散部，然而在图7至图10中所示的半导体器件100C 和100D中，金属层180C和180D可以具有电场分散部。
根据上述实施例的半导体器件100A、100B、100C和100D可以形成在背面型器件(back-side type device)中(其中光朝向衬底110入射)或者被形成在正面型器件(front-side type device)中，其中光朝向第一和第二电极ED1和ED2入射，但是实施例不限于光入射的方向。
此外，与以正向偏置电压操作的发光器件不同，当根据上述实施例的半导体器件100A、100B、100C和100D是光接收器件时，半导体器件100A、100B、100C和100D可以以反向偏置电压或零偏置状态操作。也就是说，当施加反向偏置电压时(或者在零偏置状态下)，在每个半导体器件100A、100B、100C和100D的耗尽区中吸收的光被转换成电能，使得光可以被检测。
在下文中，将参考附图在下面描述根据实施例的具有上述配置的半导体器件100A、100B、100C和100D以及根据比较示例的半导体器件。
图11是根据比较示例的半导体器件的平面图，并且图12是沿着图11中所示的线V-V'截取的半导体器件的横截面图。
根据图11和图12中所示的比较示例的半导体器件可以包括衬底 10、缓冲层20、第一半导体层30、第二半导体层40、第三半导体层 50、第一和第二电极ED1和ED2、以及第一绝缘层92。
不同于图9和图10中所示的根据实施例的半导体器件100D的第一和第二电极ED1和ED2包括第一金属层182D和第二金属层184D，图11和12中所示的根据比较示例的半导体器件的第一和第二电极 ED1和ED2不包括任何金属层。即，在根据图11和图12中所示的比较示例的半导体器件中，第一和第二电极ED1和ED2中的每个仅包括欧姆层。除了以上描述之外，图11和图12中所示的根据比较示例的半导体器件与图9和10中所示的实施例的半导体器件100D相同，使得将省略冗余的描述。即，图11和图12中所示的衬底10、缓冲层20、第一半导体层30、第二半导体层40、第三半导体层50、第一电极ED1 和第二电极ED2以及第一绝缘层92分别对应于图9和图10中示出的衬底110、缓冲层120、第一半导体层130、第二半导体层140、第三半导体层150、第一和第二欧姆层160D和170D、以及第一绝缘层192。此外，第二-第一和第二-第二半导体层42和44可以分别对应于第二- 第一和第二-第二半导体层142和144。
图13a和13b是图11中所示的根据比较示例的实际发光器件的照片。
参考图12，能够看出，电场E1和E2在第一欧姆层ED1的边缘的部分P1位于的位置y1和y4处以及在第二欧姆层ED2的边缘的部分 P2位于的位置y2和y3处非常高。如上所述，因为在高电场情况下由于第一绝缘层92的膜质量的劣化而难以形成具有足够厚度的第一绝缘层92，如图13a或者图13b中所示，诸如SiO2的第一绝缘层92可能在第二欧姆层ED2的边缘A和B处被损坏。如上所述，即使当施加电压的电平低，也可能导致其中器件在边缘A和B处被损坏的这种现象。
另一方面，在图1和图2中所示的半导体器件100A中，在第一端部和第二端部中的至少一个端部上形成至少一个第一或第二腔体H1 或H2以及至少一个第二-第一或第二-第二绝缘层194和196作为电场分散部，使得如图2中所示，在图12中示出的位置y1、y2、y3和y4处的电场E1和E2可以分散到第一和第二腔体H1和H2的一个表面 H11和H21以及另一表面H12和H22。如上所述，当电场E1和E2被分散时，相应位置y1、y2、y3和y4处的电场可以减小到较低的电场 E3。在这种情况下，在根据图1和图2中所示的实施例的半导体器件 100A中，当在如图3中所示的第一或第二电极ED1或ED2的第一或第二端部中的至少一个上形成更多腔体HX1、HX2和HX3时，如图3 所示，可以进一步增强电场分散效果。
此外，在图4和图5中所示的半导体器件100B中，至少一个突起 PR1或PR2形成在第一端部和第二端部的至少一个端部上作为电场分散部，使得如图5中所示，在图12中示出的位置y1、y2、y3和y4处的电场E1和E2可以分散到第一和第二突起PR1和PR2的一个表面 PR11和PR21以及另一表面PR12和PR22上。如上所述，当电场E1 和E2被分散时，相应位置y1、y2、y3和y4处的电场可以减小到较低的电场E4。在这种情况下，在根据图4和图5中所示的实施例的半导体器件100B中，当在如图6中所示的第一或第二电极ED1或ED2的第一或第二端部中的至少一个上形成更多的突起PRX1、PRX2和PRX3 时，可以进一步增强电场分散效果。
此外，在图7和图8中所示的半导体器件100C中，第二电极ED2 的第二端部TE2的边缘ED2-3用作第一半导体层130和第一绝缘层192 上的电场分散部，使得如图8中所示，在图12中所示的位置y1、y2、 y3和y4处的电场E1和E2可以被分散到第二电极ED2的边缘ED2-3。如上所述，当电场E1和E2被分散时，相应位置y1、y2、y3和y4处的电场可以减小到较低的电场E5。
此外，在图9和图10中所示的半导体器件100D中，第一电极ED1 的第一端部TE1的边缘ED1-4用作第一至第三半导体层130、140和 150以及第一绝缘层192上的电场分散部，使得如图10中所示，在图 12中示出的位置y1、y2、y3和y4处的电场E1和E2可以被分散到第一电极ED1的边缘ED1-4。如上所述，当电场E1和E2分散时，相应位置y1、y2、y3和y4处的电场可以被减小到较低的电场E6。
此外，在图7至图10中所示的半导体器件100C和100D中，因为位置y1、y2、y3和y4处的电场相对较大，所以第一绝缘层192可以具有能够承受如此大的电场的击穿电压。
因此，根据实施例的每个半导体器件100A、100B、100C和100D 的位置y1、y2、y3和y4处的电场E3、E4、E5和E6显著低于图12 中的电场E1和E2。因此，如图13a或者图13b中所示的对设备的损坏能够被事先防止。
如上所述，根据实施例的半导体器件100A至100D能够通过在第一电极ED1的第一端部或第二电极ED2的第二端部中的至少一个上提供电场分散部来分散和降低高电场。
尽管已经参考示例性实施例主要描述了本发明，但是应理解，本发明不限于所公开的示例性实施例，并且在没有脱离本发明的要旨的情况下，本发明属于的领域的技术人员能够设计出各种修改和应用。例如，能够修改和实现示例性实施例中具体示出的每个组件。应理解，与这些修改和应用相关的不同将落入由所附权利要求限定的本发明的范围内。

Claims (9)

1.一种半导体器件，包括：
衬底；
第一半导体层和第二半导体层，所述第一半导体层和所述第二半导体层被布置在所述衬底上并且具有不同导电类型；
第三半导体层，所述第三半导体层被布置在所述第一半导体层和所述第二半导体层之间；
第一电极，所述第一电极被布置在所述第一半导体层上并且被电连接到所述第一半导体层；
第二电极，所述第二电极被布置在所述第二半导体层上并且被电连接到所述第二半导体层；以及
第一绝缘层，所述第一绝缘层被布置在所述第一电极和所述第二电极之间暴露的第一半导体层、第二半导体层和第三半导体层上，
第二绝缘层，所述第二绝缘层被布置在至少一个腔体内，
其中，靠近所述第二电极的所述第一电极的两个端部之中的第一端部和所述第二电极的两个端部之中的第二端部中的至少一个具有电场分散部，
其中，所述电场分散部包括与所述第一半导体层或所述第二半导体层接触的所述至少一个腔体。
2.根据权利要求1所述的半导体器件，其中：
从与所述第一半导体层接触的所述至少一个腔体到所述第一端部的边缘的第一距离短于从与所述第一半导体层接触的所述至少一个腔体到所述第一电极的中心的第二距离；以及
从与所述第二半导体层接触的所述至少一个腔体到所述第二端部的边缘的第三距离短于从与所述第二半导体层接触的所述至少一个腔体到所述第二电极的中心的第四距离。
3.根据权利要求1所述的半导体器件，其中：
所述至少一个腔体包括多个腔体；以及
所述多个腔体的宽度或深度和分离距离之中的一个或多个相互不同，所述多个腔体通过所述分离距离被彼此分开。
4.根据权利要求1所述的半导体器件，其中：
所述电场分散部包括至少一个突起，所述至少一个突起朝向所述第一半导体层或所述第二半导体层突出；
从朝向所述第一半导体层突出的所述至少一个突起到所述第一端部的边缘的第五距离短于从朝向所述第一半导体层突出的所述至少一个突起到所述第一电极的中心的第六距离；以及
从朝向所述第二半导体层突出的所述至少一个突起到所述第二端部的边缘的第七距离短于从朝向所述第二半导体层突出的所述至少一个突起到所述第二电极的中心的第八距离。
5.根据权利要求4所述的半导体器件，其中：
所述至少一个突起包括多个突起；以及
所述多个突起的宽度或深度和分离距离之中的一个或多个相互不同，所述多个突起通过分离距离被彼此分开。
6.根据权利要求1所述的半导体器件，其中：
在所述第二端部中包括的所述电场分散部具有与所述第一电极和所述第一绝缘层之间的第一界面隔开第九距离的边缘并且在垂直方向中与所述第一绝缘层和所述第一半导体层重叠；以及
在所述第一端部中包括的所述电场分散部具有与所述第一绝缘层和所述第二电极之间的第二界面隔开第十距离的边缘，并且在所述垂直方向中与所述第一绝缘层和所述第一至第三半导体层重叠。
7.根据权利要求6所述的半导体器件，其中：
所述第一端部和所述第二端部被布置为在所述第一半导体层上相互面对；以及
所述第一端部和所述第二端部被布置为在所述第二半导体层上相互面对。
8.根据权利要求1所述的半导体器件，其中：
所述第一电极包括：
第一欧姆层，所述第一欧姆层被布置在所述第一半导体层上；以及
第一金属层，所述第一金属层被布置在所述第一欧姆层上，
其中，所述第一欧姆层和所述第一金属层被一体化；以及
所述第二电极包括：
第二欧姆层，所述第二欧姆层被布置在所述第二半导体层上；以及
第二金属层，所述第二金属层被布置在所述第二欧姆层上，
其中，所述第二欧姆层和所述第二金属层被一体化。
9.根据权利要求1所述的半导体器件，其中，所述第一绝缘层包括在所述第一半导体层上布置的第一绝缘部、在所述第二半导体层上布置的第二绝缘部、以及在所述第一绝缘部和所述第二绝缘部之间布置的所述第一至第三半导体层的侧部处的第三绝缘部之中的至少一个。
CN201780037125.3A 2016-06-14 2017-06-14 半导体器件 Active CN109314156B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111180679.3A CN113921669A (zh) 2016-06-14 2017-06-14 半导体器件

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020160074006A KR102501181B1 (ko) 2016-06-14 2016-06-14 반도체 소자
KR10-2016-0074006 2016-06-14
PCT/KR2017/006205 WO2017217764A1 (ko) 2016-06-14 2017-06-14 반도체 소자

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202111180679.3A Division CN113921669A (zh) 2016-06-14 2017-06-14 半导体器件

Publications (2)

Publication Number Publication Date
CN109314156A CN109314156A (zh) 2019-02-05
CN109314156B true CN109314156B (zh) 2021-10-26

Family

ID=60664123

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202111180679.3A Pending CN113921669A (zh) 2016-06-14 2017-06-14 半导体器件
CN201780037125.3A Active CN109314156B (zh) 2016-06-14 2017-06-14 半导体器件

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202111180679.3A Pending CN113921669A (zh) 2016-06-14 2017-06-14 半导体器件

Country Status (4)

Country Link
US (1) US10629774B2 (zh)
KR (1) KR102501181B1 (zh)
CN (2) CN113921669A (zh)
WO (1) WO2017217764A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102147443B1 (ko) 2018-10-25 2020-08-28 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
US11935969B2 (en) * 2019-11-18 2024-03-19 Epistar Corporation Photodetector with modified region in barrier and absorption structures
WO2021149190A1 (ja) * 2020-01-22 2021-07-29 三菱電機株式会社 半導体装置および半導体装置の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110112999A (ko) * 2010-04-08 2011-10-14 엘지이노텍 주식회사 발광소자, 발광소자의 제조방법 및 발광소자 패키지와 이를 포함하는 조명시스템
KR20120131983A (ko) * 2011-05-27 2012-12-05 삼성전자주식회사 전류제한층을 구비한 반도체 발광 소자
KR20130006810A (ko) * 2011-06-23 2013-01-18 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지
CN103918092A (zh) * 2011-11-07 2014-07-09 皇家飞利浦有限公司 具有更均匀注入和更低光学损耗的改进的p接触
KR20140100115A (ko) * 2013-02-05 2014-08-14 삼성전자주식회사 반도체 발광 소자

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001274516A (ja) * 2000-03-28 2001-10-05 Sanyo Electric Co Ltd 半導体レーザおよびその製造方法
JP4951865B2 (ja) * 2005-03-02 2012-06-13 日亜化学工業株式会社 半導体発光素子
KR101978632B1 (ko) * 2011-12-15 2019-09-03 엘지이노텍 주식회사 발광소자
US9735350B2 (en) * 2015-01-05 2017-08-15 Samsung Electronics Co., Ltd. Method and system for removing boron from magnetic junctions usable in spin transfer torque memory applications

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110112999A (ko) * 2010-04-08 2011-10-14 엘지이노텍 주식회사 발광소자, 발광소자의 제조방법 및 발광소자 패키지와 이를 포함하는 조명시스템
KR20120131983A (ko) * 2011-05-27 2012-12-05 삼성전자주식회사 전류제한층을 구비한 반도체 발광 소자
KR20130006810A (ko) * 2011-06-23 2013-01-18 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지
CN103918092A (zh) * 2011-11-07 2014-07-09 皇家飞利浦有限公司 具有更均匀注入和更低光学损耗的改进的p接触
KR20140100115A (ko) * 2013-02-05 2014-08-14 삼성전자주식회사 반도체 발광 소자

Also Published As

Publication number Publication date
KR20170141050A (ko) 2017-12-22
US20190273180A1 (en) 2019-09-05
US10629774B2 (en) 2020-04-21
KR102501181B1 (ko) 2023-02-17
WO2017217764A1 (ko) 2017-12-21
CN109314156A (zh) 2019-02-05
CN113921669A (zh) 2022-01-11

Similar Documents

Publication Publication Date Title
US10593838B2 (en) Semiconductor device
CN109314156B (zh) 半导体器件
US20210305458A1 (en) Semiconductor device
KR102434368B1 (ko) 반도체 소자
KR102564122B1 (ko) 반도체 소자
US10686091B2 (en) Semiconductor device
KR102437784B1 (ko) 반도체 소자
KR102403821B1 (ko) 반도체 소자
KR102608517B1 (ko) 반도체 소자
KR102623610B1 (ko) 반도체 소자 및 이를 갖는 발광소자 패키지
KR102606859B1 (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지
KR20190109848A (ko) 반도체 소자
KR102468809B1 (ko) 반도체 소자
KR102417710B1 (ko) 반도체 소자 패키지 및 그 제조 방법
KR102385938B1 (ko) 반도체 소자 패키지
KR102411948B1 (ko) 반도체 소자
US11329097B2 (en) Semiconductor device having a first pad not overlapping first connection electrodes and a second pad not overlapping second connection electrodes in a thickness direction
KR102521625B1 (ko) 반도체 소자
KR102392866B1 (ko) 반도체 소자
KR20170143287A (ko) 반도체 소자
KR20170137393A (ko) 반도체 소자 및 이를 갖는 발광소자 패키지
KR20180054328A (ko) 반도체 소자 및 조명장치
KR20180005026A (ko) 반도체 소자
KR20180128230A (ko) 반도체 소자 및 이를 포함하는 반도체 소자 제조방법
KR20200006848A (ko) 반도체 소자

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20210720

Address after: 168 Changsheng North Road, Taicang City, Suzhou City, Jiangsu Province

Applicant after: Suzhou Leyu Semiconductor Co.,Ltd.

Address before: Seoul, South Kerean

Applicant before: LG INNOTEK Co.,Ltd.

GR01 Patent grant
GR01 Patent grant