KR20110112999A - 발광소자, 발광소자의 제조방법 및 발광소자 패키지와 이를 포함하는 조명시스템 - Google Patents

발광소자, 발광소자의 제조방법 및 발광소자 패키지와 이를 포함하는 조명시스템 Download PDF

Info

Publication number
KR20110112999A
KR20110112999A KR1020100032303A KR20100032303A KR20110112999A KR 20110112999 A KR20110112999 A KR 20110112999A KR 1020100032303 A KR1020100032303 A KR 1020100032303A KR 20100032303 A KR20100032303 A KR 20100032303A KR 20110112999 A KR20110112999 A KR 20110112999A
Authority
KR
South Korea
Prior art keywords
light emitting
layer
cavity
emitting device
semiconductor layer
Prior art date
Application number
KR1020100032303A
Other languages
English (en)
Other versions
KR101701507B1 (ko
Inventor
황성민
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100032303A priority Critical patent/KR101701507B1/ko
Publication of KR20110112999A publication Critical patent/KR20110112999A/ko
Application granted granted Critical
Publication of KR101701507B1 publication Critical patent/KR101701507B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

실시예는 발광소자, 발광소자의 제조방법 및 발광소자 패키지와 이를 포함하는 조명시스템에 관한 것이다.
실시예에 따른 발광소자는 제1 도전형 반도체층, 활성층, 제2 도전형 반도체층을 포함하는 발광구조물; 상기 발광구조물의 일부가 제거된 캐버티(cavity) 상에 형성된 쇼트키 컨택층; 및 상기 제2 도전형 반도체층 상에 제2 전극;을 포함한다.

Description

발광소자, 발광소자의 제조방법 및 발광소자 패키지와 이를 포함하는 조명시스템{LIGHT EMITTING DEVICE, METHOD FOR FABRICATING THE SAME AND LIGHT EMITTING DEVICE PACKAGE AND LIGHTING SYSTEM INCLUDING THE SAME}
실시예는 발광소자, 발광소자의 제조방법 및 발광소자 패키지와 이를 포함하는 조명시스템에 관한 것이다.
발광소자(Light Emitting Device: LED)는 전기에너지가 빛에너지로 변환되는 특성의 p-n 접합 다이오드를 주기율표상에서 Ⅲ족과 Ⅴ족의 원소가 화합하여 생성될 수 있다. LED는 화합물 반도체의 조성비를 조절함으로써 다양한 색상구현이 가능하다.
발광소자는 순방향전압 인가 시 n층의 전자와 p층의 정공(hole)이 결합하여 전도대(Conduction band)와 가전대(Valance band)의 에너지 갭에 해당하는 만큼의 에너지를 발산하는데, 이 에너지는 주로 열이나 빛의 형태로 방출되며, 빛의 형태로 발산되면 LED가 되는 것이다.
예를 들어, 질화물 반도체는 높은 열적 안정성과 폭넓은 밴드갭 에너지에 의해 광소자 및 고출력 전자소자 개발 분야에서 큰 관심을 받고 있다. 특히, 질화물 반도체를 이용한 청색(Blue) 발광소자, 녹색(Green) 발광소자, 자외선(UV) 발광소자 등은 상용화되어 널리 사용되고 있다.
종래기술에 의한 수직형 발광소자는 전류주입을 위해 n형 전극과 p형 전극이 각각 상,하에 형성되는데 n형 전극 아래에서 방출된 빛은 n형 전극의 반사로 인해 발광효율이 감소하며, n형 전극에 의해 반사된 빛의 재흡수로 열이 발생하는 문제가 있다.
또한, 종래기술에 의하면 전류밀집(current crowding)으로 인한 수명 및 신뢰성이 저하하는 문제가 있다.
실시예는 전류 스프레딩(current spreading) 효율을 높일 뿐만 아니라 광추출 효율(light extraction efficiency)을 향상시킬 수 있는 발광소자, 발광소자의 제조방법 및 발광소자 패키지와 이를 포함하는 조명시스템을 제공하고자 한다.
실시예에 따른 발광소자는 제1 도전형 반도체층, 활성층, 제2 도전형 반도체층을 포함하는 발광구조물; 상기 발광구조물의 일부가 제거된 캐버티(cavity) 상에 형성된 쇼트키 컨택층; 및 상기 제2 도전형 반도체층 상에 제2 전극;을 포함한다.
또한, 실시예에 따른 발광소자의 제조방법은 제1 도전형 반도체층, 활성층, 제2 도전형 반도체층을 포함하는 발광구조물을 형성하는 단계; 상기 발광구조물의 일부를 제거하여 캐버티를 형성하는 단계; 상기 캐버티 상에 쇼트키 컨택층을 형성하는 단계; 및 상기 제2 도전형 반도체층 상에 제2 전극을 형성하는 단계;를 포함한다.
또한, 실시예에 따른 발광소자 패키지는 제1 도전형 반도체층, 활성층, 제2 도전형 반도체층을 포함하는 발광구조물과, 상기 발광구조물의 일부가 제거된 캐버티(cavity) 상에 형성된 쇼트키 컨택층 및 상기 제2 도전형 반도체층 상에 제2 전극을 포함하는 발광소자; 및 상기 발광구조물이 배키되는 패키지 몸체;를 포함한다.
또한, 실시예에 따른 조명시스템은 상기 발광소자 패키지를 구비하는 발광모듈부를 포함할 수 있다.
실시예에 따른 발광소자, 발광소자의 제조방법 및 발광소자 패키지와 이를 포함하는 조명시스템에 의하면, 효율적인 전류흐름(current flow) 조절로 광 추출효율(light extraction efficiency)을 증가시킬 수 있다.
또한, 실시예에 의하면 전류스프레딩(current spreading)으로 발광소자의 신뢰성을 향상시킬수 있다.
또한, 실시예에 의하면 반사기울기를 형성하여 광 추출효율(light extraction efficiency)를 증가시킬 수 있으며, 광출력 파워(Light output power)를 증가시킬 수 있다.
도 1은 제1 실시예에 따른 발광소자의 단면도.
도 2 내지 도 5는 제1 실시예에 따른 발광소자의 제조방법의 공정단면도.
도 6은 제2 실시예에 따른 발광소자의 단면도.
도 7은 제3 실시예에 따른 발광소자의 단면도.
도 8은 실시예에 따른 발광소자 패키지의 단면도.
도 9는 실시예에 따른 조명 유닛의 사시도.
도 10은 실시예에 따른 백라이트 유닛의 분해 사시도.
본 발명에 따른 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on/over)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on/over)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
도 1은 제1 실시예에 따른 발광소자(100)의 단면도이다.
제1 실시예에 따른 발광소자는 제1 도전형 반도체층(110), 활성층(120), 제2 도전형 반도체층(130)을 포함하는 발광구조물과, 상기 발광구조물의 일부가 제거된 캐버티(cavity) 상에 형성된 쇼트키 컨택층(140) 및 상기 제2 도전형 반도체층 상에 형성된 제2 전극(150)을 포함할 수 있다.
상기 캐버티(C)는 상기 제1 도전형 반도체층(110)의 일부가 노출될 때까지 상기 제2 도전형 반도체층(130)에서 부터 상기 제1 도전형 반도체층(110)의 일부가 제거된 캐버티일 수 있으나 이에 한정되는 것은 아니다.
상기 캐버티(C) 상에 쇼트키 컨택층(140)은 플라즈마 대미지가 가해진 상기 캐버티 상에 형성된 쇼트키 컨택층일 수 있다.
상기 캐버티(C)는 상측과 하측의 폭이 다른 발광소자일 수 있다. 예를 들어, 상기 캐버티(C)는 상기 제1 도전형 반도체층(110)에서 상기 제2 도전형 반도체층(130)의 방향으로 폭이 넓어질 수 있으나 이에 한정되는 것은 아니다.
상기 제2 전극(150)은 상기 쇼트키 컨택층(140) 상에 형성된 반사층(152)과 상기 반사층(152) 상에 형성된 도전층(154)을 포함할 수 있다.
상기 반사층(152)은 상기 캐버티(C)의 일부에 형성될 수 있으나 이에 한정되는 것은 아니다.
실시예는 상기 제1 도전형 반도체층(110) 상에 제1 전극(160)을 포함하고, 상기 제1 전극(160)과 상기 캐버티(C)의 일부는 공간적으로 오버랩될 수 있다.
실시예에 의하면 쇼트키 컨택(shottky conatct)은 금속과 반도체의 일함수 (work function)뿐만 아니라, 금속과 반도체 사이에 존재하는 표면상태(Surface state)에 의해 결정되어짐을 알 수 있다.
예를 들어, 금속과 반도체 표면에 표면 상태(surface state)가 매우 많이 존재하면 전위장벽 페르미 레벨 피닝(Fermi-level pinning) 현상에 의해, 피크 표면 상태(peak surface state)가 결정되며 계면 표면상태(interface suface state)가 없다면 금속 일함수와 반도체 전자 친화도(electron affinity) 차이에 의해서 전위장벽이 결정될 수 있다.
그러므로, 실시예에 의하면 플라즈마 처리(plasma treatment)를 통해 반도체 표면의 캐버티에 계면 표면(interface surface)을 만들어 주어 쇼트키 컨택( schottky contact) 형성을 위한 전위장벽을 생성시킬 수 있다.
실시예에 따른 발광소자에 의하면, 효율적인 전류흐름(current flow) 조절로 광 추출효율(light extraction efficiency)을 증가시킬 수 있다.
또한, 실시예에 의하면 전류스프레딩(current spreading)으로 발광소자의 신뢰성을 향상시킬수 있다.
또한, 실시예에 의하면 반사기울기를 형성하여 광 추출효율(light extraction efficiency)를 증가시킬 수 있으며, 광출력 파워(Light output power)를 증가시킬 수 있다.
이하, 도 2 내지 도 5를 참조하여 실시예에 따른 발광소자의 제조방법을 설명한다.
먼저, 도 2와 같이 제1 기판(105)을 준비한다. 상기 제1 기판(105)은 사파이어(Al2O3) 기판, SiC 기판 등일 수 있으나 이에 한정되는 것은 아니다. 상기 제1 기판(105)에 대해 습식세척을 실시하여 표면의 불순물을 제거할 수 있다.
이후, 상기 제1 기판(105) 상에 제1 도전형 반도체층(110)을 형성한다. 예를 들어, 상기 제1 도전형 반도체층(110)은 화학증착방법(CVD) 혹은 분자선 에피택시 (MBE) 혹은 스퍼터링 혹은 수산화물 증기상 에피택시(HVPE) 등의 방법을 사용하여 N형 GaN층을 형성할 수 있다. 또한, 상기 제1 도전형 반도체층(110)은 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 실리콘(Si)와 같은 n 형 불순물을 포함하는 실란 가스(SiH4)가 주입되어 형성될 수 있다.
이때, 실시예는 상기 제1 기판(105) 상에 언도프트(undoped) 반도체층(미도시)을 형성하고, 상기 언도프트 반도체층 상에 제1 도전형 반도체층(110)을 형성할 수 있다. 예를 들어, 제1 기판(105) 상에 undoped GaN층을 형성하고, n형 GaN층(110)을 형성할 수 있다.
다음으로, 상기 제1 도전형 반도체층(110) 상에 활성층(120)을 형성한다. 상기 활성층(120)은 제1 도전형 반도체층(110)을 통해서 주입되는 전자와 제2 도전형 반도체층(130)을 통해서 주입되는 정공이 서로 만나서 활성층(발광층) 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출하는 층이다.
상기 활성층(120)은 에너지 밴드가 서로 다른 질화물 반도체 박막층을 교대로 한 번 혹은 여러 번 적층하여 이루어지는 양자우물구조를 가질 수 있다. 예를 들어, 상기 활성층(120)은 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 트리메틸 인듐 가스(TMIn)가 주입되어 InGaN/GaN 구조를 갖는 다중 양자우물구조가 형성될 수 있으나 이에 한정되는 것은 아니다.
이후, 상기 활성층(120) 상에 제2 도전형 반도체층(130)을 형성한다. 예를 들어, 상기 제2 도전형 반도체층(130)은 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 마그네슘(Mg)과 같은 p 형 불순물을 포함하는 비세틸 사이클로 펜타디에닐 마그네슘(EtCp2Mg){Mg(C2H5C5H4)2}가 주입되어 p형 GaN층이 형성될 수 있으나 이에 한정되는 것은 아니다.
다음으로, 도 3과 같이 상기 제2 도전형 반도체층(130), 상기 활성층(120), 상기 제1 도전형 반도체층(110)을 일부 제거하여 캐버티(C)를 형성한다. 상기 캐버티(C)는 움푹들어간 곳, 홈, 도랑, 트렌치 등의 의미를 포함할 수 있다.
예를 들어, 이후 형성될 제1 전극(160)의 아래에 해당하는 일부분의 제2 도전형 반도체층(130)에서 시작해서 제1 도전형 반도체층(110)의 일부가 나타날 때까지 식각을 진행할 수 있다. 캐버티(C)를 형성하기 위한 식각은 건식식각 또는 습식식각으로 진행될 수 있다.
실시예에서 캐버티(C)는 제2 도전형 반도체층(130)에서 시작해서 활성층(120)까지 식각되거나 제1 도전형 반도체층(110)의 일부가 식각될 수도 있다.
실시예에 의하면 캐버티(C)가 형성되는 영역에는 전류의 공급이 원활하지 않아 캐버티(C) 상측에서는 발광이 발생하지 않고, 이에 따라 캐버티(C) 상측에 존재하는 제1 전극(160)에 의한 빛의 흡수를 최소화할 수 있다.
또한, 실시예에서 상기 캐버티(C)는 식각에 의해 활성층(120)과 가까운 쪽의 폭이 더 좁을 수 있다. 이에 따라 이후 형성되는 발광층 등에 의해 발광된 빛이 효율적으로 반사되어 외부로 추출될 수 있다.
또한, 실시예는 캐버티(C) 상에 쇼트키 컨택층(140)이 형성됨으로써 캐버티(C)가 형성되는 영역에는 전류의 공급이 원활하지 않아 캐버티(C) 상측의 활성층(120)에서는 발광이 발생하지 않고, 이에 따라 캐버티(C) 상측에 존재하는 제1 전극(160)에 의한 빛의 흡수를 최소화할 수 있다.
다음으로, 도 4와 같이 상기 캐버티(C) 상에 쇼트키 컨택층(140)을 형성할 수 있다. 예를 들어, 상기 캐버티(C) 상에 플라즈마 대미지를 가한다. 이후, 상기 플라즈마 대미지가 가해진 캐버티(C) 상에 쇼트키 컨택층(140)을 형성한다. 상기 쇼트키 컨택층(140)은 Ti, W, Pt, TiN 중 어느 하나 이상으로 형성될 수 있으나 이에 한정되는 것은 아니다.
앞서 기술한 바와 같이 실시예에 의하면 쇼트키 컨택(shottky conatct)은 금속과 반도체의 일함수 (work function)뿐만 아니라, 금속과 반도체 사이에 존재하는 표면상태(Surface state)에 의해 결정된다.
예를 들어, 금속과 반도체 표면에 표면 상태(surface state)가 매우 많이 존재하면 전위장벽 페르미 레벨 피닝(Fermi-level pinning) 현상에 의해, 피크 표면 상태(peak surface state)가 결정되며 계면 표면상태(interface suface state)가 없다면 금속 일함수와 반도체 전자 친화도(electron affinity) 차이에 의해서 전위장벽이 결정될 수 있다.
그러므로, 실시예에 의하면 플라즈마 처리(plasma treatment)를 통해 반도체 표면의 캐버티에 계면 표면(interface surface)을 만들어 주어 쇼트키 컨택( schottky contact) 형성을 위한 전위장벽을 생성시킬 수 있다.
이후 상기 제2 도전형 반도체층(130)과 상기 쇼트키 컨택층(140) 상에 제2 전극(150)을 형성한다.
상기 제2 전극(150)은 오믹층(미도시), 반사층(152), 결합층(미도시), 전도성기판(154) 등을 포함할 수 있다. 상기 제2 전극(150)은 티탄(Ti), 크롬(Cr), 니켈(Ni), 알루미늄(Al), 백금(Pt), 금(Au), 텅스텐(W), 또는 불순물이 주입된 반도체 기판 중 적어도 어느 하나로 형성될 수도 있다. 예를 들어, 상기 제2 전극(150)은 오믹층을 포함할 수 있으며, 정공주입을 효율적으로 할 수 있도록 단일 금속 혹은 금속합금, 금속산화물 등을 다중으로 적층하여 형성할 수 있다. 예를 들어, 상기 오믹층은 ITO, IZO(In-ZnO), GZO(Ga-ZnO), AZO(Al-ZnO), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 적어도 하나를 포함하여 형성될 수 있으며, 이러한 재료에 한정되는 않는다.
또한, 상기 제2 전극(150)은 반사층(152)이나 결합층을 포함할 수 있다. 예를 들어, 상기 제2 전극(150)이 반사층(152)을 포함하는 경우 Al, Ag, 혹은 Al이나 Ag를 포함하는 합금을 포함하는 금속층으로 이루어질 수 있다. 알루미늄이나 은 등은 활성층에서 발생된 빛을 효과적으로 반사하여 발광소자의 광추출 효율을 크게 개선할 수 있다.
실시예에서 반사층(152)이 캐버티(C)에 일부 형성될 수 있다. 예를 들어, 도 4와 같이 캐버티를 메우지 않고 캐버티의 표면에 형성될 수 있다. 이에 따라 실시예에 의하면 반사층(152)의 두께를 최적의 반사율을 얻을 수 있는 반사층의 두께에 따라 반사층을 형성할 수 있다.
한편, 도 6은 제2 실시예에 따른 발광소자의 단면도이며, 반사층(153)이 캐버티를 메우는 형태로 형성될 수 있다. 이경우 반사층(153)은 이후 형성되는 전도성기판(154)과 본딩이 용이할 수 있다.
실시예에 의하면 상기 캐버티(C)가 상측에서 하측으로 폭이 넓어지게 형성되는 경우 반사층에 의해 반사된 빛은 발광구조물 상측으로 효율적으로 반사되어 광추출효율이 증대될 수 있다.
또한, 실시예에서 상기 제2 전극층(150)이 결합층을 포함하는 경우 상기 반사층이 결합층의 기능을 하거나, 니켈(Ni), 금(Au) 등을 이용하여 결합층을 형성할 수 있다.
이후, 도 5 또는 도 6과 같이 상기 반사층(152, 153) 상에 전도성기판(154)을 형성할 수 있다. 상기 전도성기판(154)은 효율적으로 정공을 주입할 수 있도록 전기 전도성이 우수한 금속, 금속합금, 혹은 전도성 반도체 물질로 이루어질 수 있다. 예를 들어, 상기 전도성기판(154)은 구리(Cu), 구리합금(Cu Alloy) 또는 Si, Mo, SiGe 등일 수 있다. 상기 전도성기판(154)을 형성시키는 방법은 전기화학적인 금속증착방법이나 공융금속을 이용한 본딩 방법 등을 사용할 수 있다.
다음으로, 도 5와 같이 상기 제1 기판(105)이 제거될 수 있다. 예를 들어, 고출력의 레이저를 이용(laser lift-off)하여 제1 기판(105)을 분리하거나 화학적 식각 방법을 사용할 수 있다. 또한, 상기 제1 기판(105)은 물리적으로 갈아냄으로써 제거할 수도 있다.
이후, 상기 제1 기판(105)의 제거에 따라 노출된 상기 제1 도전형 반도체층(110) 상에 제1 전극(160)을 형성할 수 있다. 상기 제1 전극(160)은 상기 캐버티(C)와 공간적으로 오버랩되도록 상기 제1 도전형 반도체층(110) 상에 형성될 수 있다.
실시예에서 제1 전극(160)의 수직 아래의 캐버티(C) 영역은 활성층(120)이 없으므로 캐리어(전자 및 홀)의 결합에 의한 빛의 생성은 일어나지 않는다.
실시예에서 식각된 영역인 캐버티(C)는 쇼트키 컨택층(140)으로 덮여있어 전류가 흐르지 않고 그 외의 영역으로 전류가 확산된다. 즉, 캐버티는 쇼트키 컨택층(140)으로 덮여있어 전류차단층(CBL:current blocking layer)의 역할을 한다. 그러므로 효율적인 전류흐름으로 신뢰성 향상뿐만 아니라 제1 전극에 의한 빛의 흡수를 최소화 할 수 있어 광량증가의 효과가 있다.
또한, 실시예에 의하면 반사기울기를 형성하여 광 추출효율(light extraction efficiency)를 증가시킬 수 있으며, 광출력 파워(Light output power)를 증가시킬 수 있다.
실시예에 의하면 전류 스프레딩(current spreading) 효율을 높일 뿐만 아니라 광추출 효율(light extraction efficiency)을 동시에 향상시킬 수 있다.
도 7은 제3 실시예에 따른 발광소자의 단면도이다.
제3 실시예는 제1 실시예, 제2 실시예의 기술적인 특징을 채용할 수 있다.
이하, 제3 실시예의 주된 특징을 위주로 설명한다.
제3 실시예에서 상기 캐버티는 상기 제2 도전형 반도체층(130)의 일부가 제거된 캐버티일 수 있다.
제3 실시예에서 쇼트키 컨택층(141)은 제2 도전형 반도체층(130)과 상기 쇼트키 컨택층(141) 사이에 일함수 차이에 의해 쇼트키 컨택이 이루어질 수 있다. 예를 들어, 상기 제2 도전형 반도체층(130)이 P형 반도체층인 경우, 상기 제2 도전형 반도체층(130)의 일함수 값보다 더 작은 일함수 값을 가지는 금속층으로 쇼트키 컨택층(141)을 형성할 수 있으나 이에 한정되는 것은 아니다.
또한, 제3 실시예에서는 캐버티 상에 플라즈마 대미지 공정을 추가로 진행하면 반도체 표면의 캐버티에 계면 표면(interface surface)을 만들어 주어 쇼트키 컨택(schottky contact) 형성을 위한 전위장벽을 생성시킬 수 있도 있다. 이경우에는 쇼트키 컨택층(141)의 일함수와 상기 제2 도전형 반도체층(130)의 일함수 값에 의존하지 않고 쇼트키 컨택층을 형성할 수도 있다.
실시예에 따른 발광소자, 발광소자의 제조방법 및 발광소자 패키지에 의하면, 효율적인 전류흐름(current flow) 조절로 광 추출효율(light extraction efficiency)을 증가시킬 수 있다.
또한, 실시예에 의하면 전류스프레딩(current spreading)으로 발광소자의 신뢰성을 향상시킬수 있다.
또한, 실시예에 의하면 반사기울기를 형성하여 광 추출효율(light extraction efficiency)를 증가시킬 수 있으며, 광출력 파워(Light output power)를 증가시킬 수 있다.
도 8은 실시예에 따른 발광소자가 설치된 발광소자 패키지(200)를 설명하는 도면이다.
도 8을 참조하면, 실시예에 따른 발광 소자 패키지는 몸체부(205)와, 상기 몸체부(205)에 설치된 제3 전극층(210) 및 제4 전극층(220)과, 상기 몸체부(205)에 설치되어 상기 제3 전극층(210) 및 제4 전극층(220)과 전기적으로 연결되는 발광 소자(100)와, 상기 발광 소자(100)를 포위하는 몰딩부재(240)가 포함된다.
상기 몸체부(205)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 상기 발광 소자(100)의 주위에 경사면이 형성될 수 있다.
상기 제3 전극층(210) 및 제4 전극층(220)은 서로 전기적으로 분리되며, 상기 발광 소자(100)에 전원을 제공하는 역할을 한다. 또한, 상기 제3 전극층(210) 및 제4 전극층(220)은 상기 발광 소자(100)에서 발생된 빛을 반사시켜 광 효율을 증가시키는 역할을 할 수 있으며, 상기 발광 소자(100)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.
상기 발광 소자(100)는 도 1에 예시된 수직형 타입의 발광 소자가 적용될 수 있으나 이에 한정되는 것은 아니다.
상기 발광 소자(100)는 상기 몸체부(205) 상에 설치되거나 상기 제3 전극층(210) 또는 제4 전극층(220) 상에 설치될 수 있다.
상기 발광 소자(100)는 와이어(230)를 통해 상기 제3 전극층(210) 및/또는 제4 전극층(220)과 전기적으로 연결될 수 있으며, 실시예에서는 수직형 타입의 발광 소자(100)가 예시되어 있기 때문에, 하나의 와이어(230)가 사용된 것이 예시되어 있다. 다른 예로서, 상기 발광 소자(100)가 수평형 타입의 발광 소자인 경우 두개의 와이어(230)가 사용될 수 있으며, 상기 발광 소자(100)가 플립칩 방식의 발광 소자의 경우 와이어(230)가 사용되지 않을 수도 있다.
상기 몰딩부재(240)는 상기 발광 소자(100)를 포위하여 상기 발광 소자(100)를 보호할 수 있다. 또한, 상기 몰딩부재(240)에는 형광체가 포함되어 상기 발광 소자(100)에서 방출된 광의 파장을 변화시킬 수 있다.
실시예에 따른 발광소자 패키지는 조명시스템에 적용될 수 있다. 상기 조명시스템은 도 9에 도시된 조명유닛, 도 10에 도시된 백라이드 유닛을 포함하고, 신호등, 차량 전조등, 간판 등이 포함될 수 있다.
도 9는 실시예에 따른 조명 유닛의 사시도(1100)이다.
도 9를 참조하면, 상기 조명 유닛(1100)은 케이스몸체(1110)와, 상기 케이스몸체(1110)에 설치된 발광모듈부(1130)과, 상기 케이스몸체(1110)에 설치되며 외부 전원으로부터 전원을 제공받는 연결 단자(1120)를 포함할 수 있다.
상기 케이스몸체(1110)는 방열 특성이 양호한 재질로 형성되는 것이 바람직하며, 예를 들어 금속 재질 또는 수지 재질로 형성될 수 있다.
상기 발광모듈부(1130)은 기판(1132)과, 상기 기판(1132)에 탑재되는 적어도 하나의 발광소자 패키지(200)를 포함할 수 있다.
상기 기판(1132)은 절연체에 회로 패턴이 인쇄된 것일 수 있으며, 예를 들어, 일반 인쇄회로기판(PCB: Printed Circuit Board), 메탈 코아(Metal Core) PCB, 연성(Flexible) PCB, 세라믹 PCB 등을 포함할 수 있다.
또한, 상기 기판(1132)은 빛을 효율적으로 반사하는 재질로 형성되거나, 표면이 빛이 효율적으로 반사되는 컬러, 예를 들어 백색, 은색 등으로 형성될 수 있다.
상기 기판(1132) 상에는 상기 적어도 하나의 발광소자 패키지(200)가 탑재될 수 있다. 상기 발광소자 패키지(200) 각각은 적어도 하나의 발광 다이오드(LED: Light Emitting Diode)(100)를 포함할 수 있다. 상기 발광 다이오드(100)는 적색, 녹색, 청색 또는 백색의 유색 빛을 각각 발광하는 유색 발광 다이오드 및 자외선(UV, UltraViolet)을 발광하는 UV 발광 다이오드를 포함할 수 있다.
상기 발광모듈부(1130)는 색감 및 휘도를 얻기 위해 다양한 발광소자 패키지(200)의 조합을 가지도록 배치될 수 있다. 예를 들어, 고 연색성(CRI)을 확보하기 위해 백색 발광 다이오드, 적색 발광 다이오드 및 녹색 발광 다이오드를 조합하여 배치할 수 있다.
상기 연결 단자(1120)는 상기 발광모듈부(1130)와 전기적으로 연결되어 전원을 공급할 수 있다. 도 9에 도시된 것에 따르면, 상기 연결 단자(1120)는 소켓 방식으로 외부 전원에 돌려 끼워져 결합되지만, 이에 대해 한정하지는 않는다. 예를 들어, 상기 연결 단자(1120)는 핀(pin) 형태로 형성되어 외부 전원에 삽입되거나, 배선에 의해 외부 전원에 연결될 수도 있는 것이다.
도 10은 실시예에 따른 백라이트 유닛의 분해 사시도(1200)이다.
실시예에 따른 백라이트 유닛(1200)은 도광판(1210)과, 상기 도광판(1210)에 빛을 제공하는 발광모듈부(1240)와, 상기 도광판(1210) 아래에 반사 부재(1220)와, 상기 도광판(1210), 발광모듈부(1240) 및 반사 부재(1220)를 수납하는 바텀 커버(1230)를 포함할 수 있으나 이에 한정되지 않는다.
상기 도광판(1210)은 빛을 확산시켜 면광원화 시키는 역할을 한다. 상기 도광판(1210)은 투명한 재질로 이루어지며, 예를 들어, PMMA(polymethyl metaacrylate)와 같은 아크릴 수지 계열, PET(polyethylene terephthlate), PC(poly carbonate), COC(cycloolefin copolymer) 및 PEN(polyethylene naphthalate) 수지 중 하나를 포함할 수 있다.
상기 발광모듈부(1240)은 상기 도광판(1210)의 적어도 일 측면에 빛을 제공하며, 궁극적으로는 상기 백라이트 유닛이 설치되는 디스플레이 장치의 광원으로써 작용하게 된다.
상기 발광모듈부(1240)은 상기 도광판(1210)과 접할 수 있으나 이에 한정되지 않는). 구체적으로는, 상기 발광모듈부(1240)은 기판(1242)과, 상기 기판(1242)에 탑재된 다수의 발광소자 패키지(200)를 포함하는데, 상기 기판(1242)이 상기 도광판(1210)과 접할 수 있으나 이에 한정되지 않는다.
상기 기판(1242)은 회로패턴(미도시)을 포함하는 인쇄회로기판(PCB, Printed Circuit Board)일 수 있다. 다만, 상기 기판(1242)은 일반 PCB 뿐 아니라, 메탈 코어 PCB(MCPCB, Metal Core PCB), 연성 PCB(FPCB, Flexible PCB) 등을 포함할 수도 있으며, 이에 대해 한정하지는 않는다.
그리고, 상기 다수의 발광소자 패키지(200)는 상기 기판(1242) 상에 빛이 방출되는 발광면이 상기 도광판(1210)과 소정 거리 이격되도록 탑재될 수 있다.
상기 도광판(1210) 아래에는 상기 반사 부재(1220)가 형성될 수 있다. 상기 반사 부재(1220)는 상기 도광판(1210)의 하면으로 입사된 빛을 반사시켜 위로 향하게 함으로써, 상기 백라이트 유닛의 휘도를 향상시킬 수 있다. 상기 반사 부재(1220)는 예를 들어, PET, PC, PVC 레진 등으로 형성될 수 있으나, 이에 대해 한정하지는 않는다.
상기 바텀 커버(1230)는 상기 도광판(1210), 발광모듈부(1240) 및 반사 부재(1220) 등을 수납할 수 있다. 이를 위해, 상기 바텀 커버(1230)는 상면이 개구된 박스(box) 형상으로 형성될 수 있으나, 이에 대해 한정하지는 않는다.
상기 바텀 커버(1230)는 금속 재질 또는 수지 재질로 형성될 수 있으며, 프레스 성형 또는 압출 성형 등의 공정을 이용하여 제조될 수 있다.
이상에서 실시예들에 설명된 특징, 구조, 효과 등은 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.
또한, 이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (19)

  1. 제1 도전형 반도체층, 활성층, 제2 도전형 반도체층을 포함하는 발광구조물;
    상기 발광구조물의 일부가 제거된 캐버티(cavity) 상에 형성된 쇼트키 컨택층; 및
    상기 제2 도전형 반도체층 상에 제2 전극;을 포함하는 발광소자.
  2. 제1 항에 있어서,
    상기 캐버티는,
    상기 제2 도전형 반도체층에서 부터 상기 제1 도전형 반도체층의 일부가 제거된 캐버티인 발광소자.
  3. 제1 항에 있어서,
    상기 캐버티는,
    상기 제2 도전형 반도체층의 일부가 제거된 캐버티인 발광소자.
  4. 제2 항에 있어서,
    상기 캐버티 상에 쇼트키 컨택층은,
    플라즈마 대미지가 가해진 상기 캐버티 상에 형성된 쇼트키 컨택층인 발광소자.
  5. 제3 항에 있어서,
    상기 쇼트키 컨택층은,
    상기 캐버티 상에 상기 제2 도전형 반도체층의 일함수 값보다 더 작은 일함수 값을 가지는 금속층을 포함하는 발광소자.
  6. 제1 항에 있어서,
    상기 캐버티는
    상측과 하측의 폭이 다른 발광소자.
  7. 제1 항에 있어서,
    상기 캐버티는
    상기 제1 도전형 반도체층 에서 상기 제2 도전형 반도체층의 방향으로 폭이 넓어지는 발광소자.
  8. 제1 항에 있어서,
    상기 제2 전극은,
    상기 쇼트키 컨택층 상에 반사층;
    상기 반사층 상에 도전층;을 포함하는 발광소자.
  9. 제8 항에 있어서,
    상기 쇼트키 컨택층 상에 반사층은,
    상기 캐버티 일부에 반사층을 형성하는 발광소자.
  10. 제8 항에 있어서,
    상기 쇼트키 컨택층 상에 반사층은,
    상기 캐버티를 메우는 반사층을 포함하는 발광소자.
  11. 제1 도전형 반도체층, 활성층, 제2 도전형 반도체층을 포함하는 발광구조물을 형성하는 단계;
    상기 발광구조물의 일부를 제거하여 캐버티를 형성하는 단계;
    상기 캐버티 상에 쇼트키 컨택층을 형성하는 단계; 및
    상기 제2 도전형 반도체층 상에 제2 전극을 형성하는 단계;를 포함하는 발광소자의 제조방법.
  12. 제11 항에 있어서,
    상기 발광구조물의 일부를 제거하여 형성되는 캐버티는,
    상기 제2 도전형 반도체층에서 부터 상기 제1 도전형 반도체층의 일부가 제거된 캐버티인 발광소자의 제조방법.
  13. 제11 항에 있어서,
    상기 발광구조물의 일부를 제거하여 형성되는 캐버티는,
    상기 제2 도전형 반도체층의 일부가 제거된 캐버티인 발광소자의 제조방법.
  14. 제12 항에 있어서,
    상기 캐버티 상에 쇼트키 컨택층을 형성하는 단계는,
    상기 캐버티 상에 플라즈마 대미지를 주는 단계;
    상기 플라즈마 대미지가 가해진 캐버티 상에 쇼트키 컨택층을 형성하는 단계;를 포함하는 발광소자의 제조방법.
  15. 제13 항에 있어서,
    상기 캐버티 상에 쇼트키 컨택층을 형성하는 단계는,
    상기 캐버티 상에 상기 제2 도전형 반도체층의 일함수 값보다 더 작은 일함수 값을 가지는 금속층으로 쇼크기 컨택층을 형성하는 단계를 포함하는 발광소자의 제조방법.
  16. 제11 항에 있어서,
    상기 제2 도전형 반도체층 상에 제2 전극을 형성하는 단계는,
    상기 쇼트키 컨택층 상에 반사층을 형성하는 단계;
    상기 반사층 상에 도전층을 형성하는 단계;를 포함하는 발광소자의 제조방법.
  17. 제16 항에 있어서,
    상기 쇼트키 컨택층 상에 반사층을 형성하는 단계는,
    상기 캐버티 일부에 또는 상기 캐버티를 메우는 반사층을 형성하는 발광소자의 제조방법.
  18. 제1 항 내지 제10 항 중 어느 하나의 발광소자; 및
    상기 발광구조물이 배키되는 패키지 몸체;를 포함하는 발광소자 패키지.
  19. 제18 항의 발광소자 패키지를 구비하는 발광모듈부를 포함하는 조명시스템.
KR1020100032303A 2010-04-08 2010-04-08 발광소자, 발광소자의 제조방법 및 발광소자 패키지와 이를 포함하는 조명시스템 KR101701507B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100032303A KR101701507B1 (ko) 2010-04-08 2010-04-08 발광소자, 발광소자의 제조방법 및 발광소자 패키지와 이를 포함하는 조명시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100032303A KR101701507B1 (ko) 2010-04-08 2010-04-08 발광소자, 발광소자의 제조방법 및 발광소자 패키지와 이를 포함하는 조명시스템

Publications (2)

Publication Number Publication Date
KR20110112999A true KR20110112999A (ko) 2011-10-14
KR101701507B1 KR101701507B1 (ko) 2017-02-01

Family

ID=45028478

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100032303A KR101701507B1 (ko) 2010-04-08 2010-04-08 발광소자, 발광소자의 제조방법 및 발광소자 패키지와 이를 포함하는 조명시스템

Country Status (1)

Country Link
KR (1) KR101701507B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017217764A1 (ko) * 2016-06-14 2017-12-21 엘지이노텍 주식회사 반도체 소자

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060025821A (ko) * 2004-09-17 2006-03-22 삼성전기주식회사 정전기 방전 방지기능을 갖는 질화물 반도체 발광소자
KR100723150B1 (ko) * 2005-12-26 2007-05-30 삼성전기주식회사 수직구조 질화물 반도체 발광소자 및 제조방법
KR20080075368A (ko) * 2007-02-12 2008-08-18 삼성전기주식회사 질화물 반도체 발광소자 및 제조방법
KR20090103343A (ko) * 2008-03-28 2009-10-01 송준오 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060025821A (ko) * 2004-09-17 2006-03-22 삼성전기주식회사 정전기 방전 방지기능을 갖는 질화물 반도체 발광소자
KR100723150B1 (ko) * 2005-12-26 2007-05-30 삼성전기주식회사 수직구조 질화물 반도체 발광소자 및 제조방법
KR20080075368A (ko) * 2007-02-12 2008-08-18 삼성전기주식회사 질화물 반도체 발광소자 및 제조방법
KR20090103343A (ko) * 2008-03-28 2009-10-01 송준오 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017217764A1 (ko) * 2016-06-14 2017-12-21 엘지이노텍 주식회사 반도체 소자
US10629774B2 (en) 2016-06-14 2020-04-21 Lg Innotek Co., Ltd. Semiconductor device with electric field distribution part
CN109314156B (zh) * 2016-06-14 2021-10-26 苏州乐琻半导体有限公司 半导体器件

Also Published As

Publication number Publication date
KR101701507B1 (ko) 2017-02-01

Similar Documents

Publication Publication Date Title
US9287460B2 (en) Light emitting device, light emitting device package and lighting system including the same
US20120187365A1 (en) Light emitting device
US10374124B2 (en) Light emitting device, method for manufacturing light emitting device and lighting system having same
EP2246891B1 (en) Light emitting device, light emitting device package, and lighting system including the same
KR101894025B1 (ko) 발광소자
KR101701510B1 (ko) 발광소자
US8928016B2 (en) Light emitting device, light emitting device package, and light system
US8421106B2 (en) Light emitting device, system and package
KR102019858B1 (ko) 발광소자 및 조명시스템
KR101064064B1 (ko) 발광 소자
KR101028206B1 (ko) 발광소자, 발광소자의 제조방법 및 발광소자 패키지
KR20120138275A (ko) 발광소자
KR101956048B1 (ko) 발광소자
EP3029746B1 (en) Light emitting device
US9444016B2 (en) Light emitting device
KR101701507B1 (ko) 발광소자, 발광소자의 제조방법 및 발광소자 패키지와 이를 포함하는 조명시스템
KR101734544B1 (ko) 발광소자 패키지
KR101997255B1 (ko) 발광소자
KR101842177B1 (ko) 발광소자
KR101871498B1 (ko) 발광소자
KR101829798B1 (ko) 발광소자
KR101969336B1 (ko) 발광소자
KR20130079867A (ko) 발광소자
KR20130016945A (ko) 발광소자 및 발광소자의 제조방법
KR20130019277A (ko) 발광소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20191209

Year of fee payment: 4