JP2001274516A - 半導体レーザおよびその製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 高出力でアスペクト比が１に近い半導体レ
ーザを提供する。 【構成】 ｎ型半導体基板１００上に、ｎ型クラッド層
１１０からエッチングストップ層１４０まで順に半導体
層が積層されており、前記エッチングストップ層１４０
上に形成されたｐ型第２クラッド層１５０とｐ型コンタ
クト層１６０とｐ型キャップ層１７０はリッジ構造とな
っている。又、リッジ側面には、該側面と平行となるよ
うにｐ型ＧａＩｎＰ層１８０、ｎ型ＧａＡｓ層１９０、
ｎ型ＧａＩｎＰ層２００が順に積層されている。更に、
リッジ頂上付近のｎ型ＧａＡｓ層１９０が削除されてい
る為、電流がｐ型キャップ層１７０頂上だけでなくリッ
ジ側面からも注入可能となっている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体レーザ及びその製
造方法に関する。

【０００２】

【従来の技術】近年では、ＣＤ（Ｃｏｍｐａｃｔ Ｄｉ
ｓｃ）やＤＶＤ（Ｄｉｇｉｔａｌ Ｖｉｄｅｏ Ｄｉｓ
ｃ）等の記憶媒体が数多く製品化されている。

【０００３】これらの記憶媒体にデータを書き込む動作
や記憶媒体からデータを読み出す動作は、通常記憶媒体
に光を照射し記憶媒体により反射された光を読み取るこ
とにより行われる。

【０００４】前記記憶媒体に照射する光源として例えば
半導体レーザが挙げられる。

【０００５】半導体レーザの構造や発光色は様々な種類
のものがあるが、高出力の赤色レーザの例として後述す
るリッジ構造を有する屈折率導波型半導体レーザに関す
る技術が提案されている。

【０００６】図５は、従来の屈折率導波型半導体レーザ
の断面図である。

【０００７】図５の半導体レーザは、ｎ型ＧａＡｓから
なる半導体基板３００上にｎ型ＩｎＧａＡｌＰからなる
ｎ型クラッド層３１０、ＩｎＧａＰからなる活性層３２
０、ｐ型ＩｎＧａＡｌＰからなるｐ型クラッド層３３０
を順に積層させると共に、前記ｐ型クラッド層３３０の
図５左右両側はエッチングにより削り取られており、前
記ｐ型クラッド層３３０の中央付近のみが上に凸となる
構造となっている（以下、リッジ構造と称す）。

【０００８】ｐ型クラッド層３３０のリッジ構造部分の
周辺にはｎ型ＧａＡｓからなるｎ型ブロック層３４０が
形成されており、前記ｎ型ブロック層３４０と前記ｐ型
クラッド層３３０上には、ｐ型ＧａＡｓからなるｐ型コ
ンタクト層３５０が形成されている。

【０００９】又、前記半導体基板３００と前記ｐ型コン
タクト層３５０には夫々ｎ型電極３６０とｐ型電極３７
０が接続されており、これらの電極間に電流を流し込む
ことにより、活性層３２０からレーザ光が放出される。

【００１０】尚、上記構造の半導体レーザでは、電流注
入時において前記ｎ型ブロック層３４０からｐ型クラッ
ド層３３０へは逆バイアス電圧が印加される為に電流が
流れない。

【００１１】このように、前記ｎ型ブロック層３４０か
らｐ型クラッド層３３０へ電流が流れないようにしたの
は、ｐ型電極３７０からｐ型コンタクト層３５０へと注
入された電流がリッジ頂上（ｐ型クラッド層３３０とｐ
型コンタクト層３５０の境界部分）に集中して注入され
るようにする為である。

【００１２】尚、活性層３２０の厚さは約０．１μｍと
薄く、このように薄膜の活性層３２０から送出される光
は、物体に照射されると縦方向に長い光として映る。

【００１３】このように縦方向に長い光は、光が物体に
照射された際に映った光の縦方向の長さと横方向の長さ
の比（アスペクト比）が小となり、ＣＤ等の光ディスク
に記憶されている情報を正確に読み取れない等の問題が
生じる。

【００１４】この為、前記アスペクト比は１に近い方が
好ましく、アスペクト比を１に近づける為には、活性層
３２０の光が放出される領域の横方向の長さは活性層３
２０の厚さである０．１μｍに近づけなければならず、
活性層３２０の光が放出される領域は略正方形であるこ
とが好ましい。

【００１５】活性層３２０の光を放出する領域の長さを
０．１μｍに近づける為には、活性層３２０の中央にで
きるだけ集中して電流を流さなければならない。

【００１６】このような理由により、リッジ頂上に電流
を集中して注入し、活性層３２０の中央に集中するよう
に電流を流し込んでいる。

【００１７】

【発明が解決しようとする課題】上述の屈折率導波型半
導体レーザの場合には、リッジの高さ（ｐ型クラッド層
３３０凸部分の高さ）が高くリッジ頂上の幅（ｐ型クラ
ッド層３３０とｐ型コンタクト層３５０の境界の幅）が
狭い構造となっている。

【００１８】この為、ｐ型電極３７０から活性層３２０
へ十分な電流注入を行うことが出来ず高出力なレーザ光
を得ることができない。

【００１９】このような問題を解決する為に、リッジ頂
上の幅を広くすることにより活性層３２０へ注入される
電流量を多くすることが容易に考えられるが、活性層３
２０付近に形成されたリッジ幅（前記活性層３２０付近
のｐ型クラッド層３３０凸部分の幅）も広くなる。この
ようにリッジ幅が広い構造では活性層３２０内で光の横
方向への閉じ込めを行うことが困難になる。

【００２０】光の横方向への広がりが増大すると、活性
層３２０から送出された光のアスペクト比の値が１から
遠ざかり、このような発光特性の半導体レーザを用いて
ＣＤ等の記憶媒体からデータを読み取る際には、信号の
１と０に対応して記憶媒体に形成されているピット(記
憶媒体に形成された凹凸の凹部分)が細かいほどピット
の有無を正確に読み取れない。

【００２１】この結果、従来の屈折率導波型半導体レー
ザを用いて高密度のデータが記憶されている記憶媒体か
らデータを読み取る際には、安定した読み取り動作を期
待することはできない。

【００２２】このような問題を解決する為に、本発明で
は、アスペクト比を１に近づけると共に、活性層へ多く
の電流を流し込むことが可能な高出力な半導体レーザを
実現することを主なる目的としている。

【００２３】

【課題を解決するための手段】請求項１記載の半導体レ
ーザは、導電型の半導体基板上に少なくとも第１導電型
のクラッド層、活性層、第２導電型の第１クラッド層が
形成されており、前記第２導電型第１クラッド層上方に
は、少なくともエッチングによりリッジ形成された第２
導電型の第２クラッド層、第２導電型のコンタクト層、
第２導電型のキャップ層が順に積層されており、前記リ
ッジ側面には該側面と平行するように第２導電型の半導
体層、第１導電型の電流制限層、第１導電型の半導体層
が順に形成され、前記リッジ頂上近辺の第１導電型電流
制限層が削除されていることを特徴とする。

【００２４】請求項２記載の半導体レーザの製造方法
は、導電性の半導体基板上に第１導電型クラッド層、活
性層、第２導電型の第１クラッド層、エッチングストッ
プ層を順に形成する第１の工程と、前記エッチングスト
ップ層上に第２導電型の第２クラッド層、第２導電型コ
ンタクト層、第２導電型キャップ層、ＳｉＯ₂膜を順に
積層し、前記ＳｉＯ₂膜をマスクとして、前記第２クラ
ッド層と前記第２コンタクト層と前記第２導電型キャッ
プ層をエッチングしリッジ形成する第２の工程と、前記
リッジ側面と平行となるように第２導電型半導体層、第
１導電型の電流制限層、第１導電型半導体層を順に積層
する第３の工程と、リッジ頂上近辺の前記第１導電型の
電流制限層を削除する第４の工程と、を有することを特
徴とする。

【００２５】

【発明の実施の形態】図１は、本発明を適用してなる実
施例である半導体レーザの断面図である。

【００２６】ｎ型半導体基板１００はｎ型ＧａＡｓから
なり、前記ｎ型基板１００上のｎ型クラッド層１１０は
厚み１．５μｍのｎ型Ａｌ_0.7Ｇａ_0.3ＩｎＰからなり、
前記ｎ型クラッド層１１０上の活性層１２０は厚さ約
０．１５μｍであり、ＧａＩｎＰから成るバリア層とそ
れを挟み込む２層のＡｌＧａＩｎＰ量子井戸からなる。

【００２７】前記活性層１２０上のｐ型第１クラッド層
１３０は厚み０．３μｍのｐ型Ａｌ_0.7Ｇａ_0.3ＩｎＰか
らなる。

【００２８】前記ｐ型第１クラッド層１３０上のエッチ
ングストップ層１４０は厚さ約０．０１μｍのｐ型Ｇａ
ＩｎＰからなる。

【００２９】前記エッチングストップ層１４０上のｐ型
第２クラッド層１５０は、厚み１．０μｍのｐ型Ａｌ
_0.7Ｇａ_0.3ＩｎＰからなる。

【００３０】前記ｐ型第２クラッド層１５０上のｐ型コ
ンタクト層１６０は、厚み０．１μｍのｐ型ＧａＩｎＰ
からなり、前記ｐ型コンタクト層１６０上のｐ型キャッ
プ層１７０は厚さ約０．６μｍのＧａＡｓからなる。

【００３１】尚、ｐ型ＡｌＧａＩｎＰからなるｐ型第２
クラッド層１５０上にｐ型ＧａＩｎＰからなるｐ型コン
タクト層１６０を形成したのは、前記ｐ型第２クラッド
層１５０上に直接ｐ型キャップ層１７０を接合させる
と、前記ｐ型第２クラッド層１５０と前記ｐ型キャップ
層１７０のバンドギャップの差が大きい為に前記第２ク
ラッド層１５０と前記ｐ型キャップ層１７０との荷電子
帯接合部分に大きなバンドオフセット４００が生じる
（図２参照）。この為、順方向バイアス電圧を印加する
際に荷電子帯のホール５００の移動が前記バンドオフセ
ット４００により妨げられ、活性層１２０に多くの電流
を注入することができない。

【００３２】この為、本実施例では、接合時にバンドオ
フセットが生じないようにする為に、ｐ型ＡｌＧａＩｎ
Ｐからなるｐ型第２クラッド層１５０上に、前記ｐ型Ａ
ｌＧａＩｎＰとのバンドギャップ差が小さいｐ型ＧａＩ
ｎＰからなるｐ型コンタクト層１６０を形成し、更に、
前記ｐ型コンタクト層１６０上に、ｐ型ＧａＩｎＰとの
バンドギャップの差が小さいｐ型ＧａＡｓからなるｐ型
キャップ層１７０を形成している。

【００３３】このようにすることにより、前記ｐ型第２
クラッド層１５０とｐ型キャップ層１７０とを直接接合
することにより生じるバンドオフセットを低減してい
る。

【００３４】又、ｐ型ＧａＩｎＰからなるｐ型コンタク
ト層１６０は製造工程中に酸化し易い為、本実施例で
は、ｐ型コンタクト層１６０上にｐ型ＧａＡｓからなる
ｐ型キャップ層１７０を形成している。

【００３５】この為、ｐ型コンタクト層１６０の酸化に
よる抵抗値の増大を防ぐことができる。

【００３６】前記ｐ型第２クラッド層１５０、ｐ型コン
タクト層１６０、ｐ型キャップ層１７０はリッジ構造に
なっており、リッジ構造部分の周囲には、厚さ約０．１
μｍのｐ型ＧａＩｎＰ層１８０、厚さ約０．８μｍのｎ
型ＧａＡｓ層１９０、厚さ約０．１μｍのｎ型ＧａＩｎ
Ｐ層２００が前記リッジ側面の曲線と平行となるように
順に積層されている。

【００３７】又、活性層１２０へ電流を流し込み易くす
る為にリッジ頂上付近のｎ型ＧａＡｓ層１９０は削除し
ている。このようにリッジ頂上付近のｎ型ＧａＡｓ層１
９０を削除したところが本実施例の最も特徴とするとこ
ろである。

【００３８】このようにして形成された半導体層の上方
には、厚さ約５．０μｍのｐ型ＧａＡｓ２１０が形成さ
れている。

【００３９】尚、前記ｐ型ＧａＩｎＰ層１８０上にｎ型
ＧａＡｓ層１９０を形成することにより、順方向にバイ
アス電圧を印加した際に前記ｎ型ＧａＡｓ層１９０から
前記ｐ型ＧａＩｎＰ層１８０へと電流が流れないように
しており、この為、電流のほとんどはリッジ構造部分の
頂上付近から活性層１２０へと注入される。

【００４０】又、ｎ型ＧａＡｓ層１９０上にｎ型ＧａＩ
ｎＰ層２００を形成したのは、ｎ型ＧａＡｓ層１９０の
上方を削除する際に、ｎ型ＧａＡｓ層１９０全体を削除
しないようにする為である。

【００４１】更に、ｐ型キャップ層１７０上にｐ型Ｇａ
Ａｓ層２１０を形成したのは、前記ｐ型キャップ層１７
０上に電極２２０を直接形成すると電極２２０とｐ型キ
ャップ層１７０との間に良好なオーミック特性を得るこ
とができない。この為、略平面状のｐ型ＧａＡｓ層２１
０上全体にｐ型電極２２０を形成し、電流を半導体素子
全体にまんべんなく流し込むことを可能にしている。
又、前記ｎ型基板１００の下方にはｎ型電極２３０が形
成されている。

【００４２】次に本実施例装置の製造方法について以下
に説明する。

【００４３】図３は、本実施例装置の製造工程を示す図
である。

【００４４】ｎ型基板１００上のｎ型クラッド層１１０
からエッチングストップ層１４０までは、例えばＭＯＣ
ＶＤ(有機金属化学気相成長法)で形成する（図３
（ａ））。

【００４５】次に、同じく例えばＭＯＣＶＤ法によりｐ
型第２クラッド層１５０からｐ型キャップ層１７０まで
形成し、続いてｐ型キャップ層１７０上に、フォトリソ
グラフィとエッチングによりストライプ状のＳｉＯ₂膜
１７１を成膜し、ＳｉＯ₂膜１７１をマスクとしてリン
酸系及びＨＣｌ系のエッチング液を用いて、エッチング
ストップ層までｐ型第２クラッド層１５０とｐ型コンタ
クト層１６０とｐ型キャップ層１７０をエッチングしリ
ッジ構造を形成する（図３（ｂ））。

【００４６】尚、エッチングの際に前記ｐ型第１クラッ
ド層１３０がエッチングされると活性層が露出する為に
光を閉じ込めにくくなる。その結果レーザ発振を行うこ
とが困難になるという問題が生じる。前記ｐ型エッチン
グストップ層１４０は、このような問題を回避すべくｐ
型第１クラッド層１３０がエッチングされることを防止
する為の層である。又、ｎ型クラッド層１１０からｐ型
キャップ層１７０までＭＯＣＶＤ法により一度に形成し
ても良い。

【００４７】エッチング終了後再びＭＯＣＶＤ法を用い
て、厚さ０．１μｍのｐ型ＧａＩｎＰ層１８０、厚さ
０．８μｍのｎ型ＧａＡｓ層１９０、厚さ０．１μｍの
ｎ型ＧａＩｎＰ層２００の各層を、リッジ構造の側面
（ｐ型第２クラッド層１５０とｐ型コンタクト層１６０
とｐ型キャップ層１７０の側面部分）と平行となるよう
に順に形成する。この時、ＳｉＯ₂膜１７１上には層が
形成されず、リッジ側面にのみ選択的に成長する（図３
（ｃ））。

【００４８】ここで、ＳｉＯ₂膜１７１をＨＦ系の除去
液で取り除き、続いて、リン酸系エッチング液でリッジ
側面のｎ型ＧａＡｓ層１９０上方をエッチングを行うこ
とで、リッジ側面のｎ型ＧａＡｓ層１９０がｐ型キャッ
プ層１７０よりも早い速度でエッチングされる。この結
果、リッジ頂上付近に形成されたｎ型ＧａＡｓ層１９０
が除去されると共に、リッジ側面に形成されたｐ型Ｇａ
ＩｎＰ層１８０上方が０．５μｍの長さ分露出する（図
４（ｄ））。

【００４９】エッチング終了後、もう一度ＭＯＣＶＤ法
を用いて、これらの半導体層の上方にｐ型ＧａＡｓ層２
１０を形成し、続いて前記ｐ型ＧａＡｓ層２１０の上方
に例えば、金属蒸着等によりｐ型電極２２０を、前記ｎ
型基板１００下方にｎ型電極２３０を形成する（図３
（ｅ））。

【００５０】このような形成方法により、図１に示す半
導体レーザを形成することが可能である。

【００５１】次に本実施例の半導体レーザの動作を以下
に説明する。

【００５２】ｐ型電極２２０とｎ型電極２３０夫々に電
源を接続し、図１ｐ型電極２２０からｎ型電極２３０へ
と電流を流す。

【００５３】この時、ｐ型ＧａＡｓ層２１０から、ｎ型
ＧａＩｎＰ層２００とｐ型キャップ層１７０へは順方向
バイアス電圧が印加されるので電流が流れるが、ｎ型Ｇ
ａＡｓ層１９０からｐ型ＧａＩｎＰ層１８０へは逆方向
バイアス電圧が印加されるので、前記ｐ型ＧａＡｓ層２
１０からｎ型ＧａＡｓ層１９０へは電流が流れず、前記
ｎ型ＧａＡｓ層１９０からｐ型ＧａＩｎＰ層１８０へも
電流が流れない。

【００５４】この為、注入された電流のほとんどはｐ型
ＧａＡｓ層２１０からｐ型キャップ層１７０とリッジ頂
上付近のｐ型ＧａＩｎＰ層１８０へと流れ込み、活性層
１２０へと流れ込む。

【００５５】このようにして、活性層１２０中でレーザ
発振が起こりレーザ光が放出される。

【００５６】尚、ｐ型ＧａＡｓ層２１０からリッジ頂上
付近のｐ型ＧａＩｎＰ層１８０へと電流が流れ込み、エ
ッチングストップ層１４０近辺の前記ｐ型ＧａＩｎＰ層
１８０から前記エッチングストップ層１４０、ｐ型第１
クラッド層１３０へと電流が流れこむことも考えられる
が、ｐ型ＧａＩｎＰ層１８０からエッチングストップ層
１４０へと流れ込む電流量は、従来技術に示した半導体
レーザと略同じ値である為、安定したレーザ発光動作に
影響を及ぼす程度ではない。

【００５７】以上説明したように、本実施例の半導体レ
ーザはリッジ頂上付近のｎ型ＧａＡｓ層１９０を削除し
た構成になっている。この為、ｐ型キャップ層１７０上
方からだけでなくリッジ頂上付近のリッジ側面（ｐ型Ｇ
ａＩｎＰ層１８０上方）から電流が注入可能であり、ｐ
型キャップ層１７０の幅を広げなくとも十分な電流を活
性層１２０へ注入することが可能である。

【００５８】その結果、本実施例の半導体レーザは、従
来技術の問題点である、光出力を上げる為にｐ型キャッ
プ層１７０の幅を広げると、活性層１２０付近（エッチ
ングストップ層１４０とｐ型第２クラッド層１５０の境
界付近）のリッジ幅が広がり、その結果活性層１２０か
ら送出される光が横方向へ広がるという問題が生じるこ
とがなく、高出力なレーザ発振を得る事が可能である。

【００５９】尚、本実施例では、ｐ型第１クラッド層１
３０上にエッチングストップ層１４０を形成したが、前
記エッチングストップ層１４０上に形成されているｐ型
第２クラッド層１５０をエッチングする時間を調整し、
前記ｐ型第１クラッド層１３０がエッチングされないよ
うにすることにより、前記エッチングストップ層１４０
を設けない構造にすることも容易に考えられる。

【００６０】又、本実施例では、図１に示すように各層
にｐ型層、ｎ型層、ｐ型電極、ｎ型電極を形成したが、
ｐ型層をｎ型層に、ｎ型層をｐ型層となるように形成す
ると共に、ｐ型電極をｎ型電極に、ｎ型電極をｐ型電極
となるように電極を形成しても良く、本実施例では、前
記ｐ型又はｎ型の層を、夫々第１の導電型層と第２の導
電型層と呼ぶことができ、前記ｐ型ＧａＡｓ層２１０か
ら前記ｎ型ＧａＡｓ層１９０へは電流が流れない為に、
前記ｎ型ＧａＡｓ層１９０を電流制限層と呼ぶこともで
きる。

【００６１】

【発明の効果】高出力でアスペクト比が１に近い半導体
レーザを提供することができる。

【図面の簡単な説明】

【図１】 本発明を適用してなる実施例装置の断面図で
ある。

【図２】 バンドオフセットの説明図である。

【図３】 本実施例装置の製造工程を示す図である。

【図４】 本実施例装置の製造工程を示す図である。

【図５】 従来の半導体レーザの断面図である。

【符号の説明】

１００ 半導体基板 １１０ ｎ型クラッド層 １２０ 活性層 １３０ ｐ型第１クラッド層 １４０ ｐ型エッチングストップ層 １５０ ｐ型第２クラッド層 １６０ ｐ型コンタクト層 １７０ ｐ型キャップ層 １７１ ＳｉＯ₂膜 １８０ ｐ型ＧａＩｎＰ層 １９０ ｎ型ＧａＡｓ層 ２００ ｎ型ＧａＩｎＰ層 ２１０ ｐ型ＧａＡｓ層 ２２０ ｐ型電極 ２３０ ｎ型電極 ３００ ｎ型ＧａＡｓ基板 ３１０ ｎ型クラッド層 ３２０ 活性層 ３３０ ｐ型クラッド層 ３４０ ｐ型ブロック層 ３５０ ｐ型コンタクト層 ３６０ ｎ型電極 ３７０ ｐ型電極 ４００ バンドオフセット ５００ ホール

Claims (2)

【特許請求の範囲】
1. 【請求項１】 導電型の半導体基板上に少なくとも第１
   導電型のクラッド層、活性層、第２導電型の第１クラッ
   ド層が形成されており、 前記第２導電型第１クラッド層上方には、少なくともエ
   ッチングによりリッジ形成された第２導電型の第２クラ
   ッド層、第２導電型のコンタクト層、第２導電型のキャ
   ップ層が順に積層されており、 前記リッジ側面には該側面と平行するように第２導電型
   の半導体層、第１導電型の電流制限層、第１導電型の半
   導体層が順に形成され、 前記リッジ頂上近辺の第１導電型電流制限層が削除され
   ていることを特徴とする半導体レーザ。
2. 【請求項２】 導電性の半導体基板上に第１導電型クラ
   ッド層、活性層、第２導電型の第１クラッド層、エッチ
   ングストップ層を順に形成する第１の工程と、 前記エッチングストップ層上に第２導電型の第２クラッ
   ド層、第２導電型コンタクト層、第２導電型キャップ
   層、ＳｉＯ₂膜を順に積層し、前記ＳｉＯ₂膜をマスクと
   して、前記第２クラッド層と前記第２コンタクト層と前
   記第２導電型キャップ層をエッチングしリッジ形成する
   第２の工程と、 前記リッジ側面と平行となるように第２導電型半導体
   層、第１導電型の電流制限層、第１導電型半導体層を順
   に積層する第３の工程と、 リッジ頂上近辺の前記第１導電型の電流制限層を削除す
   る第４の工程と、を有することを特徴とする半導体レー
   ザの製造方法。