JP3768267B2 - 半導体レーザー素子及びその製造方法 - Google Patents
半導体レーザー素子及びその製造方法 Download PDFInfo
- Publication number
- JP3768267B2 JP3768267B2 JP18756295A JP18756295A JP3768267B2 JP 3768267 B2 JP3768267 B2 JP 3768267B2 JP 18756295 A JP18756295 A JP 18756295A JP 18756295 A JP18756295 A JP 18756295A JP 3768267 B2 JP3768267 B2 JP 3768267B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- current limiting
- semiconductor laser
- conductivity type
- gaas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Description
【発明の属する技術分野】
本発明は、高出力半導体レーザー素子に関し、特にミニディスク、光磁気ディスク、CD−Rなどの記録可能光ディスクのピックアップ用光源等に使われる低ノイズの高出力半導体レーザー素子に関する。
【0002】
【従来の技術】
最近、ミニディスクや光磁気ディスク、CD−Rにおける書き込み用光源として光出力30mW以上(CD−Rでは40mW以上)の光出力をもつ高出力半導体レーザーが実用化されている。この場合、データ書き込みには30mW以上(CD−Rでは40mW以上)の高光出力が、データ読み込みには2mW程度の低光出力が用いられる。
【0003】
このような高出力半導体レーザー素子を得るためには、特性上(1)高出力動作までの単一横モード発振、(2)低非点隔差、(3)低ノイズ、であることが求められている。
上述の特性のうち、(1)の高出力動作までの単一横モード発振、及び(2)の低非点隔差を得るために、活性層と平行な方向(以下、横方向と呼ぶ)に光を閉じ込めて導波させる屈折率導波型構造が高出力半導体レーザーに採用されている。屈折率導波型構造として、複素屈折率導波型構造と実屈折率導波型構造とが知られている。(伊藤良一/他著「半導体レーザー」,培風館(1989))。
【0004】
図6に、従来広く採用されている複素屈折率導波構造の半導体レーザー素子の構造の一例を示す。複素屈折率導波構造の半導体レーザー素子は、n型(以下、n−という)GaAs基板21上に、n−AlXGa1-XAs下部クラッド層22、AlYGa1-YAs活性層23、p型(以下、p−という)AlXGa1-XAs上部第一クラッド層24、n−GaAs電流制限層25、p−AlXGa1-XAs上部第二クラッド層26、p−GaAsコンタクト層27が順次形成されており、n−GaAs基板21の下面及びp−GaAsコンタクト層27の上面には、それぞれ電極28、29が形成されている。この構造の場合、n−GaAs電流制限層25は注入電流を幅Wのストライプ状活性領域に制限すると同時に、活性層23にて発生した光を吸収する働きをなす。この光吸収の働きによりストライプ状活性領域とその外側領域では見かけ上の屈折率差(複素屈折率差)が生じて、活性層23にて発生した光が横方向に閉じ込められる。この結果、幅Wのストライプ状活性領域を安定して導波させることができ、(1)高出力動作までの単一横モード発振、(2)低非点隔差、を可能にしている。
【0005】
ところで、複素屈折率導波型構造では、単一縦モード発振しやすく可干渉性が高いので、ディスク板から反射して戻ってきたレーザー光(戻り光)が、再び半導体レーザー素子内に入射し、レーザー発振が不安定になってノイズが発生してデータ読み取りエラーを引き起こしやすい。
そこで、複素屈折率導波型構造では、縦モードを多重化することで可干渉性を下げて、もう一つの特性である(3)の低ノイズ化する方法として、▲1▼数百MHzの高周波電流をレーザー駆動電流に重畳する方法と、▲2▼横方向屈折率差を小さくして、ストライプ状活性領域の外側の活性層を可飽和吸収領域として働かせて素子だけで発振と停止を繰り返す(自励発振)させる方法とが提案されている(伊藤良一/他著「半導体レーザー」,培風館(1989))。
【0006】
しかし、▲1▼の方法では、通常の半導体レーザー駆動回路に加えて高周波重畳回路が必要な為に、大型パッケージ化、高消費電力、高コスト化、といった問題がある。更に、高周波電磁ノイズを発生するので、コンピュータなどの電子機器取り扱い上重大な問題を引き起こすという問題があった。
また、▲2▼の方法では、横方向屈折率差を小さくするためにp−AlXGa1-XAs第一クラッド層の膜厚を厚くする必要があるが、そうすると電流を効率よくWの幅で活性層に注入することができなくなるため、発振閾値の増加など、特性の悪化を招く。さらに、ストライプ状活性領域の外側にしみだした光はn−GaAs電流制限層25の吸収を強く受けるため、逆に自励発振が起こりにくくなり、、複素屈折率導波型構造では、高出力動作可能な自励発振のレーザー素子を得ることが困難で、また得ることができても極めて歩留りが悪く、事実上量産できないという問題があった。
【0007】
【発明が解決しようとする課題】
そこで近年、自励発振が可能な屈折率導波型構造のレーザー素子として、電流制限層の材料をGaAsとする吸収損失型の複素屈折率導波構造ではなく、その材料をAlGaAsとする実屈折率導波型構造が提案されている(平成4年秋季応用物理学会17a−V−1など)。
【0008】
実屈折率導波構造の半導体レーザー素子は、構造的には図6と同一であるが、n−GaAs基板21上に、n−AlXGa1-XAs下部クラッド層22、AlYGa1-YAs活性層23、p型(以下、p−という)AlXGa1-XAs上部第一クラッド層24、n−AlZGa1-ZAs電流制限層25(但しZ>X)、p−AlXGa1-XAs上部第二クラッド層26、p−GaAsコンタクト層27が順次形成されており、n−GaAs基板21の下面及びp−GaAsコンタクト層27の上面には、それぞれ電極28、29が形成されている。この構造の場合、n−AlZGa1-ZAs電流制限層25のAl混晶比Zを上部第一クラッド層24及び上部第二クラッド層26のAl混晶比Xよりも高くとることにより、ストライプ溝よりも屈折率を低くできるので、光は実屈折率差によりストライプ内部に閉じ込められて導波する。このような構造では、電流制限層25による吸収損失がないので、効率よくレーザー発振させることができ、高出力動作に適しているという大きな利点があるばかりでなく、Al組成混晶比Zを上部第一クラッド層24及び上部第二クラッド層26のAl混晶比Xに近ずければ横方向屈折率差が小さくなるので、容易に光をストライプ外部にしみださせることができ、自励発振が起こりやすくなる。自励発振を起こすことができれば、縦モードを多重化することでき、可干渉性を下げて戻り光ノイズの低い半導体レーザー素子を得ることができるとされている(特開平5-160503)。
【0009】
しかしながら、このような実屈折率導波構造では、横方向の屈折率差を小さくすると、非点隔差が特に低出力動作時において増大する。また、横方向の発光パターンが、光出力によって変化するという問題も生ずる。
さらに、効率よく発振するがためにスロープ効率(光出力と注入電流値との比)が非常に大きくなり、動作電流が小さくなるという長所がある反面、駆動電源のノイズの影響が光出力の大きなゆらぎとなり、新たなノイズの原因になったり場合によっては大きな光出力による破壊に至ることにもなる。
【0010】
本発明の目的は、高出力動作の可能な低ノイズ半導体レーザー素子を得ること、及び、その結果、高周波重畳回路の不要な、記録書き込み兼読み取り用ピックアップを得ることにある。
【0011】
【課題を解決するための手段】
本発明は、上記の目的を達成するために次のような構成をとる。すなわち、本発明の半導体レーザー素子は、半導体基板上に形成された下部クラッド層と、該下部クラッド層上に形成された活性層と、該活性層上に形成された上部クラッド層と、該上部クラッド層の内に電流路となるストライプ溝を有する電流制限層を備えた半導体レーザー素子において、前記電流制限層を構成する材料が発光端面付近とそれ以外の領域で異なることを特徴とするものである。
【0012】
また本発明の半導体レーザー素子は、前記電流制限層の発光端面付近は、前記活性層よりも禁制帯幅が小さいか又は同等な半導体層からなり、前記電流制限層の発光端面付近以外の部分は、前記活性層よりも禁制帯幅が大きく、かつ、屈折率が前記上部クラッド層と同等もしくは小さい半導体層からなることを特徴とするものである。
【0013】
また本発明の光ピックアップシステムは、記録書き込み用、及び記録読み取り用光源として前記半導体レーザー素子を備えたものである。
また本発明の半導体レーザー素子の製造方法は、半導体基板上に下部クラッド層、活性層、上部第一クラッド層、第二電流制限予備層、キャップ層、を順次積層する工程と、前記キャップ層及び第二電流制限予備層の発光端面側をエッチングして前記上部第一クラッド層を露出させる工程と、前記上部第一クラッド層の露出面上に第一電流制限予備層を選択成長する工程と、前記キャップ層、第一電流制限予備層及び、第二電流制限予備層をエッチングして、第一電流制限層、第二電流制限層及び電流路となるストライプ溝を形成する工程と、上部第二クラッド層及びコンタクト層を順次積層する工程とを備えたことを特徴とするものである。
【0014】
また本発明の半導体レーザー素子の製造方法は、上部第一クラッド層上に、第一電流制限予備層及び第二電流制限予備層をエッチングする際に使用する溶液に対し、エッチングされにくいエッチングストップ層を設けることを特徴とするものである。
また本発明の半導体レーザー素子の製造方法は、第一導電型のGaAs基板上に第一導電型のAlXGa1-XAsからなるクラッド層、AlYGa1-YAsからなる活性層、第二導電型のAlXGa1-XAsからなる上部第一クラッド層、第一導電型のAlZGa1-ZAsからなる第二電流制限予備層、第二導電型のGaAsキャップ層、を順次積層する工程(Z≧X>Y)と、前記キャップ層及び第二電流制限層の発光端面側をエッチングして前記上部第一クラッド層を露出させる工程と、前記上部第一クラッド層の露出面上に第一導電型のGaAsからなる第二電流制限層を選択成長する工程と、前記キャップ層、第一電流制限層及び、第二電流制限層をエッチングして電流路となるストライプ溝を形成する工程と、第二導電型のAlXGa1-XAsからなる上部第二クラッド層及び第二導電型のGaAsからなるコンタクト層を順次積層する工程とを備えたことを特徴とするものである。
【0015】
また本発明の半導体レーザー素子の製造方法は、第二導電型のAlXGa1-XAsからなる上部第一クラッド層上に、第一導電型のGaAsからなる第一電流制限予備層及び第一導電型のAlZGa1-ZAsからなる第二電流制限予備層をエッチングする際に使用する溶液に対し、エッチングされにくいAlGaInPからなるエッチングストップ層を設けることを特徴とするものである。
【0016】
本発明の半導体レーザー素子によれば、活性層内のストライプ状活性領域にて発生した光に対して、発光端面付近では電流制限層の吸収損失による複素屈折率導波構造となり、発光端面付近以外の領域では、電流制限層による吸収損失のない、横方向に屈折率差をもたない構造もしくは弱い横方向屈折率差をもつ実屈折率導波構造となる。すなわち、電流制限層の材料を異ならせてることで、容易に自励発振が起き、吸収損失の少ない高出力動作に有利な多重化縦モード発振が可能な構造と、横方向屈折率差を十分大きくとることができ、安定な発振横モードと小さい非点隔差を実現できる構造とを、一つの半導体レーザー素子に形成することで、(1)高出力動作までの単一横モード発振、(2)低非点隔差、(3)低ノイズ、を実現している。
【0017】
そして、電流制限層の材料を発光端面付近では、活性層よりも禁制帯幅が小さいか又は同等な半導体層とし、発光端面付近以外の部分は、活性層よりも禁制帯幅が大きく、かつ、屈折率が前記上部クラッド層と同等もしくは小さい半導体層とすることで、レーザー光に対する屈折率が相違する複素屈折率導波構造と実屈折率導波構造を容易に得ることができる。
【0018】
また、光ピックアップシステムが、以上のような構造を有する半導体レーザー素子を記録書込みおよび記録読取り用光源として備えることで、高周波重畳回路を省略することができる。
また、キャップ層及び第二電流制限予備層の発光端面側をエッチングして上部第一クラッド層を露出させて、上部第一クラッド層の露出面上に第一電流制限予備層を選択成長させ後、キャップ層、第一電流制限予備層及び、第二電流制限予備層をエッチングして、第一電流制限層、第二電流制限層及び電流路となるストライプ溝を形成しているので、材料の異なる電流制限層を容易に形成することができ、一つの半導体レーザー素子に複素屈折率導波構造と実屈折率導波構造を容易に形成することができる。
【0019】
また、上部第一クラッド層上に、第一電流制限予備層及び第二電流制限予備層をエッチングする際に使用する溶液に対し、エッチングされにくいエッチングストップ層を設けることで、エッチング深さをうまく制御することができ、電流路となるストライプ溝を精度良く形成することができる。
【0020】
【発明の実施の形態】
以下に、本発明の構造の一例である図1を紹介しながら、本発明を説明する。
図1(a)はチップ全体の模式図及び端面部分での構造断面図を表し、図1(b)は図1(a)においてA−A’でチップを切ったときに得られる構造断面図である。
【0021】
図1(a)に示すように本発明の半導体レーザー素子は、n−GaAsからなる基板1上に、n−AlXGa1-XAsからなる下部クラッド層2、AlYGa1-YAsからなる活性層3、p−AlXGa1-XAsからなる上部第一クラッド層4及び上部第二クラッド層6、p−GaAsからなるコンタクト層7が形成されている。そして、上部第一クラッド層4と上部第二クラッド層6とからなる上部クラッド層内には、電流路となるストライプ溝を有する電流制限層が設けられており、電流制限層はn−GaAsからなる第一電流制限層5と、n−AlZGa1-ZAs(Z≧X)からなる第二電流制限層10とから構成されている。
【0022】
n−GaAs半導体基板1の下面及びp−GaAsコンタクト層7の上面に、それぞれ電極8、9が形成されている。
また、Lは共振器長であり、Mはこの共振器長L中の一部に設けられた第二電流制限層10の長さである。この構成で発光端面付近の第一電流制限層5を活性層3よりも禁制帯幅が小さいか又は同等なn−GaAsからなる半導体層とし、電流制限層の発光端面付近以外の部分を、活性層3よりも禁制帯幅が大きく、かつ、屈折率が上部クラッド層と同等もしくは小さいn−AlZGa1-ZAs(Z≧X)からなる半導体層とすることで、レーザー光に対する屈折率が相違する複素屈折率導波構造と実屈折率導波構造を形成している。
【0023】
図1(b)は、第二電流制限層10の任意の場所A−A’で切った構造断面図である。本発明の半導体レーザー素子では、n−GaAs第一電流制限層5が、n−AlZGa1-ZAs第二電流制限層10に置きかわった構造となっている。電流制限層の材料を発光端面付近の第一電流制限層5のn−GaAsとは異なり、n−AlZGa1-ZAsの第二電流制限層10とすることで、その部分の電流制限層では吸収損失がなく、特にZ=Xならば横方向に屈折率差をもたない利得導波構造となり、またZをXより少し大きくすれば弱い横方向屈折率差をもった実屈折率導波構造となる。このような実屈折率導波構造では、前記の様に容易に自励発振を起こさせることができる。すなわち、第二電流制限層10部では縦マルチモード発振が得られるうえ、吸収損失がほとんどないのでレーザー光の出力損失がなく高出力動作に有利である。
【0024】
これに対し、n−GaAsの第一電流制限層5の部分では、横方向に吸収損失による複素屈折率差が発生する。従って、この部分においては、横方向屈折率差を十分大きくとることができ、安定な横モード発振と小さい非点隔差を実現することができる。
以上の効果により、本発明の構造は、電流制限層による吸収損失のない実屈折率導波構造と、吸収損失のある複素屈折率導波構造との長所を合わせもつことができ、従来技術の欠点を補うことができる。
【0025】
なお、この構造では、設計パラメータを臨機応変に変えることによって、縦マルチモード発振、低非点隔差、高出力動作の異なる3つの特性のどれに重点を置くか簡単に変更することができる。例えば、第二電流制限層10部の長さMを大きくとれば、縦マルチモード発振しやすくなり、さらに、n−AlZGa1-ZAs電流制限層10のAl組成Zを大きくとれば、高出力動作に適したものとなる。
【0026】
次に、図2を参照しながら、本発明の製造方法について説明する。
まず、MBE装置またはMOCVD装置内にn−GaAsからなる半導体基板1を入れ、図2(a)に示すように、半導体基板基板1上に、n−AlXGa1-XAsからなる下部クラッド層2、AlYGa1-YAsからなる活性層3、p−AlXGa1-XAsからなる上部第一クラッド層4、p−AlGaInPからなるエッチングストップ層11、n−AlZGa1-ZAsからなる第二電流制限予備層15(Z≧X)、n−GaAsからなるキャップ層12を順次積層する。
【0027】
次に、図2(b)に示すように、上述の半導体基板1をMBE装置またはMOCVD装置内から取り出し、Si3N4またはSiO2からなる誘電体膜13を積層させた後、所定幅Mになるようにエッチングによりパターニングする。
次に、図2(c)に示すように、Si3N413をマスクとして、n−GaAsからなるキャップ層12、n−AlZGa1-ZAsからなる第二電流制限予備層15をエッチングする。このとき、硫酸系のエッチング液を用いれば、p−AlGaInPからなるエッチングストップ層11はほとんどエッチングされず、エッチング深さを精度良く制御することができる。
【0028】
次に、MOCVD装置内に再び入れ、図3(d)に示すように、露出したp−AlGaInPエッチングストップ層11の上に、n−GaAs第一電流制限予備層14を選択成長させる。
次に、再びMOCVD装置から取り出し、図3(e)に示すように、HF液を用いることでSi3N413のみ除去する。
【0029】
次に、図4(f)に示すように、n−GaAsキャップ層12、n−GaAs第一電流制限予備層14、n−AlZGa1-ZAs第二電流制限予備層15を除去して、第一電流制限層5、第二電流制限予備層10及び幅Wのストライプ溝を形成する。この場合も硫酸系のエッチング液を使用するので、p−AlGaInPエッチングストップ層11がほとんどエッチングされないので、エッチング深さを精度良く制御できる。
【0030】
最後に、MOCVD装置内に再び入れ、図4(g)に示すように、p−AlXGa1-XAs上部第二クラッド層6、p−GaAsコンタクト層7を順次積層する。
以上のようにして素子が形成された半導体基板の裏面をラッピングし、所定の厚さまで加工したのち、n−GaAs半導体基板1の下面およびp−GaAsコンタクト層7の上面にそれぞれ電極8,9を形成した後、ダイシングすることにより、半導体レーザー素子が完成する。
【0031】
この場合、共振器内部のn−AlZGa1-ZAs第二電流制限層10の部分にあるn−GaAsキャップ層12は、AlYGa1-YAs活性層3から離れたところに存在するので、その吸収損失はほとんど無視できる。
ここで、本発明による半導体レーザー素子の特性について説明する。まず、上述の製造法による各層の膜厚は、n−AlXGa1-XAs下部クラッド層2が20000Å、AlYGa1-YAs活性層3が500Å、p−AlXGa1-XAs上部第一クラッド層4が3000Å、p−AlGaInPエッチングストップ層11が200Å、n−AlZGa1-ZAs第二電流制限層10が8000Å、n−GaAs第一電流制限層5が10000Å、n−GaAsキャップ層12が2000Å、p−AlXGa1-XAs上部第二クラッド層6が18000Å、p−GaAsコンタクト層7が16000Åとした。また、Al混晶比をX=0.5、Y=0.12、Z=0.75とし、ストライプ溝Wの幅を3.5μm、レーザー共振器Lの長さを350μmと一定にし、第二電流制限層の幅Mを20、40、80、160μmと変化させてみた。この場合の光出力2mWにおけるビジビリティ(γ)、非点隔差、キンク(電気的光学特性の折れ曲がる光出力)を図5に示す。Mを大きくするに従って、γが小さくなる、すなわち、縦マルチモード発振し始めるのがわかる。非点隔差はそれにつれて大きくなるが、M=160μmにおいても10μm以下にある。キンクはほとんど変化していない。これは、Mを大きくすると利得導波的要素が増えてキンクが下がろうとするのに対し、吸収損失が減って微分効率が大きくなるため、キンクが下がるのが相殺されるためと考えられる。
【0032】
このように、キンクレベルを高く、かつ非点隔差を低く保ちながら、縦マルチモード発振する半導体レーザー素子が得られた。
以上のように、従来、書き込み用光源に必要な30mW以上の光出力を発生させる半導体レーザーでは、2mW程度の低光出力においても可干渉性が高く、光ディスクから記録を読み取るのに高周波重畳回路が必要であったが、本発明によって、高周波重畳回路不要なピックアップを作製するための半導体レーザーが安定量産できるようになった。
【0033】
【発明の効果】
本発明によれば、(1)高出力動作まで横モ−ドの安定でかつ非点隔差も小さく抑えた低ノイズ半導体レ−ザ−を安定して提供することができる。
(2)設計パラメ−タを簡単に変更でき、あらゆる用途に対する半導体レ−ザ−を提供できる。
(3)本発明の半導体レ−ザ−を用いて、高周波重畳回路の不要な、記録書き込み兼読み取り用ピックアップを作製することができる。
【図面の簡単な説明】
【図1】本発明の半導体レーザー素子の構造を示す説明図。
【図2】本発明の半導体レーザー素子の製造方法の一部を示す説明図
【図3】本発明の半導体レーザー素子の製造方法の一部を示す説明図
【図4】本発明の半導体レーザー素子の製造方法の一部を示す説明図
【図5】本発明の半導体レーザー素子の特性を示す図。
【図6】従来の半導体レーザー素子の構造を示す説明図。
【符号の説明】
1 半導体基板
2 下部クラッド層
3 活性層
4 上部第一クラッド層
5 第一電流制限層
6 上部第二クラッド層
7 コンタクト層
8,9 電極
10 第二電流制限層
11 エッチングストップ層
12 キャップ層
13 誘電体膜
Claims (4)
- 半導体基板上に形成された下部クラッド層と、該下部クラッド層上に形成された活性層と、該活性層上に形成された上部クラッド層と、該上部クラッド層の内に電流路となるストライプ溝を有する電流制限層を備え、該電流制限層を構成する材料が発光端面付近とそれ以外の領域で異なる半導体レーザー素子において、前記電流制限層の発光端面付近は、前記活性層よりも禁制帯幅が小さいか又は同等な半導体層からなり、前記電流制限層の発光端面付近以外の部分は、前記活性層よりも禁制帯幅が大きく、かつ、屈折率が前記上部クラッド層と同等もしくは小さい半導体層からなることを特徴とする半導体レーザー素子。
- 記録書き込み用、及び記録読み取り用光源として請求項1記載の半導体レーザー素子を備えた光ピックアップシステム。
- 第一導電型のGaAs基板上に第一導電型のAlXGa1-XAsからなるクラッド層、AlYGa1-YAsからなる活性層、第二導電型のAlXGa1-XAsからなる上部第一クラッド層、第一導電型のAlZGa1-ZAsからなる第二電流制限予備層、第二導電型のGaAsキャップ層、を順次積層する工程(Z≧X>Y)と、前記キャップ層及び第二電流制限予備層の発光端面側をエッチングして前記上部第一クラッド層を露出させる工程と、前記上部第一クラッド層の露出面上に第一導電型のGaAsからなる第一電流制限予備層を選択成長する工程と、前記キャップ層、第一電流制限予備層及び、第二電流制限予備層をエッチングし、第一電流制限層、第二電流制限層及び電流路となるストライプ溝を形成する工程と、第二導電型のAlXGa1-XAsからなる上部第二クラッド層及び第二導電型のGaAsからなるコンタクト層を順次積層する工程とを備えた半導体レーザー素子の製造方法。
- 請求項3記載の半導体レーザー素子の製造方法において、前記第二導電型のAlXGa1-XAsからなる上部第一クラッド層上に、第一導電型のGaAsからなる第一電流制限予備層及び第一導電型のAlZGa1-ZAsからなる第二電流制限予備層をエッチングする際に使用する溶液に対し、エッチングされにくいAlGaInPからなるエッチングストップ層を設けることを特徴とする半導体レーザー素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18756295A JP3768267B2 (ja) | 1995-07-24 | 1995-07-24 | 半導体レーザー素子及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18756295A JP3768267B2 (ja) | 1995-07-24 | 1995-07-24 | 半導体レーザー素子及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0936483A JPH0936483A (ja) | 1997-02-07 |
JP3768267B2 true JP3768267B2 (ja) | 2006-04-19 |
Family
ID=16208261
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18756295A Expired - Fee Related JP3768267B2 (ja) | 1995-07-24 | 1995-07-24 | 半導体レーザー素子及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3768267B2 (ja) |
-
1995
- 1995-07-24 JP JP18756295A patent/JP3768267B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0936483A (ja) | 1997-02-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0888439A (ja) | 半導体レーザおよびその製法 | |
JP4047358B2 (ja) | 自励発振型半導体レーザ装置 | |
JP4627132B2 (ja) | 半導体レーザ装置および光ディスク記録再生装置 | |
US20020136255A1 (en) | Semiconductor laser, optical element provided with the same and optical pickup provided with the optical element | |
US7704759B2 (en) | Semiconductor laser device and method for fabricating the same | |
JP3785429B2 (ja) | 半導体レーザー素子及びその製造方法 | |
JP3768267B2 (ja) | 半導体レーザー素子及びその製造方法 | |
JP2643276B2 (ja) | 半導体レーザの駆動方法 | |
JP3768288B2 (ja) | 半導体レーザ素子及びその製造方法 | |
JP3235778B2 (ja) | 半導体レーザ | |
JPH10154843A (ja) | 半導体レーザ素子及びそれを用いた光ディスク装置 | |
JPH0936492A (ja) | 半導体レーザー素子及びその製造方法 | |
JPH0671121B2 (ja) | 半導体レーザ装置 | |
JPH0936481A (ja) | 半導体レーザー素子及びその製造方法 | |
JP2002223038A (ja) | 半導体レーザ装置 | |
JP2004087980A (ja) | 端面発光型半導体レーザ、電子機器、端面発光型半導体レーザの制御方法及び端面発光型半導体レーザの製造方法 | |
JP3792434B2 (ja) | 自励発振型半導体レーザ | |
JPH09270563A (ja) | 半導体レーザ素子およびその製造方法 | |
JPH0671122B2 (ja) | 半導体レーザ素子 | |
JP3008830B2 (ja) | 半導体レーザ | |
JPS6237899B2 (ja) | ||
JPH071818B2 (ja) | 集積型半導体レーザ | |
JPH09283842A (ja) | 半導体レーザ素子 | |
JP2955877B2 (ja) | 半導体レーザ | |
JPH10294534A (ja) | 半導体レーザ素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040120 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040323 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040524 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051004 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051129 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060131 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060201 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120210 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |