CN109273425A - 一种引线框架封装结构的布线方法 - Google Patents

一种引线框架封装结构的布线方法 Download PDF

Info

Publication number
CN109273425A
CN109273425A CN201811258035.XA CN201811258035A CN109273425A CN 109273425 A CN109273425 A CN 109273425A CN 201811258035 A CN201811258035 A CN 201811258035A CN 109273425 A CN109273425 A CN 109273425A
Authority
CN
China
Prior art keywords
pin
lead frame
wiring
metal
target
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811258035.XA
Other languages
English (en)
Other versions
CN109273425B (zh
Inventor
周森
张永刚
邱振
金冬梅
沈国强
刘仁琦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Star Science And Technology Semiconductor (jiangyin) Co Ltd
Original Assignee
Star Science And Technology Semiconductor (jiangyin) Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Star Science And Technology Semiconductor (jiangyin) Co Ltd filed Critical Star Science And Technology Semiconductor (jiangyin) Co Ltd
Priority to CN201811258035.XA priority Critical patent/CN109273425B/zh
Publication of CN109273425A publication Critical patent/CN109273425A/zh
Application granted granted Critical
Publication of CN109273425B publication Critical patent/CN109273425B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/4917—Crossed wires

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

本发明公开了一种引线框架封装结构的布线方法，属于半导体封装技术领域。其工艺步骤如下；步骤一、在局部区域确定需要重布线的金属焊线及其引线框架的目标引脚和芯片的目标焊盘；步骤二、芯片的目标焊盘对应的引线框架的引脚的功能位向左或向右挪过N位，形成N个新增引脚；步骤三、增设若干个打线新区，在所述打线新区内设置目标引脚的转接引脚Ⅰ和转接引脚Ⅱ，转接引脚Ⅰ和转接引脚Ⅱ通过布线金属分别与引线框架的目标引脚和对应的新增引脚连接；步骤四、在打线新区，将转接引脚Ⅰ和转接引脚Ⅱ通过金属焊线连接；步骤五、将对应的新增引脚通过金属焊线与目标焊盘连接，实现目标引脚与目标焊盘的电信连接。本发明的布线方法增强了产品工艺能力。

Description

一种引线框架封装结构的布线方法
技术领域
本发明涉及一种引线框架封装结构的布线方法，属于半导体封装技术领域。
背景技术
引线框架是制造集成电路半导体元件的基本部件，它有着支撑芯片、散发工作热量、以及连接外部电路的重要作用。引线框架用于打线的引脚在靠近芯片上的焊盘的一侧。引线框架产品一般是单层设计，由于受引脚打线空间限制，在打线引脚和芯片上的焊盘不是依次连接的情况下，通常可以通过引脚连引脚的跳线方式解决，但对于复杂的情况，就会有许多交叉线和大角度的长斜线的发生，如图1所示，存在碰线和劈刀踩线的风险。
发明内容
本发明的目的在于克服传统的布线方法的不足，提供一种避免交叉线和大角度的长斜线的发生的引线框架封装结构的布线方法。
本发明的目的是这样实现的：
本发明一种引线框架封装结构的布线方法，其工艺步骤如下；
步骤一、在引线框架的原布线区域，在局部区域确定需要重布线的金属焊线及其引线框架的目标引脚和芯片的目标焊盘；
步骤二、芯片的目标焊盘对应的引线框架的引脚的功能位向左或向右挪过N位，形成N个新增引脚；
步骤三、在引线框架的原布线区域的引线框架的功能空白区增设若干个打线新区，并通过就近原则选择打线新区；
步骤四、在所述打线新区内设置目标引脚的转接引脚Ⅰ和转接引脚Ⅱ，转接引脚Ⅰ和转接引脚Ⅱ通过布线金属分别与引线框架的目标引脚和对应的新增引脚连接；
步骤五、在打线新区，将转接引脚Ⅰ和转接引脚Ⅱ通过金属焊线连接，从而实现目标引脚与对应的新增引脚的电信连接；
步骤六、在引线框架的原引脚的局部区域，将对应的新增引脚通过金属焊线与目标焊盘连接，实现目标引脚与目标焊盘的电信连接。
进一步地，在步骤二中，N的取值范围为自然数，且N与同方向的需要重布线的连续的金属焊线个数一致。
进一步地，所述N为1、2、3、4、5、6、7、8、9、10。
进一步地，在步骤三中，所述目标引脚的转接引脚Ⅰ和转接引脚Ⅱ与引线框架为一体结构。
进一步地，在步骤三中，所述引线框架的功能空白区在引线框架的原布线区域的左侧、右侧或对侧。
进一步地，在步骤三中，布线金属通过溅射金属种子层、光刻掩模图案、电镀金属层连接转接引脚与原引脚、激光去除金属层周边无效金属种子层等再布线工艺制作。
进一步地，还包括绝缘层，所述绝缘层覆盖布线金属。
有益效果
本发明一种引线框架封装结构的布线方法，利用原布线区域的引线框架功能空白区域增加若干个打线新区，增强优化引脚顺序的能力，实现打线引脚和布线焊盘依次连接，从而减少整个产品布线里的交叉线和大角度斜线，最大限度减少布线时由于复杂布线带来线和线短路风险，增强了产品的工艺能力。
附图说明
图1为传统的布线方法的效果示意图；
图2为本发明一种引线框架封装结构的布线方法的流程示意图；
图3A至图3E为本发明实施例一的示意图；
图4A至图4E为本发明实施例二的示意图；
图5为本发明布线方法的效果示意图；
其中，
引脚11、12、13、14、15
芯片的焊盘21、22、23、24、25
金属焊线311、312、321、322、
金属焊线31、32
转接引脚Ⅰ41、转接引脚Ⅰ42、转接引脚Ⅱ46、转接引脚Ⅱ47
布线金属51、52、53。
具体实施方式
下面结合附图对本发明的具体实施方式进行详细说明。
图2为本发明一种引线框架封装结构的布线方法的流程示意图，其工艺步骤如下；
步骤一、在引线框架的原布线区域，在局部区域确定需要重布线的金属焊线及其引线框架的目标引脚和芯片的目标焊盘；
步骤二、芯片的目标焊盘对应的引线框架的引脚的功能位向左或向右挪过N位，形成N个新增引脚；其中，N与同方向的需要重布线的连续的金属焊线个数一致；一般地，N的取值范围为自然数，N以1至10内的自然数为佳；此处，引脚的功能位向左还是向右挪位，根据实际情况确定。一般地，由于芯片为上游厂商提供，芯片的焊盘功能已经确定，引线框架的引脚功能可以视具体情况改变原有引脚布线设计。若芯片的目标焊盘在正常芯片焊盘的右侧第一位，则引线框架的目标焊盘原对应的引脚的功能位向右挪过一位；若芯片的目标焊盘在正常芯片焊盘的右侧第二位，则引线框架的目标焊盘原对应的引脚的功能位向右挪过两位，以此类推。若芯片的目标焊盘在正常芯片焊盘的左侧第一位，则引线框架的目标焊盘原对应的引脚的功能位向左挪过一位；若芯片的目标焊盘在正常芯片焊盘的左侧第二位，则引线框架的目标焊盘原对应的引脚的功能位向左挪过两位，以此类推。
步骤三、在引线框架的原布线区域的临近区域增设若干个打线新区，该打线新区的具体位置不固定，只要是临近原布线区域的引线框架的功能空白区都可以利用设置，可以是在引线框架的原布线区域的左侧、右侧或对侧。
步骤四、在打线新区内设置目标引脚的转接引脚Ⅰ和转接引脚Ⅱ，转接引脚Ⅰ和转接引脚Ⅱ与引线框架为一体结构；转接引脚Ⅰ和转接引脚Ⅱ通过布线金属分别与引线框架的目标引脚和对应的新增引脚连接；优先通过就近原则选择打线新区。布线金属通过溅射金属种子层、光刻掩模图案、电镀金属层连接转接引脚与原引脚、激光去除金属层周边无效金属种子层等再布线工艺制作。由于布线金属设置在芯片的下方的引线框架内，为确保布线金属与芯片的绝缘性，可以涂布绝缘层覆盖布线金属。
步骤五、在打线新区，将转接引脚Ⅰ和转接引脚Ⅱ通过金属焊线连接，从而实现目标引脚与对应的新增引脚的电信连接；
步骤六、在引线框架的原引脚的局部区域，将对应的新增引脚通过金属焊线与目标焊盘连接，实现目标引脚与目标焊盘的电信连接。
为了更清楚、完整地说明本发明的技术方案，下面将结合本发明的实施例及其附图，来进一步阐述本发明的技术方案。显然，本发明所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例一
引线框架的原布线区域，包括引线框架的引脚区和芯片的焊盘区，如图3A所示，示出了其局部区域，引线框架的引脚区有呈阵列平行排布的引脚11、引脚12、引脚13，芯片的焊盘区有芯片的焊盘21、焊盘22、焊盘23。一般地，焊盘21、焊盘22、焊盘23与引脚11、引脚12、引脚13顺次一一对应分布。引脚12通过金属焊线32与其正对的焊盘22直接连接，但引脚11需要与右上角的焊盘23连接，其金属焊线31需跨过引脚12再与焊盘23连接，必然与金属焊线32交叉，形成飞线，为碰线短路或劈刀踩线埋下隐患。
本发明为解决上述飞线问题，提供了一种引线框架封装结构的布线方法，其工艺方法如下：
步骤一、如图3A所示，在引线框架的原布线区域，其局部区域有引线框架的引脚11、引脚12、引脚13，和芯片的焊盘21、焊盘22、焊盘23，引脚11、引脚12、引脚13呈阵列纵向平行排布，芯片的焊盘21、焊盘22、焊盘23与引脚11、引脚12、引脚13顺次一一对应设置。确认引脚11为目标引脚，焊盘23为其目标焊盘。
步骤二、如图3B所示，把焊盘23原对应的引脚13的功能位向右挪过一位，将原引脚13改为新增引脚14；
步骤三、如图3C所示，在引线框架的原芯片焊盘区的左侧增设打线新区I；打线新区I也可以设置在引线框架的原布线区域右侧，甚至是引线框架的原布线区域对侧。只要是在引线框架的功能空白区。
步骤四、在打线新区I内设置转接引脚Ⅰ41、转接引脚Ⅱ44，转接引脚Ⅰ41、转接引脚Ⅱ44呈阵列横向平行排布。转接引脚Ⅰ41、转接引脚Ⅱ44与原引脚11、新增引脚14分别通过布线金属51、布线金属54一一对应连接。布线金属51、布线金属54通过溅射金属种子层、光刻掩模图案、电镀金属层连接转接引脚与原引脚、激光去除金属层周边无效金属种子层等再布线工艺制作。由于布线金属51、布线金属54设置在芯片的下方的引线框架内，为确保布线金属与芯片的绝缘性，可以涂布绝缘层覆盖布线金属51、布线金属54。
步骤五、如图3D所示，在打线新区I，将转接引脚Ⅰ41与转接引脚Ⅱ44通过金属焊线311连接，从而实现原引脚11与新增引脚14的电信连接。
步骤六、如图3E所示，在引线框架的原引脚的局部区域，将新增引脚14通过金属焊线312与焊盘23连接，实现原引脚11与芯片的焊盘23的电信连接。原引脚12通过金属焊线32与其对应的焊盘22直接连接。金属焊线312与金属焊线32不交叉也非飞线，从而解决了整个产品布线里的交叉线和大角度斜线问题，最大限度减少布线时由于复杂布线带来的线和线短路风险，增强了产品的工艺能力，实现了打线引脚和芯片上的焊盘依次连接。
实施例二
引线框架的原布线区域，包括引线框架的引脚区和芯片的焊盘区，如图4A所示，示出了其局部区域，引脚区有呈阵列平行排布的引线框架的引脚11、引脚12、引脚13、引脚14、引脚15，芯片的焊盘区有芯片的焊盘21、焊盘22、焊盘23、焊盘24、焊盘25，焊盘21、焊盘22、焊盘23、焊盘24、焊盘25与引脚11、引脚12、引脚13、引脚14、引脚15上下一一对应分布。引脚13通过金属焊线33与其正对的焊盘23直接连接，但引脚12需要与右上角的焊盘24连接、引脚11需要与右上角的焊盘25连接，其金属焊线31、金属焊线32需跨过引脚13再与焊盘24、焊盘25连接，必然与金属焊线33交叉，还形成了长飞线，为碰线短路或劈刀踩线埋下隐患。
本发明解决上述飞线，提供一种引线框架封装结构的布线方法，其工艺方法如下：
步骤一、如图4A所示，在引线框架的原布线区域，其局部区域有引线框架的引脚11、引脚12、引脚13、引脚14、引脚15和芯片的焊盘21、焊盘22、焊盘23、焊盘24、焊盘25，引脚11、引脚12、引脚13、引脚14、引脚15呈阵列纵向平行排布，焊盘21、焊盘22、焊盘23、焊盘24、焊盘25与引脚11、引脚12、引脚13、引脚14、引脚15顺次一一对应设置。确认引脚11为目标引脚一，焊盘25为其目标焊盘一；引脚12为目标引脚二，焊盘24为其目标焊盘二。
步骤二、如图4B所示，把原焊盘24、焊盘25对应的引脚14、引脚15的功能位向右挪过两位，将原引脚14、引脚15改为新增引脚16、新增引脚17；
步骤三、如图4C所示，在引线框架的原焊盘区的左侧增设打线新区Ⅱ；打线新区Ⅱ也可以设置在引线框架的原布线区域右侧，甚至是引线框架的原布线区域对侧。只要是在引线框架的功能空白区。
步骤四、在打线新区Ⅱ内设置转接引脚Ⅰ41、转接引脚Ⅰ42、转接引脚Ⅰ46、转接引脚Ⅰ47，转接引脚Ⅰ41、转接引脚Ⅰ42、转接引脚Ⅰ46、转接引脚Ⅰ47呈阵列横向平行排布。转接引脚Ⅰ41、转接引脚Ⅰ42、转接引脚Ⅱ46、转接引脚Ⅱ47与原引脚11、原引脚12、新增引脚16、新增引脚17分别通过布线金属51、布线金属52、布线金属56、布线金属57一一对应连接。布线金属51、布线金属52、布线金属56、布线金属57通过溅射金属种子层、光刻掩模图案、电镀金属层连接转接引脚与原引脚、激光去除金属层周边无效金属种子层等再布线工艺制作。由于布线金属51、布线金属52、布线金属56、布线金属57设置在芯片的下方的引线框架内，为确保布线金属与芯片的绝缘性，可以涂布绝缘层覆盖布线金属51、布线金属52、布线金属56、布线金属57。
步骤五、如图4D所示，在打线新区Ⅱ，将转接引脚Ⅰ41与转接引脚Ⅱ47通过金属焊线311连接，从而实现原引脚11与新增引脚17的电信连接；将转接引脚Ⅰ42与转接引脚Ⅱ46通过金属焊线321连接，从而实现原引脚12与新增引脚16的电信连接。
步骤六、如图4E所示，在引线框架的原引脚局部区域，新增引脚17通过金属焊线322与焊盘25连接，实现原引脚11与焊盘25的电信连接；新增引脚16通过金属焊线312与焊盘24连接，实现原引脚12与焊盘24的电信连接。原引脚12通过金属焊线33与其对应的焊盘23直接连接。金属焊线312、金属焊线322与金属焊线33不交叉也非飞线，从而解决了整个产品布线里的交叉线和大角度斜线问题，最大限度减少布线时由于复杂布线带来的线和线短路风险，增强了产品的工艺能力，实现了打线引脚和芯片上的焊盘依次连接。
通过上述引线框架封装结构的布线方法优化了引脚顺序的能力，实现了打线引脚和芯片的焊盘依次连接，其效果如图5所示，避免了整个产品布线里的交叉线和大角度斜线的出现，大大降低了布线时由于复杂布线带来线和线短路风险以及劈刀踩线的风险。
以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步地详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围。凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (7)

1.一种引线框架封装结构的布线方法，其工艺步骤如下；
步骤一、在引线框架的原布线区域，在局部区域确定需要重布线的金属焊线及其引线框架的目标引脚和芯片的目标焊盘；
步骤二、芯片的目标焊盘对应的引线框架的引脚的功能位向左或向右挪过N位，形成N个新增引脚；
步骤三、在引线框架的原布线区域的引线框架的功能空白区增设若干个打线新区，并通过就近原则选择打线新区；
步骤四、在所述打线新区内设置目标引脚的转接引脚Ⅰ和转接引脚Ⅱ，转接引脚Ⅰ和转接引脚Ⅱ通过布线金属分别与引线框架的目标引脚和对应的新增引脚连接；
步骤五、在打线新区，将转接引脚Ⅰ和转接引脚Ⅱ通过金属焊线连接，从而实现目标引脚与对应的新增引脚的电信连接；
步骤六、在引线框架的原引脚的局部区域，将对应的新增引脚通过金属焊线与目标焊盘连接，实现目标引脚与目标焊盘的电信连接。
2.根据权利要求1所述的布线方法，其特征在于：在步骤二中，N的取值范围为自然数，且N与同方向的需要重布线的连续的金属焊线个数一致。
3.根据权利要求2所述的布线方法，其特征在于：所述N为1、2、3、4、5、6、7、8、9或10。
4.根据权利要求1所述的布线方法，其特征在于：在步骤三中，所述目标引脚的转接引脚Ⅰ和转接引脚Ⅱ与引线框架为一体结构。
5.根据权利要求1所述的布线方法，其特征在于：在步骤三中，所述引线框架的功能空白区在引线框架的原布线区域的左侧、右侧或对侧。
6.根据权利要求1所述的布线方法，其特征在于：在步骤三中，所述布线金属通过再布线工艺制作，所述再布线工艺依次包括溅射金属种子层、光刻掩模图案、电镀金属层连接转接引脚与原引脚、激光去除金属层周边无效金属种子层。
7.根据权利要求6所述的布线方法，其特征在于：还包括绝缘层，所述绝缘层覆盖布线金属。
CN201811258035.XA 2018-10-26 2018-10-26 一种引线框架封装结构的布线方法 Active CN109273425B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811258035.XA CN109273425B (zh) 2018-10-26 2018-10-26 一种引线框架封装结构的布线方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811258035.XA CN109273425B (zh) 2018-10-26 2018-10-26 一种引线框架封装结构的布线方法

Publications (2)

Publication Number Publication Date
CN109273425A true CN109273425A (zh) 2019-01-25
CN109273425B CN109273425B (zh) 2020-06-12

Family

ID=65193664

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811258035.XA Active CN109273425B (zh) 2018-10-26 2018-10-26 一种引线框架封装结构的布线方法

Country Status (1)

Country Link
CN (1) CN109273425B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115410935A (zh) * 2022-08-30 2022-11-29 江苏泰治科技股份有限公司 一种ic芯片封装时避免焊线交叉的布线方法及系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5072280A (en) * 1989-10-23 1991-12-10 Nec Corporation Resin sealed semiconductor device
US5373188A (en) * 1992-11-04 1994-12-13 Mitsubishi Denki Kabushiki Kaisha Packaged semiconductor device including multiple semiconductor chips and cross-over lead
CN1933134A (zh) * 2005-07-22 2007-03-21 马维尔国际贸易有限公司 高速集成电路封装
CN101127340A (zh) * 2006-08-15 2008-02-20 雅马哈株式会社 半导体器件及用于其的引线接合方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5072280A (en) * 1989-10-23 1991-12-10 Nec Corporation Resin sealed semiconductor device
US5373188A (en) * 1992-11-04 1994-12-13 Mitsubishi Denki Kabushiki Kaisha Packaged semiconductor device including multiple semiconductor chips and cross-over lead
CN1933134A (zh) * 2005-07-22 2007-03-21 马维尔国际贸易有限公司 高速集成电路封装
CN101127340A (zh) * 2006-08-15 2008-02-20 雅马哈株式会社 半导体器件及用于其的引线接合方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115410935A (zh) * 2022-08-30 2022-11-29 江苏泰治科技股份有限公司 一种ic芯片封装时避免焊线交叉的布线方法及系统
CN115410935B (zh) * 2022-08-30 2023-09-26 江苏泰治科技股份有限公司 一种ic芯片封装时避免焊线交叉的布线方法及系统

Also Published As

Publication number Publication date
CN109273425B (zh) 2020-06-12

Similar Documents

Publication Publication Date Title
CN103219325B (zh) 多维集成电路结构及其形成方法
US4254445A (en) Discretionary fly wire chip interconnection
CN101355067B (zh) 多芯片模块的改进的电连接
US10090236B2 (en) Interposer having a pattern of sites for mounting chiplets
JPH06216297A (ja) 介挿体リードフレームを有する回路組立体
CN109300863A (zh) 半导体封装结构以及半导体封装方法
CN103811428B (zh) 用于具有保护环的倒装芯片衬底的方法和装置
CN1555574A (zh) 利用芯片上焊盘扩大部分封装微电子器件的方法
CN109087905A (zh) 半导体封装装置及其半导体配线基板
CN102130025B (zh) 晶片及其处理方法和制造半导体装置的方法
CN102034780A (zh) 集成电路芯片、具有该芯片的倒装芯片封装和其制造方法
CN109273425B (zh) 一种引线框架封装结构的布线方法
CN101599439B (zh) 半导体裸芯片的接合焊盘排布方法以及半导体裸芯片
CN103872004B (zh) 芯片结构及多芯片堆迭封装
CN110112117A (zh) 半导体封装
CN101131978A (zh) 集成电路封装构造及其使用的多层导线架
KR102687750B1 (ko) 서포팅 기판을 포함한 스택 패키지
CN107301954A (zh) 封装基板的制作方法
CN100524747C (zh) 集成电路模块中的安装结构
CN113540033A (zh) 制品、集成电路及其制造方法
KR100360074B1 (ko) 2차원멀티칩모듈패키지를사용하는집적회로칩간의논리적3차원상호연결
JPS617656A (ja) マルチチップパッケ−ジ
JPH0367345B2 (zh)
CN100539104C (zh) 引线框架
JP3531863B2 (ja) ウェーハ・レベルの集積回路の構造およびそれを製造するための方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant