CN100539104C - 引线框架 - Google Patents

引线框架 Download PDF

Info

Publication number
CN100539104C
CN100539104C CN 200610148240 CN200610148240A CN100539104C CN 100539104 C CN100539104 C CN 100539104C CN 200610148240 CN200610148240 CN 200610148240 CN 200610148240 A CN200610148240 A CN 200610148240A CN 100539104 C CN100539104 C CN 100539104C
Authority
CN
China
Prior art keywords
lead
hole
wire
die pad
sealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN 200610148240
Other languages
English (en)
Other versions
CN101211887A (zh
Inventor
王津洲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN 200610148240 priority Critical patent/CN100539104C/zh
Priority to US11/833,247 priority patent/US20080157307A1/en
Publication of CN101211887A publication Critical patent/CN101211887A/zh
Priority to US12/536,019 priority patent/US20090289337A1/en
Application granted granted Critical
Publication of CN100539104C publication Critical patent/CN100539104C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

一种引线框架,包括:管芯垫和位于管芯垫周围的引线,管芯垫上有通孔,且通孔位于管芯垫边缘,所述通孔用于与引线连接的金属线穿过。用上述的引线框架,使后续半导体芯片封装过程简化,提高了制程的效果;同时降低制造成本。

Description

引线框架
技术领域
本发明涉及半导体芯片封装领域,尤其涉及半导体芯片封装过程中所用的引线框架。
背景技术
随着电子元件的小型化、轻量化及多功能化的需求日渐增加,导致半导体封装密度不断增加,因而必须缩小封装尺寸及封装时所占的面积。为满足上述的需求所发展出的技术中,多芯片半导体封装技术对于封装芯片的整体成本、效能及可靠度具有指标性作用。
在封装半导体芯片过程中,需要用引线框架将半导体芯片与外部电路电连接来向外部电路提供由半导体芯片执行的功能,引线框架还可以物理地支撑半导体芯片。
现有引线框架的结构如申请号为03127406的中国申请专利中所述的技术方案。如图1所示,四方扁平封装(QFP)型引线框架100包括:用于安装半导体芯片的管芯垫104和布置在管芯垫104周围的多条引线102。
现有技术的引线框架为单层结构,适用于芯片置于管芯垫上的单芯片半导体封装。如果要形成多芯片半导体封装,则需将芯片在管芯垫上堆叠,如果在管芯垫不同侧放置芯片,则两侧芯片的放置方向不同,则需要在其中一侧芯片上进行进一步的重新布线加工,使两侧芯片的内部连线对称,增加制程的复杂度,降低半导体封装的可靠性,并提高成本。
发明内容
本发明解决的问题是提供一种引线框架,防止增加制程的复杂度,降低半导体封装的可靠性,并提高成本。
为解决上述问题,本发明提供一种引线框架,包括:管芯垫和位于管芯垫周围的引线,管芯垫上有通孔,且通孔位于管芯垫边缘,所述通孔用于与引线连接的金属线穿过。
所述通孔是封闭的与引线不连通,或者是开放的与引线连通。
所述引线框架为单层结构。引线框架的材料为金属或合金。所述引线框架为四方扁平型或双列直插式封装型。
与现有技术相比,本发明具有以下优点:本发明在管芯垫上有通孔,且通孔位于管芯垫边缘,能使后续在管芯垫两侧安装的芯片按相同方向放置,因此管芯垫两侧的芯片内部接线对称,使半导体芯片封装过程简化,提高了制程的灵活性与效果;同时降低制造成本。
附图说明
图1是现有技术四方扁平封装型引线框架结构示意图;
图2是本发明第一实施例双列直插式封装型引线框架第一种结构示意图;
图3是本发明第一实施例双列直插式封装型引线框架第二种结构示意图;
图4是本发明第二实施例双列直插式封装型引线框架第一种结构示意图;
图5是本发明第二实施例双列直插式封装型引线框架第二种结构示意图;
图6是本发明第一实施例四方扁平封装型引线框架第一种结构示意图;
图7是本发明第一实施例四方扁平封装型引线框架第二种结构示意图;
图8是本发明第二实施例四方扁平封装型引线框架第一种结构示意图;
图9是本发明第二实施例四方扁平封装型引线框架第二种结构示意图。
具体实施方式
现有技术的引线框架的管芯垫为单一连接体,适用于芯片置于管芯垫上方的单芯片半导体封装。如果要形成多芯片半导体封装,则需将芯片在管芯垫上堆叠,如果在管芯垫不同侧放置芯片,则两侧芯片的放置方向不同,则需要在其中一侧芯片上进行进一步的重新布线加工,使两侧芯片的内部连线对称,增加制程的复杂度,降低半导体封装的可靠性,并提高成本。本发明在管芯垫上有通孔,且通孔位于管芯垫边缘,能使后续在管芯垫两侧安装的芯片按相同方向放置,因此管芯垫两侧的芯片内部接线对称,使半导体芯片封装过程简化,提高了制程的灵活性与效果;同时降低制造成本。下面结合附图对本发明的具体实方式做详细的说明。
本发明的引线框架,包括:管芯垫和位于管芯垫周围的引线,管芯垫上有通孔,且通孔位于管芯垫边缘,所述通孔用于与引线连接的金属线穿过。
图2是本发明第一实施例双列直插式封装型引线框架第一种结构示意图。如图2所示,引线框架200包括管芯垫202和位于管芯垫202外围的引线1、2、3、4、5、6、7、8、9、10、11、12、13和14,引线1、2、3、4、5、6、7、8、9、10、11、12、13和14以梳形向外延伸且与管芯垫202隔开;所述管芯垫202上有形状相同且数量和位置与引线1、2、3、4、5、6、7、8、9、10、11、12、13和14数量和位置对应的封闭通孔a、b、c、d、e、f、g、h、i、j、k、l、m和n,所述封闭通孔a、b、c、d、e、f、g、h、i、j、k、l、m和n位于管芯垫202的边缘;其中封闭通孔a与引线1对应、封闭通孔b与引线2对应、封闭通孔c与引线3对应、封闭通孔d与引线4对应、封闭通孔e与引线5对应、封闭通孔f与引线6对应、封闭通孔g与引线7对应、封闭通孔h与引线8对应、封闭通孔i与引线9对应、封闭通孔j与引线10对应、封闭通孔k与引线11对应、封闭通孔1与引线12对应、封闭通孔m与引线13对应以及封闭通孔n与引线14对应。
本实施例中,封闭通孔a、b、c、d、e、f、g、h、i、j、k、l、m和n的大小为大于0.2mm×0.2mm;除实施例外,封闭通孔a、b、c、d、e、f、g、h、i、j、k、l、m和n的大小可以是使管芯垫202不与整个引线框架200断开,并且使管芯垫202上有承载芯片的区域。
图3是本发明第一实施例双列直插式封装型引线框架第二种结构示意图。如图3所示,引线框架200包括管芯垫202和位于管芯垫202外围的引线1、2、3、4、5、6、7、8、9、10、11、12、13和14,引线1、2、3、4、5、6、7、8、9、10、11、12、13和14以梳形向外延伸且与管芯垫202隔开;所述管芯垫202边缘有形状相同且数量和位置与引线1、2、3、4、5、6、7、8、9、10、11、12、13和14数量和位置对应的开放通孔a、b、c、d、e、f、g、h、i、j、k、l、m和n,所述开放通孔a、b、c、d、e、f、g、h、i、j、k、l、m和n位于管芯垫202边缘;其中开放通孔a与引线1对应、开放通孔b与引线2对应、开放通孔c与引线3对应、开放通孔d与引线4对应、开放通孔e与引线5对应、开放通孔f与引线6对应、开放通孔g与引线7对应、开放通孔h与引线8对应、开放通孔i与引线9对应、开放通孔j与引线10对应、开放通孔k与引线11对应、开放通孔1与引线12对应、开放通孔m与引线13对应以及开放通孔n与引线14对应。
本实施例中,开放通孔a、b、c、d、e、f、g、h、i、j、k、l、m和n在管芯垫202边缘是断开的,与引线1、2、3、4、5、6、7、8、9、10、11、12、13和14连通。
开放通孔a、b、c、d、e、f、g、h、i、j、k、l、m和n的大小为0.2mm×0.3mm;除实施例外,开放通孔a、b、c、d、e、f、g、h、i、j、k、l、m和n的大小可以是使管芯垫202不与整个引线框架200断开,并且使管芯垫202上有承载芯片的区域。
图4是本发明第二实施例双列直插式封装型引线框架第一种结构示意图。如图4所示,引线框架300包括管芯垫302和位于管芯垫302外围的多个引线304,多个引线304以梳形向外延伸且与管芯垫302隔开;所述管芯垫302上有与每组引线304对应的单个封闭通孔306,所述封闭通孔306位于管芯垫302边缘。
本实施例中,封闭通孔306的大小为大于0.2mm×2mm;除实施例外,封闭通孔306的大小可以是使管芯垫302不与整个引线框架300断开,并且使管芯垫302上有承载芯片的区域。
图5是本发明第二实施例双列直插式封装型引线框架第二种结构示意图。如图5所示,引线框架300包括管芯垫302和位于管芯垫302外围的多个引线304,多个引线304以梳形向外延伸且与管芯垫302隔开;所述管芯垫302上有与每组引线304对应的单个开放通孔306,所述开放通孔306在管芯垫302边缘断开,与引线304连通。
本实施例中,开放通孔306的大小为大于0.3mm×2mm;除实施例外,开放通306的大小只要使管芯垫302不与整个引线框架300断开,并且使管芯垫302上有承载芯片的区域。
图6是本发明第一实施例四方扁平封装型引线框架第一种结构示意图。如图6所示,引线框架400包括管芯垫402和位于管芯垫402外围的引线A、B、C、D、E、F、G、H、I、J、K、L、M、N、O、P、Q、R、S、T、U、V、W、X、Y、Z、A’和B’,引线A、B、C、D、E、F、G、H、I、J、K、L、M、N、O、P、Q、R、S、T、U、V、W、X、Y、Z、A’和B’以梳形向外延伸且与管芯垫402隔开;所述管芯垫402上有封闭通孔21、22、23、24、25、26、27、28、29、30、31、32、33、34、35、36、37、38、39、40、41、42、43和44,所述封闭通孔21、22、23、24、25、26、27、28、29、30、31、32、33、34、35、36、37、38、39、40、41、42、43和44位于管芯垫402边缘;其中封闭通孔22、23、24、25、26、28、29、30、31、32、34、35、36、37、38、40、41、42、43和44的大小相同,且封闭通孔22与引线B对应、封闭通孔23与引线C对应、封闭通孔24与引线D对应、封闭通孔E与引线25对应、封闭通孔F与引线26对应、封闭通孔I与引线28对应、封闭通孔J与引线29对应、封闭通孔K与引线30对应、封闭通孔L与引线31对应、封闭通孔M与引线32对应、封闭通孔P与引线34对应、封闭通孔Q与引线35对应、封闭通孔R与引线36对应、封闭通孔S与引线37对应、封闭通孔T与引线38对应、封闭通孔W与引线40对应、封闭通孔X与引线41对应、封闭通孔Y与引线42对应、封闭通孔Z与引线43对应以及封闭通孔A’与引线44对应;而引线A和引线B’对应同一封闭通孔21,引线G和引线H对应同一封闭通孔27,引线O和引线N对应同一封闭通孔33,引线U和引线V对应同一封闭通孔39。
本实施例中,引线A引线B’共用一个封闭通孔21,引线G和引线H共用一个封闭通孔27,引线O和引线N共用一个封闭通孔33,引线U和引线V共用一个封闭通孔39,以避免降低管芯垫402的整体结构强度。
本实施例中,封闭通孔22、23、24、25、26、28、29、30、31、32、34、35、36、37、38、40、41、42、43和44的大小相同,为大于0.2mm×0.2mm;封闭通孔21、27、33和39的大小一致,为大于0.4mm×0.4mm;除实施例外,封闭通孔21、22、23、24、25、26、27、28、29、30、31、32、33、34、35、36、37、38、39、40、41、42、43和44的大小只要使管芯垫402不与整个引线框架400断开,并且使管芯垫402上有承载芯片的区域。
图7是本发明第一实施例四方扁平封装型引线框架第二种结构示意图。如图7所示,引线框架400包括管芯垫402和位于管芯垫402外围的引线A、B、C、D、E、F、G、H、I、J、K、L、M、N、O、P、Q、R、S、T、U、V、W、X、Y、Z、A’和B’,引线A、B、C、D、E、F、G、H、I、J、K、L、M、N、O、P、Q、R、S、T、U、V、W、X、Y、Z、A’和B’以梳形向外延伸且与管芯垫402隔开;所述管芯垫402上有开放通孔22、23、24、25、26、28、29、30、31、32、34、35、36、37、38、40、41、42、43和44,封闭通孔21、27、33和39,所述开放通孔22、23、24、25、26、28、29、30、31、32、34、35、36、37、38、40、41、42、43和44在管芯垫402边缘断开,与对应引线连通;其中开放通孔22、23、24、25、26、28、29、30、31、32、34、35、36、37、38、40、41、42、43和44的大小相同,且开放通孔22与引线B对应、开放通孔23与引线C对应、开放通孔24与引线D对应、开放通孔E与引线25对应、开放通孔F与引线26对应、开放通孔I与引线28对应、开放通孔J与引线29对应、开放通孔K与引线30对应、开放通孔L与引线31对应、开放通孔M与引线32对应、开放通孔P与引线34对应、开放通孔Q与引线35对应、开放通孔R与引线36对应、开放通孔S与引线37对应、开放通孔T与引线38对应、开放通孔W与引线40对应、开放通孔X与引线41对应、开放通孔Y与引线42对应、开放通孔Z与引线43对应以及开放通孔A’与引线44对应;而引线A和引线B’对应同一封闭通孔21,引线G和引线H对应同一封闭通孔27,引线O和引线N对应同一封闭通孔33,引线U和引线V对应同一封闭通孔39。
本实施例中,引线A引线B’共用一个封闭通孔21,引线G和引线H共用一个封闭通孔27,引线O和引线N共用一个封闭通孔33,引线U和引线V共用一个封闭通孔39,以避免降低管芯垫402的整体结构强度。
本实施例中,开放通孔22、23、24、25、26、28、29、30、31、32、34、35、36、37、38、40、41、42、43和44的大小相同,为0.2mm×0.3mm;封闭通孔21、27、33和39的大小一致,为0.4mm×0.4mm;除实施例外,开放通孔22、23、24、25、26、28、29、30、31、32、34、35、36、37、38、40、41、42、43和44以及封闭通孔21、27、33和39的大小可以是使管芯垫402不与整个引线框架400断开,并且使管芯垫402上有承载芯片的区域。
图8是本发明第二实施例四方扁平封装型引线框架第一种结构示意图。如图8所示,引线框架500包括管芯垫502和位于管芯垫502外围的引线A、B、C、D、E、F、G、H、I、J、K、L、M、N、O、P、Q、R、S、T、U、V、W、X、Y、Z、A’和B’,引线A、B、C、D、E、F、G、H、I、J、K、L、M、N、O、P、Q、R、S、T、U、V、W、X、Y、Z、A’和B’以梳形向外延伸且与管芯垫502隔开;所述管芯垫502上有封闭通孔51、52、53、54、55、56、57和58,所述封闭通孔51、52、53、54、55、56、57和58位于管芯垫边缘,其中封闭通孔52、53、55和57的大小相同,且引线V、W、X、Y、Z、A’对应同一封闭通孔52、引线B、C、D、E、F对应同一封闭通孔53、引线I、J、K、L、M对应同一封闭通孔55、引线P、Q、R、S、T对应同一封闭通孔57;封闭通孔51、54、56、58的大小相同,比封闭通孔52、53、55和57的尺寸小,其中引线A和引线B’对应同一封闭通孔51,引线G和引线H对应同一封闭通孔54,引线O和引线N对应同一封闭通孔56,引线U和引线V对应同一封闭通孔58。
本实施例中,封闭通孔52、53、55和57的大小相同,为大于0.2mm×2mm;封闭通孔51、54、56、58的大小一致,为0.4mm×0.4mm;除实施例外,封闭通孔51、52、53、54、55、56、57和58的大小可以是使管芯垫502不与整个引线框架500断开,并且使管芯垫502上有承载芯片的区域。
图9是本发明第二实施例四方扁平封装型引线框架第二种结构示意图。如图9所示,引线框架500包括管芯垫502和位于管芯垫502外围的引线A、B、C、D、E、F、G、H、I、J、K、L、M、N、O、P、Q、R、S、T、U、V、W、X、Y、Z、A’和B’,引线A、B、C、D、E、F、G、H、I、J、K、L、M、N、O、P、Q、R、S、T、U、V、W、X、Y、Z、A’和B’以梳形向外延伸且与管芯垫502隔开;所述管芯垫502上有大小相同的开放通孔52、53、55和57,比开放通孔52、53、55和57尺寸小且大小相同的封闭通孔51、54、56和58,所述开放通孔52、53、55和57在管芯垫502边缘断开,与对应引线连通;其中,引线V、W、X、Y、Z、A’对应同一开放通孔52、引线B、C、D、E、F对应同一开放通孔53、引线I、J、K、L、M对应同一开放通孔55、引线P、Q、R、S、T对应同一开放通孔57;引线A和引线B’对应同一封闭通孔51,引线G和引线H对应同一封闭通孔54,引线O和引线N对应同一封闭通孔56,引线U和引线V对应同一封闭通孔58。
本实施例中,开放通孔52、53、55和57的大小相同,为大于0.3mm×2mm;封闭通孔51、54、56、58的大小一致,为0.4mm×0.4mm;除实施例外,开放通孔52、53、55和57以及封闭通孔51、54、56和58的大小可以是使管芯垫502不与整个引线框架500断开,并且使管芯垫502上有承载芯片的区域。
本发明虽然以较佳实施例公开如上,任何本领域技术人员在不脱离本发明的精神和范围内,都可以做出可能的变动和修改,因此本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims (5)

1.一种引线框架,包括:管芯垫和位于管芯垫周围的引线,管芯垫上有通孔,且通孔位于管芯垫边缘与引线对应,所述通孔用于与引线连接的金属线穿过,其中每组引线的边缘引线与其相邻组的边缘引线共用通孔。
2.根据权利要求1所述的引线框架,其特征在于:所述通孔是封闭的与引线不连通,或者是开放的与引线连通。
3.根据权利要求1所述的引线框架,其特征在于:所述引线框架为单层结构。
4.根据权利要求3所述的引线框架,其特征在于:引线框架的材料为金属或合金。
5.根据权利要求3所述的引线框架,其特征在于:所述引线框架为四方扁平型或双列直插式封装型。
CN 200610148240 2006-12-28 2006-12-28 引线框架 Expired - Fee Related CN100539104C (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN 200610148240 CN100539104C (zh) 2006-12-28 2006-12-28 引线框架
US11/833,247 US20080157307A1 (en) 2006-12-28 2007-08-03 Lead frame
US12/536,019 US20090289337A1 (en) 2006-12-28 2009-08-05 Lead Frame

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200610148240 CN100539104C (zh) 2006-12-28 2006-12-28 引线框架

Publications (2)

Publication Number Publication Date
CN101211887A CN101211887A (zh) 2008-07-02
CN100539104C true CN100539104C (zh) 2009-09-09

Family

ID=39611743

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200610148240 Expired - Fee Related CN100539104C (zh) 2006-12-28 2006-12-28 引线框架

Country Status (1)

Country Link
CN (1) CN100539104C (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8383962B2 (en) * 2009-04-08 2013-02-26 Marvell World Trade Ltd. Exposed die pad package with power ring

Also Published As

Publication number Publication date
CN101211887A (zh) 2008-07-02

Similar Documents

Publication Publication Date Title
CN101211897B (zh) 多芯片半导体封装结构及封装方法
CA2392975A1 (en) Dual-die integrated circuit package
CN103050467B (zh) 封装结构及其制造方法
TWI302375B (en) Multichip stacking structure
US7745932B2 (en) Semiconductor package, semiconductor package module including the semiconductor package, and methods of fabricating the same
CN103250246A (zh) 具有线上膜及铜线的薄型多晶片堆迭封装件的方法及系统
CN101752353B (zh) 多芯片半导体封装构造
EP0378209A3 (en) Hybrid resin-sealed semiconductor device
CN103872004B (zh) 芯片结构及多芯片堆迭封装
TW200425456A (en) Multi-chip package with electrical interconnection
CN101764126B (zh) 无外引脚的多芯片半导体封装构造及导线架
US7768104B2 (en) Apparatus and method for series connection of two die or chips in single electronics package
CN100539104C (zh) 引线框架
CN102368484A (zh) 一种多芯片集成电路封装结构
CN101183673A (zh) 堆叠式多芯片半导体封装结构及封装方法
CN104167403B (zh) 多脚封装的引线框架
CN101211794A (zh) 封装半导体元件方法、制作引线框架方法及半导体封装产品
CN100559582C (zh) 芯片堆栈封装结构及其制造方法
CN101271878B (zh) 引线框架
TW200913100A (en) Integrated circuit package system with multiple devices
CN202363446U (zh) 晶片封装结构
JP2004063680A (ja) チップ上基板のチップアレイ式ボールグリッドアレイパッケージの製造方法
CN211238250U (zh) 一种采用多基岛引线框架的芯片封装结构
CN202473903U (zh) 半导体器件装载框架
KR100826976B1 (ko) 플래나 스택 패키지

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20111118

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation

Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090909

Termination date: 20181228