CN101599439B - 半导体裸芯片的接合焊盘排布方法以及半导体裸芯片 - Google Patents

半导体裸芯片的接合焊盘排布方法以及半导体裸芯片 Download PDF

Info

Publication number
CN101599439B
CN101599439B CN200910130983XA CN200910130983A CN101599439B CN 101599439 B CN101599439 B CN 101599439B CN 200910130983X A CN200910130983X A CN 200910130983XA CN 200910130983 A CN200910130983 A CN 200910130983A CN 101599439 B CN101599439 B CN 101599439B
Authority
CN
China
Prior art keywords
bond pad
bare chip
semiconductor bare
bond
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200910130983XA
Other languages
English (en)
Other versions
CN101599439A (zh
Inventor
饶哲源
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN101599439A publication Critical patent/CN101599439A/zh
Application granted granted Critical
Publication of CN101599439B publication Critical patent/CN101599439B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48233—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a potential ring of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

一种半导体裸芯片的接合焊盘排布方法以及半导体裸芯片。其中半导体裸芯片，包含：基板；至少一个金属互连层，位于该基板之上，该至少一个金属互连层包含多个导电结构；以及接合焊盘结构，排布于该半导体裸芯片的外围区域，该接合焊盘结构之每一排包含：多个接合焊盘，包含第一接合焊盘，该第一接合焊盘电性连接于第一导电结构，以及第二接合焊盘，该第二接合焊盘电性连接于第二导电结构，其中，该第一导电结构以及该第二导电结构属于该第一电源网络、该第二电源网络以及该信号网络中不同者。本发明提供半导体裸芯片的接合焊盘排布方法以及半导体裸芯片减小半导体裸芯片体积以及同时增加半导体裸芯片的电路系统的量，既灵活又方便。

Description

半导体裸芯片的接合焊盘排布方法以及半导体裸芯片
技术领域
本发明有关于集成电路(Integrated Circuit，IC)的接合焊盘(bond pad)，更具体地，有关于半导体裸芯片(semiconductor die)(裸芯片即为未封装的晶粒)的接合焊盘排布(arrangement)方法以及半导体裸芯片。
背景技术
在半导体封装领域，引线接合(wire bond)可以用在半导体裸芯片(即，集成电路裸芯片)与封装基板(package substrate)(即，安置半导体裸芯片的印刷电路板的基板)之间提供电性连接。例如，引线接合可以用在半导体裸芯片到电源环路(例如，电源以及接地环路)的接合焊盘以及封装基板的接合指(bond finger)之间提供电性连接。以球形阵列(Ball Grid Array，BGA)封装为例，封装基板的接合指可以进一步连接到封装表面的焊接球上。
尽管如此，随着半导体技术的发展，在一个单一的半导体裸芯片上的电路系统(circuitry)的量仍需要有所增加，以提供更多的功能，同时，也需要提高运行速度，以及进一步减小半导体裸芯片的尺寸，以使最终的封装更为紧密。电路系统的量的增加使在半导体裸芯片与封装基板之间的电性连接的数量有所增加，这也导致了在半导体裸芯片上具有更多的接合焊盘；尽管如此，半导体裸芯片的体积的减小，也导致了可用于排布接合焊盘的可用空间更多。因此，为了满足减小半导体裸芯片体积，以及同时增加半导体裸芯片的电路系统的量，需要在半导体裸芯片中应用更为方便以及灵活的接合焊盘设定(design)。
发明内容
本发明提供半导体裸芯片的接合焊盘排布方法以及半导体裸芯片，目的之一在于提供在半导体裸芯片中应用更为方便以及灵活的接合焊盘以及接合焊盘排布方法。
本发明提供一种半导体裸芯片的接合焊盘排布方法，包含：确定排布于半导体裸芯片的外围区域的接合焊盘结构，其中，该接合焊盘结构包含多个接合焊盘，以及该多个接合焊盘的每一者定义为具有预设连接区域；控制该多个接合焊盘的每一者的排布方向，从而选择性地配置该预设连接区域电性连接到多个导电结构中的一者，其中，该多个导电结构包含在该半导体裸芯片的至少一金属互连层中；以及保存排布在该半导体裸芯片的该外围区域的该多个接合焊盘的接合焊盘设定。
本发明另提供一种半导体裸芯片，包含：基板；至少一个金属互连层，位于该基板之上，该至少一个金属互连层包括多个导电结构，其中该多个导电结构分属于第一电源网络、第二电源网络以及信号网络；以及接合焊盘结构，排布于该半导体裸芯片的外围区域，该接合焊盘结构的每一排包含：多个接合焊盘，包含第一接合焊盘以及第二接合焊盘，其中，依据该第一接合焊盘的排布方向，该第一接合焊盘选择性地电性连接于第一导电结构或第二导电结构，依据该第二接合焊盘的排布方向，该第二接合焊盘选择性地电性连接于第三导电结构或第四导电结构，其中，该第一导电结构以及该第二导电结构属于该第一电源网络、该第二电源网络以及该信号网络中不同者，该第三导电结构以及该第四导电结构属于该第一电源网络、该第二电源网络以及该信号网络中不同者。
本发明提供半导体裸芯片的接合焊盘排布方法以及半导体裸芯片减小半导体裸芯片体积以及同时增加半导体裸芯片的电路系统的量，既灵活又方便。
附图说明
图1为根据本发明的安置在印刷电路板的基板102之上的半导体裸芯片100的俯视示意图。
图2为根据本发明的一个实施例的安置在基板102上的半导体裸芯片100的的俯视示意图。
图3为根据本发明的实施例的I/O单元200的俯视示意图。
图4为沿如图3所示的I/O单元200的线4’-4”的截面图。
图5为根据本发明的实施例的I/O单元400的俯视示意图。
图6为根据本发明的实施例的多个I/O单元的俯视示意图。
图7为根据本发明的实施例的半导体裸芯片的接合焊盘排布方法的流程图。
图8为根据本发明的实施例的一个3排接合焊盘的布局的示意图。
具体实施方式
在说明书及权利要求当中使用了某些词汇来指称特定组件。本领域普通技术人员应可理解，制造商可能会用不同的名词来称呼同一个组件。本说明书及权利要求并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的准则。在通篇说明书及权利要求项当中所提及的“包括”和“包含”为一开放式的用语，故应解释成“包含但不限定于”。以外，“耦接”一词在此为包含任何直接及间接的电性连接手段。间接的电性连接手段包括通过其它装置进行连接。
图1为根据本发明的安置(mount)在印刷电路板的基板102之上的半导体裸芯片100的俯视示意图。半导体裸芯片100(即，集成电路裸芯片)包含一个裸芯片核104，以及一个外围区域106。如图1所示，多个输入输出(I/O)单元108排布在半导体裸芯片100的外围区域106内。多个I/O单元108包含接合焊盘118、120、122以及124，该多个接合焊盘用于通过接合线(bond wire)132，将半导体裸芯片100耦接到接合指112以及电源环路114、电源环路116，其中，电源环路114及电源环路116位于基板102上。
在图1中，多个接合焊盘为同轴接合焊盘排布(即多个接合焊盘排布在同一轴线四周)；尽管如此，此处仅为示意图，用以说明本发明，然本发明不以此为限。此外，应当注意到，在一些实施例中，电源环路114以及电源环路116可以分割开来，以允许导电轨迹(conductive trace)通过裸芯片基板上的电源环路。进一步说，分割开的电源环路的每一部分可以用于为半导体裸芯片100的裸芯片核104提供一个不同的电压电势。换句话说，如图1所示的电源环路的数量仅为用以说明本发明，然本发明不以此为限。在安置半导体裸芯片100的印刷电路板的基板102之上形成多于两个的电源环路也是可以的。
在根据本发明的此实施例中，裸芯片边缘邻近的外接合焊盘(outer bondpad)，不限于仅仅用作电源/接地接合焊盘(power/ground bond pad)。例如，接合焊盘118可以用作电源接合焊盘，其中，邻近的接合焊盘124可以用作一个信号接合焊盘。相似的，在外接合焊盘后面的内接合焊盘(inner bond pad)也不仅仅限于用作信号接合焊盘。例如，接合焊盘120可以用作一个电源接合焊盘，而邻近的接合焊盘122可以用作信号接合焊盘。一般说来，根据本发明的实施例的接合焊盘可以定义为具有一个预设连接区域，而且可以控制接合焊盘的方向，以选择性地配置该预设连接区域电性连接到多个导电结构中的一个，其中，该多个导电结构可以分属于第一电源网络、第二电源网络以及信号网络，而且该多个导电结构可以经由半导体裸芯片的一个或者多个金属互连层形成导通路径。即，依赖于由接合焊盘的方向所确定的预设连接区域的位置，根据本发明的实施例的接合焊盘因此可以选择性的配置为与电源导电结构(例如，电源总线)具有电性连接的电源接合焊盘，或者与信号导电结构(例如，信号导体)具有电性连接的信号接合焊盘。
如图1所示的半导体裸芯片100可以使用BGA封装而封装。尽管如此，仅是用以说明本发明，然本发明不以此为限。更具体地，根据本发明的实施例的接合焊盘排布，可以用在使用任何可用的封装技术而封装的半导体裸芯片中，任何可用的封装技术包括BGA封装，四面扁平封装(Quad Flat Package，QFP)，等等。请参考图2，图2为根据本发明的一个实施例的安置在基板102上的半导体裸芯片100的的俯视示意图。在本实施例中，半导体裸芯片100是使用QFP封装来安置的。如图2所示，其中，半导体裸芯片100经由外露的裸芯片焊盘(exposed die pad，e-pad)150而安置在基板102上，裸露的裸芯片焊盘150则故意外露而且封装在基板102上，例如，散发由半导体裸芯片100产生的热量。半导体裸芯片(即，集成电路裸芯片)100包含裸芯片核104以及外围区域106。除此以外，在半导体裸芯片100的外围区域106上排布多个I/O单元108。多个I/O单元108包含接合焊盘118、120、122以及124，接合焊盘118、120、122以及124用于将该半导体裸芯片的多个电路系统耦接到引线(lead)154，而引线154沿着基板102的四边排布，而且引线154向外扩展用作QFP封装的外围引线，而位于基板102上的电源环路156(即，接地环路)具有连接到裸芯片焊盘150的一个或多个桥(bridge)。接合焊盘经由分别的接合线132耦接到引线154以及电源环路156。
在图2中，接合焊盘排布为一同轴接合焊盘排布；尽管如此，此处仅用以说明本发明，然本发明不以此为限。此外，应当注意到，在一些实施例中，作为第一电源网络或者第二电源网络的电源环路(即，接地环路，可以称之为接地网络)156可以分割，这样电源环路(即，接地环路)156分割的每一部分均可以为半导体裸芯片100的裸芯片核104提供一个不同的电压电势。例如，右上的接地环路部分，可以配置为连接具有GND1电势的接合焊盘，而右下的接地环路部分，可以配置连接为具有GND2电势的接合焊盘。
在如图2所示的实施例中，接地接合焊盘可以经由相应的接合线132而连接到电源环路156(即，接地环路)，而电源接合焊盘以及信号接合焊盘可以经由相应的接合线132连接到引线154。尽管如此，在裸芯片边缘旁边的外接合焊盘不仅仅限于用作电源/接地接合焊盘。例如，接合焊盘118可以用作接地接合焊盘，而邻近的接合焊盘124可以用作信号接合焊盘。相似的，外接合焊盘后面(从外侧向里看)的内接合焊盘也不仅仅限于用作信号接合焊盘。例如，接合焊盘120可以用作电源接合焊盘，而邻近的接合焊盘122可以用作信号接合焊盘。一般说来，根据本发明的实施例使用QFP封装安置半导体裸芯片的接合焊盘可以定义为具有预设连接区域，而且可以控制接合焊盘的方向，以选择性地配置预设连接区域电性连接到多个导电结构中的一者，而该多个导电结构可以经由半导体裸芯片的一个或者多个金属互连层形成导通路径，其中，该多个导电结构可以分属于第一电源网络、第二电源网络以及信号网络。即，依赖于由接合焊盘的方向所确定的预设连接的位置，根据本发明的实施例的接合焊盘因此可以选择性的配置为与电源导电结构(例如，电源总线)具有电性连接的电源接合焊盘，或者与信号导电结构(例如，信号导体)具有电性连接的信号接合焊盘。
为了清楚的说明根据本发明的实施例的技术特点，下面将详细介绍使用任何可用封装技术(例如，BGA封装，或QFP封装)而封装在半导体裸芯片中的推荐的接合焊盘结构的某些实施例。
图3为根据本发明的实施例的，I/O单元200的俯视示意图。I/O单元200位于半导体裸芯片的外围区域中，I/O单元200包含一个或多个接合焊盘(例如，接合焊盘202以及接合焊盘204)，一个或多个电源总线(例如，电源总线212a，以及电源总线212b，以及接地总线214)，一个或多个信号导体(例如，信号导体220)，以及一个有源I/O电路系统206。接合焊盘202定义为具有预设连接区域203，而接合焊盘204也定义为具有预设连接区域205。在此实施例中，预设连接区域203以及预设连接区域205用于定义接合焊盘耦接到金属互连层的位置。如图3所示，当接合焊盘202排布在第一方向，以使连接区域203排布在如图3所示的较低的位置，接合焊盘202用于电性连接到电源总线212a，尽管如此，当接合焊盘202从第一方向旋转到第二方向时，连接区域203可以翻转到如图3所示的接合焊盘202中的虚线框内所示的靠上的位置，接合焊盘202可以配置为电性连接到接地总线214。相似的，当接合焊盘204可以排布为第一方向，以使连接区域205排布在图3所示的较低位置时。尽管如此，当接合焊盘204从第一方向旋转到第二方向时，以使连接区域205翻转到如图3的接合焊盘204中虚线框所示的靠上的位置，接合焊盘204可以配置为连接到电源总线212b。可以看出，接合焊盘202以及接合焊盘204的方向可以根据相应的应用要求而进行控制，以此方式来选择性地将相应的连接区域连接到对应多个导电结构的中的一个(例如，信号导体220，电源总线212a，电源总线212b，以及接地总线214)。
请参阅图4，图4为沿如图3所示的I/O单元200的线4’-4”的截面图。接合焊盘202以及接合焊盘204在钝化(passivation)层302上，其中，钝化层302为硅氮化物绝缘层。多个金属互连层304、306以及308，以及多个绝缘层305、307以及309，排布在钝化层302以及具有有源I/O电路系统206的裸芯片基板中间。请注意，如图4所示的金属互连层以及绝缘层的数量仅为用以说明。在多个金属互连层304、306以及308中的每一者之上形成多个导电结构，而且多个导电结构，经由通过至少一个中间的绝缘层305以及307或者309的导电通孔(via)310耦接而扩展。例如，包含电源总线212a，电源总线212b，以及接地总线214，信号导体220的导电结构，放置于上面的金属互连层(即，金属互连层304)，而放置于上面的金属互连层的导电结构通过中间的互连层(即，金属互连层306)下面的互连层(即，金属互连层308)，以及导电通孔310，电性连接到裸芯片基板的有源I/O电路系统206。可以看出，导电结构可以分属于第一电源网络(例如，用于传输电源电势的电源总线)、第二电源网络(例如，用于传输接地电势的接地总线)以及信号网络(例如，用于传输I/O信号的信号导体)。
如图4所示，接合焊盘204位于信号导体220以及电源总线212b的上方，而电源总线212b以及信号导体220形成在金属互连层304上，而且，接合焊盘204通过钝化层302的开孔(通孔)耦接到信号导体220，其中，钝化层302位于由预设连接区域205定义的位置。在如图4所示的实施例中，接合焊盘204可以配置为电性连接到信号导体220，尽管如此，在另一个实施例中，接合焊盘204可以电性连接到电源总线212b。例如，通过旋转接合焊盘204以使预设连接区域205排布在翻转位置，正如图4中所示的连接区域205’所示，接合焊盘204然后可以通过钝化层302的开孔(通孔)而耦接到电源总线212b，而钝化层302可以排布于由连接区域205’而定义的位置。
对于接合焊盘202而言，接合焊盘202位于电源总线212a以及接地总线214上，而接地总线214形成在金属互连层304，而接合焊盘202可以排布预设连接区域203所定义的位置，通过钝化层302的开孔(通孔)而耦接到电源总线212a。在如图4所示的实施例中，接合焊盘202可以配置为电性连接到电源总线212a，尽管如此，在另一个实施例中，接合焊盘202可以电性连接到接地总线214。例如，通过旋转接合焊盘202以使预设连接区域203排布于翻转位置，正如图4中的连接区域203’所示，接合焊盘202因此可以在由连接区域203’定义的位置，通过钝化层302上的开孔(通孔)而耦接到接地总线214。
简短总结，根据本发明的实施例，半导体裸芯片的接合焊盘中的每一者，根据实际应用的设计要求均可以选择性地连接到电源总线、接地总线、或者信号导体。换言之，根据本发明的实施例的接合焊盘，可以直接排布于多个导电结构上，因此，根据本发明的实施例的接合焊盘可以具有多个连接选项。例如，一种情况下，接合焊盘直接排布于具有多个不同的电压电势的多个电源总线上，而多个不同电压电势可以是，例如，0V、+3.3V以及-3.3V等等。接合焊盘因此可以选择性地耦接到可用的多个电源总线中的一个。在另一种情况下，依赖于设计的要求，接合焊盘可以排布于一个或多个信号导体以及一个或多个电源总线上，接合焊盘因此可以选择性的耦接到可用的多个导电结构中的一个，以用作信号接合焊盘、电源接合焊盘，或者接地接合焊盘。
如图3所示的I/O单元200仅用以描述本发明，然本发明不以此为限。在阅读上述内容之后，本领域的技术人员可以知道，半导体裸芯片的I/O单元的其它配置结构均是可用的。I/O单元的某些例子描述如下。
请参阅图5，图5为根据本发明的实施例的I/O单元400的俯视示意图。I/O单元400包含接合焊盘402、404、406以及408，电源总线(例如，接地总线410a、接地总线410b以及电源总线412a、412b以及412c)，信号导体414a、414b以及414c，以及有源I/O电路系统416。接合焊盘402、404、406以及408可以定义为分别具有预设连接区域418a、418b、418c以及418d。而接合焊盘402、404、406以及408形成4排(quad-tier)接合焊盘结构，此外，接合焊盘402、404、406以及408可以配置为同轴接合焊盘排布。根据本发明的实施例，可以控制接合焊盘的方向，例如旋转接合焊盘等，以使在特定位置放置预设连接区域，然后配置该预设连接区域电性连接到对应该特定位置的特定导电结构，详细描述如下。例如，可以控制接合焊盘402的方向而配置连接区域418a排布在对应信号导体414a或接地总线410a的位置。相似的，可以控制接合焊盘404的方向而配置连接区域418b排布在对应电源总线412a或接地总线410b的位置，可以控制接合焊盘406的方向而配置连接区域418c排布在对应信号导体414b或电源总线412b的位置。在此实施例中，接合焊盘406仅允许电性连接于信号导体414c。尽管如此，在另一个实施例中，接合焊盘406可以定义为具有多个连接选项。例如，当接合焊盘406旋转以使连接区域418b翻转，而接合焊盘406因此可以配置为电性连接到不同的导电结构，例如电源总线。这仅是为了遵循本发明的精神，然仍落入本发明的保护范围之内。
图6为根据本发明的实施例的多个I/O单元的俯视示意图。如图6所示，多个接合焊盘502、504、506、508以及510可以放置在多个I/O单元500a、500b以及500c上。另外，接合焊盘502、504、506、508以及510可以形成三排(tri-tier)接合焊盘结构，而接合焊盘502、504、506、508以及510可以配置为交错接合焊盘排布。接合焊盘502、504、506、508以及510可以定义为分别具有预设连接区域512a、512b、512c、512d以及512e。可以控制接合焊盘502的方向以配置连接区域512a排布在对应信号导体518a或接地总线514a的位置。相似的，可以控制接合焊盘504的位置以配置连接区域512b排布在对应信号导体518b或接地总线514a的区域的位置，可以控制接合焊盘506的方向以配置连接区域512c为与对应电源总线516或信号导体518c的位置，可以控制接合焊盘508的方向以配置连接区域512c排布在对应信号导体518d或接地总线514b的位置，可以控制接合焊盘510的方向，以配置连接区域512e排布在对应接地总线514b或信号导体518e的位置。
请参阅图7，图7为根据本发明的实施例的半导体裸芯片的接合焊盘排布方法的流程图。请注意，如果结果大致上相同，那么上述方法的步骤不限于如图7所示的流程图。接合焊盘排布方法的步骤解释如下：
步骤600：确定应用于封装半导体裸芯片的半导体封装的封装类型，即确定封装类型。
步骤602：确定形成于印刷电路板的基板上以及在半导体裸芯片的边缘位置(例如，裸芯片边缘)以及印刷电路板的边缘位置(例如，封装基板边缘)之间的电源导体以及信号导体(例如，电源环路，接地环路以及BGA封装的接合指，以及QFP封装的引线)的顺序，而半导体裸芯片安置在该印刷电路板上基板上，即确定从裸芯片边缘到PCB基板边缘之间的PCB顺序。
步骤604：确定排布于半导体裸芯片的外围区域的接合焊盘的排的数量。
步骤606：对于每一排，接合焊盘排布方法可以参考PCB基板上的电源导体以及信号导体的顺序，而定义为多个导电结构的一个或多个类型，而一个或者多个导电结构包含电源总线，接地总线，以及信号导体，而且每一排内的每个接合焊盘均电性连接到多个导电结构上。较优地，定义在半导体裸芯片的外围区域的每一个接合焊盘均允许具有多个连接选项，因此对于一个目的应用而言，可以提供更优的接合焊盘设定的选择灵活性。
步骤608：控制置于半导体裸芯片的外围区域的每一个接合焊盘的方向，因此选择性地配置预设连接区域电性连接到多个导电结构中的一个，而多个导电结构可以经由半导体裸芯片的至少一个金属互连层形成导通路径，即控制每一个接合焊盘的方向，以选择性地配置预设连接区域电性连接到至少一个金属互连层中的多个导电结构中的一者。
步骤610：保存排布于半导体裸芯片的外围区域的接合焊盘的一个接合焊盘设定。
根据本发明的实施例的接合焊盘排布方法可以用在使用任何可用的封装技术封装的半导体裸芯片上，其中，可用的封装技术可以是例如，BGA封装，QFP封装。.也就是说，任何应用前述接合焊盘排布技术而封装半导体裸芯片的技术的封装均遵循本发明的精神，因此均落入本发明的保护范围之内。在选定封装类型(步骤600)之后，从裸芯片边缘到PCB基板边缘的PCB基板顺序(即，封装基板边缘)然后就确定了(步骤602)。更具体地，形成在PCB基板上的电源导体以及信号导体(例如，电源环路，接地环路以及BGA封装的接合指，或者QFP封装的接地环路以及引线)的顺序在步骤602中确定，其中，在PCB的基板上安置半导体裸芯片。以图1中所示的PCB基板102为例，从裸芯片边缘到PCB基板边缘的PCB基板顺序为接地环路116，电源环路114，然后是接合指112。
然后，对于BGA封装而言，根据电源环路、接地环路以及接合指，步骤604确定有源I/O电路系统接合焊盘数量，其中，电源接合焊盘连接到上述电源环路上，电源接合焊盘以及信号接合焊盘连接到上述接地环路上，信号接合焊盘连接到上述接合指上；相似地，对于QFP封装而言，根据接地环路以及引线，步骤604确定有源I/O单元的数量，其中，接地接合焊盘连接到上述接地环路上，电源接合焊盘以及信号接合焊接盘连接到上述引线上。例如，满足封装要求的多排(multi-tier)接合焊盘结构(例如，4排或3排接合焊盘结构)均可以用于BGA或者QFP封装。对于每一排，接合焊盘排布方法可以参考在步骤602中确定的PCB基板顺序，而定义为导电结构的一个或多个类型，而一个或者多个导电结构包含电源总线，接地总线，以及信号导体，而且每一排内的每个接合焊盘均电性连接到一个或者多个导电结构上。例如，对于在裸芯片边缘旁边具有第一排的4排接合焊盘结构而言，第二排，第三排以及第四排在第一排之后连续(即，第一排是最外面的排，而第四排是最里面的排)，位于第一排的每个接合焊盘允许选择性地耦接到用作信号接合焊盘的信号导体或者用作接地接合焊盘的接地总线(例如，VSS接合焊盘或GND接合焊盘)，位于第二排的每个的接合焊盘均允许选择性地耦接到用作电源接合焊盘(例如，VCC接合焊盘或VDD接合焊盘)的电源总线或者用作接地接合焊盘(例如，VSS接合焊盘或GND接合焊盘)的接地总线。位于第三排的每个接合焊盘均允许选择性地耦接到用作信号接合焊盘(例如，VCC接合焊盘或VDD接合焊盘)的信号导体或者用作电源接合焊盘(例如，VSS接合焊盘或GND接合焊盘)的电源总线。位于第四排的每个接合焊盘均允许耦接到用作信号接合焊盘(例如，VCC接合焊盘或VDD接合焊盘)的信号导体。
包含位于半导体裸芯片的外围区域的多个接合焊盘的接合焊盘结构可以根据步骤604以及步骤606定义，此处，每个接合焊盘均可以定义为具有预设连接区域，而预设连接区域可以选择性地连接到多个允许的导电结构中的一个上。在接下来的步骤608中，置于半导体裸芯片的外围区域的每一个接合焊盘均可以控制而选择性地配置预设连接区域，电性连接到多个导电结构中的一者。最后，保存排布于半导体裸芯片的外围区域的多个接合焊盘的一个接合焊盘设定(步骤610)。
请参阅图8，图8为根据本发明的实施例的一个3排接合焊盘的布局的示意图。3排接合焊盘结构包含多个位于不同排的TIER_01，TIER_02以及TIER_03的接合焊盘。在此实施例中，当接合焊盘没有翻转或者当接合焊盘翻转而耦接到接地总线时，位于第一排TIER_01的接合焊盘611、612、613以及614的每一个均允许耦接到信号导体；当接合焊盘没有翻转或者者当接合焊盘翻转耦接到电源总线时，位于第二排TIER_02的接合焊盘621、622、623以及624的每一个均允许耦接到信号导体；位于第三排TIER_03的接合焊盘631、632以及633的每一个均只允许耦接到信号导体。尽管如此，应当注意到，在替代的设定中，位于第三排TIER_03的每个接合焊盘均可以设计为选择性地耦接到多个导电结构中的一个。此处也遵循本发明的精神，所以也落在本发明的保护范围之内。
如图8所示的接合焊盘具有前述的连接区域，上述连接区域在图8中共享，而且对应很多I/O类型，例如VCCIO类型、VCCK类型、GNDIO类型、GNDK类型以及SIGNAL类型。因为GNDK类型的接合焊盘611没有翻转，接合焊盘611的连接区域可以放置在较低位置，因此接合焊盘611可以配置为电性连接到信号导体。对于具有同样的GNDK类型的接合焊盘613以及接合焊盘614，可以翻转而放置在相应的较上的连接位置，而且接合焊盘613以及接合焊盘614可以配置为电器连接到具有第二电压电势GND2的接地总线。对于具有GNDIO类型的接合焊盘612，可以翻转而放置在较高位置的连接区域，因此可以配置为电性连接到具有第一电压电势GND1的接地总线。虽然当接合焊盘翻转时，位于第一排TIER_01的每个接合焊盘定义为耦接到接地总线，接合焊盘613，由于不同的I/O类型614以及612可以连接到不同的电压电势。相似的，虽然当接合焊盘翻转时，位于第二排TIER_02的每个接合焊盘定义为耦接到电源总线，由于不同的I/O类型接合焊盘622以及接合焊盘624分别可以连接到不同的电压电势PWR1以及PWR2。
总之，根据本发明的实施例的半导体裸芯片的接合焊盘排布方法：定义一个接合焊盘结构，包含位于半导体裸芯片的外围区域的多个接合焊盘，其中，每个接合焊盘均定义为具有一个预设的连接区域，控制每个接合焊盘的方向从而选择性地配置预设连接区域，因此可以电性连接到多个导电结构中的一个，而多个导电结构包含在金属互连层内，其中，多个导电结构通常可以为分第一电源网络(即，电源总线)，第二电源网络(即，接地总线)以及信号网络(即，信号导体)。以此方式，就可以提供一种灵活而且方便的接合焊盘设定方法。
使用上述接合焊盘排布方法的配置的半导体裸芯片(例如，如图1以及图2中所示的半导体裸芯片100)的一种实现，因此可以包含基板，至少一个金属互连层，以及一个排布在半导体裸芯片的外围区域的接合焊盘结构，其中，上述至少一个金属互连层在基板上排布，而且上述至少一个金属互连层包含多个导电结构，而多个导电结构可以分属于第一电源网络、第二电源网络以及信号网络。上述接合焊盘结构的每一排均具有多个接合焊盘，其中该多个接合焊盘包含至少一个第一接合焊盘，该第一接合焊盘电性连接到第二导电结构。第一导电结构以及第二导电结构属于第一电源网络，第二电源网络以及信号网络中的不同者。
另外，在一种情况下，每个接合焊盘的方向确定先于导电轨迹的实际布局设计，而上述导电轨迹可以经由上面的金属互连层(例如，如图4所示的中间的金属互连层304)形成导通路径，在此情况下，设计者因此可以适当的改变电源总线，接地总线，以及信号导体的导通路径，以使电源总线、接地总线以及信号导体通过形成在钝化层之上的开孔(通孔)而连续连接到相应接合焊盘。
一般地，根据本发明的实施例的具有多个连接选项的每个接合焊盘可以是方形(square)接合焊盘。因此，接合焊盘的连接可以通过配置为旋转或者翻转方形接合焊盘而改变接合焊盘上的预设连接区域的位置。例如，一种情况下，方形接合焊盘可以具有两个连接选项，可以翻转方形接合焊盘以使预设连接区域放置在对应期望的导电结构的位置。尽管如此，在另一种情况下，方形接合焊盘可以具有多于两个的连接选项，可以顺时针方向旋转或者逆时针方向旋转方形接合焊盘，以使预设连接区域放置在一个对应一个期望的导电结构的位置。举例来说，方形接合焊盘具有4个连接选项，而每个90度的旋转均可以使预设的连接选项放置在对应4个导电结构中的一个的不同的位置。请注意，虽然本发明藉由上述实施例加以描述，图示中的接合焊盘尺寸相似；尽管如此，这并不意味着本发明以此为限。在其它实施例中，接合焊盘可以具有不同的大小。
虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何本领域普通技术人员，在不脱离本发明的精神和范围内，当可作各种更动与润饰，因此本发明的保护范围当视所附权利要求所界定者为准。

Claims (10)

1.一种半导体裸芯片的接合焊盘排布方法，其特征在于包含：
确定排布于半导体裸芯片的外围区域的接合焊盘结构，其中，该接合焊盘结构包含多个接合焊盘，以及该多个接合焊盘的每一者具有预设连接区域；
控制该多个接合焊盘的每一者的排布方向，以选择性地配置该预设连接区域电性连接到多个导电结构中的一者，其中，该多个导电结构包含在该半导体裸芯片的至少一金属互连层中；以及
保存排布于该半导体裸芯片的该外围区域的该多个接合焊盘的设定。
2.如权利要求1所述的半导体裸芯片的接合焊盘排布方法，其特征在于，进一步包含：
确定该半导体裸芯片的边缘位置以及印刷电路板的边缘位置之间的多个电源导体以及多个信号导体的顺序，其中，该半导体裸芯片将安置于该印刷电路板上；
其中，该多个电源导体以及该多个信号导体形成于该印刷电路板上；以及根据该多个电源导体以及该多个信号导体的该顺序定义该接合焊盘结构。
3.如权利要求1所述的半导体裸芯片的接合焊盘排布方法，其特征在于，确定在该半导体裸芯片的该外围区域的该接合焊盘结构的步骤包含：
确定将放置于该半导体裸芯片的该外围区域的多个接合焊盘的排的数量；以及
对于每一排，定义多个导电结构的一个或者多个类型，
位于该排的该接合焊盘的每一者均电性连接于该多个导电结构中的一者。
4.如权利要求1所述的半导体裸芯片的接合焊盘排布方法，其特征在于，控制该多个接合焊盘的每一者的该排布方向的步骤包含：
旋转该接合焊盘，以在特定位置放置该预设连接区域，从而配置该预设连接区域电性连接到对应该特定位置的特定导电结构。
5.一种待封装结构，其特征在于包含：
半导体裸芯片；
基板；
至少一个金属互连层，位于该半导体裸芯片之上，该至少一个金属互连层包括多个导电结构，其中该多个导电结构分属于第一电源网络、第二电源网络以及信号网络；以及
接合焊盘结构，排布于该半导体裸芯片的外围区域，该接合焊盘结构的每一排包含：
多个接合焊盘，包含第一接合焊盘以及第二接合焊盘，其中，依据该第一接合焊盘的排布方向，该第一接合焊盘选择性地电性连接于第一导电结构或第二导电结构，依据该第二接合焊盘的排布方向，该第二接合焊盘选择性地电性连接于第三导电结构或第四导电结构，该第一导电结构以及该第二导电结构属于该第一电源网络、该第二电源网络以及该信号网络中不同者，该第三导电结构以及该第四导电结构属于该第一电源网络、该第二电源网络以及该信号网络中不同者。
6.如权利要求5所述的待封装结构，其特征在于，该接合焊盘结构为多排接合焊盘结构。
7.如权利要求5所述的待封装结构，其特征在于，该多个接合焊盘为排布在同一轴线四周的接合焊盘排布或者为交错接合焊盘排布。
8.如权利要求5所述的待封装结构，其特征在于，该半导体裸芯片为使用BGA封装或者QFP封装。
9.如权利要求5所述的待封装结构，其特征在于，该第一电源网络或者该第二电源网络为接地网络。
10.如权利要求5所述的待封装结构，其特征在于，该第一电源网络或者该第二电源网络分割为多个部分，该多个部分中每一者均可为该半导体裸芯片提供不同的电压电势。
CN200910130983XA 2008-06-02 2009-04-21 半导体裸芯片的接合焊盘排布方法以及半导体裸芯片 Expired - Fee Related CN101599439B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US5820008P 2008-06-02 2008-06-02
US61/058,200 2008-06-02
US12/351,846 US20090294977A1 (en) 2008-06-02 2009-01-11 Semiconductor die and bond pad arrangement method thereof
US12/351,846 2009-01-11

Publications (2)

Publication Number Publication Date
CN101599439A CN101599439A (zh) 2009-12-09
CN101599439B true CN101599439B (zh) 2012-06-20

Family

ID=41378784

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910130983XA Expired - Fee Related CN101599439B (zh) 2008-06-02 2009-04-21 半导体裸芯片的接合焊盘排布方法以及半导体裸芯片

Country Status (3)

Country Link
US (1) US20090294977A1 (zh)
CN (1) CN101599439B (zh)
TW (1) TWI483319B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009194196A (ja) * 2008-02-15 2009-08-27 Nec Electronics Corp 半導体装置の製造方法および半導体装置
KR101882700B1 (ko) * 2012-07-18 2018-07-30 삼성디스플레이 주식회사 칩온글래스 기판 및 칩온글래스 기판에서의 접속 저항 측정 방법
US11119962B2 (en) * 2017-04-25 2021-09-14 Realtek Semiconductor Corp. Apparatus and method for multiplexing data transport by switching different data protocols through a common bond pad
US10313157B2 (en) * 2017-04-25 2019-06-04 Realtek Semiconductor Corp. Apparatus and method for multiplexing multi-lane multi-mode data transport
WO2021072670A1 (zh) * 2019-10-16 2021-04-22 华为技术有限公司 芯片和集成芯片
US11289437B1 (en) * 2020-10-28 2022-03-29 Renesas Electronics Corporation Semiconductor device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6242814B1 (en) * 1998-07-31 2001-06-05 Lsi Logic Corporation Universal I/O pad structure for in-line or staggered wire bonding or arrayed flip-chip assembly
US6717270B1 (en) * 2003-04-09 2004-04-06 Motorola, Inc. Integrated circuit die I/O cells
US7550318B2 (en) * 2006-08-11 2009-06-23 Freescale Semiconductor, Inc. Interconnect for improved die to substrate electrical coupling

Also Published As

Publication number Publication date
TWI483319B (zh) 2015-05-01
CN101599439A (zh) 2009-12-09
US20090294977A1 (en) 2009-12-03
TW200952099A (en) 2009-12-16

Similar Documents

Publication Publication Date Title
US5815372A (en) Packaging multiple dies on a ball grid array substrate
US7737545B2 (en) Multi-surface IC packaging structures and methods for their manufacture
US6348400B1 (en) Method and apparatus for implementing selected functionality on an integrated circuit device
CN101599439B (zh) 半导体裸芯片的接合焊盘排布方法以及半导体裸芯片
US6462427B2 (en) Semiconductor chip, set of semiconductor chips and multichip module
KR20200092566A (ko) 브리지 다이를 포함한 반도체 패키지
US20190333908A1 (en) Semiconductor package and method of manufacturing the semiconductor package
TWI702703B (zh) 半導體封裝元件
US9478525B2 (en) Semiconductor device
CN108461411A (zh) 封装结构
US20090091019A1 (en) Memory Packages Having Stair Step Interconnection Layers
US20170012025A1 (en) Semiconductor packages and methods of manufacturing semiconductor packages
TWI578476B (zh) 半導體封裝
CN107591390A (zh) 封装结构
US11942455B2 (en) Stacked semiconductor dies for semiconductor device assemblies
US6476472B1 (en) Integrated circuit package with improved ESD protection for no-connect pins
KR101355274B1 (ko) 집적 회로 및 그 형성 방법
US8493765B2 (en) Semiconductor device and electronic device
TWI465161B (zh) 積體電路器件及製備積體電路器件的方法
US20070069361A1 (en) Chip package and substrate thereof
JP2002359316A5 (zh)
TWI716198B (zh) 晶片封裝元件
US6930400B1 (en) Grid array microelectronic packages with increased periphery
KR100546402B1 (ko) 멀티-로우 패드 구조를 가지는 반도체 장치
US7193314B2 (en) Semiconductor devices and substrates used in thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120620

Termination date: 20190421

CF01 Termination of patent right due to non-payment of annual fee