CN109255159B - 一种基于机器学习的电路路径延时波动预测方法 - Google Patents

一种基于机器学习的电路路径延时波动预测方法 Download PDF

Info

Publication number
CN109255159B
CN109255159B CN201810940335.XA CN201810940335A CN109255159B CN 109255159 B CN109255159 B CN 109255159B CN 201810940335 A CN201810940335 A CN 201810940335A CN 109255159 B CN109255159 B CN 109255159B
Authority
CN
China
Prior art keywords
path
path delay
delay
stage
prediction model
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810940335.XA
Other languages
English (en)
Other versions
CN109255159A (zh
Inventor
曹鹏
徐冰倩
郭静静
李梦潇
杨军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Southeast University
Original Assignee
Southeast University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Southeast University filed Critical Southeast University
Priority to CN201810940335.XA priority Critical patent/CN109255159B/zh
Publication of CN109255159A publication Critical patent/CN109255159A/zh
Priority to PCT/CN2019/077798 priority patent/WO2020034631A1/zh
Priority to US17/043,715 priority patent/US20210056468A1/en
Application granted granted Critical
Publication of CN109255159B publication Critical patent/CN109255159B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
    • G06F30/3312—Timing analysis
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N20/00—Machine learning
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2882—Testing timing characteristics
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F18/00—Pattern recognition
    • G06F18/20—Analysing
    • G06F18/24—Classification techniques
    • G06F18/243—Classification techniques relating to the number of classes
    • G06F18/24323—Tree-organised classifiers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N5/00—Computing arrangements using knowledge-based models
    • G06N5/01—Dynamic search techniques; Heuristics; Dynamic trees; Branch-and-bound
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N7/00—Computing arrangements based on specific mathematical models
    • G06N7/01—Probabilistic graphical models, e.g. probabilistic networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Data Mining & Analysis (AREA)
  • Artificial Intelligence (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Medical Informatics (AREA)
  • Geometry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Probability & Statistics with Applications (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Bioinformatics & Cheminformatics (AREA)
  • Bioinformatics & Computational Biology (AREA)
  • Evolutionary Biology (AREA)
  • Computational Mathematics (AREA)
  • Algebra (AREA)
  • Computational Linguistics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Abstract

本发明公开了一种基于机器学习的电路路径延时波动预测方法，包括以下步骤：S1：通过分析电路特征与路径延时的关系选择合适的样本特征量；S2：通过枚举随机化参数的值生成随机路径，通过对随机路径进行蒙特卡洛仿真获得路径最大延时，通过3σ标准选取可靠路径，将可靠路径的样本特征量以及路径延时作为样本集；S3：建立路径延时预测模型，调整模型参数；S4：验证路径延时预测模型的精度和稳定性；S5：得到路径延时。本发明具有高精度和低运行时间的优点，在时序分析准确性和效率方面优势显著。

Description

一种基于机器学习的电路路径延时波动预测方法
技术领域
本发明涉及集成电路领域，特别是涉及电路路径延时波动预测方法。
背景技术
随着物联网、可穿戴等智能设备的兴起，而极低电压关键技术是其重要使能技术，其设计方法学已经成为工业界和学术界研究的热点。相比于常规电压和亚阈值电压，近阈值电路具有显著的能效优势，引起了工业界和学术界的极大兴趣，但是近阈值下PVT偏差导致路径延时偏差成倍增加，使得电路性能严重恶化，极大抵消了近阈值电路带来的能效红利。
在传统的基于路径的静态时序分析方法中，通过对路径中各组合逻辑单元建立特征库的手段计算路径延时，但这种方法存在缺陷，一方面由于近阈值下单元延迟偏差呈非高斯分布，难以通过线性累加的方法计算路径延时，另一方面由于未能考虑单元延时间的相关性，导致路径延时过于悲观。
发明内容
发明目的：本发明的目的是提供一种高精度、低运行时间的基于机器学习的电路路径延时波动预测方法。
技术方案：为达到此目的，本发明采用以下技术方案：
本发明所述的基于机器学习的电路路径延时波动预测方法，包括以下步骤：
S1：通过分析电路特征与路径延时的关系选择合适的样本特征量；
S2：通过枚举随机化参数的值生成随机路径，通过对随机路径进行蒙特卡洛仿真获得路径最大延时，通过3σ标准选取可靠路径，将可靠路径的样本特征量以及路径延时作为样本集；
S3：建立路径延时预测模型，调整模型参数；
S4：验证路径延时预测模型的精度和稳定性；
S5：得到路径延时。
进一步，所述步骤S1中的样本特征量包括电路路径级数、每级单元类型、每级单元尺寸、每级单元极性、每级负载电容和路径本征延时。
进一步，所述步骤S3中的路径延时预测模型通过以下步骤建立：
S3.1：从训练集数据中随机、有放回地选取n个样本，作为生成回归树的训练集；
S3.2：对于每个自举样本，生成未修剪的回归树，并且进行修改，在每个节点处随机抽样预测变量，并从这些预测变量中选择最佳分割点；
S3.3：通过聚类n棵树的数据来建立路径延时预测模型预测新的路径延时，聚类结果的平均值就是路径延时预测模型输出的路径延时。
进一步，所述步骤S3中调整模型参数的过程包括：不断增加决策树的数量和每个节点处的变量数，选择误差最小时的参数值优化模型。
进一步，所述步骤S4包括以下过程：通过计算训练集的平均误差、测试集的平均误差和最大绝对误差来验证路径延时预测模型的精度；通过改变测试集样本数，观察测试集平均误差变化来验证路径延时预测模型的稳定性。
进一步，所述步骤S2中的生成随机路径包括以下过程：选取并随机化设置路径的电路结构参数和寄生参数，生成随机路径对应的SPICE网表文件；电路结构参数包括电路路径级数、每级单元类型、每级单元尺寸、路径输入信号极性，寄生参数包括每级负载电容。
有益效果：本发明公开了一种基于机器学习的电路路径延时波动预测方法，建立路径延时预测模型，得到时序分析结果，具有高精度和低运行时间的优点，在时序分析准确性和效率方面优势显著。以0.6V，25℃工艺角下的5级路径为例，训练集和测试集的平均误差均低于5％，最低可分别达到1.27％和2.83％。
附图说明
图1为本发明具体实施方式中方法的流程图；
图2为本发明具体实施方式中路径延时预测模型的建立流程图；
图3中的(a)为本发明具体实施方式中不同电压下调整决策树数量对模型精度的影响；
图3中的(b)为本发明具体实施方式中不同温度下调整决策树数量对模型精度的影响；
图3中的(c)为本发明具体实施方式中不同路径级数下调整决策树数量对模型精度的影响；
图4中的(a)为本发明具体实施方式中不同电压下调整每个节点处的变量数对模型精度的影响；
图4中的(b)为本发明具体实施方式中不同温度下调整每个节点处的变量数对模型精度的影响；
图4中的(c)为本发明具体实施方式中5级电路调整每个节点处的变量数对模型精度的影响；
图4中的(d)为本发明具体实施方式中10级电路调整每个节点处的变量数对模型精度的影响；
图4中的(e)为本发明具体实施方式中20级电路调整每个节点处的变量数对模型精度的影响。
具体实施方式
本具体实施方式公开了一种基于机器学习的电路路径延时波动预测方法，如图1所示，包括以下步骤：
S1：通过分析电路特征与路径延时的关系选择合适的样本特征量；样本特征量包括单元类型、单元尺寸、单元极性、负载电容和路径本征延时。
S2：通过枚举随机化参数的值生成随机路径，通过对随机路径进行蒙特卡洛仿真获得路径最大延时，通过3σ标准选取可靠路径，将可靠路径的样本特征量以及路径延时作为样本集。生成随机路径包括以下过程：选取并随机化设置路径的电路结构参数和寄生参数，生成随机路径对应的SPICE网表文件。随机化设置的电路结构参数包括电路路径级数、路径中各级单元的类型、尺寸和极性，随机化设置的电路寄生参数包括各级单元的负载电容值。其中，单元类型用于表征反相器、与非门等逻辑单元的类型，以类型编号表示，该参数服从均匀分布；单元尺寸用于表征对应单元的驱动能力，以归一化驱动倍数表示，该参数服从均匀分布；单元极性用于表征单元输出波形上升或下降状态，每级单元的该参数根据上一级单元极性和本级单元类型确定；负载电容表征路径中各级单元的负载电容，服从均匀分布。蒙特卡洛仿真过程中将相关工艺参数设置为服从高斯分布的随机量，每条随机路径蒙特卡洛仿真得到的延时值升序排列，选取99.87％分位点的延时值作为该条随机路径的3σ延时值。
S3：建立路径延时预测模型，调整模型参数；调整模型参数的过程包括：不断增加决策树的数量和每个节点处的变量数，选择误差最小时的参数值优化模型。具体过程为：先固定每个节点处变量数的值，改变决策树数量，将SPICE仿真结果作为标签值，计算误差，不断增加决策树数量的值，误差最小时对应的决策树数量作为模型的决策树数量，后固定决策树数量的值，改变每个节点数变量数，将SPICE仿真结果作为标签值，计算误差，不断增加每个节点数变量数的值，误差最小时对应的每个节点数变量数作为模型的每个节点数变量数。
S4：验证路径延时预测模型的精度和稳定性。
S5：得到路径延时。
如图2所示，步骤S3中的路径延时预测模型通过以下步骤建立：
S3.1：从训练集数据中随机、有放回地选取n个样本，作为生成回归树的训练集；
S3.2：对于每个自举样本，生成未修剪的回归树，并且进行修改，在每个节点处随机抽样预测变量，并从这些预测变量中选择最佳分割点；
S3.3：通过聚类n棵树的数据来预测新的路径延时，聚类结果的平均值就是预测的路径延时。
步骤S4包括以下过程：通过计算训练集的平均误差、测试集的平均误差和最大绝对误差来验证路径延时预测模型的精度；通过改变测试集样本数，观察测试集平均误差变化来验证路径延时预测模型的稳定性。
图3为本发明具体实施方式的调整决策树数量对模型精度的影响，保持每个节点处的变量数不变，改变决策树数量，重新建立预测模型，同时，根据路径级数、温度、电压的变化改变训练集，得到新的预测模型，计算测试集平均误差，得到图3。其中图3中的(a)为路径为5级，训练集样本数为800，测试集样本数为200，温度为25℃时，不同电压下决策树数量对模型的影响；图3中的(b)为路径为5级，训练集样本数为800，测试集样本数为200，电压为0.6V时，不同温度下决策树数量对模型的影响；图3中的(c)为电压为0.6V，温度为25℃，训练集样本数为800，测试集样本数为200时，不同级数电路下决策树数量对模型的影响。
图4为本发明具体实施方式的调整每个节点处的变量数对模型精度的影响，保持每个节点处的变量数不变，改变每个节点处的变量数，重新建立预测模型，同时，根据路径级数、温度、电压的变化改变训练集，得到新的预测模型，计算测试集平均误差，得到图4。其中图4中的(a)为路径为5级，训练集样本数为800，测试集样本数为200，温度为25℃时，不同电压下每个节点处的变量数对模型的影响；图4中的(b)为路径为5级，训练集样本数为800，测试集样本数为200，电压为0.6V时，不同温度下每个节点处的变量数对模型的影响；图4中的(c)为电压为0.6V，温度为25℃，训练集样本数为800，测试集样本数为200时，5级电路下每个节点处的变量数对模型的影响；图4中的(d)为电压为0.6V，温度为25℃，训练集样本数为800，测试集样本数为200时，10级电路下每个节点处的变量数对模型的影响；图4中的(e)为电压为0.6V，温度为25℃，训练集样本数为800，测试集样本数为200时，20级电路下每个节点处的变量数对模型的影响。

Claims (1)

1.一种基于机器学习的电路路径延时波动预测方法，其特征在于：包括以下步骤：
S1：通过分析电路特征与路径延时的关系选择合适的样本特征量；样本特征量包括电路路径级数、每级单元类型、每级单元尺寸、每级单元极性、每级负载电容和路径本征延时；
S2：通过枚举随机化参数的值生成随机路径，通过对随机路径进行蒙特卡洛仿真获得路径最大延时，通过3σ标准选取可靠路径，将可靠路径的样本特征量以及路径延时作为样本集；生成随机路径包括以下过程：选取并随机化设置路径的电路结构参数和寄生参数，生成随机路径对应的SPICE网表文件；电路结构参数包括电路路径级数、每级单元类型、每级单元尺寸、路径输入信号极性，寄生参数包括每级负载电容；
S3：建立路径延时预测模型，调整模型参数；路径延时预测模型通过以下步骤建立：
S3.1：从训练集数据中随机、有放回地选取n个样本，作为生成回归树的训练集；
S3.2：对于每个自举样本，生成未修剪的回归树，并且进行修改，在每个节点处随机抽样预测变量，并从这些预测变量中选择最佳分割点；
S3.3：通过聚类n棵树的数据来建立路径延时预测模型预测新的路径延时，聚类结果的平均值就是路径延时预测模型输出的路径延时；
调整模型参数的过程包括：不断增加决策树的数量和每个节点处的变量数，选择误差最小时的参数值优化模型；
S4：验证路径延时预测模型的精度和稳定性；包括以下过程：通过计算训练集的平均误差、测试集的平均误差和最大绝对误差来验证路径延时预测模型的精度；通过改变测试集样本数，观察测试集平均误差变化来验证路径延时预测模型的稳定性；
S5：得到路径延时。
CN201810940335.XA 2018-08-17 2018-08-17 一种基于机器学习的电路路径延时波动预测方法 Active CN109255159B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201810940335.XA CN109255159B (zh) 2018-08-17 2018-08-17 一种基于机器学习的电路路径延时波动预测方法
PCT/CN2019/077798 WO2020034631A1 (zh) 2018-08-17 2019-03-12 一种基于机器学习的电路路径延时波动预测方法
US17/043,715 US20210056468A1 (en) 2018-08-17 2019-03-12 Method for predicting fluctuation of circuit path delay on basis of machine learning

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810940335.XA CN109255159B (zh) 2018-08-17 2018-08-17 一种基于机器学习的电路路径延时波动预测方法

Publications (2)

Publication Number Publication Date
CN109255159A CN109255159A (zh) 2019-01-22
CN109255159B true CN109255159B (zh) 2023-04-07

Family

ID=65050220

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810940335.XA Active CN109255159B (zh) 2018-08-17 2018-08-17 一种基于机器学习的电路路径延时波动预测方法

Country Status (3)

Country Link
US (1) US20210056468A1 (zh)
CN (1) CN109255159B (zh)
WO (1) WO2020034631A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109255159B (zh) * 2018-08-17 2023-04-07 东南大学 一种基于机器学习的电路路径延时波动预测方法
US11475194B1 (en) * 2020-01-31 2022-10-18 Apex Semiconductor Multi-PVT frequency prediction (multi-PVT FP) for statically timed designs through statistical regression
CN111651948B (zh) * 2020-06-08 2024-05-07 中国科学院微电子研究所 参数化的电路单元延时估算模型、其建模方法和系统
CN111650496B (zh) * 2020-06-08 2022-07-05 中国科学院微电子研究所 统计延时分析方法与系统
CN112417803B (zh) * 2020-12-02 2024-02-06 苏州复鹄电子科技有限公司 一种基于人工智能算法的模拟集成电路设计参数自动优化方法
CN116457788A (zh) * 2020-12-11 2023-07-18 美商新思科技有限公司 仿真系统的机器学习延迟估计
CN113204938B (zh) * 2021-04-06 2022-08-12 普赛微科技(杭州)有限公司 一种集成电路的时延特性改进方法、装置及存储介质
CN113326656B (zh) * 2021-05-26 2022-11-01 东南大学 一种数字集成电路众工艺角延时预测方法
US20230089606A1 (en) * 2021-09-21 2023-03-23 Nvidia Corporation Reducing crosstalk pessimism using gpu-accelerated gate simulation and machine learning
CN114818559A (zh) * 2022-06-01 2022-07-29 东南大学 Nbti和工艺波动影响下的门级延时机器学习预测方法
CN115146580A (zh) * 2022-07-14 2022-10-04 东南大学 基于特征选择和深度学习的集成电路路径延时预测方法
CN115293082B (zh) * 2022-09-30 2023-01-20 深圳鸿芯微纳技术有限公司 时序预测模型的训练、预测方法、装置、设备及存储介质
CN116663465B (zh) * 2023-06-21 2023-10-27 南京邮电大学 基于深度学习的考虑mis效应的单元统计延时模型构建方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005011892A (ja) * 2003-06-17 2005-01-13 Matsushita Electric Ind Co Ltd Ｌｓｉの設計マージンの設定方法
US7900165B2 (en) * 2007-03-30 2011-03-01 Synopsys, Inc. Determining a design attribute by estimation and by calibration of estimated value
CN102169515B (zh) * 2010-02-26 2014-04-16 国际商业机器公司 一种专用集成电路中时钟树延迟时间的估计方法和系统
US10169500B2 (en) * 2011-08-08 2019-01-01 International Business Machines Corporation Critical path delay prediction
CN103366028B (zh) * 2012-03-31 2016-03-16 中国科学院微电子研究所 一种现场可编程门阵列芯片布局方法
CN105183062B (zh) * 2015-08-13 2016-09-07 东南大学 基于在线监测的自适应电压调节系统及监测路径筛选方法
CN106777608B (zh) * 2016-12-02 2019-12-27 天津大学 精确快速低投入的fpga延时估计方法
CN107563425A (zh) * 2017-08-24 2018-01-09 长安大学 一种基于随机森林的隧道运营状态感知模型的建立方法
CN108375808A (zh) * 2018-03-12 2018-08-07 南京恩瑞特实业有限公司 Nriet基于机器学习的大雾预报方法
CN109255159B (zh) * 2018-08-17 2023-04-07 东南大学 一种基于机器学习的电路路径延时波动预测方法

Also Published As

Publication number Publication date
CN109255159A (zh) 2019-01-22
US20210056468A1 (en) 2021-02-25
WO2020034631A1 (zh) 2020-02-20

Similar Documents

Publication Publication Date Title
CN109255159B (zh) 一种基于机器学习的电路路径延时波动预测方法
CN109255160B (zh) 基于神经网络的单元延时预测方法和单元延时灵敏度计算方法
CN112560368B (zh) 电路仿真方法、装置、电子设备和计算机可读存储介质
JP4500338B2 (ja) テストパターン評価方法及びテストパターン評価装置
Maricau et al. Hierarchical analog circuit reliability analysis using multivariate nonlinear regression and active learning sample selection
CN103364703B (zh) Led多应力下可靠性快速评测方法
Galanova et al. Using nonparametric goodness-of-fit tests to validate accelerated failure time models
CN104331569B (zh) 基于关键节点选择和蚁群优化算法的大规模集成电路小时延故障测试通路选择方法
Li et al. ANN-aided data-driven IGBT switching transient modeling approach for FPGA-based real-time simulation of power converters
CN104102804A (zh) 一种预测设备器件寿命的方法及装置
Sineglazov et al. An algorithm for solving the problem of forecasting
Kim et al. Package yield enhancement using machine learning in semiconductor manufacturing
US10169509B2 (en) Efficient deployment of table lookup (TLU) in an enterprise-level scalable circuit simulation architecture
Xu et al. Statistical analysis of accelerated life testing under Weibull distribution based on fuzzy theory
Yakovyna et al. Discrete and Continuous Time High-Order Markov Models for Software Reliability Assessment.
Rocha et al. A new metaheuristc combining gradient models with NSGA-II to enhance analog IC synthesis
Guerreiro et al. Fault list compression for efficient analogue and mixed-signal production test preparation
Liao et al. Long Short-Term Memory Neural Networks for Predicting Dynamic Response of Structures of High Complexities
Zhang et al. Calculating method of MTBF for integrated circuit
CN115660109B (zh) 一种机器学习模型的训练数据集均匀化处理方法
Varghese et al. VLSI Low Power Design Analysis Modeling Strategies
CN118013902B (zh) 芯片单元性能随工艺角分布预测方法、系统、终端及介质
CN115081200B (zh) 复杂设备的加速因子及失效边界域分析方法
Cabarbaye Implementation of accelerated life testing
Zhang et al. An efficient and practical MOS statistical model for digital applications

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant