CN104331569B - 基于关键节点选择和蚁群优化算法的大规模集成电路小时延故障测试通路选择方法 - Google Patents

Abstract

基于关键节点选择和蚁群优化算法的大规模集成电路小时延故障测试通路选择方法，涉及一种大规模集成电路的小时延故障测试通路选择方法。它是为了解决现有基于贪婪算法对小时延缺陷的测试通路选择方法时间复杂度和空间复杂度过高的问题。本发明所述的基于关键节点选择和蚁群优化算法的大规模集成电路小时延故障测试通路选择方法，通过使用关键节点选择来优化蚁群优化算法的搜索时间，进而快速选择出小时延缺陷测试通路，使搜索时间减少为原时间的20％至25％。不仅降低了时间复杂度，也降低了空间复杂度。适用于在大规模集成电路小时延故障测试通路的选择。

Description

基于关键节点选择和蚁群优化算法的大规模集成电路小时延 故障测试通路选择方法

技术领域

本发明涉及一种大规模集成电路的小时延故障测试通路选择方法。

背景技术

集成电路制造工艺的进步导致芯片上集成晶体管数目急剧上升，芯片日益趋向高功能密度和高工作频率。这不仅为设计同样也为测试带来了巨大的挑战，因为特征尺寸降低致使芯片中出现了更多的缺陷。制造中的缺陷包括阻性开路短路、边缘毛刺、工艺参数偏差、长互连线带来的耦合电容增加、电源噪声等因素，这些都会给电路带来小时延缺陷，从而给电路带来额外的时序错误而导致芯片失效。随着芯片设计进入45nm时代，小时延缺陷检测是保证电路高性能和高可靠性必不可少的步骤，因此如何选择针对小时延缺陷的测试路径是检测小时延缺陷的关键。

因为无法预测哪条长通路上的小时延缺陷累积后会导致电路输出端时序失效，这些小时延缺陷的存在时刻威胁着芯片的稳定性和可靠性，会导致芯片早期失效。经研究表明当下最新工艺水平下很大部分的时序失效是由小时延缺陷引起的。在高频电路对时序要求如此严格的今天，只有有效检测小时延缺陷才能够保证高集成度电路的可靠性和质量。然而小时延缺陷在普通的针对时延缺陷的测试路径上存在测试逃脱的现象，因而选择能够针对小时延缺陷的测试路径，是能够高效快速检测的关键。

因而小时延测试其本质就是测试路径的选择问题，不同的测试路径对小时延缺陷的检测能力是有差异的。由上文论述可知，要提高测试路径对小时延缺陷的检测能力，就要降低测试时钟周期与通路敏化时延值之差，也就是时延余量(Slack)。因为时延余量的大小决定了能够检测到时延缺陷大小的最大值。而当前学术界和工业界的也是从降低测试时钟周期和增大通路敏化时延这两个方面进行研究。

而当下的EDA(Electronic Design Automation，电子设计自动化)工具中对小时延缺陷的测试通路选择，大多是基于贪婪算法下对电路选择长通路作为小时延缺陷的测试通路，贪婪算法虽然基于全局搜索能够获得最优解，但是时间复杂度和空间复杂度过高是其缺点。

发明内容

本发明是为了解决现有测试通路选择方法时间长、速度慢的问题，现提供基于关键节点选择和蚁群优化算法的大规模集成电路小时延故障测试通路选择方法。

本发明所述的基于关键节点选择和蚁群优化算法的大规模集成电路小时延故障测试通路选择方法，包括以下步骤：

步骤一：将待选择通路的大规模集成电路按照节点连接结构转化为拓扑结构，并将该拓扑结构保存为邻接矩阵，然后将该邻接矩阵作为目标电路网络；

步骤二：在上述目标电路网络中，选取关键度评价标准中，排序前5％的节点作为关键节点，根据关键度公式设置链入关键节点的连线上的信息素；

步骤三：利用蚁群优化算法将蚂蚁放置在目标电路网络的输入节点处；

步骤四：根据目标电路网络中相邻节点之间的连接信息，获得与蚂蚁当前所在节点连通的所有节点，并按概率原则在该所有节点中，选择概率最大的节点作为蚂蚁将要到达的下一个节点；

步骤五：判断步骤四获得的下一个节点是否为指定输出节点，是则执行步骤六，否则返回步骤四；

步骤六：将蚂蚁从输入节点至指定输出接点之间走过的路径作为待选择的通路。

在步骤六之后，本发明所述的方法中还包括以下步骤：令迭代次数k的初始值为1，

步骤A：根据关键度公式更新信息素，将更新后的信息素分配到精英蚂蚁走过的路径上，重复步骤三至步骤六，并将获得的通路作为第k次迭代结果；

步骤B：将步骤A获得的第k次迭代结果中蚂蚁走过的节点数目与步骤六获得的通路中蚂蚁走过的节点数目进行比较，将节点数目多的通路作为当前备选结果；

步骤C：令k＝k+1，重复执行步骤A，将第k次迭代结果中蚂蚁走过的节点数目与当前备选结果中蚂蚁走过的节点数目进行比较，并将节点数目多的通路作为更新后的当前备选结果，并记录该结果；

步骤D：判断i的值是否大于2；是则执行步骤E；否则返回执行步骤C；

步骤E：判断相邻三次更新后的当前备选结果是否相同，是则将该更新后的当前备选结果作为最优路径，否则返回执行步骤C。

本发明所述的基于关键节点选择和蚁群优化算法的大规模集成电路小时延故障测试通路选择方法，通过使用关键节点选择来优化蚁群优化算法的搜索时间，进而快速选择出小时延缺陷测试通路，使搜索时间减少为原时间的20％至25％。不仅降低了时间复杂度，也降低了空间复杂度。适用于在大规模集成电路小时延故障测试通路的选择。

附图说明

图1为基于关键节点选择和蚁群优化算法的大规模集成电路小时延故障测试通路选择方法的流程图。

具体实施方式

具体实施方式一：参照图1具体说明本实施方式，本实施方式所述的基于关键节点选择和蚁群优化算法的大规模集成电路小时延故障测试通路选择方法，包括以下步骤：

步骤一：将待选择通路的大规模集成电路按照节点连接结构转化为拓扑结构，并将该拓扑结构保存为邻接矩阵，然后将该邻接矩阵作为目标电路网络；

步骤二：在上述目标电路网络中，选取关键度评价标准中，排序前5％的节点作为关键节点，根据关键度公式设置链入关键节点的连线上的信息素；

步骤三：利用蚁群优化算法将蚂蚁放置在目标电路网络的输入节点处；

步骤四：根据目标电路网络中相邻节点之间的连接信息，获得与蚂蚁当前所在节点连通的所有节点，并按概率原则在该所有节点中，选择概率最大的节点作为蚂蚁将要到达的下一个节点；

步骤五：判断步骤四获得的下一个节点是否为指定输出节点，是则执行步骤六，否则返回步骤四；

步骤六：将蚂蚁从输入节点至指定输出接点之间走过的路径作为待选择的通路。

本实施方式中，把电路通过拓扑图建模后，将电路转换成了一个网络，网络中的节点代表电路中的逻辑门，节点之间的连线代表电路中的互连线，即逻辑门的互联关系。然而网络尤其是复杂网络，比如因特网、航空交通网、经济网络或电力网络中，近年来的研究发现在整个网络中往往是极少数具有高连接度的节点统治整个网络，也就是说在复杂网络中少数节点的重要性远超过其他节点。

由于涉及到矩阵对应数据的读取存储，matlab(MATrix LABoratory，矩阵实验室)在矩阵处理中功能比较强大，因此本实施方式中利用matlab程序进行蚁群优化算法中蚂蚁的仿真。目标电路网络的输入节点即为蚂蚁的起点。相邻节点之间的连接信息存储在邻接矩阵中，因为要搜寻路径使蚂蚁前进，因此需要在互连的路径里搜寻。假设相连节点间对应的数值为1，反之对应的数值为0，搜寻路径就是在所有为1的相连节点里寻找下一个要去的节点。

具体实施方式二：本实施方式是对具体实施方式一所述的基于关键节点选择和蚁群优化算法的大规模集成电路小时延故障测试通路选择方法作进一步限定，本实施方式中，步骤二中所述关键度评价标准的依据为：Pagerank算法和HITS算法。

本实施方式中，利用Pagerank算法和HITS算法分别选取两种算法中，排名均位于前百分之五的节点作为关键节点。

Pagerank算法(网页排名算法)的计算原理为：将目标电路网络中的所有节点赋予一个初始PR值，满足：

其中，N为所有节点的个数，B_u为链入节点u的节点集合，N_v为每个链入节点u的节点的总链出数，i为Pagerank算法中的数学求和公式的参数，i＝1,2,…N。

将上述公式乘以一个系数d，由于没有链出的节点的Pagerank无法传递出去，所以其Pagerank值被赋值为因此Pagerank公式为：

若设列向量R为：

则：

当对目标电路网络求Pagerank时，因为信号在目标电路网络传递时，到达输出节点就会停止向前传播，即输出节点是没有出度的节点。因而信号在网络中传递时，继续向前传播的概率为：

n为网络规模，即目标电路网络中总的节点数N，n_output为目标电路网络中原始输出端的数目。

HITS(Hyperlink-Induced Topic Search，基于超链接分析的主题搜索)算法，应用在电路网络的节点关键度计算上时，该算法得到每个节点的权威值和枢纽值，在信息领域搜索中，因为仅考虑输出结果为网页的质量，因而输出的结果仅为节点的权威度。然而当考虑电路网络时，节点的枢纽度很高的情况下表示电路节点在电路网络中是很重要的媒介，也代表此节点在电路网络中很重要，因而在这里设置了电路节点基于权威度和枢纽度的电路节点的关键度，因为权威度和枢纽度在一个数量级，故取权值均为0.5，公式如下：

C(i)＝0.5×A(i)+0.5×H(i)

其中，C(i)为节点i的关键度、A(i)节点i的权威度、H(i)节点i的枢纽度。

本实施方式中，通过对不同标准逻辑电路，如：C1355、C1908和C2670，进行仿真实验，使用关键节点、HITS和Pagerank算法改进蚁群算法后的搜索时间，使搜索时间减少为原时间的20％-25％。

具体实施方式三：本实施方式是对具体实施方式一所述的基于关键节点选择和蚁群优化算法的大规模集成电路小时延故障测试通路选择方法作进一步限定，本实施方式中，步骤二中所述根据关键度公式为：

其中，i和j均为目标电路网络中的关键节点，Tau_primary为信息素，Criticality(j)为关键节点j的节点关键度，AverageCriticality为整个目标电路网络节点关键度的平均值，Tau(i,j)为目标电路网络中与关键节点i与j连接的互连线。

Tau_primary为信息素，在这里取值为1。关键节点j的节点关键度Criticality(j)是通过不同复杂网络关键节点的评价指标求得的，比如说节点度中心度，中间中心度，Pagerank算法或者HITSRank算法。

在蚁群优化算法中，如果要提高蚁群在路径寻优中的效率，就要诱导蚂蚁向目标电路网络中的在关键路径中高频出现的节点移动。而最好地诱导目标电路网络中蚁群移动的方法就是在蚁群优化算法中设置信息素时，对链入关键节点的连线上的信息素进行人为地提高，这样就能够诱使蚂蚁向电路中的关键节点移动。若想人为提高链入关键节点的连线上的信息素，则需要根据本实施方式所述的关键度公式设置信息素。

具体实施方式四：本实施方式是对具体实施方式一所述的基于关键节点选择和蚁群优化算法的大规模集成电路小时延故障测试通路选择方法作进一步限定，本实施方式中，步骤四中所述概率原则的获得方法为：

根据目标电路网络中各支路的信息素强度和期望值算出各支路的概率分布，

其中，为t时刻蚂蚁k从点i转移到点j的概率，τ_ij(t)为t时刻点i和点j之间路径上的信息素强度，τ_iu(t)t时刻点i和所有能够与点i相连的点之间路径上的信息素强度，u为包含所有能够与点i相连的点的集合，J_k为蚂蚁k在i点处能够通向的点的集合，α为信息素强度的重要程度。

具体实施方式五：本实施方式是对具体实施方式一所述的基于关键节点选择和蚁群优化算法的大规模集成电路小时延故障测试通路选择方法作进一步限定，本实施方式中，步骤五中判断步骤四获得的下一个节点是否为输出节点的方法为：

对目标电路网络中所有节点进行编号，设定输出节点的编号为A，判断蚂蚁当前所在节点的编号是否为A，是则该节点为输出节点。

具体实施方式六：本实施方式是对具体实施方式一、二、三、四或五所述的基于关键节点选择和蚁群优化算法的大规模集成电路小时延故障测试通路选择方法作进一步限定，本实施方式中，在步骤六之后还包括以下步骤：令迭代次数k的初始值为1，

步骤A：根据关键度公式更新信息素，将更新后的信息素分配到精英蚂蚁走过的路径上，重复步骤三至步骤六，并将获得的通路作为第k次迭代结果；

步骤B：将步骤A获得的第k次迭代结果中蚂蚁走过的节点数目与步骤六获得的通路中蚂蚁走过的节点数目进行比较，将节点数目多的通路作为当前备选结果；

步骤C：令k＝k+1，重复执行步骤A，将第k次迭代结果中蚂蚁走过的节点数目与当前备选结果中蚂蚁走过的节点数目进行比较，并将节点数目多的通路作为更新后的当前备选结果，并记录该结果；

步骤D：判断i的值是否大于2；是则执行步骤E；否则返回执行步骤C；

步骤E：判断相邻三次更新后的当前备选结果是否相同，是则将该更新后的当前备选结果作为最优路径，否则返回执行步骤C。

具体实施方式七：本实施方式是对具体实施方式六所述的基于关键节点选择和蚁群优化算法的大规模集成电路小时延故障测试通路选择方法作进一步限定，本实施方式中，步骤A中按信息素挥发系数减少每次迭代的信息素浓度，进而更新信息素。

本实施方式中所述的信息素挥发系数，在本实施方式中取值为0.2。

Claims (6)

1.基于关键节点选择和蚁群优化算法的大规模集成电路小时延故障测试通路选择方法，其特征在于，它包括以下步骤：

步骤一：将待选择通路的大规模集成电路按照节点连接结构转化为拓扑结构，并将该拓扑结构保存为邻接矩阵，然后将该邻接矩阵作为目标电路网络；

步骤二：在上述目标电路网络中，选取关键度评价标准中，排序前5％的节点作为关键节点，根据关键度公式设置链入关键节点的连线上的信息素；

步骤三：利用蚁群优化算法将蚂蚁放置在目标电路网络的输入节点处；

步骤四：根据目标电路网络中相邻节点之间的连接信息，获得与蚂蚁当前所在节点连通的所有节点，并按概率原则在该所有节点中，选择概率最大的节点作为蚂蚁将要到达的下一个节点；

步骤五：判断步骤四获得的下一个节点是否为指定输出节点，是则执行步骤六，否则返回步骤四；

步骤六：将蚂蚁从输入节点至指定输出接点之间走过的路径作为待选择的通路；

步骤二中所述关键度公式为：

$Tau(i,j)=Tau\_primary\×\frac{Criticality\left(j\right)}{AverageCriticality}$

其中，i和j均为目标电路网络中的关键节点，Tau_primary为信息素，Criticality(j)为关键节点j的节点关键度，AverageCriticality为整个目标电路网络节点关键度的平均值，Tau(i,j)为目标电路网络中与关键节点i与j连接的互连线。

2.根据权利要求1所述的基于关键节点选择和蚁群优化算法的大规模集成电路小时延故障测试通路选择方法，其特征在于，步骤二中所述关键度评价标准的依据为：Pagerank算法和HITS算法。

3.根据权利要求1所述的基于关键节点选择和蚁群优化算法的大规模集成电路小时延故障测试通路选择方法，其特征在于，步骤四中所述概率原则的获得方法为：

根据目标电路网络中各支路的信息素强度和期望值算出各支路的概率分布，

$P_{ij}^k\left(t\right)=\left\{\begin{array}{cc}\frac{{\[{\mathrm{\τ}}_{ij}\left(t\right)\]}^{\mathrm{\α}}}{{\mathrm{\Σ}}_{u\∈J_k\left(i\right)}{\[{\mathrm{\τ}}_{iu}\left(t\right)\]}^{\mathrm{\α}}},& j\∈J_k\left(i\right)\\ 0& \end{array}\right.$

其中，为t时刻蚂蚁k从点i转移到点j的概率，τ_ij(t)为t时刻点i和点j之间路径上的信息素强度，τ_iu(t)t时刻点i和所有能够与点i相连的点之间路径上的信息素强度，u为包含所有能够与点i相连的点的集合，J_k为蚂蚁k在i点处能够通向的点的集合，α为信息素强度的重要程度。

4.根据权利要求1所述的基于关键节点选择和蚁群优化算法的大规模集成电路小时延故障测试通路选择方法，其特征在于，步骤五中判断步骤四获得的下一个节点是否为输出节点的方法为：

对目标电路网络中所有节点进行编号，设定输出节点的编号为A，判断蚂蚁当前所在节点的编号是否为A，是则该节点为输出节点。

5.根据权利要求1至4任一项所述的基于关键节点选择和蚁群优化算法的大规模集成电路小时延故障测试通路选择方法，其特征在于，在步骤六之后还包括以下步骤：令迭代次数k的初始值为1，

步骤A：根据关键度公式更新信息素，将更新后的信息素分配到精英蚂蚁走过的路径上，重复步骤三至步骤六，并将获得的通路作为第k次迭代结果；

步骤B：将步骤A获得的第k次迭代结果中蚂蚁走过的节点数目与步骤六获得的通路中蚂蚁走过的节点数目进行比较，将节点数目多的通路作为当前备选结果；

步骤C：令k＝k+1，重复执行步骤A，将第k次迭代结果中蚂蚁走过的节点数目与当前备选结果中蚂蚁走过的节点数目进行比较，并将节点数目多的通路作为更新后的当前备选结果，并记录该结果；

步骤D：判断i的值是否大于2；是则执行步骤E；否则返回执行步骤C；

步骤E：判断相邻三次更新后的当前备选结果是否相同，是则将该更新后的当前备选结果作为最优路径，否则返回执行步骤C。

6.根据权利要求5所述的基于关键节点选择和蚁群优化算法的大规模集成电路小时延故障测试通路选择方法，其特征在于，步骤A中按信息素挥发系数减少每次迭代的信息素浓度，进而更新信息素。