CN116738928B - 一种印刷电路板并行拆线重布方法、介质及装置 - Google Patents
一种印刷电路板并行拆线重布方法、介质及装置 Download PDFInfo
- Publication number
- CN116738928B CN116738928B CN202310830496.4A CN202310830496A CN116738928B CN 116738928 B CN116738928 B CN 116738928B CN 202310830496 A CN202310830496 A CN 202310830496A CN 116738928 B CN116738928 B CN 116738928B
- Authority
- CN
- China
- Prior art keywords
- wiring
- net
- nets
- interference
- printed circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 34
- 239000003016 pheromone Substances 0.000 claims abstract description 38
- 241000257303 Hymenoptera Species 0.000 claims description 23
- 239000011159 matrix material Substances 0.000 claims description 15
- 230000007717 exclusion Effects 0.000 claims description 13
- 230000015654 memory Effects 0.000 claims description 8
- 238000009792 diffusion process Methods 0.000 claims description 4
- 238000012163 sequencing technique Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 11
- 230000009193 crawling Effects 0.000 description 5
- 101100037618 Neurospora crassa (strain ATCC 24698 / 74-OR23-1A / CBS 708.71 / DSM 1257 / FGSC 987) ant-1 gene Proteins 0.000 description 2
- 239000004744 fabric Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002431 foraging effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229920001690 polydopamine Polymers 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/20—Design optimisation, verification or simulation
- G06F30/27—Design optimisation, verification or simulation using machine learning, e.g. artificial intelligence, neural networks, support vector machines [SVM] or training a model
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/004—Artificial life, i.e. computing arrangements simulating life
- G06N3/008—Artificial life, i.e. computing arrangements simulating life based on physical entities controlled by simulated intelligence so as to replicate intelligent life forms, e.g. based on robots replicating pets or humans in their appearance or behaviour
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2115/00—Details relating to the type of the circuit
- G06F2115/12—Printed circuit boards [PCB] or multi-chip modules [MCM]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Artificial Intelligence (AREA)
- Geometry (AREA)
- Software Systems (AREA)
- Data Mining & Analysis (AREA)
- General Health & Medical Sciences (AREA)
- Computer Networks & Wireless Communication (AREA)
- Biomedical Technology (AREA)
- Biophysics (AREA)
- Computational Linguistics (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Molecular Biology (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- Robotics (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Medical Informatics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明提供一种印刷电路板并行拆线重布方法、介质及装置，所述方法包括：获取各线网的连接点情况；并设置蚁群算法参数；根据各线网的连接点情况，选择一种基本线序对所有线网进行排序，形成布线队列；根据布线队列，利用蚁群算法布线，并在布线时根据信息素浓度计算拥挤区域，使布线时绕开拥挤区域；判断线网布线是否布通成功，若线网布通失败，则通过计算干扰线网来调整线网；重复N轮，直至将布线队列中的所有线网布置完成。本发明基于蚁群算法能够有效的使布线绕开拥挤区域，且以串行布线的方式模拟并行布线，兼具并行布线受布线顺序影响少的优点以及串行布线时间和空间算法复杂度低的优点，同时通过计算干扰线网来进行线网调整解决了死锁问题。
Description
技术领域
本发明涉及印刷电路板布线技术领域，具体而言，涉及一种印刷电路板并行拆线重布方法、介质及装置。
背景技术
布线是印刷电路板(Printed Circuit Board，PCB)制造过程中最复杂和最关键的部分，随着电路规模的不断增加，印刷电路板单位面积的电子原件密度也不断的增加，布线的难度也随之极具增加，因此近年来的自动布线技术的研究成为EDA领域的重要研究方向，自动布线的一个重要指标就是布通率，在串行布线中布线顺序能够极大的影响布通率，而传统针对串行布线的拆线重布方法虽然能有效较低布线顺序对布通率的影响，但容易造成死锁问题，而并行布线虽然受布线顺序的影响小，但算法的时间和空间复杂度相较于串行布线要高很多。
发明内容
本发明旨在提供一种印刷电路板并行拆线重布方法、介质及装置，以解决传统针对串行布线的拆线重布方法容易造成死锁以及并行布线的拆线重布方法的时间和空间复杂度较高的问题。
本发明提供的一种印刷电路板并行拆线重布方法，包括如下步骤：
步骤S1：进行初始化：获取印刷电路板详细信息以及各组线网的详细信息，得到各线网的连接点情况；并设置蚁群算法参数，包括每组线网布线的迭代次数N、每次迭代的蚂蚁数量Q、以及信息素挥发系数β；
步骤S2：根据各线网的连接点情况，选择一种基本线序对所有线网进行排序，形成布线队列；
步骤S3：根据布线队列，利用蚁群算法开始第K轮布线，1≤K≤N，并在布线时根据信息素浓度计算拥挤区域，使布线时绕开拥挤区域；
步骤S4：判断线网布线是否布通成功：
若线网布通成功，则保留此轮布线从起点到终点的前
若线网布通失败，则通过计算干扰线网来调整线网；
步骤S5：将步骤S2～S4重复N轮，直至将布线队列中的所有线网布置完成，此时总体布线完成输出所有布线的结果。
进一步的，对所有线网进行排序的方法包括：
找到包围一组线网的最小矩形；
计算该最小矩形的周长；
根据该最小矩形的周长将线网从大到小排列，形成布线队列。
进一步的，步骤S1中，所述基本线序包括短线序、长线序和点干扰。
进一步的，步骤S3中，在布线时根据信息素浓度计算拥挤区域，使布线时绕开拥挤区域的方法为：
将第K-1轮所有线网的信息素矩阵进行求和操作得到堆叠矩阵，并在堆叠矩阵中根据信息素浓度的高低计算出拥挤区域；
在进行布线的当前线网的信息素矩阵中标记出该拥挤区域，并将该拥挤区域内的挥发系数增大，使得利用蚁群算法布线时的蚂蚁选择该拥挤区域的概率更小从而达到绕开拥挤区域。
进一步的，步骤S4中，所述通过计算干扰线网来调整线网的方法包括：
以布通失败的线网的终点开始向外扩散直到扩散到当前起点，在扩散区域内遇到的其他线网即为干扰线网；
若干扰线网的数量大于预设阈值M，则放弃当前线网的布线；
若干扰线网的数量小于预设阈值M，则通过判断当前线网与干扰线网是否存在互斥来对干扰线网进行调整，直至大当前线网布通成功。
进一步的，所述通过判断当前线网与干扰线网是否存在互斥来对干扰线网进行调整的方法包括：
查看所有干扰线网中是否存在至少一组干扰线网在第K轮调整过当前线网：
若是，说明有干扰线网与当前线网存在互斥，则放弃当前线网的布线；
若否，说明没有干扰线网与当前线网存在互斥，则将所有干扰组网回退到上一轮的状态，此时当前线网必定能够布通成功。
进一步的，在对干扰线网进行调整时，需要记录当前线网调整了哪些线网，用于该轮后续线网的互斥判断。
本发明还提供一种计算机终端存储介质，存储有计算机终端可执行指令，所述计算机终端可执行指令用于执行上述的印刷电路板并行拆线重布方法。
本发明还提供一种计算装置，包括：
至少一个处理器；以及与所述至少一个处理器通信连接的存储器；其中，所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够执行上述的印刷电路板并行拆线重布方法。
综上所述，由于采用了上述技术方案，本发明的有益效果是：
本发明基于蚁群算法能够有效的使布线绕开拥挤区域，且以串行布线的方式模拟并行布线，兼具并行布线受布线顺序影响少的优点以及串行布线时间和空间算法复杂度低的优点，同时通过计算干扰线网来进行线网调整解决了死锁问题，对提高布通率有着相当的实用性。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为蚁群算法中三只蚂蚁在印刷电路板上的第一轮布线示意图。
图2为蚁群算法中三只蚂蚁在印刷电路板上的第二轮布线示意图。
图3为蚁群算法中三只蚂蚁在印刷电路板上的N轮布线后信息素矩阵示意图。
图4a为印刷电路板上两组待布线的线网示意图。
图4b为印刷电路板上两组待布线中a-a线网布通成功，b-b线网布通失败的示意图。
图4c为印刷电路板上两组待布线中a-a线网和b-b线网均布通成功的示意图。
图5为本发明实施例中印刷电路板并行拆线重布方法的流程图。
图6为本发明实施例中以长线序为例的形成布线队列的示意图。
图7为本发明实施例中计算拥挤区域的示意图。
图8为本发明实施例中线网布通成功时的一个示例的示意图。
图9为本发明实施例中通过计算干扰线网来调整线网的流程图。
图10为本发明实施例中线网布通失败时的一个示例的示意图。
图11为本发明实施例中找到干扰线网的一个示例的示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例
设计原理：
蚁群算法是模仿蚂蚁觅食过程设计出的一种智能启发式算法，初始蚂蚁的寻路本质上是随机的，但蚂蚁在经过的地方留下信息素，每只蚂蚁的信息素总量一定，因此走过的路径较长，在每一个经过位置留下的信息素就较少，路径越短，路径上的的信息素浓度就越高，后续的蚂蚁会对信息素浓度高的位置有更大的选择倾向，从而达到正反馈的效果，最终蚂蚁找到全局最优路径。
假设迭代次数为N，每次迭代蚂蚁数量为Q，以三只蚂蚁(Q＝3)为例，引脚A、B需要连接，则使用蚁群算法布通一组线网A-B的基本实现为：印刷电路板上有两个引脚A、B需要连接，以其A为起点。
第一轮：放置三只蚂蚁在A点，蚂蚁会随机的在印刷电路板上乱爬直至到达终点B，每只蚂蚁的信息素总量一定爬行的距离越长，每个爬过的位置留下的信息素就越少，取这三只蚂蚁中爬行距离最短的蚂蚁即蚂蚁1，在蚂蚁1所走过的路径上留下信息素，其它两只蚂蚁不留下信息素。如图1所示。
第二轮：首先对上一轮的信息素进行挥发操作，即每一格的信息素值乘以信息素挥发系数β，β∈(0,1)，之后再次在A点放置三只蚂蚁，此时矩阵上已经有上一轮蚂蚁留下的信息素，而蚂蚁会对信息素浓度高的位置有更大的选择倾向，所以第二轮的蚂蚁会更倾向于走之前蚂蚁走过的路径，因此第二轮的三只蚂蚁爬行的距离会倾向于更短，同样取三只蚂蚁中爬行路径最短的一只，在这只蚂蚁走过的路径上留下信息素。第二轮三只蚂蚁走过的路径如图2所示。
第N轮后蚂蚁的路径将会收敛到A到B的一条非常短的路径，这条路径就是引脚A、B的布线。N轮结束后整个印刷电路板都会留下信息素，我们称这个印刷电路板为信息素矩阵。如线网A-B完成布线后留下的信息素矩阵如图3所示。
将所有需要布线的线网按照顺序完成布线称为总体布线，总体布线分为串行布线和并行布线，串行布线每次布置一组线网，将线网按顺序依次完成，因此布线顺序对线网的布通率影响很大，图4a是两组待布线的线网，图4b表示先布置a-a线网，此时b-b线网无法布通，图4c表明两组线网能够同时布通。并行布线则同时布置多组线网，能够实时互相调整，因此布线顺序影响相对较小，但算法时间和空间复杂度都开销巨大。
因此，本实施例将结合串行布线和并行布线并结合蚁群算法，提出一种印刷电路板并行拆线重布方法，如图5所示，包括如下步骤：
步骤S1：进行初始化，获取印刷电路板详细信息以及各组线网的详细信息，得到有P组线网需要布线以及各线网的连接点情况，并设置每组线网布线的迭代次数N、每次迭代的蚂蚁数量Q、以及信息素挥发系数β。需要说明的是，去除线网中的差分对线网和等长线网，此两种线网的技术参数要求过高且对布通率有较大影响应当优先布置，不属于本发明考虑的线网。本实施例以进行两轮迭代(N＝2)，总共有两组线网(P＝2)需要布线为例：
步骤S2：根据各线网的连接点情况，选择一种基本线序对所有线网进行排序，形成布线队列；所述基本线序包括短线序、长线序和点干扰。
具体方法为：找到包围一组线网的最小矩形，计算该最小矩形的周长，根据该最小矩形的周长将线网从大到小排列形成布线队列。以长线序为例，如图6所示，a引脚所组成的线网为线网1，b引脚所组成的引脚为线网2，围住线网2的最小矩形的周长小于围住线网1的最小矩形的周长，所以布线队列为先布置线网1，记为P1，后布置线网2，记为P2。
步骤S3：根据布线队列，利用蚁群算法开始第K轮布线，并在布线时根据信息素浓度计算拥挤区域，使布线时绕开拥挤区域。
以第K＝2轮的第1组线网P1为例，将第K-1轮所有线网的信息素矩阵进行求和操作得到堆叠矩阵，在堆叠矩阵中根据信息素浓度的高低计算出拥挤区域(例如信息素浓度超过一定阈值的区域为拥挤区域)，如图7所示的堆叠矩阵的阴影部分为拥挤区域；
在第1组线网P1的信息素矩阵中标记出该拥挤区域，将该拥挤区域内的挥发系数增大，使得利用蚁群算法布线时的蚂蚁选择该拥挤区域的概率更小从而达到绕开拥挤区域。
步骤S4：判断线网布线是否布通成功：
若线网布通成功，则保留此轮布线从起点到终点的前以第K＝1轮的第1组线网P1为例，成功布通后只保留第1组线网P1此轮布线的前1/2，如图8所示。
若线网布通失败，则通过计算干扰线网来调整线网。如图9所示，所述通过计算干扰线网来调整线网的流程包括如下步骤：
首先以该组布通失败的线网的终点开始向外扩散直到扩散到当前起点，因为每一轮布线后留下的轨迹都会变长，所以同一组线网在不同的轮次中的起点不一样。记录下所有遇到的其他线网轨迹，这些遇到的线网可以视为阻挡了第X组线网，导致无法布通，称之为干扰线网，因此需要调整干扰线网。以第二轮a-a组线网为例，此时线网无法布通，如图10所示。a-a组线网向外扩散，遇到了b-b组线网的轨迹，所以b-b组线网是a-a组线网的干扰线网，如图11所示。
若干扰线网的数量大于预设阈值M，则调整这些干扰线网会造成巨大的算力消耗影响算法的运行速度，因此应当放弃当前线网的布线，清除当前线网留下的所有轨迹并且从布线队列中删除，下一轮也就不会再对当前线网进行布线。
若干扰线网的数量小于预设阈值M，则对干扰线网进行调整，查看所有干扰线网中是否存在至少一组干扰线网在第K轮调整过当前线网：若是，说明有干扰线网与当前线网存在互斥，则应当放弃当前线网的布线，清除当前线网留下的所有轨迹并且从布线队列中删除，否则，在下一轮布线时，干扰线网又无法布通，调整当前线网，导致两组线网互相调整造成死锁。若否，说明没有干扰线网与当前线网存在互斥，则将所有干扰组网回退到上一轮的状态，此时当前线网必定能够布通成功，因为只要还存于布线队列中说明上一轮是能够布通的，记录下当前线网调整了哪些线网，用于该轮后续线网的互斥判断，至此调整线网结束。
步骤S5：将步骤S2～S4重复N轮，直至将布线队列中的所有线网布置完成，此时总体布线完成输出所有布线的结果。
此外，在一些实施例中，提出一种计算机终端存储介质，存储有计算机终端可执行指令，所述计算机终端可执行指令用于执行如前文实施例所述的印刷电路板并行拆线重布方法。计算机存储介质的示例包括磁性存储介质(例如，软盘、硬盘等)、光学记录介质(例如，CD-ROM、DVD等)或存储器，如存储卡、ROM或RAM等。计算机存储介质也可以分布在网络连接的计算机系统上，例如是应用程序的商店。
此外，在一些实施例中，提出一种计算装置，包括：至少一个处理器；以及与所述至少一个处理器通信连接的存储器；其中，所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够执行如前文实施例所述的印刷电路板并行拆线重布方法。计算装置的示例包括PC机、平板电脑、智能手机或PDA等。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (5)
1.一种印刷电路板并行拆线重布方法，其特征在于，包括如下步骤：
步骤S1：进行初始化：获取印刷电路板详细信息以及各组线网的详细信息，得到各线网的连接点情况；并设置蚁群算法参数，包括每组线网布线的迭代次数N、每次迭代的蚂蚁数量Q、以及信息素挥发系数β；
步骤S2：根据各线网的连接点情况，选择一种基本线序对所有线网进行排序，形成布线队列；所述基本线序包括短线序、长线序和点干扰；
步骤S3：根据布线队列，利用蚁群算法开始第K轮布线，1≤K≤N，并在布线时根据信息素浓度计算拥挤区域，使布线时绕开拥挤区域；
步骤S4：判断线网布线是否布通成功：
若线网布通成功，则保留此轮布线从起点到终点的前；
若线网布通失败，则通过计算干扰线网来调整线网；
步骤S5：将步骤S2~S4重复N轮，直至将布线队列中的所有线网布置完成，此时总体布线完成输出所有布线的结果；
所述通过计算干扰线网来调整线网的方法包括：
以布通失败的线网的终点开始向外扩散直到扩散到当前起点，在扩散区域内遇到的其他线网即为干扰线网；
若干扰线网的数量大于预设阈值M，则放弃当前线网的布线；
若干扰线网的数量小于预设阈值M，则通过判断当前线网与干扰线网是否存在互斥来对干扰线网进行调整，直至当前线网布通成功；
所述通过判断当前线网与干扰线网是否存在互斥来对干扰线网进行调整的方法包括：
查看所有干扰线网中是否存在至少一组干扰线网在第K轮调整过当前线网：
若是，说明有干扰线网与当前线网存在互斥，则放弃当前线网的布线；
若否，说明没有干扰线网与当前线网存在互斥，则将所有干扰组网回退到上一轮的状态，此时当前线网必定能够布通成功；
在对干扰线网进行调整时，需要记录当前线网调整了哪些线网，用于该轮后续线网的互斥判断。
2.根据权利要求1所述的印刷电路板并行拆线重布方法，其特征在于，步骤S2中，对所有线网进行排序的方法包括：
找到包围一组线网的最小矩形；
计算该最小矩形的周长；
根据该最小矩形的周长将线网从大到小排列，形成布线队列。
3.根据权利要求1所述的印刷电路板并行拆线重布方法，其特征在于，步骤S3中，在布线时根据信息素浓度计算拥挤区域，使布线时绕开拥挤区域的方法为：
将第K-1轮所有线网的信息素矩阵进行求和操作得到堆叠矩阵，并在堆叠矩阵中根据信息素浓度的高低计算出拥挤区域；
在进行布线的当前线网的信息素矩阵中标记出该拥挤区域，并将该拥挤区域内的挥发系数增大，使得利用蚁群算法布线时的蚂蚁选择该拥挤区域的概率更小从而达到绕开拥挤区域。
4.一种计算机终端存储介质，存储有计算机终端可执行指令，其特征在于，所述计算机终端可执行指令用于执行如权利要求1-3中任一权利要求所述的印刷电路板并行拆线重布方法。
5.一种计算装置，其特征在于，包括：
至少一个处理器；以及与所述至少一个处理器通信连接的存储器；其中，所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够执行如权利要求1-3中任一权利要求所述的印刷电路板并行拆线重布方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310830496.4A CN116738928B (zh) | 2023-07-07 | 2023-07-07 | 一种印刷电路板并行拆线重布方法、介质及装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310830496.4A CN116738928B (zh) | 2023-07-07 | 2023-07-07 | 一种印刷电路板并行拆线重布方法、介质及装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116738928A CN116738928A (zh) | 2023-09-12 |
| CN116738928B true CN116738928B (zh) | 2024-03-29 |
Family
ID=87906002
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310830496.4A Active CN116738928B (zh) | 2023-07-07 | 2023-07-07 | 一种印刷电路板并行拆线重布方法、介质及装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116738928B (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102096742A (zh) * | 2011-02-24 | 2011-06-15 | 江苏大学 | 基于禁忌蚁群混合算法的超大规模集成电路布线设计方法 |
| CN102809711A (zh) * | 2011-12-01 | 2012-12-05 | 中国电子科技集团公司第五十八研究所 | 一种测试fpga单长线及连接开关的扩展布线方法 |
| CN103886137A (zh) * | 2014-03-03 | 2014-06-25 | 西安电子科技大学 | 一种实现现场可编程门阵列快速布局布线的方法 |
| CN104331569A (zh) * | 2014-11-13 | 2015-02-04 | 哈尔滨工业大学 | 基于关键节点选择和蚁群优化算法的大规模集成电路小时延故障测试通路选择方法 |
| JP2015158771A (ja) * | 2014-02-24 | 2015-09-03 | 大樹 谷口 | 回路設計およびプリント基板設計用クラウド型電子ｃａｄシステム |
| US9258765B1 (en) * | 2003-05-08 | 2016-02-09 | Dynamic Mesh Networks, Inc. | Chirp networks |
| CN113779924A (zh) * | 2021-09-17 | 2021-12-10 | 中国科学院上海微系统与信息技术研究所 | 超导集成电路的布线优化方法和装置、存储介质和终端 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11122677B2 (en) * | 2019-11-15 | 2021-09-14 | Marvell Asia Pte, Ltd. | Printed circuit board structure and method for inductive noise cancellation |
-
2023
- 2023-07-07 CN CN202310830496.4A patent/CN116738928B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9258765B1 (en) * | 2003-05-08 | 2016-02-09 | Dynamic Mesh Networks, Inc. | Chirp networks |
| CN102096742A (zh) * | 2011-02-24 | 2011-06-15 | 江苏大学 | 基于禁忌蚁群混合算法的超大规模集成电路布线设计方法 |
| CN102809711A (zh) * | 2011-12-01 | 2012-12-05 | 中国电子科技集团公司第五十八研究所 | 一种测试fpga单长线及连接开关的扩展布线方法 |
| JP2015158771A (ja) * | 2014-02-24 | 2015-09-03 | 大樹 谷口 | 回路設計およびプリント基板設計用クラウド型電子ｃａｄシステム |
| CN103886137A (zh) * | 2014-03-03 | 2014-06-25 | 西安电子科技大学 | 一种实现现场可编程门阵列快速布局布线的方法 |
| CN104331569A (zh) * | 2014-11-13 | 2015-02-04 | 哈尔滨工业大学 | 基于关键节点选择和蚁群优化算法的大规模集成电路小时延故障测试通路选择方法 |
| CN113779924A (zh) * | 2021-09-17 | 2021-12-10 | 中国科学院上海微系统与信息技术研究所 | 超导集成电路的布线优化方法和装置、存储介质和终端 |
Non-Patent Citations (4)
| Title |
|---|
| A path planning algorithm for PCB surface quality automatic inspection;zheng xiao et al;Journal of Intelligent Manufacturing;20210410;第1829-1841页 * |
| FPGA布局算法研究与设计;王凯;中国优秀硕士论文电子期刊网;20101215;第5-45页 * |
| 基于蚁群算法的集成电路无网格布线;黄训诚 等;电子器件;20060915;29(03);第874-877页 * |
| 蚁群与粒子群混合的FPGA布局算法;赵军 等;计算机工程与应用;20090615;45(18);第70-71、114页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116738928A (zh) | 2023-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Kernighan et al. | An optimum channel-routing algorithm for polycell layouts of integrated circuits | |
| JP3453535B2 (ja) | 自動配線設計における配線経路探索方法及び配線経路探索プログラムを記録した記録媒体 | |
| Fill et al. | On the distribution for the duration of a randomized leader election algorithm | |
| CN116702694B (zh) | 基于蚁群算法的印刷电路板两端布线方法、介质及装置 | |
| US7818703B2 (en) | Density driven layout for RRAM configuration module | |
| CN106730850A (zh) | 游戏对手匹配方法和装置 | |
| CN113312874B (zh) | 基于改进深度强化学习的总体布线方法 | |
| Linsker | An iterative-improvement penalty-function-driven wire routing system | |
| CN114492782A (zh) | 基于强化学习的神经网络的片上核心编译映射方法及装置 | |
| Amitrano et al. | A spin-glass model of evolution | |
| CN116738928B (zh) | 一种印刷电路板并行拆线重布方法、介质及装置 | |
| Karafyllidis | Design of a dedicated parallel processor for the prediction of forest fire spreading using cellular automata and genetic algorithms | |
| CN113114657A (zh) | 一种网络病毒溯源方法、系统、设备、介质、处理终端 | |
| Abboud et al. | Mathematical methods for physical layout of printed circuit boards: an overview | |
| JP2938068B2 (ja) | 自動配線設計における配線経路探索方法及び配線経路探索プログラムを記憶した記憶媒体 | |
| CN106445967A (zh) | 一种资源目录的管理方法和装置 | |
| JP3024598B2 (ja) | レイアウト検証方法及び記録媒体 | |
| US6725437B1 (en) | Performance groups-based fast simulated annealing for improving speed and quality of VLSI circuit placement | |
| Shih et al. | An application of neural networks on channel routing problem | |
| CN114896471B (zh) | 棋子变化检测方法、装置、计算机设备和存储介质 | |
| CN113255283B (zh) | 快速拆除闭合环路和冗余节点的全局布线方法 | |
| US20230162037A1 (en) | Machine learning method and pruning method | |
| Iwamoto et al. | Finding jumpers in printed wiring board design for analog circuits | |
| US6862716B2 (en) | Method for designing interconnects in an LSI | |
| CN118094839A (zh) | 基于大规模稀疏多目标进化算法的复杂电网级联失效攻击方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |