JP5500049B2 - 設計支援プログラム、設計支援装置および設計支援方法 - Google Patents
設計支援プログラム、設計支援装置および設計支援方法 Download PDFInfo
- Publication number
- JP5500049B2 JP5500049B2 JP2010251180A JP2010251180A JP5500049B2 JP 5500049 B2 JP5500049 B2 JP 5500049B2 JP 2010251180 A JP2010251180 A JP 2010251180A JP 2010251180 A JP2010251180 A JP 2010251180A JP 5500049 B2 JP5500049 B2 JP 5500049B2
- Authority
- JP
- Japan
- Prior art keywords
- worst corner
- conditions
- worst
- candidate
- design support
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
- G06F30/3323—Design verification, e.g. functional simulation or model checking using formal methods, e.g. equivalence checking or property checking
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
図1は、実施例1に係る設計支援装置の構成を示す図である。本実施例に係る設計支援装置10は、複数の条件ごとにワーストコーナー候補を決定する。そして、本実施例に係る設計支援装置10は、性能指標であるマージンについての所定の許容範囲内のワーストコーナー候補同士を一つのワーストコーナー候補とする。そして、本実施例に係る設計支援装置10は、ワーストコーナー候補のうち、全ての条件に対応する最小数のワーストコーナー候補をワーストコーナーとして決定する。
次に、本実施例に係る設計支援装置10の処理の流れを説明する。図13は、実施例1に係る設計支援処理の手順を示すフローチャートである。この設計支援処理は、入力部11から制御部14に設計支援処理を実行する指示が入力された場合に実行される。
上述してきたように、本実施例に係る設計支援装置10は、複数の条件、設計対象を示す設計対象情報、および良品率に基づいて、ワーストコーナー候補を複数の条件ごとに決定する。このワーストコーナー候補は、設計対象の性能指標を算出するためのモデル関数のパラメータであって確率変数であるパラメータが張る性能指標の空間内における良品率に対応する等確率面上に位置する。また、本実施例に係る設計支援装置10は、許容範囲内に含まれるワーストコーナー候補同士を対応付ける。また、本実施例に係る設計支援装置10は、対応付けられたワーストコーナー候補同士を一つのワーストコーナー候補とした場合に、複数の条件に対応するワーストコーナー候補の数が最小となるときのワーストコーナー候補を、ワーストコーナーとして決定する。かかるワーストコーナーは、複数の条件で設計対象の動作のシミュレーションを行う際に用いられる。このように、本実施例に係る設計支援装置10は、複数の条件に対応するワーストコーナー候補の数が最小となるときのワーストコーナー候補を、シミュレーションに用いるワーストコーナーとして決定する。したがって、本実施例に係る設計支援装置10によれば、管理するワーストコーナーの個数が減るため、ワーストコーナーの管理をより簡易にすることができる。
図14は、実施例2に係る設計支援装置の構成を示すブロック図である。図14に示すように、設計支援装置30は、制御部34を有する。かかる制御部34は、図1に示す実施例1に係る制御部14に比較して、第1の決定部34aを有する点が異なる。なお、以下では、上記の実施例1と同様の機能を果たす回路や機器については図1と同様の符号を付し、その説明は省略することとする。
次に、本実施例に係る設計支援装置30の処理の流れを説明する。図15は、実施例2に係るワーストコーナー候補決定処理の手順を示すフローチャートである。このワーストコーナー候補決定処理は、入力部11から制御部34にワーストコーナー候補決定処理を実行する指示が入力された場合に実行される。
上述してきたように、本実施例に係る設計支援装置30は、複数の条件、設計対象を示す設計対象情報、および良品率に基づいて、ワーストコーナー候補を複数の条件ごとに決定する。このワーストコーナー候補は、設計対象の性能指標を算出するためのモデル関数のパラメータであって確率変数であるパラメータが張る性能指標の空間内における良品率に対応する等確率面上に位置する。また、本実施例に係る設計支援装置30は、許容範囲内に含まれるワーストコーナー候補同士を対応付ける。また、本実施例に係る設計支援装置30は、対応付けられたワーストコーナー候補同士を一つのワーストコーナー候補とした場合に、複数の条件に対応するワーストコーナー候補の数が最小となるときのワーストコーナー候補を、ワーストコーナーとして決定する。かかるワーストコーナーは、複数の条件で設計対象の動作のシミュレーションを行う際に用いられる。このように、本実施例に係る設計支援装置30は、複数の条件に対応するワーストコーナー候補の数が最小となるときのワーストコーナー候補を、シミュレーションに用いるワーストコーナーとして決定する。したがって、本実施例に係る設計支援装置30によれば、管理するワーストコーナーの個数が減るため、ワーストコーナーの管理をより簡易にすることができる。
図16は、実施例3に係る設計支援装置の構成を示すブロック図である。図16に示すように、設計支援装置50は、制御部54を有する。かかる制御部54は、図1に示す実施例1に係る制御部14に比較して、生成部54dを有する点が異なる。なお、以下では、上記の実施例1と同様の機能を果たす回路や機器については図1と同様の符号を付し、その説明は省略することとする。
次に、本実施例に係る設計支援装置50の処理の流れを説明する。図17は、実施例3に係る回帰式モデル生成処理の手順を示すフローチャートである。この回帰式モデル生成処理は、入力部11から制御部54に回帰式モデル生成処理を実行する指示が入力された場合に実行される。
上述してきたように、本実施例に係る設計支援装置50は、複数の条件に基づいて、ワーストコーナー候補を複数の条件ごとに決定する。また、本実施例に係る設計支援装置50は、許容範囲内に含まれるワーストコーナー候補同士を対応付ける。また、本実施例に係る設計支援装置50は、対応付けられたワーストコーナー候補同士を一つのワーストコーナー候補とした場合に、複数の条件に対応するワーストコーナー候補の数が最小となるときのワーストコーナー候補を、ワーストコーナーとして決定する。このように、本実施例に係る設計支援装置50は、複数の条件に対応するワーストコーナー候補の数が最小となるときのワーストコーナー候補を、シミュレーションに用いるワーストコーナーとして決定する。したがって、本実施例に係る設計支援装置50によれば、管理するワーストコーナーの個数が減るため、ワーストコーナーの管理をより簡易にすることができる。
上記の実施例3では、差が所定の許容誤差より大きければ、生成部54dは、Pp、Pn、T、Vのそれぞれの範囲を分割する場合について例示したが、開示の装置はこれに限定されない。例えば、開示の装置は、所定の精度が確保されるのであれば、Pp、Pn、T、Vの少なくとも一つの範囲を分割するようにしてもよい。また、上記の実施例2においても、Pp、Pn、T、Vのそれぞれについて、所定の精度が確保されるのであれば、必要な分だけ区切るようにしてもよい。
上記の実施例1では、所定の性能指標の大きさに応じた角度を許容誤差とする場合について例示したが、開示の装置はこれに限定されない。例えば、開示の装置は、所定の性能指標の大きさに応じた良品率を許容誤差とすることができる。図18は、良品率を許容誤差とした場合の一例を示す図である。図18に示すように、第1の決定部14aは、設計値15から、最初に決定したワーストコーナー候補WC1に向けた方向の直線と不良境界g(u)との交点Q1に対応する良品率を算出する。また、第1の決定部14aは、設計値15からワーストコーナー候補WC2´に向けた方向の直線と不良境界g(u)との交点Q2に対応する良品率とを算出する。そして、第1の決定部14aは、算出したQ1に対応する良品率と、Q2に対応する良品率との差が、所定の許容誤差内である場合には、WC1とWC2´とが許容誤差内であると判定する。
上記の各実施例では、回路を設計対象とする場合について例示したが、開示の装置はこれに限定されない。例えば、開示の装置は、建築物などを設計対象とすることもできる。すなわち、性能指標を算出するためのモデル関数のパラメータが確率変数として扱われるものであれば、設計対象はいかなるものであってもよい。また、複数のばらつき要因により性能が変わり、かつ、各々のばらつきが確率分布で与えられるようなものについて、全てに適用することができる。
また、上記の各実施例で説明した移動物特定装置の各種の処理は、あらかじめ用意されたプログラムをパーソナルコンピュータやワークステーションなどのコンピュータシステムで実行することによって実現することもできる。そこで、以下では、図19を用いて、上記の実施例で説明した設計支援装置と同様の機能を有する設計支援プログラムを実行するコンピュータの一例を説明する。図19は、設計支援プログラムを実行するコンピュータを示す図である。
11 入力部
12 出力部
13 記憶部
13a モデル関数
13b 被覆表
14 制御部
14a 第1の決定部
14b 第2の決定部
14c 判定部
Claims (7)
- コンピュータに、
複数の条件、設計対象を示す設計対象情報、および良品率に基づいて、前記設計対象の性能指標を算出するためのモデル関数のパラメータであって確率変数であるパラメータが張る性能指標の空間内における良品率に対応する等確率面上でのワーストコーナー候補を前記複数の条件ごとに決定し、許容範囲内に含まれる前記ワーストコーナー候補同士を対応付け、
対応付けられたワーストコーナー候補同士を一つのワーストコーナー候補とした場合に、前記複数の条件に対応するワーストコーナー候補の数が最小となるときのワーストコーナー候補を、前記複数の条件で前記設計対象の動作のシミュレーションを行う際のワーストコーナーとして決定する
処理を実行させることを特徴とする設計支援プログラム。 - 前記ワーストコーナー候補同士を対応付ける処理は、複数の条件のうち1つの条件において、ワーストコーナー候補を決定した場合には、前記1つの条件において決定されたワーストコーナー候補を起点として勾配法により他の条件におけるワーストコーナー候補を決定することを特徴とする請求項1に記載の設計支援プログラム。
- 前記ワーストコーナー候補同士を対応付ける処理は、複数の条件のそれぞれについて各範囲が定められている場合には、該複数の条件の各範囲内の条件に基づいて、前記ワーストコーナー候補を決定し、許容範囲内に含まれる前記ワーストコーナー候補同士を対応付けることを特徴とする請求項1または2に記載の設計支援プログラム。
- コンピュータに、
前記決定されたワーストコーナーのそれぞれについて、該ワーストコーナーに対応するパラメータを用いて、前記設計対象が正常に動作するか否かを判定するとともに、一つのワーストコーナーに複数の条件が対応する場合には、該複数の条件のうち一つの条件において、該一つのワーストコーナーに対応するパラメータを用いて、前記設計対象が正常に動作するか否かを判定する
処理をさらに実行させることを特徴とする請求項1〜3の何れか1項に記載の設計支援プログラム。 - コンピュータに、
複数の条件と、対応する複数のワーストコーナー候補とに基づいて、条件からワーストコーナー候補を決定する回帰式モデルを生成する処理をさらに実行させ、
前記ワーストコーナー候補同士を対応付ける処理は、前記回帰式モデルを用いてワーストコーナー候補を決定する
ことを特徴とする請求項1〜4の何れか1項に記載の設計支援プログラム。 - 複数の条件、設計対象を示す設計対象情報、および良品率に基づいて、前記設計対象の性能指標を算出するためのモデル関数のパラメータであって確率変数であるパラメータが張る性能指標の空間内における良品率に対応する等確率面上でのワーストコーナー候補を前記複数の条件ごとに決定し、許容範囲内に含まれる前記ワーストコーナー候補同士を対応付ける第1の決定部と、
前記第1の決定部により対応付けられたワーストコーナー候補同士を一つのワーストコーナー候補とした場合に、前記複数の条件に対応するワーストコーナー候補の数が最小となるときのワーストコーナー候補を、前記複数の条件で前記設計対象の動作のシミュレーションを行う際のワーストコーナーとして決定する第2の決定部と
を有することを特徴とする設計支援装置。 - コンピュータが実行する設計支援方法であって、
複数の条件、設計対象を示す設計対象情報、および良品率に基づいて、前記設計対象の性能指標を算出するためのモデル関数のパラメータであって確率変数であるパラメータが張る性能指標の空間内における良品率に対応する等確率面上でのワーストコーナー候補を前記複数の条件ごとに決定し、許容範囲内に含まれる前記ワーストコーナー候補同士を対応付け、
対応付けられたワーストコーナー候補同士を一つのワーストコーナー候補とした場合に、前記複数の条件に対応するワーストコーナー候補の数が最小となるときのワーストコーナー候補を、前記複数の条件で前記設計対象の動作のシミュレーションを行う際のワーストコーナーとして決定する
ことを特徴とする設計支援方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010251180A JP5500049B2 (ja) | 2010-11-09 | 2010-11-09 | 設計支援プログラム、設計支援装置および設計支援方法 |
US13/210,945 US8418089B2 (en) | 2010-11-09 | 2011-08-16 | Computer readable non-transitory medium storing design aiding program, design aiding apparatus, and design aiding method for determining performance index of an integrated circuit in worst case operation conditions |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010251180A JP5500049B2 (ja) | 2010-11-09 | 2010-11-09 | 設計支援プログラム、設計支援装置および設計支援方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012103861A JP2012103861A (ja) | 2012-05-31 |
JP5500049B2 true JP5500049B2 (ja) | 2014-05-21 |
Family
ID=46020855
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010251180A Active JP5500049B2 (ja) | 2010-11-09 | 2010-11-09 | 設計支援プログラム、設計支援装置および設計支援方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8418089B2 (ja) |
JP (1) | JP5500049B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6255982B2 (ja) * | 2013-12-24 | 2018-01-10 | 富士通株式会社 | 検証支援プログラム、および検証支援方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11296561A (ja) * | 1998-04-07 | 1999-10-29 | Toshiba Corp | ワーストケース・モデルパラメータ生成方法及び装置 |
JP2001195445A (ja) * | 1999-11-29 | 2001-07-19 | Texas Instr Inc <Ti> | アナログ回路の最悪ケース性能モデル化 |
US7669150B2 (en) * | 2004-10-29 | 2010-02-23 | Xigmix, Inc. | Statistical optimization and design method for analog and digital circuits |
US7493574B2 (en) * | 2006-02-23 | 2009-02-17 | Cadence Designs Systems, Inc. | Method and system for improving yield of an integrated circuit |
US7716023B2 (en) * | 2007-02-13 | 2010-05-11 | Oracle America, Inc. | Multidimensional process corner derivation using surrogate based simultaneous yield analysis |
WO2008102681A1 (ja) * | 2007-02-19 | 2008-08-28 | Nec Corporation | 回路動作の最悪条件決定システム、方法およびプログラム |
-
2010
- 2010-11-09 JP JP2010251180A patent/JP5500049B2/ja active Active
-
2011
- 2011-08-16 US US13/210,945 patent/US8418089B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US8418089B2 (en) | 2013-04-09 |
JP2012103861A (ja) | 2012-05-31 |
US20120117526A1 (en) | 2012-05-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10902173B2 (en) | System for designing integrated circuit using extracted model parameter and method of manufacturing integrated circuit using the same | |
TWI444844B (zh) | 模擬參數校正技術 | |
JP4664231B2 (ja) | タイミング解析方法及びタイミング解析装置 | |
US9607684B2 (en) | Circuit-level abstraction of multigate devices using two-dimensional technology computer aided design | |
US11120193B2 (en) | Analysis of coupled noise for integrated circuit design | |
US10867115B2 (en) | System and method for calculating cell edge leakage | |
US20170103154A1 (en) | Circuit design method and simulation method based on process variation caused by aging | |
JP5044635B2 (ja) | 回路動作の最悪条件決定システム、方法およびプログラム | |
US10311187B2 (en) | Circuit design method and simulation method based on random telegraph signal noise | |
US9582626B1 (en) | Using waveform propagation for accurate delay calculation | |
JP5500049B2 (ja) | 設計支援プログラム、設計支援装置および設計支援方法 | |
US11022998B2 (en) | Optimally driving non-uniform clock mesh loads | |
US10169509B2 (en) | Efficient deployment of table lookup (TLU) in an enterprise-level scalable circuit simulation architecture | |
US8676547B2 (en) | Parameter extraction method | |
US10176284B2 (en) | Semiconductor circuit design and manufacture method | |
JP2007310873A (ja) | パラメータ抽出方法及び当該パラメータ抽出方法を実行させるプログラムを具備するコンピュータ読み取り可能な記憶媒体 | |
US20190384868A1 (en) | Method and apparatus for adaptive voltage scaling to eliminate delay variation of whole design | |
US11009551B2 (en) | Device and method of analyzing transistor and non-transitory computer readable medium | |
US10614182B2 (en) | Timing analysis for electronic design automation of parallel multi-state driver circuits | |
CN107526857B (zh) | Eeprom单元仿真模型以及eeprom阵列仿真模型 | |
US9411919B2 (en) | Method and apparatus for bitcell modeling | |
US10444276B2 (en) | Computing device executing program performing method of analyzing power noise in semiconductor device, semiconductor device design method, and program storage medium storing program | |
TWI783773B (zh) | 用來建立關於電路特性之製程飄移模型以供進行電路模擬之方法及電路模擬系統 | |
JP6255982B2 (ja) | 検証支援プログラム、および検証支援方法 | |
Ren et al. | Quantitative Optimization and Early Cost Estimation of Low-Power Hierarchical-Architecture SRAMs Based on Accurate Cost Models |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130805 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140130 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140212 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140225 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5500049 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |