CN109196963A - 树脂多层基板的制造方法 - Google Patents

树脂多层基板的制造方法 Download PDF

Info

Publication number
CN109196963A
CN109196963A CN201780033217.4A CN201780033217A CN109196963A CN 109196963 A CN109196963 A CN 109196963A CN 201780033217 A CN201780033217 A CN 201780033217A CN 109196963 A CN109196963 A CN 109196963A
Authority
CN
China
Prior art keywords
conductive pattern
region
layer
resin
multilayer substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780033217.4A
Other languages
English (en)
Other versions
CN109196963B (zh
Inventor
脇山淳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN109196963A publication Critical patent/CN109196963A/zh
Application granted granted Critical
Publication of CN109196963B publication Critical patent/CN109196963B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0141—Liquid crystal polymer [LCP]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/068—Features of the lamination press or of the lamination process, e.g. using special separator sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4632—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating thermoplastic or uncured resin sheets comprising printed circuits without added adhesive materials between the sheets

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

树脂多层基板的制造方法包含如下工序：准备第1树脂层(21)，所述第1树脂层(21)配置有1个以上的导体图案(7)，所述1个以上的导体图案(7)包含具有预定与导体导通孔连接的第1区域(5)的导体图案；在统一覆盖1个以上的导体图案(7)的全部导体图案(7)的第2区域涂敷包含LCP的粉末的糊剂，从而形成涂料层(14)；进行激光加工，从而以使至少第1区域(5)暴露的方式在涂料层(14)形成开口部；将包含导体导通孔的第2树脂层堆叠于第1树脂层(21)；以及对层叠体施加压力和热而进行热压接，从而获得包含所述涂料层(14)固化后的层的树脂多层基板。

Description

树脂多层基板的制造方法
技术领域
本发明涉及一种树脂多层基板的制造方法。
背景技术
在国际公开WO2014/109139号(专利文献1)中记载了树脂多层基板的制造方法的一个例子。在专利文献1中，在将形成有导体图案的多个树脂层堆叠起来进行热压接时，通过在厚度不足的区域利用含有液晶聚合物树脂粉末的涂料设置涂料层，能够消除厚度的不足而获得平坦的树脂多层基板。
现有技术文献
专利文献
专利文献1：国际公开WO2014/109139号
发明内容
发明要解决的问题
有时在堆叠在一起的多个树脂层中的不同树脂层彼此间，使用导体导通孔等进行电连接。在想要进行这种电连接的部位，需要以使连接部分开口的方式形成涂料层的图案。为了在涂料层设置开口，考虑使用网版印刷。但是，在网版印刷的情况下，考虑筛板的网眼尺寸、印刷模糊以及晕染(日文：にじみ)等，需要使印刷开口直径带有富余而比导体导通孔的直径大。结果，产生了如下问题：在导体导通孔的周边未被涂料层覆盖的区域即无法消除厚度不足的区域增大。
为了使涂料层维持图案形状，需要使用高粘度的分散介质来作为用于使液晶聚合物树脂粉末分散的分散介质，为了设为粘度高的分散介质，不得不采用沸点高的分散介质。当分散介质的沸点为高温时，干燥温度也变为高温，高温干燥下对基材等的损伤增大。
当涂料层所含有的材料粉末的粒径大于要在涂料层形成的图案间的间隔(图案节距)时，产生无法通过印刷进行图案形成的问题。在使用液晶聚合物(LCP)的粉末作为涂料层的涂料的材料的一个例子的情况下，需要使所用的粉末的粒径小于图案节距，但是很难对LCP进行微粉化，若想要获得微小的粉末，则会导致大幅的成本增高。
基于上述这些理由，存在只通过网版印刷难以在涂料层适当地形成开口的情况。
于是，本发明的目的在于提供一种树脂多层基板的制造方法，利用该制造方法，能在想要进行层间的电连接的部位以开口适当的尺寸的方式形成涂料层的图案，消除厚度不足而获得平坦的树脂多层基板。
用于解决问题的方案
为了达成所述目的，基于本发明的树脂多层基板的制造方法包含如下工序：准备第1树脂层，其中，所述第1树脂层将液晶聚合物作为主要材料并具有主表面，在所述主表面配置有1个以上的导体图案，所述1个以上的导体图案包含具有预定与导体导通孔连接的第1区域的导体图案；在所述主表面，在统一覆盖所述1个以上的导体图案的全部导体图案的第2区域涂敷包含液晶聚合物的粉末的糊剂，从而形成涂料层；对所述涂料层进行激光加工，从而以使所述1个以上的导体图案中的至少所述第1区域暴露的方式在所述涂料层形成开口部；将包含所述导体导通孔的第2树脂层以所述导体导通孔与所述第1区域重叠的方式堆叠于结束了形成所述开口部的工序之后的所述第1树脂层；以及热压接工序，在该热压接工序中，对包含在所述第1树脂层堆叠所述第2树脂层后得到的堆叠体的层叠体施加压力和热而进行热压接，从而使所述导体导通孔与所述第1区域处的所述导体图案连接，并且获得包含所述涂料层固化后的层的树脂多层基板。
发明的效果
采用本发明，由于在宽阔的区域形成涂料层后在该涂料层之中形成层间连接用的开口部，因此在形成涂料层的时刻，不需要较高的精度。另外，由于通过激光加工形成开口部，因此能够精度佳地形成较小的直径的开口部。因而，能在想要进行层间的电连接的部位以开口适当的尺寸的方式形成涂料层的图案，消除厚度不足而获得平坦的树脂多层基板。
附图说明
图1是基于本发明的实施方式1的树脂多层基板的制造方法的流程图。
图2是基于本发明的实施方式1的树脂多层基板的制造方法的第1工序的说明图。
图3是基于本发明的实施方式1的树脂多层基板的制造方法的第2工序的说明图。
图4是基于本发明的实施方式1的树脂多层基板的制造方法的第3工序的说明图。
图5是基于本发明的实施方式1的树脂多层基板的制造方法的第4工序的说明图。
图6是基于本发明的实施方式1的树脂多层基板的制造方法的第5工序的说明图。
图7是基于本发明的实施方式1的树脂多层基板的制造方法的第6工序的说明图。
图8是作为基于本发明的实施方式1的树脂多层基板的制造方法的变形例而想到的、涉及导体图案比开口部宽阔的例子的说明图。
图9是基于本发明的实施方式1的树脂多层基板的制造方法的第7工序的说明图。
图10是基于本发明的实施方式1的树脂多层基板的制造方法的第8工序的说明图。
图11是作为基于本发明的实施方式1的树脂多层基板的制造方法的变形例而想到的、涉及通过多个导体导通孔的相连而进行层间连接的例子的说明图。
图12是基于本发明的实施方式1的树脂多层基板的制造方法的第9工序的说明图。
图13是基于本发明的实施方式1的树脂多层基板的制造方法的第10工序的说明图。
图14是与在涂料层的开口部发生的晕染相关的第1说明图。
图15是与在涂料层的开口部发生的晕染相关的第2说明图。
图16是通过网版印刷形成开口部并且A＝900μm的情况下的剖视图。
图17是通过网版印刷形成开口部并且A＝800μm的情况下的剖视图。
图18是通过激光加工形成开口部并且A＝360μm的情况下的剖视图。
具体实施方式
图中所示的尺寸比不一定忠于现实，有时为了方便说明而夸张地表示尺寸比。在以下的说明中，当提到上方或下方的概念时，不一定指绝对的上方或下方，有时指图示的姿势时的相对的上方或下方。
(实施方式1)
参照图1～图13，说明基于本发明的实施方式1的树脂多层基板的制造方法。在图1中表示本实施方式的树脂多层基板的制造方法的流程图。
树脂多层基板的制造方法包含如下工序：工序S1，在该工序S1中，准备第1树脂层，该第1树脂层将液晶聚合物作为主要材料并具有主表面，在上述主表面配置有1个以上的导体图案，该1个以上的导体图案包含具有预定与导体导通孔连接的第1区域的导体图案；工序S2，在该工序S2中，在上述主表面，在统一覆盖上述1个以上的导体图案的全部导体图案的第2区域涂敷包含液晶聚合物的粉末的糊剂，从而形成涂料层；工序S3，在该工序S3中，对上述涂料层进行激光加工，从而以使上述1个以上的导体图案中的至少上述第1区域暴露的方式在上述涂料层形成开口部；工序S4，在该工序S4中，将包含上述导体导通孔的第2树脂层以上述导体导通孔与上述第1区域重叠的方式堆叠于结束了形成上述开口部的工序之后的上述第1树脂层；以及热压接工序S5，在该热压接工序S5中，对包含在上述第1树脂层堆叠上述第2树脂层后得到的堆叠体的层叠体施加压力和热而进行热压接，从而使上述导体导通孔与上述第1区域处的上述导体图案连接，并且获得包含上述涂料层固化后的层的树脂多层基板。
以下，详细说明各工序。
首先，作为工序S1，如图2所示地准备第1树脂层21。第1树脂层21将液晶聚合物作为主要材料。第1树脂层21具有主表面21u。在主表面21u配置有1个以上的导体图案7。这里所说的1个以上的导体图案7包含具有预定与导体导通孔连接的第1区域5的导体图案7。不一定所有的导体图案7都具有第1区域5。也可以是在一部分的导体图案7不存在第1区域5的状态。在图2中，所有的导体图案7用相同的大小表示，但这只不过是作为一个例子来表示，配置于主表面21u的导体图案不一定全为相同的大小。也可以在主表面21u混有不同尺寸的多个导体图案。
如图3所示地配置筛板11。在筛板11的相反侧配置糊剂12。糊剂12包含液晶聚合物的粉末和分散介质。在图3中，将在一面载置有糊剂12的筛板11配置为与第1树脂层21的主表面21u重叠。作为工序S2，如图4所示，通过使刮板13沿箭头91移动而进行网版印刷。这样，如图5所示，形成将主表面21u的第2区域8覆盖的涂料层14。第2区域8是也统一覆盖1个以上的导体图案7的区域。在本实施方式中，第2区域8包含所存在的多个第1区域5的全部第1区域5。在图5所示的例子中，主表面21u的整体成为第2区域8，但实际上，第2区域8不一定是主表面21u的整体。第2区域8也可以是主表面21u的局部。具有第1区域5的导体图案7也在此时刻被涂料层14覆盖。
作为工序S3，对涂料层14进行激光加工。即，如图6所示地照射激光16。由此，以使1个以上的导体图案7中的至少第1区域5暴露的方式在涂料层14形成开口部3。进行了激光加工的结果是成为图7所示的构造。
在图7所示的例子中，开口部3比导体图案7宽阔，结果，1个导体图案7的整体暴露于开口部3内。可以为这样的状况，但不限定于这样的状况。例如也可以如图8所示，导体图案7比开口部3宽阔。只要第1区域5的整体在开口部3暴露即可。激光加工可以使用例如CO2激光。若在涂料层形成开口部时使用激光加工，则使用与在树脂层形成导体导通孔6用的导通孔时所用的激光相同的激光较好。
作为工序S4，如图9所示，将包含导体导通孔6的第2树脂层22堆叠于结束了形成开口部3的工序S之后的第1树脂层21。此时，以导体导通孔6与第1区域5重叠的方式堆叠第2树脂层22。第2树脂层22具有主表面22u。在主表面22u形成有导体图案9。导体图案9配置为覆盖主表面22u的一部分。主表面22u是第2树脂层22中的与第1树脂层21相反的那一侧的面。导体导通孔6与导体图案9连接，并贯通第2树脂层22。导体导通孔6暴露于第2树脂层22的与主表面22u相反的那一侧的面。
若示意地表示将第2树脂层22堆叠后的结果，则如图10所示。准确地说，并非仅通过堆叠就立即成为图10所示那样的状态，而是通过后述的热压接工序使涂料层移动而成为图10所示的那样，但这里，作为图10，为了方便说明，表示的是间隙被填埋后的状态。堆叠以及热压接工序使涂料层流动，因此涂料层也流入通过激光加工而开设的开口部3的间隙而将该间隙填埋。载置于导体图案7的上表面的涂料层也在热压接工序时在压力的作用下被推开。导体导通孔6与设定于1个以上的导体图案7中的一部分导体图案7的第1区域5接触。这里，表示的是进行层间连接的每1个第1区域5都由1个导体导通孔6进行电连接，但用于1个第1区域5的导体导通孔6的个数不限定于1个。如图11所示，也可以在1个第1区域5中相连地配置多个导体导通孔6。
在图10中，表示了使第1树脂层21和第2树脂层22重叠在一起，但实际上，例如如图12所示，根据需要还堆叠其他的树脂层23、24。这样获得层叠体1。
作为热压接工序S5，对层叠体1施加压力和热而进行热压接。层叠体1包含在第1树脂层21堆叠第2树脂层22后得到的堆叠体。由此，如图13所示，导体导通孔6与第1区域5处的导体图案7连接，并且获得包含涂料层固化后的层15的树脂多层基板101。
在本实施方式中，由于在宽阔的区域形成涂料层后在该涂料层之中形成层间连接用的开口部，因此在形成涂料层的时刻，不需要较高的精度。例如，也可以在第1树脂层的主表面的大致整面形成涂料层。开口部的最小直径不是由网版印刷等的印刷技术决定的，而是由激光加工等的开孔技术决定的。例如在将层间连接用的导体导通孔的直径设为100μm时，实际上在网版印刷中，考虑到印刷模糊和晕染等，需要将开口部的直径设为比导体导通孔的直径大很多的900μm以上。但是，在使用激光加工时，能够精度佳地形成更小的直径的开口部。因而，能在想要进行层间的电连接的部位以开口适当的尺寸的方式形成涂料层的图案，消除厚度不足而获得平坦的树脂多层基板。
在利用激光加工形成涂料层的开口部的情况下，通过实验确认到例如在开口部的直径为360μm的情况下也能良好地进行由导体导通孔实现的电连接。对此详见后述。
在本实施方式中，能使在起到吸收高度差的作用的涂料层形成的开口部的直径为最小程度，因此能将无法吸收高度差的区域抑制为较小。在本实施方式中，不再需要在涂料层长时间地维持形状，因此作为形成涂料层时的分散介质，不必采用高粘度的材料，也能采用能在低温下干燥的分散介质。例如在能在130℃下干燥时，由于该温度低于树脂层的耐热温度，因此能够消除干燥用的加热对树脂层本身的损伤。
在本实施方式中，表示了在形成涂料层的工序S2中进行网版印刷的例子，但也可以代替网版印刷，作为用于在工序S2中形成涂料层的技术而采用金属掩模印刷或涂层法。
如本实施方式所示，优选是，在结束了形成涂料层14的工序S2的时刻，涂料层14比具有第1区域5的导体图案7厚，在结束了热压接工序S5的时刻，涂料层14成为与具有第1区域5的导体图案7相同或大致相同的厚度。通过这样设置，能够获得平坦的树脂多层基板。导体图案7在被施加了压力和热时，厚度也基本不变，但涂料层14因为在被施加了压力和热时分散介质蒸发或液晶聚合物的一个个粉末压缩等理由，厚度变小。于是，为了在结束了工序S5的时刻成为与具有第1区域5的导体图案7相同或大致相同的厚度，优选预先使涂料层14的初始厚度比导体图案7厚。
如本实施方式所示，优选是，在结束了形成开口部的工序S3的时刻，具有第1区域5的导体图案7的整体暴露于开口部3内。通过这样设置，能够减少涂料层14的成分以覆盖第1区域5的方式覆盖于导体图案7的上表面的几率。
优选是，上述糊剂包含原纤化的液晶聚合物的粉末。在制作糊剂时，通过这样包含原纤化的液晶聚合物(LCP)的粉末，易于使糊剂通过例如网版印刷的网眼。另外，通过这样包含原纤化的液晶聚合物的粉末，能够容易地提高糊剂的粘度。另外，原纤化的液晶聚合物的粉末与例如球状和粒状的液晶聚合物粉末相比，由压缩导致的厚度的变化程度较大，因此即使较厚地涂敷了涂料，作为在结束了热压接工序S5的时刻的涂料层14，也易于成为与具有第1区域5的导体图案7相同或大致相同的厚度。
(开口部的晕染)
详细说明开口部周边的涂料层对由导体导通孔实现的电连接的影响。
如图14所示，在第1树脂层21的主表面21u配置有导体图案7。在导体图案7的上表面的一部分设定有预定与导体导通孔连接的第1区域5。以覆盖主表面21u的大部分的方式形成有涂料层14。将为了使导体图案7的第1区域5附近暴露而在涂料层14设置的开口部3的直径设为A。在通过例如网版印刷形成了涂料层14的开口部3时，在开口部3的周围，存在如图15所示那样涂料层14朝向开口部3内塌陷下来的倾向。这样的塌陷被辨认为晕染。塌陷下来的涂料有时爬上导体图案7的上表面，有时涂料覆盖至导体图案7的上表面中的第1区域5的内部。第1区域5是预定供第2树脂层22的导体导通孔6自上方连接的区域，因此若在该区域内涂料覆盖于导体图案7的上表面，则导致在连接导体导通孔6时，该涂料处于被夹在导体导通孔6的下侧的状态。这样，导致只能以比本来预定的面积窄的面积进行由导体导通孔6实现的电连接。或者，当涂料覆盖于导体图案7的上表面的程度明显时，也会存在不能进行导体导通孔6与导体图案7之间的电连接的事态。
(实验)
实际上，进行了如下实验：通过网版印刷和激光加工各自分别形成了若干种尺寸的开口部3，使包含导体导通孔6的第2树脂层自上方重叠而调查导体导通孔6与导体图案7之间的连接状态如何。
在开口部3的形成方法为网版印刷并且A＝900μm的情况下，成为图16所示的那样。导体导通孔6的下表面与导体图案7准确地连接。在开口部3的形成方法为网版印刷并且A＝1000μm的情况下也同样。
另一方面，在开口部3的形成方法为网版印刷并且A＝800μm的情况下，成为图17所示的那样的状态。即，如能在Z1部和Z2部看到的那样，塌陷下来的涂料或在热压接时流进来的涂料处于进入到导体导通孔6的下表面与导体图案7的上表面之间的状态。在开口部3的形成方法为网版印刷并且A＝700μm的情况下，涂料的进入更加明显，导体导通孔6的下表面的整体处于因涂料而与导体图案7分开的状态。
接着，在开口部3的形成方法为激光加工并且A＝360μm的情况下，成为图18所示的那样的状态。即，导体导通孔6的下表面与导体图案7准确地连接。在开口部3的形成方法为激光加工并且A＝440μm的情况下也同样。
根据上述的结果能够确认到：在通过网版印刷形成开口部3的情况下，开口部3的直径A为800μm以下，并且因涂料的进入而使导体导通孔6的连接不良，但在通过激光加工形成开口部3的情况下，即使开口部3的直径A为360μm，导体导通孔6的连接也能良好地进行。在网版印刷的情况下，不能避免发生筛板的错位或发生印刷模糊和晕染等的状况，在开口部的直径A为800μm以下的情况下，发生由上述原因导致的涂料的进入。而在激光加工的情况下，不产生上述那样的问题，因此即使开口部3的直径A为360μm，也能良好地进行导体导通孔6的连接。
另外，在所述各实施方式中，为了方便说明，表示了对相当于1个树脂多层基板的尺寸的树脂片等进行制造方法的各工序的例子，但也可以对相当于多个树脂多层基板的大张尺寸的树脂片等统一地进行各工序。在该情况下，通过在对大张尺寸的树脂片进行制造方法的各工序后分割为相当于单个的树脂多层基板的尺寸，能够高效地获得多个树脂多层基板。
另外，也可以适宜地组合采用所述实施方式中的多个实施方式。
另外，本次公开的所述实施方式在所有方面均为例示，并非限制性的描述。本发明的范围由权利要求书表明，而不是由上述的说明表明，并且包含在与权利要求书均等的意思和范围内的所有变更。
附图标记说明
1、层叠体；3、开口部；5、第1区域；6、导体导通孔；7、9、导体图案；8、第2区域；11、筛板；12、糊剂；13、刮板；14、涂料层；15、层；16、激光；21、第1树脂层；21u、主表面；22、第2树脂层；23、24、树脂层；91、箭头；101、树脂多层基板。

Claims (4)

1.一种树脂多层基板的制造方法，其中，
所述树脂多层基板的制造方法包含如下工序：
准备第1树脂层，其中，所述第1树脂层将液晶聚合物作为主要材料并具有主表面，在所述主表面配置有1个以上的导体图案，所述1个以上的导体图案包含具有预定与导体导通孔连接的第1区域的导体图案；
在所述主表面，在统一覆盖所述1个以上的导体图案的全部导体图案的第2区域涂敷包含液晶聚合物的粉末的糊剂，从而形成涂料层；
对所述涂料层进行激光加工，从而以使所述1个以上的导体图案中的至少所述第1区域暴露的方式在所述涂料层形成开口部；
将包含所述导体导通孔的第2树脂层以所述导体导通孔与所述第1区域重叠的方式堆叠于结束了形成所述开口部的工序之后的所述第1树脂层；以及
热压接工序，在该热压接工序中，对包含在所述第1树脂层堆叠所述第2树脂层后得到的堆叠体的层叠体施加压力和热而进行热压接，从而使所述导体导通孔与所述第1区域处的所述导体图案连接，并且获得包含所述涂料层固化后的层的树脂多层基板。
2.根据权利要求1所述的树脂多层基板的制造方法，其中，
在结束了形成所述涂料层的工序的时刻，所述涂料层比具有所述第1区域的导体图案厚，在结束了所述热压接工序的时刻，所述涂料层成为与具有所述第1区域的导体图案相同或大致相同的厚度。
3.根据权利要求1或2所述的树脂多层基板的制造方法，其中，
在结束了形成所述开口部的工序的时刻，具有所述第1区域的导体图案的整体暴露于所述开口部内。
4.根据权利要求1～3中任一项所述的树脂多层基板的制造方法，其中，
所述糊剂包含原纤化的液晶聚合物的粉末。
CN201780033217.4A 2016-06-17 2017-04-28 树脂多层基板的制造方法 Active CN109196963B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016-120635 2016-06-17
JP2016120635 2016-06-17
PCT/JP2017/016979 WO2017217126A1 (ja) 2016-06-17 2017-04-28 樹脂多層基板の製造方法

Publications (2)

Publication Number Publication Date
CN109196963A true CN109196963A (zh) 2019-01-11
CN109196963B CN109196963B (zh) 2020-12-04

Family

ID=60663074

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780033217.4A Active CN109196963B (zh) 2016-06-17 2017-04-28 树脂多层基板的制造方法

Country Status (3)

Country Link
US (1) US11212923B2 (zh)
CN (1) CN109196963B (zh)
WO (1) WO2017217126A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111918481A (zh) * 2020-06-05 2020-11-10 江西一诺新材料有限公司 一种实现lcp多层板任意层导通的工艺方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000031641A (ja) * 1998-07-08 2000-01-28 Hitachi Ltd 多層配線基板の製造方法及びその多層配線基板並びに携帯用電子機器
JP2000138422A (ja) * 1998-10-29 2000-05-16 Yamaichi Electronics Co Ltd 配線基板およびその製造方法
CN1454043A (zh) * 2002-04-26 2003-11-05 耀华电子股份有限公司 激光直烧式的多层电路板制造方法
CN1875669A (zh) * 2004-04-19 2006-12-06 株式会社荣恩电子 具有走线间隙填充树脂的印刷电路板及其制造方法
CN100396167C (zh) * 2001-11-13 2008-06-18 Lg电子株式会社 印刷电路板的焊盘及其形成方法
US20090258194A1 (en) * 2008-04-11 2009-10-15 John Richard Dangler Controlling Impedance and Thickness Variations for Multilayer Electronic Structures
CN104822737A (zh) * 2013-05-22 2015-08-05 株式会社村田制作所 原纤化液晶聚合物粉末、原纤化液晶聚合物粉末的制造方法、糊剂、树脂多层基板、及树脂多层基板的制造方法
CN104919909A (zh) * 2013-01-09 2015-09-16 株式会社村田制作所 树脂多层基板及其制造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63307750A (ja) 1987-06-09 1988-12-15 Nec Corp キャリアテ−プの製造方法
US5329695A (en) * 1992-09-01 1994-07-19 Rogers Corporation Method of manufacturing a multilayer circuit board
US5502344A (en) * 1993-08-23 1996-03-26 Rohm Co., Ltd. Packaged piezoelectric oscillator incorporating capacitors and method of making the same
US6281446B1 (en) * 1998-02-16 2001-08-28 Matsushita Electric Industrial Co., Ltd. Multi-layered circuit board and method of manufacturing the same
DE60045566D1 (de) * 1999-08-06 2011-03-03 Ibiden Co Ltd Mehrschicht-Leiterplatte
US6931723B1 (en) * 2000-09-19 2005-08-23 International Business Machines Corporation Organic dielectric electronic interconnect structures and method for making
JP4181778B2 (ja) * 2002-02-05 2008-11-19 ソニー株式会社 配線基板の製造方法
JP2004039897A (ja) * 2002-07-04 2004-02-05 Toshiba Corp 電子デバイスの接続方法
US20040040651A1 (en) 2002-08-28 2004-03-04 Kuraray Co., Ltd. Multi-layer circuit board and method of making the same
JP4064897B2 (ja) * 2002-08-28 2008-03-19 株式会社クラレ 多層回路基板およびその製造方法
JP2005045191A (ja) 2003-07-04 2005-02-17 North:Kk 配線回路基板の製造方法、及び多層配線基板の製造方法
JP5181702B2 (ja) 2008-02-06 2013-04-10 株式会社村田製作所 配線基板の製造方法
JP5203045B2 (ja) * 2008-05-28 2013-06-05 日本特殊陶業株式会社 多層配線基板の中間製品、多層配線基板の製造方法
TWI394506B (zh) * 2008-10-13 2013-04-21 Unimicron Technology Corp 多層立體線路的結構及其製作方法
JP5339928B2 (ja) * 2009-01-15 2013-11-13 新光電気工業株式会社 配線基板及びその製造方法
CN102413641A (zh) * 2010-07-22 2012-04-11 日本特殊陶业株式会社 多层型线路板及其制造方法
JP6177639B2 (ja) * 2013-09-20 2017-08-09 日本メクトロン株式会社 多層プリント配線板の製造方法、および多層プリント配線板

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000031641A (ja) * 1998-07-08 2000-01-28 Hitachi Ltd 多層配線基板の製造方法及びその多層配線基板並びに携帯用電子機器
JP2000138422A (ja) * 1998-10-29 2000-05-16 Yamaichi Electronics Co Ltd 配線基板およびその製造方法
CN100396167C (zh) * 2001-11-13 2008-06-18 Lg电子株式会社 印刷电路板的焊盘及其形成方法
CN1454043A (zh) * 2002-04-26 2003-11-05 耀华电子股份有限公司 激光直烧式的多层电路板制造方法
CN1875669A (zh) * 2004-04-19 2006-12-06 株式会社荣恩电子 具有走线间隙填充树脂的印刷电路板及其制造方法
US20090258194A1 (en) * 2008-04-11 2009-10-15 John Richard Dangler Controlling Impedance and Thickness Variations for Multilayer Electronic Structures
CN104919909A (zh) * 2013-01-09 2015-09-16 株式会社村田制作所 树脂多层基板及其制造方法
CN104822737A (zh) * 2013-05-22 2015-08-05 株式会社村田制作所 原纤化液晶聚合物粉末、原纤化液晶聚合物粉末的制造方法、糊剂、树脂多层基板、及树脂多层基板的制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111918481A (zh) * 2020-06-05 2020-11-10 江西一诺新材料有限公司 一种实现lcp多层板任意层导通的工艺方法
CN111918481B (zh) * 2020-06-05 2022-01-04 江西一诺新材料有限公司 一种实现lcp多层板任意层导通的工艺方法

Also Published As

Publication number Publication date
US20190090361A1 (en) 2019-03-21
WO2017217126A1 (ja) 2017-12-21
CN109196963B (zh) 2020-12-04
US11212923B2 (en) 2021-12-28

Similar Documents

Publication Publication Date Title
DE102008050972A1 (de) Halbleiter-Chipbaustein, Halbleiter-Chipbaugruppe und Verfahren zum Herstellen eines Bauelements
TWI477209B (zh) 複合基板
TW201424501A (zh) 封裝結構及其製作方法
CN103813658B (zh) 多层厚铜电路板的制作方法及双面厚铜电路板的制作方法
WO2016143523A1 (ja) 複合体シート、その製造方法、樹脂多層基板およびその製造方法
CN105514053B (zh) 半导体封装件及其制法
CN209449029U (zh) 多层基板以及多层基板向电路基板的安装构造
DE102011007842A1 (de) Mehrschichtige Leiterplatte
CN109196963A (zh) 树脂多层基板的制造方法
JP2010272848A (ja) 電子部品の製造方法
CN105323986B (zh) 多层配线板和用于多层配线板的制造方法
CN104640345B (zh) 印刷电路板及印刷电路板制造方法
CN103118507A (zh) 多层印制电路板的制作方法
JP2011187854A (ja) 多層プリント配線板および多層プリント配線板の製造方法
JP6058321B2 (ja) 配線基板の製造方法
CN106465536A (zh) 母陶瓷基板、陶瓷基板、母模块部件、模块部件以及母陶瓷基板的制造方法
JP2010062566A (ja) キャビティを有する多層セラミック基板の製造方法
KR100916067B1 (ko) 유전체 시트 및 다층 세라믹 기판 제조방법
CN209676640U (zh) 多层基板
JP5761404B2 (ja) 電子部品内蔵配線基板の製造方法
KR102012946B1 (ko) 액체 금속을 이용한 다층 기판 및 그 제조 방법
JP6516065B2 (ja) 樹脂多層基板の製造方法
JP2009054773A (ja) 多層配線板及びその製造方法
JP4793690B2 (ja) 導電性バンプの形成方法
JP4978709B2 (ja) 電子部品内蔵配線基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant