CN109155285A - 电容器 - Google Patents

电容器 Download PDF

Info

Publication number
CN109155285A
CN109155285A CN201780030858.4A CN201780030858A CN109155285A CN 109155285 A CN109155285 A CN 109155285A CN 201780030858 A CN201780030858 A CN 201780030858A CN 109155285 A CN109155285 A CN 109155285A
Authority
CN
China
Prior art keywords
channel
capacitor
substrate
illusory
forming region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201780030858.4A
Other languages
English (en)
Inventor
竹内雅树
西山茂纪
中川博
后藤觉
中村吉成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN109155285A publication Critical patent/CN109155285A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H01L29/945—Trench capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

在使用了沟道式电容器的电力用半导体中能够抑制因沿面放电引起的装置破坏。该电容器具备：基板；电容器形成区域，其在基板设置有一个以上的沟道；虚设区域，其在基板上位于电容器形成区域与该基板的端部之间；第一电极以及介电膜，它们至少覆盖电容器形成区域，且设置于一个以上的沟道的内部；第二电极，其覆盖电容器形成区域，电位与第一电极不同；以及延长部，其形成于虚设区域，在从第二电极起至基板的端部为止的路径相对于基板形成凹或凸。

Description

电容器
技术领域
本发明涉及电容器。
背景技术
近些年，使用了沟道式电容器的半导体设备广泛普及。
专利文献1公开了一种具备沟道式电容器的电力用半导体。专利文献1所记载的电力用半导体具备：回流二极管，其进行与单极动作等同的动作；和半导体电路，其具有与回流二极管并联连接的电容器以及电阻。该半导体电路作为电阻的至少一部分而发挥功能。而且，半导体电路具备：半导体基体，其电阻的值至少大于回流二极管所包括的电阻值；和电介质区域，其将半导体基体作为电容器的一个电极，设置为在半导体基体的一个主面上的规定区域具有大于规定区域的面积的表面积。
专利文献1：日本特开2014-241434号公报
专利文献1所记载的沟道式电容器的上部电极形成为俯视(从沟道上表面观察的情况下)下形成为与元件面积相同的面积。这样，在元件的侧面部，上部电极与下部电极(在专利文献1中，n-Si相当于下部电极)分离作为电介质的SiO2的膜厚的量的距离。这里，SiO2的绝缘破坏电场强度约为10MV/cm，相对于此，空气的绝缘破坏电场强度约为30kV/cm，较低。SiO2那样的电容器电介质的膜厚即便较厚也只是几μm左右，因而例如若利用专利文献1的电力用半导体对沟道式电容器的电极间施加高电压，则存在如下担忧：在SiO2绝缘破坏前，不仅在上下电极间产生所谓的沿面放电而电容器发生故障，而且电力用半导体也发生故障。
发明内容
本发明是鉴于这样的情况而完成的，其目的在于在电力用半导体所使用的电容器中抑制因沿面放电引起的装置破坏。
本发明的一方面所涉及的电容器具备：基板；电容器形成区域，其在基板设置有一个以上的沟道；虚设区域，其在基板上位于电容器形成区域与该基板的端部之间；第一电极以及介电膜，其以至少覆盖电容器形成区域的方式设置于一个以上的沟道的内部；第二电极，其覆盖电容器形成区域，电位与第一电极不同；以及延长部，其形成于虚设区域，在从第二电极起至基板的端部为止的路径相对于基板形成凹或凸。
根据本发明，在使用沟道式电容器的电力用半导体中，能够抑制因沿面放电引起的装置破坏。
附图说明
图1是简要地表示本发明的第一实施方式所涉及的电容器1的构造的俯视图。
图2是图1的AA′剖视图。
图3是表示在本发明的第一实施方式所涉及的电容器1产生沿面放电的情况下的样子的截取剖视图。
图4是图1的BB′剖视图。
图5是简要地表示本发明的第二实施方式所涉及的电容器1的构造的剖视图。
图6是简要地表示本发明的第三实施方式所涉及的电容器1的构造的剖视图。
图7是简要地表示本发明的第四实施方式所涉及的电容器1的构造的俯视图。
图8是简要地表示本发明的第五实施方式所涉及的电容器1的构造的俯视图。
图9是简要地表示本发明的其他实施方式所涉及的电容器1的构造的剖视图。
具体实施方式
[第一实施方式]
以下，参照附图1～4对本发明的第一实施方式进行说明。
(1.电容器的平面构造)
图1是本实施方式所涉及的电容器1的俯视图。参照图1对电容器1的平面构造进行说明。此外，在图1中，提取电容器1的平面构造中的对特征的至少一部分进行说明所需的结构进行记载，但并不妨碍通过其他附图中图示的结构确定电容器1的平面构造中的特征。
如图1所示，电容器1在其平面构造中具备：基板301；多个沟道100、多个虚设沟道200(延长部的一个例子)以及环形沟道400，它们形成于基板301；上部电极(第一电极或第二电极的一个例子)305，其形成于基板301上；端子325，其形成于上部电极305上；绝缘膜306，其形成为覆盖上部电极305。本实施方式所涉及的电容器1作为延长部的一个例子而具备虚设沟道200，由此能够延长上部电极305的端部与下部电极302(参照图2)的端部的路径长度，防止沿面放电。以下进行详述。
基板301在本实施方式中具有由长边(第一边的一个例子)与短边(第二边的一个例子)构成的矩形的形状。在基板301除了设置图1所记载的结构之外，还可以设置晶体管、FET、电阻、电感器等结构。
沟道100是通过在基板301形成开口而设置的槽或孔。在本实施方式中，沟道100形成为在基板301的中央附近沿x轴4行、以及沿y轴2列地大致等间隔地排列。另外，沟道100的开口部为直径5μm左右的大致圆形的形状。此外，沟道100的开口部的形状不限定于大致圆形。例如可以是四边形、三角形等多边形。另外，也可以是将多边形的角倒圆的形状。并且，沟道100的个数为一个以上即可，不限定于图1所示的个数、配置。
上部电极305形成为对形成有沟道100的区域和与该区域邻接的区域(在图1中为与形成有后述的端子325的区域对应的区域)进行覆盖(在以下的说明中，将形成有上部电极305的区域称为电容器形成区域R)。此外，如图1所示，在本实施方式中，上部电极305呈沿着沟道100与端子325的轮廓的形状，但上部电极305的形状并不限定于此。例如，上部电极305可以呈对形成有沟道100的区域与形成有端子325的区域进行覆盖的矩形形状。
电容器形成区域R并不限定于指形成有上部电极305的区域，例如可以仅指形成有多个沟道100的区域(基板301的大致中央的区域)。
端子325是用于使上部电极305与电容器1的外部电连接的端子。端子325具有大致矩形的形状，形成在与多个沟道100所排列的列邻接的位置。在图1中，端子325形成为与由沿y轴方向排列的4个沟道100构成的列所包括的两个沟道100邻接。使用图4对详细内容进行说明，但端子325形成于上部电极305上，该端子325的一部分通过形成于绝缘膜306的孔315露出。
此外，在本实施方式中，端子325形成在与形成有沟道100的区域邻接的区域，但并不限定于此。例如端子325可以形成于多个沟道100中的相互邻接的4个沟道100之间(沟道100的行以及/或列之间)的区域，也可以在沟道100的上方形成为经由上部电极305覆盖沟道100。但是，如本实施方式所示，端子325形成为不覆盖沟道100，从而在试验或安装电容器1的工序中，能够抑制形成于沟道100的电容器恶化或被破坏。
环形沟道400是在形成有端子325的区域中形成于基板301的框状的沟道。优选环形沟道400的开口部的宽度例如为10μm以下左右。此外，环形沟道400呈环状即可，并不限定于框状，例如可以呈圆环状。
孔315是在端子325上除去绝缘膜306的一部分而形成的开口，具有沿着环形沟道400的形状。
虚设沟道200是通过在基板301形成开口而设置的槽或孔。在本实施方式中，多个虚设沟道200形成于电容器形成区域R与基板301的端部之间的区域(虚设区域的一个例子)。
更具体而言，虚设沟道200在从电容器形成区域R朝向基板301的端部的方向(图1的y轴方向)上以排列在直线上的方式大致等间隔地设置有5个。而且，本实施方式中，虚设沟道200形成于从上部电极305的端部起至基板301的长边为止的距离a与至短边为止的距离b中的距离较短的一方的区域。在图1的例子中，距离a比距离b短。因此，在本实施方式所涉及的电容器1中，虚设沟道200以与上部电极305沿朝向基板301的长边的方向(图1的y轴方向。以下，亦称为“第一方向”)排列的方式设置于基板301的长边与电容器形成区域R之间。此外，电容器1也能够是虚设沟道200形成于电容器形成区域R与长边之间的区域以及电容器形成区域R与短边之间的区域两者的结构，或者仅形成于电容器形成区域R与短边之间的区域的结构。
虚设沟道200的开口部的形状呈大致长方形(具有长度方向的开口部的一个例子)。具体而言，虚设沟道200的开口部设置为长度方向沿着与第一方向(图1的y轴方向)大致垂直的方向(图1的x轴方向。以下，亦称为“第二方向”)。此外，虚设沟道200的开口部的形状不限定于大致长方形。例如可以是四边形、三角形等多边形、圆形。另外，也可以是将多边形的角倒圆的形状。并且，虚设沟道200的个数为一个以上即可，不限定于图1所示的个数。
(2.电容器的剖面构造)
使用图2对电容器1的剖面构造进行说明。图2是图1的AA′剖面，是简要地表示本发明的第一实施方式所涉及的电容器1的构成例的剖视图。如图2所示，电容器1具备基板301、下部电极302、介电膜303、缓冲膜304、上部电极305以及绝缘膜306。
基板301例如由厚度680μm左右的Si(硅)形成。此外，在基板301由n型Si(硅)或p型Si形成的情况下，基板301能够兼顾后述的下部电极302的功能。在该情况下，作为n型掺杂剂，能够包含P(磷)、As(砷)、Sb(锑)等。作为p型掺杂剂，能够包含B(硼)等。
在基板301形成有多个沟道100以及多个虚设沟道200。
多个沟道100是在基板301的厚度方向上形成的槽。沟道100例如通过干式蚀刻等形成。优选沟道100的深度例如为15μm以上25μm以下左右。此外，沟道100的深度是指沟道100中从沿着基板301的表面扩展的平面起至沟道100内部的最远离该平面的点为止的距离。
多个虚设沟道200与沟道100同样，是在基板301的厚度方向上形成的槽。虚设沟道200例如通过干式蚀刻等形成。此外，虚设沟道200的剖面构造的详细内容后述。
在包括沟道100的内壁以及虚设沟道200的内壁在内的基板301的表面形成有下部电极302(第一电极或第二电极的一个例子)。下部电极302例如使用Mo(钼)、Al(铝)、Au(金)、W(钨)、Pt(铂)等形成。此外，下部电极302的材料为导电性材料即可，并不限定于金属，例如可以是导电性树脂等。另外，下部电极302形成于至少电容器形成区域R即可，可以不形成于基板301的表面中的其他区域(例如虚设沟道200的内壁等)。
优选在基板301与下部电极302之间通过借助热氧化等手法氧化形成厚度0.3μm左右的氧化膜(未图示)。氧化膜还形成于沟道100的内壁以及虚设沟道200的内壁。氧化膜由氧化硅(例如SiO2)等形成。在基板301的表面形成有氧化膜，从而能够使形成于沟道100的电容器的耐性提高。
在包括沟道100的内壁以及虚设沟道200的内壁在内的下部电极302的表面形成有厚度1μm左右的介电膜303。介电膜303由氮化硅(例如Si3N4)等形成。此外，介电膜303也形成为覆盖至少电容器形成区域R即可，也可以不形成于基板301的表面中的其他区域(例如虚设沟道200的内壁等)。
并且，在电容器形成区域R，在包括沟道100的内壁在内的介电膜303的表面，隔着厚度0.5μm左右的缓冲膜304形成有厚度4μm左右的上部电极305。缓冲膜304例如使用掺杂后的多晶Si(多晶硅)等导电材料形成。
缓冲膜304在层叠于介电膜303上之后，从电容器形成区域R的表面以外的区域通过蚀刻等除去。但是，在本实施方式中，沟道100以及虚设沟道200的内部的缓冲膜304残存而不被除去。在使沿面放电难以产生的观点下，优选缓冲膜304完全被除去。即便在形成上部电极305的材料与形成介电膜303的材料难以紧贴的情况下，也能够通过将缓冲膜304夹在它们之间来使紧贴性提高。
上部电极305例如使用Mo(钼)、Al(铝)、Au(金)、W(钨)、Pt(铂)等形成。此外，上部电极305的材料为导电性材料即可，并不限定于金属，例如也可以用是导电性树脂等。另外，在下部电极302为仅形成于电容器形成区域R的结构的情况下，上部电极305还可以形成于电容器形成区域R以外的区域(例如虚设沟道200的内壁等)。而且，如图2所示，上部电极305的表面在与沟道100的开口部对应的位置具有凹陷。
这样，电容器形成区域R具备下部电极302、介电膜303以及上部电极305的层叠构造，从而作为电容器发挥功能。此外，如上所述，在基板301使用低电阻化了的硅等的情况下，基板301还能够成为兼顾下部电极302的功能的结构。
另外，在包括虚设沟道200以及沟道100的内壁在内的电容器1的最表面形成有厚度30μm左右的绝缘膜306。绝缘膜306例如使用聚酰亚胺等形成。绝缘膜306的表面在与虚设沟道200以及沟道100的开口部对应的位置具有凹陷。此外，绝缘膜306形成为覆盖电容器1的表面、至少一个虚设沟道200以及至少一个沟道100且从至少电容器形成区域R起遍及至形成有虚设沟道200的区域(虚设区域)即可，并不限定于覆盖基板301的大致所有面的结构。
接下来，对虚设沟道200的剖面构造详细地进行说明。在本实施方式中，优选多个虚设沟道200中的形成在与电容器形成区域R的边界附近的虚设沟道200的槽比其他虚设沟道200的槽深，形成在与电容器形成区域R的边界附近的虚设沟道200的开口部的沿着第一方向的长度比其他虚设沟道200的开口部的沿着第一方向的长度大。更优选地，随着接近电容器形成区域R的边界附近，形成的虚设沟道200的槽逐渐变深，另外，开口部的沿着第一方向的长度逐渐变大。
优选虚设沟道200的深度例如为沟道100的深度的0.5倍以上2倍以下。此外，虚设沟道200的深度是指从在虚设沟道200的开口部沿基板301的表面扩展的平面起至虚设沟道200内部的最远离该平面的点为止的距离。优选虚设沟道200的开口部的长度方向的直径(图1中沿着x轴方向的长度)比设置为相对于该长度方向大致平行的上部电极305的宽度长。具体而言，优选虚设沟道200的开口部的沿着第一方向的长度为1μm以上100μm以下。
形成有上部电极305的电容器形成区域R的热膨胀系数比不具有上部电极305的其他区域的热膨胀系数大，因而应力在电容器形成区域R与其他区域的边界附近集中。在本实施方式所涉及的电容器1中，通过加深形成于电容器形成区域R的边界附近的虚设沟道200的槽，能够防止因上部电极305引起的应力的集中。
另外，通过缩小形成在与电容器形成区域R的边界附近以外的虚设沟道200的开口部的沿第一方向的长度，能够形成更多的虚设沟道200。
(3.虚设沟道的功能)
接下来，使用图3对本实施方式所涉及的电容器1中的虚设沟道200的功能进行说明。图3是截取本实施方式所涉及的电容器1的剖视图(图2)的一部分放大后的图。例如在电容器1使用在电力用半导体装置等以较高的电压进行驱动的装置的情况下，对电容器1也施加有较强的电场。其结果是，存在因电场集中而在电容器1产生沿面放电的情况。成为沿面放电的起点的例如是图3中用圆包围的点P1～P3的位置。
点P1表示绝缘膜306、上部电极305以及缓冲膜304这3要素的接触部分(三重交界部)。三重交界部的电场的变形较大，因而容易产生电场集中。因此，能够成为沿面放电的起点。
点P2是上部电极305的角的部分，是上部电极305与绝缘膜306的接触部分。另外，点P3是上部电极305的角的部分，是上部电极305与缓冲膜304的接触部分。在导电体(在本实施方式中上部电极305)的角部、导电体与绝缘体(在本实施方式中为绝缘膜306)的接触位置，电场的变形也变大。因此，点P2、P3也能够成为沿面放电的起点。
如图3的箭头示意性所示，例如在点P1～P3产生的电荷在绝缘膜306与介电膜303(或缓冲膜304)的边界或绝缘膜306的表面传递，沿着从点P1～P3朝向基板301的端部的方向传播(以下，将产生的电荷传播至基板301的端部为止的路径称为“电荷路径”)。在该边界传递的电荷引起二次电子雪崩并逐渐膨起。而且，膨起的电荷在到达基板301的端部的情况下存在引起元件破坏(例如绝缘破坏)的可能性。
此外，沿面放电的起点若为电场集中的位置，则是哪个位置均存在可能性，并不限定于点P1～P3。
在本实施方式所涉及的电容器1中，在电容器形成区域R与基板301的端部之间具备虚设沟道200，由此能够延长从沿面放电的起点起至基板301的端部为止的电荷路径。由此，能够防止引起二次电子雪崩的电荷到达基板301的端部，能够抑制元件破坏。
并且，在本实施方式中，虚设沟道200形成于电容器形成区域R与基板301的端部之间的区域中的、从电容器形成区域R起至基板301的端部为止的距离(a、b)较短的一方的区域。从电容器形成区域R起至基板301的端部为止的距离(a、b)较短的一方的沿面放电电压变低。因此，通过在从电容器形成区域R起至基板301的端部为止的距离(a、b)较短的一方的区域(在本实施方式中为基板301的长边侧的区域)形成虚设沟道200，能够更有效地使沿面放电耐性提高。
而且，在本实施方式中，绝缘膜306的表面在与虚设沟道200的开口部对应的位置具有凹陷。由此，即便在电荷通过绝缘膜306的表面的情况下，也能够延长电荷路径。并且，绝缘膜306的表面因形成有虚设沟道200而形成凹陷，因而不需要切削绝缘膜306的表面来形成凹陷，能够减少工序。
此外，电容器1可以是在上部电极305与基板301的端部之间具备保护环的结构。在使用绝缘膜形成的保护环中，能够拉开上部电极305与基板301的距离，因而能够减少沿面放电。另外，在基板301的端部附近添加杂质而形成的注入层所形成的保护环中，能够缓和基板301端部的电场，因而能够减少施加于电容器1的电场，能够进一步减少沿面放电。
(4.环形沟道的功能)
接下来，使用图4对环形沟道400的结构以及功能详细地进行说明。图4是截取图1的BB′剖面的一部分的图。
如图4所示，环形沟道400形成为与形成有沟道100的区域邻接。优选环形沟道400的深度比虚设沟道200以及沟道100的深度浅。此外，环形沟道400能够通过蚀刻等在与沟道100、虚设沟道200相同的工序形成。例如环形沟道400将蚀刻中的开口直径形成得比形成沟道100时的开口直径小。
与沟道100以及虚设沟道200同样，在环形沟道400的内壁形成有下部电极302、介电膜303以及缓冲膜304，而且，以隔着缓冲膜304填充环形沟道400的开口的方式层叠上部电极305。其结果是，上部电极305的表面在与环形沟道400的开口部对应的位置具有凹陷。
端子325在设置于形成有环形沟道400的区域的上部电极305上形成。端子325与上部电极305同样，例如使用Mo(钼)、Al(铝)、Au(金)、W(钨)、Pt(铂)等形成。此外，端子325的材料为导电性材料即可，并不限定于金属，例如可以是导电性树脂等。
形成于环形沟道400上的端子325的表面在与环形沟道400的开口部对应的位置具有凹陷。此外，该凹陷在俯视下沿端子325的周边形成。由此，端子325具有从形成于周边部的凹陷起随着朝向端子325的中央部而隆起的剖面形状。
另外，形成为覆盖上部电极305以及端子325的绝缘膜306在端子325的大致中央的区域具有除去了其一部分的开口部(孔315)。绝缘膜306通过在端子325的大致中央形成孔315而设置为覆盖端子325的周边部(即凹陷)的一部分。
在图4中，绝缘膜306的孔315侧的端部位于端子325的凹陷中的最深的位置附近，更具体而言位于比凹陷的最深的位置稍靠近端子325的中央部的位置。优选绝缘膜306的孔315侧的端部设置于端子325的凹陷中的最深的位置，但也可以设置于靠近端子325的中央侧或端子325的端部侧的位置。此外，端子325的凹陷的最深的位置是指从凹陷上沿着端子325的中央部扩展的平面起凹陷内最远离该平面的点。
并且，优选绝缘膜306的孔315侧的端部形成为在该端部与铅垂方向之间所成的角θ为0度以上且不足90度。
对在端子325上、绝缘膜306形成为上述形状而带来的效果进行说明。在图4中，点P4是绝缘膜306与端子325的接触位置，表示绝缘膜306、端子325以及真空区域(电容器1的外部)这3要素的三重交界部。绝缘膜306形成为覆盖端子325的凹陷的一部分，由此能够在端子325的中央部(顶点)和端子325与绝缘膜306的连接位置产生阶梯差。由此，绝缘膜306作为点P4等三重交界部的遮挡发挥功能。即，在端子325与绝缘膜306的连接位置产生阶梯差，由此三重交界部处的沿面放电电压增加，因而能够抑制沿面放电产生。并且，角θ越变为锐角，绝缘膜306的孔315侧的侧面越接近端子325的隆起的部分。由此，能够进一步使沿面放电电压增加，能够抑制沿面放电的产生。
[第二实施方式]
在第二实施方式以后，省略针对与第一实施方式共通的事项的记述，仅对不同的点进行说明。特别地，针对同样的结构带来的同样的作用效果，不按照每个实施方式依次言及。
图5是表示本实施方式所涉及的电容器1的构成例的剖视图。此外，对与图2所示的电容器1等同的结构标注等同的附图标记并省略说明。
如图5所示，本实施方式所涉及的电容器1具备虚设沟道201，代替第一实施方式中的虚设沟道200。
在本实施方式中，优选多个虚设沟道201中的形成于基板301的端部附近的虚设沟道201的槽比其他虚设沟道201深，形成于基板301的端部附近的虚设沟道201的开口部的沿着第一方向的长度比其他虚设沟道201的开口部的沿着第一方向的长度大。更优选地，随着接近基板301的端部附近，形成的虚设沟道的槽逐渐变深，另外，开口部的沿着第一方向的长度逐渐变大。
在电容器1的制造工序中，在晶圆形成有多个电容器1，在切割基板301获得电容器1时，对基板301的端部(切割线)施加应力。本实施方式所涉及的电容器1在基板301的端部附近具备槽较深的虚设沟道201，由此能够使切割时施加于基板301的应力减少。
其他结构、效果与第一实施方式同样。
[第三实施方式]
图6是表示本实施方式所涉及的电容器1的构成例的剖视图。此外，对与图2所示的电容器1等同的结构标注等同的附图标记并省略说明。
如图6所示，本实施方式所涉及的电容器1具备虚设沟道202，代替第一实施方式中的虚设沟道200。
在本实施方式中，优选多个虚设沟道202中的形成在与区域R1的边界附近的虚设沟道202以及形成于基板301的端部附近的虚设沟道202的槽比其他虚设沟道202深，形成在与区域R1的边界附近的虚设沟道202以及形成于基板301的端部附近的虚设沟道202的开口部的沿着第一方向的长度比其他虚设沟道202的开口部的沿着第一方向的长度大。更优选地，沿着第一方向排列的多个虚设沟道202中的中央的虚设沟道202的槽最浅，且开口部的沿着第一方向的长度最小。从此处起，随着接近基板301的端部附近以及随着接近区域R1的边界附近，形成的虚设沟道202的槽逐渐变深，且开口部的沿着第一方向的长度逐渐变大。
其他结构、效果与第一实施方式以及第二实施方式同样。
[第四实施方式]
图7是表示本实施方式所涉及的电容器1的构成例的俯视图。此外，对与图1以及图2所示的电容器1等同的结构标注等同的附图标记并省略说明。
在本实施方式中，电容器1具备沟道101以及虚设沟道203，代替第一实施方式中的沟道100以及虚设沟道200的结构。
如图7所示，沟道101具有在沿着x轴的方向上具有长度方向的椭圆的形状。另外，沟道101在沿着x轴方向的方向上仅形成有1列。其他沟道101的结构与第一实施方式中的沟道100的结构同样。
本实施方式所涉及的上部电极305与第一实施方式中的上部电极305同样，具有沿着沟道101以及端子325的轮廓的形状。即，本实施方式所涉及的上部电极305设计成在上部电极305的外缘中的与沟道101的短径与圆周的接触点对应的位置(即上部电极305的外缘与沟道101的短径的延长线的接触点)处与基板301的端部的距离最近。
接下来，本实施方式所涉及的虚设沟道203设计成开口部的长度方向的直径(图7中沿着x轴方向的长度)小于沟道101的沿着x轴方向的长径。另外，虚设沟道203限定于上部电极305的端部与基板301的端部的距离较短的区域而形成。即，虚设沟道203形成为至少覆盖上部电极305中的和沟道101的短径与圆周的接触点对应的位置。
这样，在本实施方式中，虚设沟道203的长度方向的长度形成得小于沟道101的长径，因而例如在基板301上的布局不富裕的情况下等，也能够配合该布局地设置足以减少沿面放电的虚设沟道。换言之，在基板301中，能够使元件、配线等的布局的自由度提高。
此外，在图7中，在端子325与基板301的端部之间的区域未形成虚设沟道，但也可以是该区域也形成有虚设沟道的结构。
其他结构、效果与第一实施方式同样。
[第五实施方式]
图8是表示本实施方式所涉及的电容器1的构成例的俯视图。此外，对与图1以及图2所示的电容器1等同的结构标注等同的附图标记并省略说明。
如图8所示，本实施方式所涉及的基板301具备沟道102，代替沟道100。
沟道102的开口部具有沿着第二方向的直径比沿着第一方向的直径长的大致长方形的形状。此外，沟道102的开口部的形状并不限定于大致长方形，例如也可以为椭圆形状。另外，沟道102沿第一方向以及/或第二方向排列设置的数量也任意。
其他结构、效果与第一实施方式以及第二实施方式同样。
以上，对本发明的例示的实施方式进行了说明。本发明的一个实施方式所涉及的电容器1具备：基板301；电容器形成区域R，其在基板301设置有一个以上的沟道100；虚设区域，其在基板301位于电容器形成区域R与基板301的端部之间，形成有一个以上的虚设沟道200；第一电极(例如下部电极302)以及介电膜303，它们至少覆盖电容器形成区域R且设置于一个以上的沟道100的内部；第二电极(例如上部电极305)，其覆盖电容器形成区域R，且设置于一个以上的沟道100的内部；以及绝缘膜306，其设置为从电容器形成区域R起遍及至虚设区域，且覆盖一个以上的沟道100中的至少一个以及一个以上的虚设沟道200中的至少一个。由此，本发明的位置实施方式所涉及的电容器1能够延长从沿面放电的起点起至基板301的端部为止的电荷路径。因此，在电容器1中，能够防止引起二次电子雪崩的电荷到达基板301的端部，能够抑制元件破坏。
另外，优选一个以上的虚设沟道200包括多个虚设沟道200，设置为沿从电容器形成区域R起朝向基板301的端部的第一方向排列。另外，还优选一个以上的虚设沟道200分别具有拥有长度方向的开口部，长度方向沿着与第一方向大致垂直的第二方向。另外，优选上部电极305在长度方向上具有规定的宽度，一个以上的虚设沟道200的开口部的长度方向的直径大于上部电极305的规定的宽度。由此，电容器1能够使沿面放电特性强化。
而且，优选基板301呈具有第一边以及与第一边垂直的第二边的矩形形状，一个以上的虚设沟道200设置于电容器形成区域R与第一边之间，从电容器形成区域R起至基板301的第一边为止的距离比从电容器形成区域R起至基板301的第二边为止的距离短。这样，通过限定于至基板301的端部为止的距离较短的区域来设置虚设沟道200，从而即便在电容器1的布局不富裕的情况下也能够使沿面放电特性强化。
另外，优选绝缘膜306的表面在与一个以上的虚设沟道200的开口部对应的位置具有凹陷。由此，即便在电荷通过绝缘膜306的表面的情况下，也能够延长电荷路径。
而且，优选一个以上的虚设沟道200包括设置于电容器形成区域R的边界附近的虚设沟道200与形成于该边界附近以外的虚设沟道200，设置于电容器形成区域R的边界附近的虚设沟道200的槽比形成于该边界附近以外的虚设沟道的槽深。另外，优选一个以上的虚设沟道200包括设置于电容器形成区域R的边界附近的虚设沟道200与形成于该边界附近以外的虚设沟道200，设置于电容器形成区域R的边界附近的虚设沟道200的开口部的沿着第一方向的长度比设置于该边界附近以外的虚设沟道200的开口部的沿着第一方向的长度大。在本发明的实施方式所涉及的电容器1中，通过加深形成于电容器形成区域R的边界附近的虚设沟道200的槽，能够防止因上部电极305引起的应力的集中。并且，通过缩小形成在与电容器形成区域R的边界附近以外的虚设沟道200的开口部的沿着第一方向的长度，能够形成更多的虚设沟道200。
另外，优选一个以上的虚设沟道200包括设置于基板301的端部附近的虚设沟道200与形成于该端部附近以外的虚设沟道200，设置于基板301的端部附近的虚设沟道200的槽比设置于该端部附近以外的虚设沟道200的槽深。并且，优选一个以上的虚设沟道200包括设置于基板301的端部附近的虚设沟道200与形成于该端部附近以外的虚设沟道200，设置于基板301的端部附近的虚设沟道200的开口部的沿着第一方向的长度比设置于该端部附近以外的虚设沟道200的开口部的沿着第一方向的长度大。本发明的实施方式所涉及的电容器1在基板301的端部附近具备槽较深的虚设沟道201，由此能够减少切割时施加于基板301的应力。另外，通过缩小形成在与电容器形成区域R的边界附近以外的虚设沟道200的开口部的沿着第一方向的长度，能够形成更多的虚设沟道200。
另外，优选电容器1还具备：环形沟道400，其在电容器形成区域R设置于设置有一个以上的沟道100的区域以外的区域且具有轮状的开口部；和端子325，其经由上部电极305设置于环形沟道400上且用于使该上部电极305与外部电连接，端子325的表面在与环形沟道400的开口部对应的位置具有轮状的凹陷，绝缘膜306具有形成于轮状的凹陷的孔。根据该优选形态，绝缘膜306形成为覆盖端子325的凹陷的一部分，由此能够在端子325的中央部(顶点)和端子325与绝缘膜306的连接位置产生阶梯差。由此，绝缘膜306作为三重交界部的遮挡发挥功能。即，在端子325与绝缘膜306的连接位置产生阶梯差，由此三重交界部处的沿面放电电压增加，因而能够抑制沿面放电产生。并且，角θ越变为锐角，绝缘膜306的孔315侧的侧面越接近端子325的隆起的部分。由此，能够进一步使沿面放电电压增加，能够抑制沿面放电的产生。
此外，以上说明过的各实施方式用于使本发明的理解变容易，并不用于限定性地解释本发明。本发明能够不脱离其主旨地进行变更/改进，并且本发明还包括其等价物。即，只要具备本发明的特征，本领域技术人员对各实施方式适当地施加设计变更所得的技术方案也包括在本发明的范围内。例如，各实施方式所具备的各要素及其配置、材料、条件、形状以及尺寸等并不限定于例示的情况，能够适当地变更。
例如，在上述实施方式中，对电容器1具备环形沟道400的结构进行了说明，但并不限定于此。例如电容器1可以是不具备环形沟道400的结构。另外，电容器1可以是仅在与沟道100或环形沟道400中的任一者对应的位置具备虚设沟道200的结构。并且，电容器1可以是以相对于基板301成为凹的方式形成绝缘膜306来代替虚设沟道200的结构(图9)。此时，绝缘膜306作为延长部发挥功能。而且，如图9所示，通过在绝缘膜306的表面形成凹凸，能够进一步延长从上部电极305的端部起至基板301的端部为止的路径长度。
另外，各实施方式是例示，当然能够进行不同的实施方式所示的结构的局部置换或组合，这些只要包括本发明的特征也包括在本发明的范围内。
附图标记说明：
1…电容器；100、101…沟道；200、201、202、203…虚设沟道；301…基板；302…下部电极；303…介电膜；304…缓冲膜；305…上部电极；325…端子；306…绝缘膜。

Claims (13)

1.一种电容器，其具备：
基板；
电容器形成区域，其在所述基板设置有一个以上的沟道；
虚设区域，其在所述基板上位于所述电容器形成区域与该基板的端部之间；
第一电极以及介电膜，至少覆盖所述电容器形成区域，且设置于所述一个以上的沟道的内部；
第二电极，其覆盖所述电容器形成区域，电位与所述第一电极不同；以及
延长部，其形成于所述虚设区域，在从所述第二电极起至所述基板的端部为止的路径上相对于所述基板形成凹或凸。
2.根据权利要求1所述的电容器，其特征在于，
所述延长部设置于所述第二电极间与所述基板的端部的最短路径上。
3.根据权利要求1或2所述的电容器，其特征在于，
所述延长部是形成为覆盖所述基板的绝缘膜。
4.根据权利要求1或2所述的电容器，其特征在于，
所述延长部是沿所述基板的厚度方向形成的一个以上的虚设沟道。
5.根据权利要求4所述的电容器，其特征在于，
所述一个以上的虚设沟道具有拥有长度方向的开口部，所述长度方向被设置为沿着与从所述电容器形成区域朝向所述基板的端部的第一方向大致垂直的第二方向。
6.根据权利要求5所述的电容器，其特征在于，
所述第二电极在所述长度方向上具有规定的宽度，
所述一个以上的虚设沟道的开口部的长度方向的直径大于所述第二电极的所述规定的宽度。
7.根据权利要求4～6中任一项所述的电容器，其特征在于，
所述基板是具有第一边以及与所述第一边垂直的第二边的矩形形状，
所述一个以上的虚设沟道设置于所述电容器形成区域与所述第一边之间，
从所述电容器形成区域起至所述基板的所述第一边为止的距离比从所述电容器形成区域起至所述基板的所述第二边为止的距离短。
8.根据权利要求4～7中任一项所述的电容器，其特征在于，
所述电容器还具备绝缘膜，该绝缘膜设置为从所述电容器形成区域起遍及至所述虚设区域，且覆盖所述一个以上的沟道的至少一个以及所述一个以上的虚设沟道中的至少一个，
所述绝缘膜的表面在与所述一个以上的虚设沟道的开口部对应的位置具有凹陷。
9.根据权利要求4～8中任一项所述的电容器，其特征在于，
所述一个以上的虚设沟道包括设置于所述电容器形成区域的附近的虚设沟道与形成于该电容器形成区域的附近以外的虚设沟道，
设置于所述电容器形成区域的附近的虚设沟道的槽比形成于该电容器形成区域的附近以外的虚设沟道的槽深。
10.根据权利要求4～9中任一项所述的电容器，其特征在于，
所述一个以上的虚设沟道包括设置于所述电容器形成区域的附近的虚设沟道与形成于该电容器形成区域的附近以外的虚设沟道，
设置于所述电容器形成区域的附近的虚设沟道的开口部沿第一方向的长度比设置于该电容器形成区域的附近以外的虚设沟道的开口部沿第一方向的长度大。
11.根据权利要求4～10中任一项所述的电容器，其特征在于，
所述一个以上的虚设沟道包括设置于所述基板的端部的附近的虚设沟道与形成于该端部的附近以外的虚设沟道，
设置于所述基板的端部的附近的虚设沟道的槽比设置于该端部的附近以外的虚设沟道的槽深。
12.根据权利要求4～11中任一项所述的电容器，其特征在于，
所述一个以上的虚设沟道包括设置于所述基板的端部的附近的虚设沟道与形成于该端部的附近以外的虚设沟道，
设置于所述基板的端部的附近的虚设沟道的开口部沿第一方向的长度比设置于该端部的附近以外的虚设沟道的开口部沿第一方向的长度大。
13.根据权利要求8所述的电容器，其特征在于，
所述电容器还具备：
环形沟道，其在所述电容器形成区域设置于设置有所述一个以上的沟道的区域以外的区域且具有轮状的开口部；和
端子，其经由所述第二电极设置于所述环形沟道上且用于使该第二电极与外部电连接，
所述端子的表面在与所述环形沟道的所述开口部对应的位置具有轮状的凹陷，
所述绝缘膜具有在所述轮状的凹陷形成的孔。
CN201780030858.4A 2016-06-22 2017-06-09 电容器 Withdrawn CN109155285A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016-123511 2016-06-22
JP2016123511 2016-06-22
PCT/JP2017/021542 WO2017221750A1 (ja) 2016-06-22 2017-06-09 キャパシタ

Publications (1)

Publication Number Publication Date
CN109155285A true CN109155285A (zh) 2019-01-04

Family

ID=60784309

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780030858.4A Withdrawn CN109155285A (zh) 2016-06-22 2017-06-09 电容器

Country Status (5)

Country Link
US (1) US10797183B2 (zh)
EP (1) EP3477692A4 (zh)
JP (2) JP6347313B2 (zh)
CN (1) CN109155285A (zh)
WO (1) WO2017221750A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112542314A (zh) * 2019-09-20 2021-03-23 株式会社东芝 电容器

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7178187B2 (ja) * 2018-06-27 2022-11-25 太陽誘電株式会社 トレンチキャパシタ
JP7251332B2 (ja) * 2019-06-07 2023-04-04 株式会社村田製作所 キャパシタ
WO2021053867A1 (ja) * 2019-09-17 2021-03-25 株式会社村田製作所 半導体装置
US20220301951A1 (en) * 2021-03-19 2022-09-22 Taiwan Semiconductor Manufacturing Company Limited Semiconductor structure and method of making

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1405878A (zh) * 2002-11-04 2003-03-26 中芯国际集成电路制造(上海)有限公司 金属－绝缘体－金属电容器制造方法
JP2003100938A (ja) * 2001-09-26 2003-04-04 Mitsubishi Electric Corp 半導体装置
JP2005353657A (ja) * 2004-06-08 2005-12-22 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2008218121A (ja) * 2007-03-02 2008-09-18 Fuji Electric Device Technology Co Ltd 信号伝送デバイス
US20100181645A1 (en) * 2007-02-20 2010-07-22 Fraunhofer-Gesellschaft Zur Forderung Der Angewandten Forschung E.V. Semiconductor arrangement with trench capacitor and method for its manufacture
JP2014022600A (ja) * 2012-07-19 2014-02-03 Renesas Electronics Corp 半導体集積回路
JP2015032665A (ja) * 2013-08-01 2015-02-16 住友電気工業株式会社 ワイドバンドギャップ半導体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0993030A3 (en) * 1998-08-13 2002-07-24 International Business Machines Corporation Integrated chip dummy trench patterns to ease trench etch process development
DE19940825A1 (de) * 1999-08-27 2001-04-05 Infineon Technologies Ag Kondensatorstruktur
US6984860B2 (en) * 2002-11-27 2006-01-10 Semiconductor Components Industries, L.L.C. Semiconductor device with high frequency parallel plate trench capacitor structure
US7256439B2 (en) * 2005-01-21 2007-08-14 International Business Machines Corporation Trench capacitor array having well contacting merged plate
JP4784142B2 (ja) * 2005-04-27 2011-10-05 カシオ計算機株式会社 半導体装置およびその製造方法
US7554148B2 (en) * 2006-06-27 2009-06-30 United Microelectronics Corp. Pick-up structure for DRAM capacitors
JP2008153497A (ja) * 2006-12-19 2008-07-03 Murata Mfg Co Ltd 誘電体薄膜キャパシタの製造方法
JP2008205180A (ja) * 2007-02-20 2008-09-04 Fujitsu Ltd 半導体装置及びその製造方法
JP2008252011A (ja) * 2007-03-30 2008-10-16 Taiyo Yuden Co Ltd 誘電体キャパシタ
JP2009010114A (ja) * 2007-06-27 2009-01-15 Murata Mfg Co Ltd 誘電体薄膜キャパシタ
JP5967153B2 (ja) 2014-08-06 2016-08-10 日産自動車株式会社 半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003100938A (ja) * 2001-09-26 2003-04-04 Mitsubishi Electric Corp 半導体装置
CN1405878A (zh) * 2002-11-04 2003-03-26 中芯国际集成电路制造(上海)有限公司 金属－绝缘体－金属电容器制造方法
JP2005353657A (ja) * 2004-06-08 2005-12-22 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US20100181645A1 (en) * 2007-02-20 2010-07-22 Fraunhofer-Gesellschaft Zur Forderung Der Angewandten Forschung E.V. Semiconductor arrangement with trench capacitor and method for its manufacture
JP2008218121A (ja) * 2007-03-02 2008-09-18 Fuji Electric Device Technology Co Ltd 信号伝送デバイス
JP2014022600A (ja) * 2012-07-19 2014-02-03 Renesas Electronics Corp 半導体集積回路
JP2015032665A (ja) * 2013-08-01 2015-02-16 住友電気工業株式会社 ワイドバンドギャップ半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112542314A (zh) * 2019-09-20 2021-03-23 株式会社东芝 电容器

Also Published As

Publication number Publication date
JPWO2017221750A1 (ja) 2018-08-02
US10797183B2 (en) 2020-10-06
JP6587112B2 (ja) 2019-10-09
JP2018152599A (ja) 2018-09-27
EP3477692A4 (en) 2020-02-19
EP3477692A1 (en) 2019-05-01
US20190088800A1 (en) 2019-03-21
WO2017221750A1 (ja) 2017-12-28
JP6347313B2 (ja) 2018-06-27

Similar Documents

Publication Publication Date Title
CN109155285A (zh) 电容器
US10096588B2 (en) TVS structures for high surge and low capacitance
JP5132977B2 (ja) 半導体装置およびその製造方法
US9496346B2 (en) Silicon carbide device and a method for forming a silicon carbide device
US20070176239A1 (en) Trenched MOSFETS with improved ESD protection capability
US20070004116A1 (en) Trenched MOSFET termination with tungsten plug structures
US11018127B2 (en) Shielded gate trench MOSFET with ESD diode manufactured using two poly-silicon layers process
JP2017139262A (ja) 半導体装置
US9406543B2 (en) Semiconductor power devices and methods of manufacturing the same
US11360163B2 (en) Vertical hall sensor structure
KR20180090928A (ko) 전력 반도체 소자 및 그 제조 방법
KR102374125B1 (ko) 수직 dmos 반도체 소자 및 그 제조방법
KR20030026912A (ko) 고전압 주변부
JP2011018764A (ja) 半導体装置
JP2008004941A (ja) 静電放電に対する半導体保護構造体
CN116072671A (zh) 基于ldmos的静电防护半导体器件
US11049853B2 (en) ESD protection device with breakdown voltage stabilization
EP1291924A1 (en) MOS semiconductor device having a body region
JP6188205B2 (ja) 高降伏電圧を有するバイポーラトランジスタ
CN109830527B (zh) 半导体结构及其制造方法与半导体器件
US20150357466A1 (en) Semiconductor device and method for fabricating the same
JP7404601B2 (ja) 半導体集積回路
JP2004214575A (ja) 半導体装置
US11978793B2 (en) Semiconductor device and method of manufacturing semiconductor device
KR102119483B1 (ko) 전력 반도체 소자 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20190104

WW01 Invention patent application withdrawn after publication