CN109103124B - 晶片结合装置和包括晶片结合装置的晶片结合系统 - Google Patents

晶片结合装置和包括晶片结合装置的晶片结合系统 Download PDF

Info

Publication number
CN109103124B
CN109103124B CN201810521429.3A CN201810521429A CN109103124B CN 109103124 B CN109103124 B CN 109103124B CN 201810521429 A CN201810521429 A CN 201810521429A CN 109103124 B CN109103124 B CN 109103124B
Authority
CN
China
Prior art keywords
wafer
bonding
support plate
vacuum
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810521429.3A
Other languages
English (en)
Other versions
CN109103124A (zh
Inventor
金兑泳
姜泌圭
金石镐
文光辰
李来寅
李镐珍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN109103124A publication Critical patent/CN109103124A/zh
Application granted granted Critical
Publication of CN109103124B publication Critical patent/CN109103124B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/10—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the pressing technique, e.g. using action of vacuum or fluid pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/18—Handling of layers or the laminate
    • B32B38/1808—Handling of layers or the laminate characterised by the laying up of the layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/14—Semiconductor wafers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/18—Handling of layers or the laminate
    • B32B38/1858—Handling of layers or the laminate using vacuum
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75723—Electrostatic holding means
    • H01L2224/75724—Electrostatic holding means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75723—Electrostatic holding means
    • H01L2224/75725—Electrostatic holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75744—Suction holding means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/759—Means for monitoring the connection process
    • H01L2224/7592—Load or pressure adjusting means, e.g. sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/75981—Apparatus chuck
    • H01L2224/75982—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80908—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving monitoring, e.g. feedback loop
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Fluid Mechanics (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Abstract

本发明提供一种晶片结合装置，用于在晶片结合工艺和/或包括所述晶片结合装置的晶片结合系统中精确地检测晶片的结合状态。所述晶片结合装置包括：第一支撑板，包括第一表面和用于真空吸附在第一表面上设置的第一晶片的真空槽；第二支撑板，包括面对第一表面的第二表面。第二晶片在第二表面上。所述晶片结合装置和/或所述晶片结合系统包括位于第一支撑板的中心部分处的结合引发器和位于第一支撑板上的区域传感器，所述区域传感器被配置为检测第一晶片与第二晶片之间的结合的传播状态。

Description

晶片结合装置和包括晶片结合装置的晶片结合系统
相关申请的交叉引用
该专利申请要求于2017年6月21日向韩国知识产权局递交的韩国专利申请10-2017-0078588的优先权，其公开内容通过引用整体合并于此。
技术领域
本发明构思总体上涉及电子领域，并且更具体地涉及晶片结合。
背景技术
在半导体器件制造工艺中，可以执行用于将两个晶片彼此结合的晶片结合工艺。可以执行这样的晶片结合工艺以提高半导体器件中芯片的安装密度。例如，具有芯片堆叠结构的半导体模块可以有利于减小芯片之间的导线的长度，以用于高速信号处理以及用于提高芯片的安装密度。在制造具有堆叠芯片结构的半导体模块的情况下，结合晶片并将晶片分离成堆叠芯片单元可能比结合芯片更有成效。可以执行晶片结合工艺以通过将器件晶片结合到载体晶片来促进器件晶片的处理。可以通过使用其中两个晶片直接结合而无需单独介质的直接结合方法来执行晶片结合工艺。通常可以通过使用晶片结合装置来执行直接结合方法，所述晶片结合装置具有基板放置和固定在其上的支撑板以及用于按压基板的按压器件。
发明内容
本发明构思提供了一种晶片结合装置和包括所述晶片结合装置的晶片结合系统，所述晶片结合装置能够在晶片结合工艺中精确地检测晶片的结合状态。
根据一些实施例，提供了一种晶片结合装置，包括：第一支撑板，包括第一表面和用于真空吸附在所述第一表面上设置的第一晶片的至少一个真空槽；以及第二支撑板，包括面对所述第一表面的第二表面。第二晶片在所述第二表面上。所述晶片结合装置包括位于所述第一支撑板上的结合引发器。所述结合引发器配置为引发所述第一晶片与所述第二晶片之间的结合。所述晶片结合装置包括在所述第一支撑板上设置的区域传感器。所述区域传感器配置为检测所述第一晶片与所述第二晶片之间的结合的传播状态。
根据一些实施例，提供了一种晶片结合装置，包括：第一支撑板，包括第一表面和用于真空吸附在所述第一表面上设置的第一晶片的至少一个真空槽；第二支撑板，包括面对所述第一表面的第二表面，其中第二晶片位于所述第二表面上；以及传感器，位于所述第一支撑板上，并配置为通过二维地检测所述第一晶片是否与所述第一表面分离来检测所述第一晶片与所述第二晶片之间的结合状态。
根据一些实施例，提供了一种晶片结合系统，包括：腔室；第一支撑板，在所述腔室的内部的上部部分中，并且包括第一表面和至少一个真空槽，所述至少一个真空槽配置为真空吸附在所述第一表面上设置的第一晶片；第二支撑板，在所述腔室的内部的下部部分中，所述第二支撑板包括面对所述第一表面的第二表面。第二晶片在所述第二表面上。所述晶片结合系统包括：竖直移动装置，配置为使所述第一支撑板向上或向下移动；所述第一支撑板上的结合引发器，所述接合引发器配置为朝向所述第二晶片按压所述第一晶片的中心部分，以引发所述第一晶片与第二晶片之间的结合；真空泵，配置为向所述第一支撑板的真空槽供应真空；控制器，配置为控制所述竖直移动装置、所述结合引发器和/或所述真空泵；以及所述第一支撑板上的区域传感器，所述区域传感器配置为检测所述第一晶片与所述第二晶片之间的结合的传播状态。
应注意的是，针对一个实施例描述的本发明构思的各方面可以并入不同的实施例中，尽管没有关于此进行具体描述。也就是说，能够用任意方式和/或组合来组合所有实施例和/或任意实施例的特征。在下面阐述的说明书中详细描述了本发明构思的这些和其他方面。
附图说明
根据以下结合附图进行的详细描述，将更清楚地理解本发明构思的实施例，在附图中：
图1A是根据本发明构思的一些实施例的晶片结合装置的截面图；
图1B是示出了根据本发明构思的一些实施例的图1A的晶片结合装置中的上支撑板和上支撑板上的区域传感器的结构的平面图；
图2A至图2D是示出了根据本发明构思的一些实施例的图1A的晶片结合装置中的上支撑板和上支撑板上的区域传感器的其他结构的平面图；
图3A至图3D是示出了根据本发明构思的一些实施例的图1A的晶片结合装置中的晶片结合工艺的截面图；
图4A和图4B是示出了根据本发明构思的一些实施例的图1A的晶片结合装置中的晶片结合工艺的截面图；
图5A和图5B是根据本发明构思的一些实施例的在图1A的晶片结合装置中的第一晶片上限定的确定区域的平面图；
图6是示出了根据本发明构思的一些实施例的当图1A的晶片结合装置检测到结合状态时在晶片结合工艺期间晶片的结合状态正常的情况的平面图；
图7A至图7E是示出了根据本发明构思的一些实施例的当图1A的晶片结合装置检测到结合状态时在晶片结合工艺期间晶片的结合状态异常的情况的平面图；以及
图8是根据本发明构思的一些实施例的包括图1A的晶片结合装置的晶片结合系统的示意图。
具体实施方式
图1A是根据本发明构思的示例实施例的晶片结合装置的截面图，图1B是示出了图1A的晶片结合装置中的上支撑板和上支撑板上的区域传感器的结构的平面图。
参考图1A和图1B，根据本实施例的晶片结合装置100包括上支撑板110、下支撑板120、结合引发器130和区域传感器140。
上支撑板110是布置和固定要结合的第一晶片210的结构，并且可以称为上卡盘。上支撑板110的表面即底面Fs1朝下，并且可以在底面Fs1上形成真空槽112，如图1B所示。
真空槽112可以具有环形形状，并且可以包括与上支撑板110的中心部分相邻地形成的内真空槽112in和与上支撑板110的外部部分相邻地形成的外真空槽112out。在晶片结合装置100中，根据一些实施例，虽然在上支撑板110的底面Fs1上形成有两个真空槽112，但是真空槽112的数量不限于此。例如，在上支撑板110的底面Fs1上可以仅形成一个真空槽112，或者在一些实施例中可以形成三个或更多个真空槽112。在根据本实施例的晶片结合装置100中，虽然真空槽112具有环形形状，但是真空槽112的形状不限于此。以下将参考图2A更详细地描述真空槽112的形状。
真空槽112可以通过在上支撑板110内部形成的内侧管线和上支撑板110外侧的外侧管线(参见图8中的310)而连接到真空泵(参见图8的300)。内真空槽112in和外真空槽112out可以通过内侧管线彼此连接并且可以一起连接到真空泵300，或者可以独立地连接到真空泵300而不彼此连接。当真空泵300进行操作并且真空槽112进行真空吸附时，可以将第一晶片210吸附并固定到上支撑板110的底面Fs1上。
下支撑板120是其上布置和/或固定要结合的第二晶片220的结构，并且可以称为下卡盘。下支撑板120可以与上支撑板110隔开一段距离。下支撑板120的表面即顶面Fs2朝上，并且第二晶片220可以布置在顶面Fs2上。
第二晶片220可以以各种方式固定到下支撑板120。例如，可以在下支撑板120中形成与上支撑板110的真空槽类似的真空槽，并且/或者可以使用下支撑板120中的真空槽通过真空吸附将第二晶片220固定到下支撑板120。在根据一些实施例的晶片结合装置100中，将第二晶片220固定到下支撑板120的方法不限于真空吸附。例如，可以通过静态力(例如，通过使用静电吸盘)将第二晶片220固定到下支撑板120。此外，可以通过使用诸如升降销或保持器的物理固定装置将第二晶片220固定到下支撑板120。静电吸盘可以用于将第一晶片210固定到上支撑板110。
结合引发器130可以布置在上支撑板110的中心部分处并穿过上支撑板110。虽然图1A示出了长圆柱条形式的结合引发器130，但是该形式是考虑到结合引发器130的功能方面的简化。以下将参考图8更详细地描述结合引发器130的整体结构。
结合引发器130可以按压固定在上支撑板110的底面Fs1上的第一晶片210的中心部分，以使第一晶片210的中心部分向下移动。结果，第一晶片210的中心部分开始结合到第二晶片220的中心部分，然后这种结合可以朝着第一晶片210和第二晶片220的外部部分传播。当结合传播时，第一晶片210与上支撑板110的底面Fs1分离。类似于结合的传播，第一晶片210的分离可以从第一晶片210的中心部分朝第一晶片210的外部部分传播。然而，在结合的传播期间，可以停止针对第一晶片210的真空吸附。如果保持真空吸附，则结合的传播或第一晶片210的分离的传播可以停止于真空槽112处。根据一些实施例，在保持真空吸附的情况下，当晶片之间的结合力大于真空吸附力时，结合的传播或第一晶片210的分离的传播不会停止。下面将参考图3A至图4B更详细地描述结合的传播和第一晶片210的分离的传播。
区域传感器140可以是在上支撑板110的底面Fs1下方的掩埋结构。区域传感器140可以布置在其中没有形成真空槽112的部分处。因此，区域传感器140可以具有环形形状，并且可以布置在与真空槽112相对应的部分的外侧的部分处。区域传感器140可以包括内部部分140in和外部部分140out。内部部分140in和外部部分140out都可以具有一定宽度的环形形状。宽度可以是沿径向方向的宽度。区域传感器140可以指的是二维地检测暴露表面的物理变化的二维传感器。
区域传感器140可以是可以应用电阻机制、电容机制、红外线(IR)机制和表面声波(SAW)机制中的任何一个的触摸传感器。这里，电阻机制、SAW机制和/或IR机制是使用压力的机制，而电容机制是使用静电性质的机制。具体而言，电阻机制包括：当上层和下层由于物理压力而彼此物理接触时检测到信号。SAW机制和红外机制基于是将声波还是红外线施加到表面而彼此区分。在SAW机制的情况下，所述表面包括玻璃材料，从而表现出优异的耐用性、无波动的稳定操作和/或快速或灵敏的触摸响应。电容机制是用于从多个方向施加电压并且计算或识别通过物理接触或通过物理压力而变形的波形的位置的机制。由于与电阻机制相比，电容机制可以响应较小的电压，所以电容机制可以表现出较高的检测效率。在一些实施例中，可以应用于晶片结合装置100的区域传感器140的原理可以与现有的触摸传感器的原理相反，在现有的触摸传感器中，在整个触摸传感器与将被触摸的表面分离的状态下检测被触摸的部分。换句话说，在整个触摸传感器正在接触要分离的表面的状态下检测所分离的触摸传感器的分离部分的原理可以应用于根据本实施例的晶片结合装置100的区域传感器140。例如，在根据一些实施例的晶片结合装置100中，区域传感器140可以检测上支撑板110的第一晶片210与上支撑板110的底面Fs1分离的部分。
在根据一些实施例的晶片结合装置100中，区域传感器140检测第一晶片210的分离的机制不限于上述机制。换句话说，只要可以二维地检测第一晶片210与上支撑板110的底面Fs1的分离，则可以将任何检测机制应用于根据一些实施例的晶片结合装置100的区域传感器140。例如根据一些实施例，使用超声波、激光器、红外线等的距离传感器或者视觉传感器、真空传感器、压力传感器或压电传感器可以应用于晶片结合装置100的区域传感器140。
下面将简要描述根据本实施例的在晶片结合装置100中检测晶片结合状态的原理。首先，第一晶片210和第二晶片220可以分别布置并固定在上支撑板110和下支撑板120上。接着，当通过结合引发器130向下按压第一晶片210的中心部分并且与上支撑板110分离时，第一晶片210的中心部分可以开始结合到第二晶片220的中心部分。然后，结合可以朝第一晶片210和第二晶片220的外部部分传播，并且可以通过在上支撑板110中设置的区域传感器140来检测这种结合的传播。通过以一定的规则经由区域传感器140检测结合的传播，可以确定晶片结合状态是否正常。另一方面，随着结合的传播，可以顺序地停止真空槽112的真空吸附。下面将参考图3A至图4B更详细地描述结合的传播和真空吸附的停止。此外，下面将参考图5A至图7E更详细地描述区域传感器140对结合的检测以及对晶片结合状态是否正常的确定。
根据本实施例的晶片结合装置100可以通过使用在上支撑板110中设置的区域传感器140在晶片结合工艺期间二维地检测第一晶片210与第二晶片220之间的结合的传播状态，从而检测第一晶片210与第二晶片220之间的结合状态。此外，当第一晶片210与第二晶片220之间的结合状态确定为异常时，根据一些实施例的晶片结合装置100可以通过使用由区域传感器140检测到的结果来检测已经发生缺陷的相对准确的位置、缺陷附近的位置或已经发生缺陷的区域。
根据一些实施例的晶片结合装置100可以通过使用区域传感器140精确地检测晶片结合状态和缺陷的位置，从而在晶片结合工艺期间控制设备的操作。结果，通过在晶片结合期间精确控制设备的操作，可以显著增加晶片结合工艺的产率。
图2A至图2D是示出了图1A的晶片结合装置中的上支撑板和在上支撑板中设置的区域传感器的其他结构的平面图，并且是与图1B相对应的平面图。为了简洁，将简要地呈现或省略以上参考图1A和图1B已给出的描述。
参考图2A，根据本实施例的晶片结合装置100a与图1B的晶片结合装置100的不同之处在于：在上支撑板110中形成的真空槽112a的结构和基于真空槽112a的结构的区域传感器140a的结构。详细而言，在图1B的晶片结合装置100中，真空槽112具有包括具有环形形状的内槽112in和外真空槽112out在内的结构。但是，在图2A的晶片结合装置100a中，真空槽112a可以具有包括沿径向方向布置的多个内真空槽112ina和多个外真空槽112outa在内的结构。
在图2A的晶片结合装置100a中，尽管真空槽112a沿径向方向布置，但是真空槽112a的布置不限于此。例如，真空槽112a可以以多边形的边的形式来布置。此外，真空槽112a可以没有任何规则地自由布置，并且真空槽112a的数量可以变化。此外，每个真空槽112a的水平截面的形状不限于长方形或弧形，而可以是圆形、椭圆形或多边形。
在图2A的晶片结合装置100a中，区域传感器140a可以具有集成结构，而不区分内部部分和外部部分。换言之，在图1B的晶片结合装置100中，由于内真空槽112in形成为具有环形形状，区域传感器140具有通过内真空槽112in分成内部部分140in和外部部分140out的结构。然而，在图2A的晶片结合装置100a中，区域传感器140a可以具有如下结构：其中区域传感器140a具有基于彼此间隔开的内真空槽112ina的结构的集成结构。
同时，在根据一些实施例的晶片结合装置100a中，区域传感器140a可以具有在外真空槽112outa之间进一步向外延伸的结构。晶片结合装置100a的区域传感器140a可以具有其中区域传感器140a的内部部分和外部部分彼此分离的结构，类似于图1B的晶片结合装置100的区域传感器140的结构。
参考图2B，根据一些实施例的晶片结合装置100b与图1B的晶片结合装置100的不同之处在于区域传感器140b的结构。具体而言，在图1B的晶片结合装置100中，区域传感器140具有包括具有环形形状的内部部分140in和外部部分140out在内的结构。然而，区域传感器140b可以具有如下结构，所述结构包括具有十字形形状的内部部分140inb和与内部部分140inb对应地设置为镜像形状的外部部分140outb，如图2B所示。
在根据一些实施例的晶片结合装置100b中，区域传感器140b具有十字形放射状结构的原因可以是检测晶片结合的传播是否以二维方式和/或点对称方式进行。在图2B的晶片结合装置100b中，区域传感器140b的结构不限于十字形放射状结构，也可以是各种放射状结构之一。例如，在根据一些实施例的晶片结合装置100b中，区域传感器140b可以包括内部部分140inb和外部部分140outb，它们构成从多边形(例如，正三角形或正六边形)的中心延伸到多边形的顶点的放射状结构。
参考图2C，根据本实施例的晶片结合装置100c与图1B的晶片结合装置100的不同之处在于：在上支撑板110中形成的真空槽112c的结构和基于真空槽112c的区域传感器140c的结构。具体而言，在图1B的晶片结合装置100中，真空槽112具有包括具有环形形状的内真空槽112in和外真空槽112out的结构。但是，在图2C的晶片结合装置100c中，多个真空槽112c可以具有如下结构：多个真空槽112c从上支撑板110的中心沿向外方向布置成三路，该三路之间具有中心角，例如中心角为120度。中心角不限于120度的示例，因此可以变化。例如，多个真空槽112c可以以90度的中心角沿向外方向布置成四路。此外，虽然每路布置了四个真空槽112c，但是每路的真空槽112c的数量不限于四个。
区域传感器140c可以布置在上支撑板110的除与结合引发器130和真空槽112c相对应的部分之外的整个表面上。尽管上支撑板110在图2C中略微暴露在结合引发器130的外部，但是上支撑板110也可以略微暴露在真空槽112c的外部。
上面已经描述了在上支撑板110中的真空槽112、112a和112c的结构以及区域传感器140、140a、140b和140c的结构。然而，真空槽112、112a和112c的结构以及区域传感器140、140a、140b和140c的结构不限于此。例如，真空槽可以形成为具有在晶片结合工艺期间用于通过合适的真空吸附来固定第一晶片210并且沿向外方向顺序地停止对第一晶片210的真空吸附的各种结构中的一种。此外，区域传感器可以具有在晶片结合工艺期间能够二维地和/或点对称地检测品片结合的传播(即，第一晶片210的分离的传播)的各种结构中的一种。
参考图2D，根据一些实施例的晶片结合装置100d与图1B的晶片结合装置100的不同之处在于上支撑板110可以不具有真空槽。具体而言，在根据一些实施例的晶片结合装置100d中，在上支撑板110中没有形成真空槽，并且区域传感器140d可以设置在上支撑板110的除与结合引发器130相对应的部分之外的整个表面上。例如，在图2D的晶片结合装置100d中，可以向上支撑板110施加静电吸盘。因此，上支撑板110可以通过使用静电力来固定第一晶片210，因此可不在上支撑板110中形成真空槽。
图3A至图3D是示出了根据本发明构思的一些实施例的图1A的晶片结合装置中进行的晶片结合工艺的截面图。
参考图3A，可以将第一晶片210真空吸附并固定在上支撑板110的底面Fs1上。此外，可以将第二晶片220设置并固定在下支撑板120的顶面Fs2上。如上所述，可以按照各种方式将第二晶片220固定到下支撑板120，例如通过使用真空吸附、静电力和/或物理装置。
参考图3B，通过使用结合引发器130向下按压第一晶片210的中心部分，从而将第一晶片210的中心部分与上支撑板110的底面Fs1分离。第一晶片210与上支撑板110的底面Fs1分离的分离距离可以根据内真空槽112in的位置而变化。例如，当内真空槽112in在靠近第一晶片210的中心部分的位置处形成时，第一晶片210的分离距离可以相对较小。另一方面，当内真空槽112in在离第一晶片210的中心部分相对较远的位置处形成时，第一晶片210的分离距离可以相对较大。由于内真空槽112in的真空吸附可能干扰第一晶片210与上支撑板110的底面Fs1的分离，所以可能发生这种行为：通过结合引发器130的按压，但是按压可能根据内真空槽112in的位置而受到限制，以不损坏第一晶片210。可以通过将第一晶片210的中心部分朝向第二晶片220按压来执行通过结合引发器130的按压。
此外，当内真空槽112in相距第一晶片210的中心部分相对较远形成时，第一晶片210的中心部分可以结合引发器130按压并接触第二晶片220的中心部分，并且因此可以开始实质的结合。
参考图3C，在第一晶片210被结合引发器130按压之后，可以停止内真空槽112in的真空吸附。因此，第一晶片210与第二晶片220之间的结合可以从第一晶片210和第二晶片220的中心部分向它们的外部部分传播。第一晶片210与第二晶片220之间的结合的传播可以是同第一晶片210与上支撑板110的底面Fs1的分离从第一晶片210的中心部分向其外部部分传播类似的现象。例如，诸如氧化物膜之类的绝缘膜之间的结合称为直接结合。在直接结合中，第一晶片210可以与上支撑板110分离并通过自发结合力传播。在图3C中，从内真空槽112in省略了阴影图案，以将内真空槽112in的真空吸附停止的状态与保持外真空槽112out的真空吸附的状态区分开。此外，如图3D所示，当静电吸盘用作上支撑板110时，在保持恒定电压的同时，在操作结合引发器130之后第一晶片210可以自发地与上支撑板110分离。
另一方面，当内真空槽112in位于第一晶片210的中心部分附近，并且当第一晶片210的中心部分被结合引发器130按压时不能引发第一晶片210与第二晶片220之间的结合时，在内真空槽112in的真空吸附停止之后，第一晶片210的中心部分可以被结合引发器130进一步按压，从而可以开始结合。之后，第一晶片210与第二晶片220之间的结合可以传播。
参考图3D，当第一晶片210与第二晶片220之间的结合的传播到达第一晶片210和第二晶片220的外部部分时，真空吸附停止于上支撑板110的外真空槽112out。当停止外真空槽112out的真空吸附时，第一晶片210和第二晶片220的外部部分彼此结合，并且第一晶片210与第二晶片220之间的结合的传播可以终止。可以将第一晶片210与第二晶片220之间的结合的传播的终止看作是第一晶片210与第二晶片220之间的结合的完成。第一晶片210与第二晶片220之间的结合传播的终止可以是同第一晶片210与上支撑板110的底面Fs1完全分离相同的现象。根据一些实施例，在第一晶片210与第二晶片220之间的结合的传播到达第一晶片210和第二晶片220的外部部分之前，可以在外真空槽112out处停止真空吸附。
图4A和图4B是示出了根据本发明构思的一些实施例的图1A的晶片结合装置中的晶片结合工艺的截面图。在下面再次简要提供或者在下面省略以上参考图3A至图3D提供的描述。
参考图4A，首先如上参考图3A所述，将第一晶片210设置并固定在上支撑板110的底面Fs1上，并且将第二晶片220设置并固定在下支撑板120的顶面Fs2上。接下来，在上支撑板110的内真空槽112in处停止真空吸附。当停止内真空槽112in的真空吸附时，第一晶片210的中心部分可以与上支撑板110的底面Fs1稍微分离。然而，根据一些实施例，即使在停止内真空槽112in的真空吸附之后，仍然可以将第一晶片210的中心部分附接到上支撑板110的底面Fs1。
参考图4B，在停止内真空槽112in的真空吸附之后，通过使用结合引发器130向下按压第一晶片210的中心部分，使得中心部分与上支撑板110的底面Fs1分离。此外，当第一晶片210的中心部分已经与上支撑板110的底面Fs1分离时，由于结合引发器130的按压，第一晶片210的中心部分进一步与上支撑板110的底面Fs1分离。
仍然参考图4B，通过结合引发器130按压，第一晶片210的中心部分可以接触第二晶片220的中心部分，从而可以开始结合。接下来，第一晶片210与第二晶片220之间的结合然后可以从中心部分向其外部部分传播。如上所述，第一晶片210与第二晶片220之间的结合的传播是同第一晶片210与上支撑板110的底面Fs1的分离的传播相同的现象。
接下来，如上参考图3D所述，当第一晶片210与第二晶片220之间的结合的传播到达第一晶片210和第二晶片220的外部部分时，在上支撑板110的外真空槽112out处停止真空吸附。因此，第一晶片210和第二晶片220的外部部分可以彼此结合，从而可以完成第一晶片210与第二晶片220之间的结合。
图3A至图3D中的晶片结合工艺与图4A和图4B中的晶片结合工艺之间的差异是首先执行结合引发器130的按压还是内真空槽112in处的真空吸附的停止。可以根据在上支撑板110中形成的真空槽112的形状和位置来选择这两种类型的结合操作中的一种。此外，根据一些实施例，可以同时执行结合引发器130的按压和在内真空槽112in处真空吸附的停止。
此外，虽然以上已经参考图3A至图4B给出了与具有包括内真空槽112in和外真空槽112out在内的结构的真空槽112有关的描述，但是真空槽112可以例如包括从上支撑板110的中心依次形成的两个或更多个内真空槽。即使当真空槽112具有这样的结构时，真空槽112的真空吸附也可以在从第一晶片210的中心部分到其外部部分的方向上依次停止。
图5A和图5B是图1A的晶片结合装置中的第一晶片上限定的确定区域的平面图，并且是与图1B相对应的平面图。
参考图5A，在根据本实施例的晶片结合装置100中，可以在上支撑板110的底面Fs1上设置的第一晶片210上限定一个确定区域DA。可以将确定区域DA限定为使其包括在如下区域中，在该区域中包括区域传感器140(例如，区域传感器140的外部部分140out)。可以将确定区域DA限定为检查第一晶片210和第二晶片220的结合或者第一晶片210与上支撑板110的底面Fs1的分离是否在时间和/或位置方面正常传播。例如，当第一晶片210与第二晶片220之间的结合正常进行时，可以将确定区域DA限定为在结合的传播开始之后可以包括设定的第一时间点t1处的结合的平均外边界的区域。在一些实施例中，可以限定围绕第一晶片210的中心部分的至少一个圆形确定区域。
参考图5B，在根据本实施例的晶片结合装置100中，可以在上支撑板110的底面Fs1上设置的第一晶片210上限定两个确定区域DA1和DA2。例如，第一确定区域DA1可以限定在第一晶片210的内部部分上，并且第二确定区域DA2可以限定在第一晶片210的外部部分上。第一确定区域DA1可以与图5A中的确定区域DA相同或不同。第一确定区域DA1和第二确定区域DA2可以限定为使得它们被包括在如下区域中，在该区域中设置有区域传感器140的外部部分140out。然而，第一确定区域DA1和第二确定区域DA2的位置不限于此。例如，第一确定区域DA1可以限定在设置有区域传感器140的内部部分140in的区域中，而第二确定区域DA2可以限定在设置有区域传感器140的外部部分140out的区域中。
第一确定区域DA1和第二确定区域DA2还可以限定为检查第一晶片210和第二晶片220的结合或者第一晶片210与上支撑板110的底面Fs1的分离是否在时间和/或位置方面正常传播。例如，第一确定区域DA1可以限定为可以包括设定的第一时间点t1处的结合的平均外边界的区域，而第二确定区域DA2可以限定为可以包括设定的第二时间点t2处的结合的平均外边界的区域。在一些实施例中，第二时间点t2可以晚于第一时间点t1出现。
尽管在图5A中标识了一个确定区域DA并且在图5B中标识了两个确定区域DA1和DA2，但是确定区域的数量不限于此。例如，可以标识三个或更多个确定区域。此外，虽然图5A和图5B示出了确定区域DA、DA1和DA2被限定为使得它们各自具有环形形状，但是确定区域的形状不限于此。例如，确定区域可以包括与图2A的真空槽112a的结构类似的多个径向扩展部分。
图6是示出了在通过使用图1A的晶片结合装置检测晶片结合状态的情况下晶片结合状态在晶片结合工艺期间正常的情况的平面图。下面提供与如图5B所示在第一晶片210上限定两个确定区域DA1和DA2的情况相关的描述。
参考图6，左图示出了与在结合刚开始之后第一晶片210和第二晶片220彼此附接的第一结合区域BA1相对应的暗影区域。例如，可以通过区域传感器140的内部部分140in来检测第一结合区域BA1。换句话说，紧接在结合开始之后，由于区域传感器140的内部部分140in检测到与上支撑板110的底面Fs1分离的第一晶片210的一部分，所以可以检测到第一结合区域BA1。第一结合区域BA1可能与第一晶片210的分离部分不完全一致。例如，如图3C或图4B所示，第一晶片210的分离部分可以大于第一结合区域BA1。
中心图示出了与在结合开始之后的第一时间点t1处通过第一晶片210和第二晶片220之间的结合的传播而形成的第二结合区域BA2-N相对应的暗影区域。可以看出，第二结合区域BA2-N的外边界被包括在第一确定区域DA1中。当在设定的第一时间点t1处第二结合区域BA2-N的外边界被包括在第一确定区域DA1中时，可以确定第一晶片210与第二晶片220之间的结合的传播是正常的。
右图示出了在结合开始之后的设定的第二时间点t2处通过第一晶片210和第二晶片220之间的结合的传播而形成的第三结合区域BA3-N。第三结合区域BA3-N的外边界可以被包括在第二确定区域DA2中。当在设定的第二时间点t2处第三结合区域BA3-N的外边界被包括在第二确定区域DA2中时，可以确定第一晶片210与第二晶片220之间的结合的传播是正常的。
可以通过第一确定区域DA1和第二确定区域DA2中的任一个或两者来检查第一晶片210与第二晶片220之间的结合的传播是否正常。
类似于第一结合区域BA1，在第一时间点t1和第二时间点t2处，第二结合区域BA2-N和第三结合区域BA3-N可能与第一晶片210的分离部分不完全一致。例如，如图3C或图4B所示，在第一时间点t1处，第一晶片210的分离部分可以大于第二结合区域BA2-N，并且在第二时间点t2处，第一晶片210的分离部分可以大于第三结合区域BA3-N。然而，在根据一些实施例的晶片结合装置100中，可以通过考虑第一晶片210的分离部分与第二结合区域BA2-N和第三结合区域BA3-N基本一致来确定晶片结合状态是否正常。即使当第一晶片210的分离部分的尺寸不同于第二结合区域BA2-N和第三结合区域BA3-N的尺寸时，晶片之间的距离也非常小，并且因此第一晶片210与第二晶片220之间的结合的传播以及第一晶片210的分离的传播以小的时间差以基本上相同的模式发生。
图7A至图7E是示出了晶片的结合状态在晶片结合工艺期间异常的情况的平面图，其中通过使用图1A的晶片结合装置来检测结合状态。这里，图7A、图7B和图7E分别示出了与在结合开始之后的第一时间点t1处由于第一晶片210和第二晶片220之间的结合的传播而形成的第二结合区域BA2-E1、BA2-E2和BA2-E3相对应的暗影部分，图7C和图7D分别示出了在结合开始之后的第二时间点t2处由于第一晶片210和第二晶片220之间的结合的传播而形成的第三结合区域BA3-E1和BA3-E2。
参考图7A，可以看出在第一时间点t1处，第二结合区域BA2-E1的外边界未能到达第一确定区域DA1。当在第一时间点t1处第二结合区域BA2-E1的外边界未能到达第一确定区域DA1时，可以确定第一晶片210与第二晶片220之间的结合的传播是异常的。
参考图7B，可以看出第二结合区域BA2-E2的外边界已经在第一时间点t1处延伸超过第一确定区域DA1。当第一晶片210与第二晶片220之间的结合的传播延伸超过第一确定区域DA1时，可以确定第一晶片210与第二晶片220之间的结合的传播是异常的。
参考图7C，可以看出在第二时间点t2处，第三结合区域BA3-E1的外边界未能到达第二确定区域DA2。当在第二时间点t2处第三结合区域BA3-E1的外边界未能到达第二确定区域DA2时，可以确定第一晶片210与第二晶片220之间的结合的传播是异常的。
此外，在第一时间点t1处，第一晶片210与第二晶片220之间的结合的传播可能是正常的或异常的。然而，即使在第一时间点t1处确定第一晶片210与第二晶片220之间的结合的传播正常，当在第二时间点t2处确定第一晶片210与第二晶片220之间的结合的传播异常时，也可以最终确定第一晶片210与第二晶片220之间的结合的传播是异常的。此外，当在第一时间点t1处确定第一晶片210与第二晶片220之间的结合的传播异常时，第一晶片210与第二晶片220之间的结合的传播可以被确定为异常，而无需第二时间点t2处的确定。
参考图7D，可以看出，在第二时间点t2处，第三结合区域BA3-E2的外边界的一部分未到达第二确定区域DA2，而第三结合区域BA3-E2的外边界的另一部分延伸超过第二确定区域DA2，因此结合不对称地扩展。当第三结合区域BA3-E2的外边界在第二时间点t2处不对称地延伸时，可以确定第一晶片210与第二晶片之间的结合的传播是异常的。即使当在第一时间点t1处第二结合区域的外边界不对称地延伸时，也可以确定第一晶片210与第二晶片之间的结合的传播是异常的。这里，可以基于确定区域的宽度来区分对称扩展和不对称扩展。换句话说，当在设定的时间点处结合区域的整个外边界被包括在确定区域中时，可以确定结合区域的外边界对称地扩展，而当在设定的时间点处结合区域的外边界的一部分未包括在确定区域中时，可以确定结合区域的外边界不对称地扩展。然而，就产品规格或工艺控制规格而言，即使扭曲的形状不对称或异常，当扭曲的形状导致产品的特性被维持或改善或者产量被维持或提高时，扭曲的形状也可以被确定为正常。
参考图7E，在第一时间点t1处，第二结合区域BA2-E3的外边界的大部分被包括在第一确定区域DA1中，并且第二结合区域BA2-E3的外边界的一部分未包括在其中因此第二结合区域BA2-E3以局部扭曲的形状扩展。当第二结合区域BA2-E3的外边界在第一时间点t1处以局部扭曲的形状扩展时，可以确定第一晶片210与第二晶片220之间的结合的传播是异常的。当然，即使当第三结合区域的外边界在第二时间点t2处以局部扭曲的形状扩展时，也可以确定第一晶片210与第二晶片220之间的结合的传播是异常的。
如图7A至图7E所示，第一晶片210与第二晶片220之间的结合的异常传播可能有各种原因。例如，由于第一晶片210或第二晶片220的特定部分处的异物以及第一晶片210与第二晶片220之间的结合的传播没有进行或在朝向异物的方向变慢，第一晶片210与第二晶片220之间的结合的传播可能会发生缺陷。当第一晶片210与第二晶片220之间的结合的整体传播因不适当地停止真空吸附而中断或变慢时，传播可能会发生缺陷。当在第一晶片210或第二晶片220的特定部分或整体处的诸如液体的材料促进朝向特定部分的传播时可能会发生缺陷。传播中的其他缺陷可能会发生，但在这里没有描述。
另外，在根据一些实施例的晶片结合装置100中，可以根据时间和位置来检查和记录异常结合状态。此外，通过将记录的结果与第一晶片210或第二晶片220中的位置和/或缺陷的原因相关联，可以精确地检测晶片结合工艺中缺陷的原因和位置。因此，根据一些实施例的晶片结合装置100可以通过精确地检测晶片结合工艺中的缺陷的原因和/或位置来在晶片结合工艺期间精确地控制设备的操作并且能够对其进行适当的维护，从而显著地提高晶片结合工艺的批量生产率。
图8是根据本发明构思的一些实施例的包括图1A的晶片结合装置的整个晶片结合系统的示意图。为了简洁，下面将再次简要地提供或部分地省略以上参考图1A至图1B已提供的描述。
参考图8，根据一些实施例的晶片结合系统1000包括晶片结合装置100、竖直移动装置200、真空泵300、水平移动装置400、控制器500和确定器600。
晶片结合装置100与以上参考图1A所述的晶片结合装置100相同，但不限于此。图2A或图2B的晶片结合装置100a或100b也可以应用于根据本实施例的晶片结合系统1000。
结合引发器130可以包括指针致动器132和指针134。指针致动器132可以连接到控制器500，并且在控制器500的控制下上下移动指针134。用于上下移动指针134的各种各样的致动器可以应用于指针致动器132。例如，以下各项可以应用于指针致动器132：传送装置，传送机器人，传送台，包括各种驱动源(例如，液压缸、气缸、线性马达、内燃机、外燃机和/或螺线管装置)的各种其他传送机制之一，和/或各种驱动力传送装置(例如，齿轮的组合、链节的组合、链条和链轮的组合、线和滑轮的组合、和/或皮带和滑轮的组合)。
指针134具有穿过上支撑板110的长圆柱形棒状结构，可以通过指针致动器132向下移动，并且可以向下按压第一晶片210的中心部分。图1A、图3A和图4B的结合引发器130简化为指针134。另一方面，由于指针134的下端部分具有圆形形状，所以当指针134按压第一晶片210的中心部分时，指针134与第一晶片210之间可存在精细的接触区域。
竖直移动装置200可以起到使上支撑板110上下移动的作用。竖直移动装置200可以连接到控制器500，并且在控制器500的控制下上下移动上支撑板110。能够使上支撑板110上下移动的各种类型的致动器230可以应用于竖直移动装置200。例如，如上面针对指针致动器132所描述的传送装置、传送机器人、传送台或其他传送装置可以应用于致动器230。此外，竖直移动装置200可以附接到下支撑板120并上下移动上支撑板110。
真空泵300可以通过外部管道310和上支撑板110内部的内部管道连接到真空槽112。真空泵300向真空槽112供应真空，以允许真空吸附第一晶片210。真空泵300可以连接到控制器500，并且在控制器500的控制下向真空槽112提供真空。这里，来自真空泵300的真空的供应与真空槽112的真空吸附相对应，并且来自真空泵300的真空的供应的停止与真空槽112处的真空吸附的停止相对应。
水平移动装置400可以使下支撑板120沿水平方向移动。根据一些实施例，水平移动装置400可以不仅水平地而且竖直地移动下支撑板120。尽管未示出，但是水平移动装置400也可以连接到控制器500并且在控制器500的控制下操作。
控制器500可以连接到晶片结合系统1000的相应组件，并且控制组件的整体操作。例如，控制器500可以实现为电路、电子部件、微处理器或能够将移动控制信号施加到结合引发器130、竖直移动装置200和/或水平移动装置400和/或还向真空泵300施加真空控制信号的程序的形式。此外，控制器500还可以连接到区域传感器140并且控制区域传感器140的操作。
确定器600分析来自区域传感器140的检测结果，并确定第一晶片210与第二晶片220之间的结合的传播是否正常。具体而言，当区域传感器140在设定的时间点处检测到确定区域的压力变化、电变化或距离变化时，确定器600可以确定第一晶片210与第二晶片220之间的结合的传播是正常的。换句话说，如图6所示，当在设定的时间点处结合区域BA2-N和BA3-N的外边界被包括在确定区域DA1和DA2中时，确定器600可以确定第一晶片210与第二晶片220之间的结合的传播是正常的。
在区域传感器140在设定的时间点处没有检测到确定区域的压力变化、电变化或距离变化的情况下，当区域传感器140在设定的时间点之前检测到确定区域的压力变化、电学变化或距离变化时，或者当区域传感器140不对称地检测到确定区域的压力变化、电学变化或距离变化时，确定器600可以确定第一晶片210与第二晶片220之间的结合的传播是异常的。换句话说，当在设定的时间点处结合区域BA2-E1、BA2-E2和BA3-E1的外边界未到达确定区域DA1和DA2或者延伸超过确定区域DA1和DA2(如图7A至图7C所示)时，或者当在设定的时间点处结合区域BA3-E2和BA2-E3的外边界不对称地延伸(如图7D或图7E所示)时，确定器600可以确定第一晶片210与第二晶片220之间的结合的传播是异常的。
确定器600可以根据时间和位置适当地限定确定区域。此外，确定器600可以分析来自区域传感器140的检测结果，从而识别缺陷的原因并检测缺陷的位置。例如，确定器600可以按时间和位置检查和记录结合传播的异常状态，并将记录的结果与第一晶片210或第二晶片220中的位置和/或缺陷的原因相关联，从而检测晶片结合工艺中缺陷的原因和/或位置。根据一些实施例，确定器600可以被包括在晶片结合装置100中。
此外，确定器600连接到控制器500，并且控制器500可以根据确定器600的确定结果来控制晶片结合系统1000。例如，当确定器600确定结合的传播有缺陷时，控制器500可以从晶片结合装置100移除第一晶片210和第二晶片220，并丢弃第一晶片210和第二晶片220，或者停止整个晶片结合工艺，以允许适当的维护。
根据本发明构思的晶片结合装置和包括该晶片结合装置的晶片结合系统可以通过使用设置在上支撑板处的区域传感器来二维地检测第一晶片与第二晶片之间的结合的传播状态，从而精确地检测第一晶片与第二晶片之间的结合的状态。
此外，当确定晶片之间的结合异常时，根据本发明构思的晶片结合装置和包括该晶片结合装置的晶片结合系统可以通过使用由区域传感器检测到的结果来检测缺陷的准确位置。因此，根据本发明构思的晶片结合装置和包括该晶片结合装置的晶片结合系统可以通过检测缺陷产品或缺陷晶片，精确地控制设备的操作，和/或在晶片结合工艺期间允许对设备进行适当的维护，来显著提高晶片结合工艺的批量生产率。
尽管已经参照本发明构思的实施例具体示出和描述了本发明构思，但是将理解，在不脱离所附权利要求的精神和范围的情况下，可以在其中进行形式和细节上的各种改变。

Claims (20)

1.一种晶片结合装置，包括：
第一支撑板，包括第一表面和用于真空吸附所述第一表面上的第一晶片的至少一个真空槽；
第二支撑板，包括面对所述第一表面的第二表面，其中第二晶片位于所述第二表面上；
所述第一支撑板上的结合引发器，其中所述结合引发器配置为引发所述第一晶片与所述第二晶片之间的结合；以及
所述第一支撑板上的区域传感器，其中所述区域传感器配置为检测所述第一晶片与所述第二晶片之间的结合的传播状态，其中，
所述区域传感器布置在所述第一支撑板的除与所述结合引发器和所述至少一个真空槽相对应的部分之外的第一表面上，并且在至少两个不同的方向上径向延伸。
2.根据权利要求1所述的晶片结合装置，其中所述区域传感器还配置为通过基于设定的时间点或所述第一晶片的位置来检测从所述第一表面到所述第一晶片的距离变化、压力变化、电学变化的至少一个，来检测所述第一晶片与所述第二晶片之间的结合的传播状态。
3.根据权利要求1所述的晶片结合装置，其中所述结合引发器还配置为通过朝向所述第二晶片按压所述第一晶片的中心部分来引发所述第一晶片与所述第二晶片之间的结合，以及
其中所述区域传感器还配置为检测从所述第一晶片的中心部分向所述第一晶片的外部部分传播的所述第一晶片与所述第二晶片之间的结合的状态。
4.根据权利要求1所述的晶片结合装置，其中所述至少一个真空槽在所述第一表面上从所述第一支撑板的中心沿向外方向以预定圆心角布置成多路，其中所述区域传感器是应用了电阻机制、电容机制、红外线IR机制或表面声波SAW机制之一的触摸传感器，以及
其中所述区域传感器还配置为检测所述第一晶片与所述第一表面分离的状态。
5.根据权利要求1所述的晶片结合装置，其中所述至少一个真空槽包括在所述第一支撑板上形成的具有环形形状的至少两个真空槽，
其中所述第一晶片经由所述至少两个真空槽的真空吸附而固定到所述第一表面上，以及
其中在通过所述结合引发器按压所述第一晶片而引发所述第一晶片与所述第二晶片之间的结合之后，从靠近所述第一支撑板的中心部分的真空槽到位于所述第一支撑板的外部的真空槽顺序地停止真空吸附，或者在靠近所述第一支撑板的中心部分的真空槽处的真空吸附停止并且通过所述结合引发器按压所述第一晶片而引发所述第一晶片与所述第二晶片之间的结合之后，朝着位于所述第一支撑板的外部的真空槽顺序地停止真空吸附。
6.根据权利要求1所述的晶片结合装置，其中限定了围绕所述第一晶片的中心部分的至少一个圆形确定区域，以及
其中所述区域传感器还配置为检测包括所述至少一个确定区域中的压力变化、电学变化和/或距离变化在内的至少一个变化，
其中所述区域传感器还配置为基于所述至少一个变化来确定所述第一晶片与所述第二晶片之间的结合的传播状态。
7.根据权利要求6所述的晶片结合装置，其中当所述区域传感器还配置为在设定的时间点处检测到所述至少一个确定区域中的所述至少一个变化时，确定所述第一晶片与所述第二晶片之间的结合为正常，以及
其中在以下情况中的至少一种情况下，确定所述第一晶片与所述第二晶片之间的结合为异常：第一情况，包括所述区域传感器在所述设定的时间点处未检测到所述至少一个确定区域中的所述至少一个变化；第二情况，包括所述区域传感器在所述设定的时间点之前检测到所述至少一个确定区域中的所述至少一个变化；或者第三情况，包括所述区域传感器不对称地检测到所述至少一个确定区域中的所述至少一个变化。
8.根据权利要求6所述的晶片结合装置，其中所述至少一个确定区域包括具有宽度的环形形状，
其中限定了靠近所述第一晶片的中心部分的第一确定区域和靠近所述第一晶片的外部部分的第二确定区域，以及
其中所述区域传感器还配置为在第一时间点处检测所述第一晶片是否在所述第一确定区域处与所述第一表面分离和/或在第二时间点处检测所述第一晶片是否在所述第二确定区域处与所述第一表面分离。
9.一种晶片结合装置，包括：
第一支撑板，包括第一表面和用于真空吸附所述第一表面上的第一晶片的至少一个真空槽；
第二支撑板，包括面对所述第一表面的第二表面，其中第二晶片位于所述第二表面上；
所述第一支撑板上的结合引发器，其中所述结合引发器配置为引发所述第一晶片与所述第二晶片之间的结合；以及
所述第一支撑板上的传感器，所述传感器配置为通过二维地检测所述第一晶片是否与所述第一表面分离来检测所述第一晶片与所述第二晶片之间的结合状态，其中，
所述传感器布置在所述第一支撑板的除与所述结合引发器和所述至少一个真空槽相对应的部分之外的第一表面上，并且在至少两个不同的方向上径向延伸。
10.根据权利要求9所述的晶片结合装置，其中所述至少一个真空槽在所述第一表面上从所述第一支撑板的中心沿向外方向以预定圆心角布置成多路，
其中所述传感器包括应用了电阻机制、电容机制、红外线IR机制或表面声波SAW机制之一的触摸传感器，以及
其中所述传感器还配置为通过根据设定的时间点或所述第一晶片的位置来检测包括从所述第一表面到所述第一晶片的距离变化、压力变化、电学变化在内的至少一个变化，来检测所述第一晶片是否与所述第一表面分离。
11.根据权利要求9所述的晶片结合装置，
其中所述结合引发器在所述第一支撑板的中心部分处，以及
其中所述结合引发器配置为向下按压所述第一支撑板的中心部分以引发所述第一晶片与所述第二晶片之间的结合。
12.根据权利要求11所述的晶片结合装置，其中当通过所述结合引发器引发所述第一晶片与所述第二晶片之间的结合时，随着所述第一晶片与所述第二晶片之间的结合从所述第一晶片的中心部分向所述第一晶片的外部部分传播，所述第一晶片与所述第一表面的分离从所述第一晶片的中心部分向所述第一晶片的外部部分传播，以及
其中所述传感器还配置为检测所述第一晶片与所述第一表面的分离。
13.根据权利要求11所述的晶片结合装置，其中在所述第一支撑板上形成具有环形形状的至少两个真空槽，
其中在所述第一晶片与所述第二晶片之间的结合期间，从靠近所述第一支撑板的中心部分的真空槽到位于所述第一支撑板的外部部分的真空槽顺序地停止真空吸附，以及
其中在开始停止真空吸附之前或者在停止真空吸附之后执行所述结合引发器的按压。
14.根据权利要求9所述的晶片结合装置，其中限定了围绕所述第一晶片的中心部分的至少一个圆形确定区域，以及
其中所述传感器通过检测所述至少一个确定区域是否与所述第一表面分离来检测所述第一晶片与所述第二晶片之间的结合的传播状态。
15.一种晶片结合系统，包括：
腔室；
第一支撑板，在所述腔室的内部的上部部分中，所述第一支撑板包括第一表面和至少一个真空槽，所述至少一个真空槽配置为真空吸附位于所述第一表面上的第一晶片；
第二支撑板，在所述腔室的内部的下部部分中，所述第二支撑板包括面向所述第一表面的第二表面，其中第二晶片位于所述第二表面上；
竖直移动装置，配置为使所述第一支撑板向上或向下移动；
所述第一支撑板上的结合引发器，所述结合引发器配置为朝向所述第二晶片按压所述第一晶片的中心部分，以引发所述第一晶片与所述第二晶片之间的结合；
真空泵，配置为向所述第一支撑板的所述至少一个真空槽供应真空；
控制器，配置为控制所述竖直移动装置、所述结合引发器和/或所述真空泵；以及
所述第一支撑板上的区域传感器，所述区域传感器配置为检测所述第一晶片与所述第二晶片之间的结合的传播状态，其中，
所述区域传感器布置在所述第一支撑板的除与所述结合引发器和所述至少一个真空槽相对应的部分之外的第一表面上，并且在至少两个不同的方向上径向延伸。
16.根据权利要求15所述的晶片结合系统，其中所述至少一个真空槽在所述第一表面上从所述第一支撑板的中心沿向外方向以预定圆心角布置成多路，
其中所述区域传感器是应用了电阻机制、电容机制、红外线IR机制和表面声波SAW机制之一的触摸传感器，以及
其中所述区域传感器还配置为通过基于所述第一晶片是否与所述第一表面分离来检测包括从所述第一表面到所述第一晶片的距离变化、压力变化、电学变化和在内的至少一个变化，来检测所述第一晶片与所述第二晶片之间的结合的传播状态。
17.根据权利要求15所述的晶片结合系统，其中所述至少一个真空槽包括在所述第一支撑板上形成的具有环形形状的至少两个真空槽，
其中在所述第一晶片与所述第二晶片之间的结合期间，所述控制器还配置为控制所述真空泵，使得从靠近所述第一支撑板的中心部分的真空槽到位于所述第一支撑板的外部部分的真空槽顺序地停止真空吸附，以及
其中所述控制器还配置为控制所述结合引发器在开始停止真空吸附之前或者在停止真空吸附之后执行所述按压。
18.根据权利要求15所述的晶片结合系统，还包括：
确定器，配置为确定所述第一晶片与所述第二晶片之间的结合的传播是否正常，
其中限定了围绕所述第一晶片的中心部分的至少一个圆形确定区域，
其中所述区域传感器还配置为检测包括所述至少一个确定区域中的压力变化、电学变化或距离变化在内的至少一个变化，以及
其中所述确定器还被配置为分析所述区域传感器的检测结果以确定所述第一晶片与所述第二晶片之间的结合的传播状态是否正常。
19.根据权利要求18所述的晶片结合系统，其中当所述区域传感器在设定的时间点处检测到所述至少一个确定区域中的所述至少一个变化时，所述确定器还配置为确定所述第一晶片与所述第二晶片之间的结合正常，以及
在以下情况中的至少一种情况下，所述确定器被配置为确定所述第一晶片与所述第二晶片之间的结合异常：第一情况，包括所述区域传感器在所述设定的时间点处未检测到所述至少一个确定区域中的所述至少一个变化；第二情况，包括所述区域传感器在所述设定的时间点之前检测到所述至少一个确定区域中的所述至少一个变化；或者第三情况，包括所述区域传感器不对称地检测到所述至少一个确定区域中的所述至少一个变化。
20.根据权利要求18所述的晶片结合系统，其中当所述确定器还配置为确定所述第一晶片与所述第二晶片之间的结合的传播异常时，所述控制器移除所述第一晶片和/或所述第二晶片或者停止晶片结合工艺。
CN201810521429.3A 2017-06-21 2018-05-25 晶片结合装置和包括晶片结合装置的晶片结合系统 Active CN109103124B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0078588 2017-06-21
KR1020170078588A KR102395194B1 (ko) 2017-06-21 2017-06-21 웨이퍼 본딩 장치 및 그 장치를 포함한 웨이퍼 본딩 시스템

Publications (2)

Publication Number Publication Date
CN109103124A CN109103124A (zh) 2018-12-28
CN109103124B true CN109103124B (zh) 2023-10-13

Family

ID=64691800

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810521429.3A Active CN109103124B (zh) 2017-06-21 2018-05-25 晶片结合装置和包括晶片结合装置的晶片结合系统

Country Status (3)

Country Link
US (1) US10639875B2 (zh)
KR (1) KR102395194B1 (zh)
CN (1) CN109103124B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10388548B2 (en) * 2016-05-27 2019-08-20 Texas Instruments Incorporated Apparatus and method for operating machinery under uniformly distributed mechanical pressure
JP6766734B2 (ja) * 2017-04-03 2020-10-14 トヨタ自動車株式会社 ヒートシンクの製造方法
US11056356B1 (en) * 2017-09-01 2021-07-06 Intel Corporation Fluid viscosity control during wafer bonding
KR102576705B1 (ko) * 2018-08-30 2023-09-08 삼성전자주식회사 기판 본딩 장치 및 기판의 본딩 방법
TW202414519A (zh) * 2018-10-25 2024-04-01 日商尼康股份有限公司 基板貼合裝置、參數計算裝置、基板貼合方法及參數計算方法
JP7284274B2 (ja) * 2019-01-18 2023-05-30 エーファウ・グループ・エー・タルナー・ゲーエムベーハー 接合ウェーブの推移を求めるための測定装置および方法
US11543363B2 (en) 2019-05-24 2023-01-03 Taiwan Semiconductor Manufacturing Co., Ltd. Systems and methods for wafer bond monitoring
KR20210023298A (ko) * 2019-08-22 2021-03-04 삼성전자주식회사 기판 본딩 장치 및 이를 이용한 반도체 소자 제조 방법
US12085518B2 (en) 2020-03-02 2024-09-10 Taiwan Semiconductor Manufacturing Co., Ltd. Systems and methods for wafer bond monitoring
TWI732662B (zh) * 2020-08-24 2021-07-01 友達光電股份有限公司 定位層疊結構
CN112447561B (zh) * 2020-12-03 2024-04-02 苏州工业园区纳米产业技术研究院有限公司 真空键合装置
CN115008025B (zh) * 2021-03-04 2024-05-03 鑫天虹(厦门)科技有限公司 基板及半导体磊晶结构的雷射分离方法
US20220367215A1 (en) * 2021-05-12 2022-11-17 Taiwan Semiconductor Manufacturing Co., Ltd. Method and system for bonding

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007201196A (ja) * 2006-01-26 2007-08-09 Matsushita Electric Works Ltd ウェハ接合装置およびウェハ接合方法
JP2011205074A (ja) * 2010-03-03 2011-10-13 Toshiba Corp 半導体製造装置
JP2012156163A (ja) * 2011-01-21 2012-08-16 Toshiba Corp 半導体製造装置
JP2012175043A (ja) * 2011-02-24 2012-09-10 Tokyo Electron Ltd 接合装置、接合システム、接合方法、プログラム及びコンピュータ記憶媒体
CN103000550A (zh) * 2011-09-15 2013-03-27 株式会社日立高新技术仪器 芯片接合机以及接合方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH538995A (de) 1971-12-03 1973-07-15 Inventio Ag Elektroflaschenzug mit einem mehrstufigen Planetengetriebe
JPS5786990A (en) 1980-11-19 1982-05-31 Hitachi Ltd Priority warning method
JPH06268051A (ja) * 1993-03-10 1994-09-22 Mitsubishi Electric Corp ウエハ剥し装置
JPH1174164A (ja) * 1997-08-27 1999-03-16 Canon Inc 基板処理装置、基板支持装置及び基板処理方法並びに基板の製造方法
KR19990051382A (ko) 1997-12-19 1999-07-05 윤종용 웨이퍼 본딩 머신
JP2006235603A (ja) 2005-01-27 2006-09-07 Shibaura Mechatronics Corp 基板貼り合わせ装置、基板貼り合わせ判定方法及び基板貼り合わせ方法
TWI478271B (zh) * 2007-08-10 2015-03-21 尼康股份有限公司 Substrate bonding device and substrate bonding method
JPWO2011036900A1 (ja) 2009-09-28 2013-02-14 株式会社ニコン 加圧モジュール、加圧装置、基板貼り合せ装置、基板貼り合せ方法および貼り合せ基板
US9837295B2 (en) 2010-04-15 2017-12-05 Suss Microtec Lithography Gmbh Apparatus and method for semiconductor wafer leveling, force balancing and contact sensing
FR2962594B1 (fr) 2010-07-07 2012-08-31 Soitec Silicon On Insulator Procede de collage par adhesion moleculaire avec compensation de desalignement radial
JP2012042431A (ja) 2010-08-23 2012-03-01 Sumco Corp 貼り合せウェーハの検査方法
KR101419139B1 (ko) 2012-12-28 2014-07-14 김범기 압력 분포 측정 센서를 포함한 기판 처리 장치
JP2015018920A (ja) * 2013-07-10 2015-01-29 東京エレクトロン株式会社 接合装置、接合システム、接合方法、プログラム及びコンピュータ記憶媒体
US9646860B2 (en) * 2013-08-09 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Alignment systems and wafer bonding systems and methods
JP5786990B2 (ja) 2014-02-26 2015-09-30 株式会社ニコン 接合装置、接合方法、および、製造方法
KR101580206B1 (ko) 2014-05-28 2015-12-24 주식회사 엘트린 기판 접합 장치
JP6382769B2 (ja) 2014-08-07 2018-08-29 東京エレクトロン株式会社 接合装置、接合システム、接合方法、プログラム及びコンピュータ記憶媒体
JP6596288B2 (ja) 2014-11-25 2019-10-23 東京エレクトロン株式会社 接合方法、プログラム、コンピュータ記憶媒体、接合装置及び接合システム
JP6271404B2 (ja) * 2014-11-27 2018-01-31 東京エレクトロン株式会社 接合方法、プログラム、コンピュータ記憶媒体、接合装置及び接合システム
KR102374162B1 (ko) 2015-03-02 2022-03-11 에스케이하이닉스 주식회사 적층형 반도체 소자용 층간 접착 부재의 인장 모드 접착력의 정량화 방법 및 이의 정량화를 위한 측정 장치
JP6820189B2 (ja) * 2016-12-01 2021-01-27 東京エレクトロン株式会社 接合装置、接合システム、接合方法、プログラム及びコンピュータ記憶媒体

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007201196A (ja) * 2006-01-26 2007-08-09 Matsushita Electric Works Ltd ウェハ接合装置およびウェハ接合方法
JP2011205074A (ja) * 2010-03-03 2011-10-13 Toshiba Corp 半導体製造装置
JP2012156163A (ja) * 2011-01-21 2012-08-16 Toshiba Corp 半導体製造装置
JP2012175043A (ja) * 2011-02-24 2012-09-10 Tokyo Electron Ltd 接合装置、接合システム、接合方法、プログラム及びコンピュータ記憶媒体
CN103000550A (zh) * 2011-09-15 2013-03-27 株式会社日立高新技术仪器 芯片接合机以及接合方法

Also Published As

Publication number Publication date
CN109103124A (zh) 2018-12-28
US20180370210A1 (en) 2018-12-27
KR102395194B1 (ko) 2022-05-06
KR20180138409A (ko) 2018-12-31
US10639875B2 (en) 2020-05-05

Similar Documents

Publication Publication Date Title
CN109103124B (zh) 晶片结合装置和包括晶片结合装置的晶片结合系统
KR102651554B1 (ko) 접합 장치, 접합 시스템, 접합 방법 및 컴퓨터 기억 매체
KR102468794B1 (ko) 웨이퍼 본딩 장치 및 이를 이용한 웨이퍼 본딩 시스템
JP5818904B2 (ja) ウェーハスタック内の層厚さ及び欠陥を測定する測定デバイス及び方法
KR102044085B1 (ko) 기판 보지 방법, 기판 보지 장치, 처리 방법 및 처리 장치
US20180308770A1 (en) Substrate bonding apparatus and substrate bonding method
US10923452B2 (en) Substrate bonding apparatus
CN110289222B (zh) 一种键合设备、键合波的检测方法及系统
US20210242044A1 (en) Substrate bonding device, calculation device, substrate bonding method, and calculation method
CN110875219A (zh) 衬底接合设备和衬底接合方法
JP6266386B2 (ja) 半導体試験システム
KR102294889B1 (ko) 다이 픽업 모듈 및 이를 포함하는 다이 본딩 장치
WO2014185446A1 (ja) 半導体チップのピックアップ装置
JP4984332B2 (ja) Ｉｃパッケージ基板検査装置
JP2014076519A (ja) 部品搬送装置、電子部品検査装置および部品搬送方法
TWI761582B (zh) 外觀檢查裝置暨電路基板之製造方法
KR102455166B1 (ko) 진공척 및 진공척의 구동방법
JP2013197278A (ja) 半導体製造装置
KR101571631B1 (ko) 터치 패널의 센서 전극 검사 방법
JP7467285B2 (ja) 基板処理装置、及び基板処理方法
US20240153906A1 (en) Substrate bonding apparatus
KR20190012462A (ko) 반도체 기판 이송 장치
TWI469839B (zh) 超音波振動接合裝置
KR20180012973A (ko) 반도체 소자 테스트 장치
JP2023054687A (ja) 容量センサ装置及び容量センサ装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant