JP2023054687A - 容量センサ装置及び容量センサ装置の製造方法 - Google Patents

Abstract

【課題】検出サイズを大きくすることができる容量センサ装置及びその製造方法を提供すること。【解決手段】容量センサ装置１では、２次元状に配置されてそれぞれが対向した検査対象との間の静電容量を検出する複数の画素を含む複数の容量センサ素子２０が、プリント配線基板１０の上に間隔を空けて２次元状に複数配置されている。【選択図】図１

Description

本発明は、容量センサ装置及び容量センサ装置の製造方法に関する。

容量センサ素子は、検査対象にセンサ電極を近接させたときの検査対象とセンサ電極との間の静電容量に応じた信号から、検査対象の種々の状態を検出するセンサである。この種の容量センサ素子は、例えば回路基板に形成された導電パターンの良否判定のための検査装置に用いられる。

特開平１１－３２６４２４号公報

検査装置の検査タクトは重要なスペックである。検査タクトを向上させる手段として検出サイズを大きくすることが有効であると考えられる。しかしながら、容量センサ素子はＣＭＯＳプロセスで製造されるために歩留りが生じ、また、製造装置によって製造可能なサイズの制約もある。

本発明は、前述の事情に鑑みてなされたものであり、検出サイズを大きくすることができる容量センサ装置及びその製造方法を提供することを目的とする。

本発明の第１の態様の容量センサ装置は、２次元状に配置されてそれぞれが対向した検査対象との間の静電容量を検出する複数の画素を含む複数の容量センサ素子が、プリント配線基板の上に間隔を空けて２次元状に複数配置されている。

本発明の第２の態様の容量センサ装置の製造方法は、平面度が±５μｍ以下である定盤と、２次元状に配置されてそれぞれが対向した検査対象との間の静電容量を検出する複数の画素を含む複数の容量センサ素子との位置を合わせて複数の容量センサ素子の第１の面を定盤に配置することと、それぞれの第１の面と逆側の面であるそれぞれの容量センサ素子の第２の面に接着剤を塗布することと、定盤とプリント配線基板との位置を合わせてそれぞれの容量センサ素子の第２の面にプリント配線基板を接触させることと、プリント配線基板と接触したときに定盤と当接するように構成された押圧部材によってプリント配線基板を押圧することと、押圧部材によってプリント配線基板が押圧された状態で接着剤を硬化させることとを具備する。

本発明によれば、検出サイズを大きくすることができる容量センサ装置及びその製造方法を提供することができる。

図１は、一実施形態に係る容量センサ装置について示す図である。 図２は、画素について説明するための模式図である。 図３は、容量センサ装置を含む検査装置の概念的な構成を示す図である。 図４は、容量センサ装置の製造装置の一例の構成を示す図である。 図５は、容量センサ装置の製造方法を示すフローチャートである。 図６は、変形例に係る容量センサ装置について示す図である。 図７は、変形例に係る容量センサ装置について示す図である。

以下、図面を参照して実施形態を説明する。図１は、一実施形態に係る容量センサ装置について示す図である。容量センサ装置１は、検査対象と近接され、検査対象との間の静電容量に応じた信号を出力するように構成されたセンサ装置である。容量センサ装置１は、プリント配線基板１０に容量センサ素子２０が間隔を空けて２次元状に配置、すなわちタイリングされることで構成されている。プリント配線基板１０は、セラミック基板、シリコン基板等の平面状の基板であってよい。容量センサ素子２０は、２次元状に配置されてそれぞれが対向した検査対象との間の静電容量を検出する複数の画素２１からなるセンサチップである。つまり、容量センサ素子２０は、素子単体で面での静電容量の検出をすることができる。

画素２１は、センサ電極２２と、画素回路２３とを有している。センサ電極２２は、検査対象との間の静電容量に応じた電圧を出力するように構成された例えば正方状の電極である。センサ電極２２によって検出エリア２２ａが構成されている。画素回路２３は、センサ電極２２において発生した電圧信号の読み出しを行い、画素回路２３は、検出エリア２２ａの外側に形成された周辺回路に接続される。周辺回路は、それぞれの画素回路２３からの出力を束ねる回路等であり、それぞれの画素回路２３の出力電圧信号の読み出し、ノイズ除去、増幅といった後段の判定処理のための前処理等をする回路である。周辺回路とプリント配線基板１０との接続は、例えばワイヤボンディング、バンプボンディング、フリップチップボンディングといった種々の手法で行われ得る。

例えば、図１の例では、８個の容量センサ素子２０が矩形状に配置されている。ここで、１つの容量センサ素子２０の幅がＷ、容量センサ素子２０の高さがＨ、検出エリア２２ａの幅がＰＷ、検出エリア２２ａの高さがＰＨ、検出エリア２２ａの間隔がＰＩ、容量センサ素子２０の配置の間隔がＣＩであるとき、例えば、検出エリア２２ａの間隔ＰＩが検出エリア２２ａのサイズ、すなわち検出エリア２２ａの幅ＰＷ及び高さＰＨと等しくなるように、容量センサ素子２０の配置の間隔が決められてよい。実際には、容量センサ素子２０の配置の間隔は容量センサ素子２０の検出エリアのサイズ以下であることが好ましい。また、例えばセンサ電極２２が正方状でなく、検出エリア２２ａの幅ＰＷと高さＰＨとが等しくない場合には、検出エリアの間隔ＰＩは幅方向と高さ方向とで異なっていてもよい。容量センサ素子２０が配置されていない区間では信号が検出できない。信号が検出できなかった区間で信号を得るためには、実際にその場所まで容量センサ素子２０を移動させる必要がある。容量センサ素子２０の配置の間隔が容量センサ素子の検出エリアのサイズ以下であることにより、検出エリアのサイズ相当分だけ容量センサ装置１を移動させることで信号が検出できなかった区間の場所に容量センサ素子２０を位置させることができる。

図２は、画素２１について説明するための模式図である。前述したように、画素２１は、センサ電極２２と、画素回路２３とを有している。センサ電極２２は、検査対象Ｔとの間の静電容量に応じた電圧を出力するように構成されている。例えば、検査対象Ｔが回路基板の導電パターンであるとき、この導電パターンには検査用の信号Ｖｉｎが印加される。この状態でセンサ電極２２が導電パターンに近づけられると、センサ電極２２と導電パターンとの間でキャパシタが形成される。このとき、センサ電極２２は、導電パターンとの静電容量に応じた電圧を画素回路２３に出力する。ここで、それぞれのセンサ電極２２の表面は保護膜によって覆われていてもよい。センサ電極２２の表面が保護膜によって覆われていることにより、センサ電極２２が直接的に検査対象Ｔに接触してしまうことによって損傷又は摩耗したり、汚れたりするのが防止され得る。

図２に示すような画素２１において、例えば、１つのセンサ電極２２と検査対象Ｔとの距離をｄ、このセンサ電極２２の検査対象Ｔと向き合う面の面積をＳ、このセンサ電極２２と検査対象Ｔとの間に介在する媒質、例えば空気の誘電率εとしたとき、キャパシタの静電容量Ｃｓは、Ｃｓ＝εＳ/ｄである。つまり、静電容量Ｃｓは、距離ｄによって変化する。例えば、回路基板における導電パターンが断線していたり、短絡していたりといった故障箇所を有する場合、この故障箇所における距離ｄは本来の想定される距離の値とは異なっている。このため、故障箇所の静電容量Ｃｓは本来の想定される値から変化する。そして、この静電容量Ｃｓの変化に応じてセンサ電極２２には電圧が発生する。この電圧の変化から例えば回路基板の導電パターンにおける故障箇所の有無が判定され得る。

ここで、図１では、８個の容量センサ素子２０が配置されている。容量センサ素子２０の数は、８個に限定されるものではない。例えば、２個、４個、６個といった容量センサ素子２０が矩形状に配置されていてもよいし、１０個以上の容量センサ素子２０が配置されていてもよい。また、容量センサ素子２０の数は、必ずしも偶数でなく、奇数であってもよい。さらには、図１では、２つの行に４個ずつの容量センサ素子２０が配置されている。容量センサ素子２０の行数は、２行に限るものではない。

図３は、容量センサ装置１を含む検査装置の概念的な構成を示す図である。検査装置は、容量センサ装置１と、ステージ２とを有している。また、検査装置は、給電回路３と、駆動機構４と、メカ制御回路５と、計測回路６と、判定回路７と、表示装置８と、制御回路９とを含む信号処理装置を有している。ここで、メカ制御回路５と、計測回路６と、判定回路７と、制御回路９とは、必ずしもハードウェアで構成されている必要はない。メカ制御回路５と、計測回路６と、判定回路７と、制御回路９と同等の動作がＣＰＵ等によって実行されるソフトウェアによって実現されてもよい。

容量センサ装置１は、メカ制御回路５の制御の下、検査対象Ｔである例えば回路基板の導電パターンと対向する位置に配置される。そして、容量センサ装置１のそれぞれの容量センサ素子２０は、検査対象Ｔである導電パターンとの静電容量に応じた電圧信号を計測回路６に出力する。

ステージ２は、検査対象Ｔを載置するためのステージである。ステージ２は、固定のステージであってもよいし、可動のステージであってもよい。可動なステージであれば、検査対象Ｔの交換等が自動的に行われるようにも構成され得る。

給電回路３は、例えば検査対象Ｔとしての導電パターンに検査信号Ｖｉｎを印加するための電源である。検査信号は、例えば所定の定電圧である。給電回路３によって導電パターンに検査信号が印加されることにより、それぞれの容量センサ素子２０の画素２１は、導電パターンとの静電容量に応じた電圧信号を出力する。

駆動機構４は、容量センサ装置１を検査対象Ｔとしての導電パターンと平行な面方向であるＸＹ方向及び導電パターンと垂直な方向であるＺ方向に移動させるように構成されている。駆動機構４は、例えばＺ移動機構と、Ｙ移動機構と、支持部と、Ｘ移動機構とを有している。Ｚ移動機構は、Ｚ方向に延びるように形成され、Ｙ移動機構をＺ方向に移動させるアクチュエータを備えた機構である。Ｙ移動機構は、Ｙ方向に延びるように形成され、支持部をＹ方向に移動させるアクチュエータを備えた機構である。支持部は、Ｘ移動機構を支持している部材である。Ｘ移動機構は、Ｘ方向に延びるように形成され、容量センサ装置１をＸ方向に移動させるアクチュエータを備えた機構である。駆動機構４の構成は、ここで説明した構成に限るものではない。駆動機構４の構成は、検査対象Ｔに応じて決定されてよい。

メカ制御回路５は、容量センサ装置１を検査対象Ｔの上の検査位置に移動させるように駆動機構４を制御する。例えば、メカ制御回路５は、制御回路９によって指定される座標に容量センサ装置１が移動するように駆動機構４に指令を出す。

計測回路６は、容量センサ装置１のそれぞれの容量センサ素子２０から出力される電圧信号に基づき計測のための処理を行う。例えば、計測回路６は、検査画像を生成する。検査画像は、それぞれの容量センサ素子２０の各画素２１の出力に基づいて生成される値を画素値とする画像である。例えば、計測回路６は、それぞれの容量センサ素子２０から出力される電圧信号を多値化し、多値化した信号に画素の座標と輝度の値を割り当てることで検査画像を生成する。図１で示したように、容量センサ素子２０の間の区間では電圧信号が検出されないため、この区間については画像に抜けが生じる。計測回路６は、制御回路９によって指定される座標に従って多値化した信号に割り当てる画素の座標の値を決める。

判定回路７は、検査画像と基準画像とを比較することで、例えば導電パターンにおける断線箇所、短絡箇所といった不良箇所の有無を判定する。基準画像は、例えば不良箇所のない導電パターンの画像である。この場合、検査画像と基準画像との間の画素の値の差のある箇所が不良箇所になる。

表示装置８は、液晶ディスプレイ等の表示装置である。表示装置８は、例えば判定回路７による判定結果を表示する。判定結果の表示は、検査画像と基準画像との差の箇所が強調された画像の表示である。表示装置８は、信号処理装置とは別体で設けられていてもよい。

制御回路９は、ＣＰＵ等のプロセッサ、ＡＳＩＣ、ＦＰＧＡ等であり、信号処理装置の全体の制御をする。例えば、制御回路９は、容量センサ装置１の動作の制御のための信号を出力する。また、制御回路９は、メカ制御回路５及び計測回路６に容量センサ装置１の座標を指定するための信号を出力する。

次に、実施形態に係る容量センサ装置１の製造方法を説明する。前述したように、容量センサ装置１のそれぞれの容量センサ素子２０を構成する画素２１は、検査対象Ｔとの距離に応じた電圧信号を出力する。したがって、容量センサ装置１の検出エリアが平面でないと、仮に平面の検査対象Ｔに対して容量センサ素子２０が平行に配置されたとしてもそれぞれの画素２１と検査対象Ｔの距離は一様にはならずにばらつきが生じる。このため、１つの容量センサ素子２０は可能な限り平面に配置される必要がある。例えば、１つの容量センサ素子２０を構成する画素２１の平面度は、所定値、例えば予め定めた基準の平面に対して±５μｍ以下である必要がある。１つの容量センサ素子２０の中での画素２１の平面度の条件は、例えばＣＭＯＳプロセスにおける製造条件を同一とすることによって達成し得る。

一方、実施形態のように複数の容量センサ素子２０がプリント配線基板１０にタイリングされる場合、容量センサ素子２０の間の画素２１の平面度も所定値、例えば５μｍ以下である必要がある。ここで、容量センサ素子２０を１つずつプリント配線基板１０にタイリングしようとした場合、個々の容量センサ素子の平面度が±５μｍ以下であったとしてもタイリングの際に容量センサ素子２０の間で平面度がばらついてしまう。このばらつきの大きさは±３０μｍ程になり、単体の容量センサ素子２０の中での平面度のばらつきよりもはるかに大きい。つまり、容量センサ素子２０を１つずつプリント配線基板１０にタイリングする手法では、容量センサ装置として要求される平面度の条件を満たすことは困難である。

そこで、実施形態では、容量センサ素子２０が１つずつタイリングされるのではなく、同一の製造条件でまとめてタイリングされる。これにより、容量センサ素子２０の間での平面度のばらつきが抑えられる。

図４は、容量センサ装置１の製造装置の一例の構成を示す図である。図４に示す製造装置は、複数の容量センサ素子２０をプリント配線基板１０にまとめてタイリングする装置である。それぞれの容量センサ素子２０は、予め平面度が±５μｍ以下となるように製造されているものとする。また、それぞれの容量センサ素子２０にはアライメントマークが形成されているものとする。同様に、プリント配線基板１０にもアライメントマークが形成されているものとする。

製造装置は、定盤１０１と、真空吸着機構１０２と、真空ポンプ１０３と、押圧部材１０４とを有している。

定盤１０１は、容量センサ素子２０が配置される板状部材である。定盤１０１の容量センサ素子２０と接する面の平面度は、少なくとも±５μｍ以下であり、好ましくは±５μｍよりも小さい。定盤１０１においてそれぞれの容量センサ素子２０が配置されるべき場所の例えば中心位置には、貫通孔１０１ａが形成されている。また、定盤１０１においてそれぞれの容量センサ素子２０が配置されるべき場所の近傍にはアライメントマークが形成されている。さらに、定盤１０１にはプリント配線基板１０の位置合わせのためのアライメントマークも形成されている。

真空吸着機構１０２は、例えば定盤１０１の容量センサ素子２０と接する面と逆側の面に取り付けられる機構であって、定盤１０１の容量センサ素子２０と接する面と逆側の面を気密にする。真空吸着機構１０２は、真空ポンプ１０３に取り付けられている。真空ポンプ１０３は、真空吸着機構１０２を介して貫通孔１０１ａから空気を排出させることによって真空吸着機構１０２の内部及び貫通孔１０１ａを真空状態にし、これによって定盤１０１に配置される容量センサ素子２０を定盤１０１に吸着させる。

押圧部材１０４は、定盤１０１の容量センサ素子２０と接する面の側から定盤１０１を押圧する部材である。押圧部材１０４は、接着剤１１が塗布された容量センサ素子２０に対して位置合わせがされた状態のプリント配線基板１０を押圧する。押圧部材１０４のプリント配線基板１０と接する面には付勢部１０５が形成されている。また、押圧部材１０４のプリント配線基板１０と接する面の周囲には、押圧時に定盤１０１に当接するように突出した当接部１０４ａが形成されている。

付勢部１０５は、プリント配線基板１０との接触時にプリント配線基板１０に対して付勢力を与えることで押圧部材１０４からプリント配線基板１０に与えられる荷重を一様にする。付勢部１０５は、例えば圧縮ばねといった付勢部材、空気圧ピストンといった機構等によって構成され得る。付勢部１０５の構成は、特定の構成に限定されるものではない。

図５は、容量センサ装置１の製造方法を示すフローチャートである。ステップＳ１において、定盤１０１とそれぞれの容量センサ素子２０のチップとに形成されたアライメントマークを例えばカメラで認識することによって、定盤１０１とそれぞれの容量センサ素子２０のチップとが位置合わせされる。そして、それぞれの位置合わせされた状態の容量センサ素子２０のチップは、検出エリアが定盤１０１を向くように定盤１０１の上に配置される。

ステップＳ１０２において、真空ポンプ１０３によってそれぞれの容量センサ素子２０が定盤１０１に真空吸着される。これにより、容量センサ素子２０は、定盤１０１に固定される。

ステップＳ３において、それぞれの容量センサ素子２０の裏面に接着剤１１が塗布される。接着剤１１は、常温硬化型接着剤、熱硬化型接着剤、紫外線硬化型接着剤の何れか又は熱硬化型接着剤と紫外線硬化型接着剤の組み合わせの中から選択され得る。

ステップＳ４において、定盤１０１とプリント配線基板１０とに形成されたアライメントマークを例えばカメラで認識することによって定盤１０１とプリント配線基板１０とが位置合わせされる。そして、接着剤１１が塗布されたそれぞれの容量センサ素子２０の上にプリント配線基板１０が配置される。

ステップＳ５において、押圧部材１０４によってプリント配線基板１０が押圧されながら、接着剤１１を硬化するための処理が実施される。これにより、容量センサ装置１が製造される。接着剤１１を硬化するための処理として、例えば、接着剤１１が熱硬化型接着剤であれば押圧部材１０４による押圧に加えて接着剤１１の加熱が実施される。また、接着剤１１が紫外線硬化型接着剤であれば押圧部材１０４による押圧に加えて接着剤１１への紫外線の照射が実施される。一方、接着剤１１が常温硬化型接着剤であれば加熱及び紫外線の照射は不要である。

以上説明したように実施形態によれば、２次元状に配置されてそれぞれが対向した検査対象との間の静電容量を検出する複数の画素を含む複数の容量センサ素子がプリント配線基板の上に間隔を空けて２次元状に配置されることで容量センサ装置が構成されている。これにより、それぞれの容量センサ素子のチップサイズを必要以上に大きくする必要はない。したがって、歩留りや製造装置による容量センサ素子のサイズ的な制約によらずに検出サイズを大きくすることができる。

ここで、複数の容量センサ素子をプリント配線基板にタイリングする場合、平面度をある範囲内に抑えることが単体の容量センサ素子の場合よりも難しくなる。そこで、実施形態では複数の容量センサ素子を同時にタイリングすることによって平面度のばらつきを小さくすることができる。また、製造の際には真空吸着によって容量センサ素子２０が平らな盤面に固定された状態でプリント配線基板に荷重をかけつつ複数の容量センサ素子とプリント配線基板とが接着される。さらに、押圧の際には付勢部材によってプリント配線基板に付勢力が与えられつつ、押圧部に形成された当接部が定盤に当接することによって必要以上の荷重がプリント配線基板に加えられることが抑制される。これらによっても平面度のばらつきを小さくすることができる。結果として、複数の容量センサ素子をタイリングする場合であっても容量センサ装置１として要求される平面度の条件が満足される。

また、実施形態では、定盤、容量センサ素子、プリント配線基板のそれぞれに形成されたアライメントマークによって位置合わせが行われる。つまり、実施形態では定盤と容量センサ素子とが位置合わせされた上で容量センサ素子が定盤に固定され、さらに定盤とプリント配線基板とが位置合わせされた上で容量センサ素子がプリント配線基板に接着される。このような２段階の位置合わせにより、これにより、プリント配線基板に対してそれぞれの容量センサ素子が正しい位置でかつて正しい向きで配置され得る。これによっても計測の際の誤差の抑制につながる。

［変形例］
実施形態の変形例を説明する。実施形態では容量センサ装置の製造方法によって容量センサ装置に必要とされる平面度の条件が達成される。これに対し、例えば容量センサ装置を構成する３つ以上の容量センサ素子と検査対象との距離が計測され、この距離の計測結果に従って容量センサ装置と検査対象とが平行となるように容量センサ装置又は検査対象の姿勢が制御されてもよい。距離の計測対象となる３つ以上の容量センサ素子の間の距離は可能な限り離れていることが望ましい。例えば、図１では、左上端、左下端、右下端の容量センサ素子が距離の計測対象として選択されてよい。また、容量センサ装置の姿勢制御の手法としては、例えばエア浮上ユニットによって容量センサ装置を浮上させる手法が考えられ得る。なお、距離の計測は、例えば容量センサ装置１のプリント配線基板１０に埋め込まれたフォトインタラプタ等の距離センサを用いて行われ得る。

また、実施形態では、容量センサ素子２０は矩形状に配置されるとされている。これに対し、容量センサ素子２０は、必ずしも矩形状に配置されなくてよい。例えば、図６に示すように、９個の容量センサ素子２０が正方状に配置されてもよい。また、図７に示すように、１１個の容量センサ素子２０が千鳥状に配置されてもよい。正方状及び千鳥状の配置においても容量センサ素子２０の数は特定の数に限定されない。

本発明は、上記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、各実施形態は適宜組み合わせて実施してもよく、その場合組み合わせた効果が得られる。更に、上記実施形態には種々の発明が含まれており、開示される複数の構成要件から選択された組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、課題が解決でき、効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。

１ 容量センサ装置、２ ステージ、３ 給電回路、４ 駆動機構、５ メカ制御回路、６ 計測回路、７ 判定回路、８ 表示装置、９ 制御回路、１０ プリント配線基板、１１ 接着剤、２０ 容量センサ素子、２１ 画素、２２ センサ電極、２３ 画素回路、１０１ 定盤、１０１ａ 貫通孔、１０２ 真空吸着機構、１０３ 真空ポンプ、１０４ 押圧部材、１０４ａ 当接部、１０５ 付勢部。

本発明の第１の態様の容量センサ装置は、２次元状に配置されてそれぞれが対向した検査対象との間の静電容量をそれぞれ検出する複数の画素を含む複数の容量センサ素子が、プリント配線基板の上に間隔を空けて２次元状に複数配置されている。

本発明の第２の態様の容量センサ装置の製造方法は、平面度が±５μｍ以下である定盤と、２次元状に配置されてそれぞれが対向した検査対象との間の静電容量をそれぞれ検出する複数の画素を含む複数の容量センサ素子との位置を合わせて複数の容量センサ素子の第１の面を定盤に配置することと、それぞれの第１の面と逆側の面であるそれぞれの容量センサ素子の第２の面に接着剤を塗布することと、定盤とプリント配線基板との位置を合わせてそれぞれの容量センサ素子の第２の面にプリント配線基板を接触させることと、プリント配線基板と接触したときに定盤と当接するように構成された押圧部材によってプリント配線基板を押圧することと、押圧部材によってプリント配線基板が押圧された状態で接着剤を硬化させることとを具備する。

Claims (8)

1. ２次元状に配置されてそれぞれが対向した検査対象との間の静電容量を検出する複数の画素を含む複数の容量センサ素子が、プリント配線基板の上に間隔を空けて２次元状に複数配置されている容量センサ装置。
2. 複数の前記容量センサ素子は、間隔を空けて正方状又は矩形状に配置されている、
   請求項１に記載の容量センサ装置。
3. 複数の前記容量センサ素子は、間隔を空けて千鳥状に配置されている、請求項１に記載の容量センサ装置。
4. 前記間隔は１つの前記容量センサ素子の検出エリアのサイズに相当する間隔であり、
   前記プリント配線基板に対するそれぞれの前記容量センサ素子の平面度は±５μｍ以下である、
   請求項１乃至３の何れか１項に記載の容量センサ装置。
5. 平面度が±５μｍ以下である定盤と、２次元状に配置されてそれぞれが対向した検査対象との間の静電容量を検出する複数の画素を含む複数の容量センサ素子との位置を合わせて複数の前記容量センサ素子の第１の面を前記定盤に配置することと、
   それぞれの前記第１の面と逆側の面であるそれぞれの前記容量センサ素子の第２の面に接着剤を塗布することと、
   前記定盤とプリント配線基板との位置を合わせてそれぞれの前記容量センサ素子の第２の面に前記プリント配線基板を接触させることと、
   前記プリント配線基板と接触したときに前記定盤と当接するように構成された押圧部材によって前記プリント配線基板を押圧することと、
   前記押圧部材によって前記プリント配線基板が押圧された状態で前記接着剤を硬化させることと、
   を具備する容量センサ装置の製造方法。
6. 前記接着剤は、常温硬化型接着剤、熱硬化型接着剤、紫外線硬化型接着剤の何れか又は熱硬化型接着剤と紫外線硬化型接着剤の組み合わせである、
   請求項５に記載の容量センサ装置の製造方法。
7. 前記押圧部材の前記プリント配線基板と接触する面には前記プリント配線基板に対して所定の付勢力を与える付勢部が形成されている、
   請求項５又は６に記載の容量センサ装置の製造方法。
8. それぞれの前記容量センサ素子を真空吸着によって前記定盤に吸着することをさらに具備する請求項５乃至７の何れか１項に記載の容量センサ装置の製造方法。
   

Images