JP2023054687A - Capacitive sensor device and manufacturing method therefor - Google Patents

Capacitive sensor device and manufacturing method therefor Download PDF

Info

Publication number
JP2023054687A
JP2023054687A JP2021163690A JP2021163690A JP2023054687A JP 2023054687 A JP2023054687 A JP 2023054687A JP 2021163690 A JP2021163690 A JP 2021163690A JP 2021163690 A JP2021163690 A JP 2021163690A JP 2023054687 A JP2023054687 A JP 2023054687A
Authority
JP
Japan
Prior art keywords
capacitive sensor
wiring board
printed wiring
sensor device
sensor elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021163690A
Other languages
Japanese (ja)
Inventor
俊朗 安田
Toshiro Yasuda
裕一 山本
Yuichi Yamamoto
成利 須川
Shigetoshi Sugawa
理人 黒田
Michihito Kuroda
哲也 後藤
Tetsuya Goto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tohoku University NUC
OHT Inc
Original Assignee
Tohoku University NUC
OHT Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tohoku University NUC, OHT Inc filed Critical Tohoku University NUC
Priority to JP2021163690A priority Critical patent/JP2023054687A/en
Publication of JP2023054687A publication Critical patent/JP2023054687A/en
Pending legal-status Critical Current

Links

Images

Abstract

To provide a capacitive sensor device which offers an increase detection size, and a method of manufacturing the same.SOLUTION: A capacitive sensor device 1 provided herein comprises multiple capacitive sensor elements 20 spaced apart and two-dimensionally arranged on a printed wiring board 10, each capacitive sensor element comprising multiple two-dimensionally arranged pixels configured to individually detect capacitance between themselves and an inspection target facing them.SELECTED DRAWING: Figure 1

Description

本発明は、容量センサ装置及び容量センサ装置の製造方法に関する。 The present invention relates to a capacitive sensor device and a method for manufacturing the capacitive sensor device.

容量センサ素子は、検査対象にセンサ電極を近接させたときの検査対象とセンサ電極との間の静電容量に応じた信号から、検査対象の種々の状態を検出するセンサである。この種の容量センサ素子は、例えば回路基板に形成された導電パターンの良否判定のための検査装置に用いられる。 A capacitive sensor element is a sensor that detects various states of an object to be inspected from a signal corresponding to the capacitance between the object to be inspected and the sensor electrode when the sensor electrode is brought close to the object to be inspected. This type of capacitive sensor element is used, for example, in an inspection apparatus for determining the quality of a conductive pattern formed on a circuit board.

特開平11-326424号公報JP-A-11-326424

検査装置の検査タクトは重要なスペックである。検査タクトを向上させる手段として検出サイズを大きくすることが有効であると考えられる。しかしながら、容量センサ素子はCMOSプロセスで製造されるために歩留りが生じ、また、製造装置によって製造可能なサイズの制約もある。 The inspection takt time of the inspection equipment is an important specification. It is considered effective to increase the detection size as a means of improving the inspection takt time. However, since the capacitive sensor element is manufactured by the CMOS process, there is a yield, and there is also a restriction on the size that can be manufactured by the manufacturing equipment.

本発明は、前述の事情に鑑みてなされたものであり、検出サイズを大きくすることができる容量センサ装置及びその製造方法を提供することを目的とする。 SUMMARY OF THE INVENTION It is an object of the present invention to provide a capacitive sensor device capable of increasing the detection size and a method of manufacturing the same.

本発明の第1の態様の容量センサ装置は、2次元状に配置されてそれぞれが対向した検査対象との間の静電容量を検出する複数の画素を含む複数の容量センサ素子が、プリント配線基板の上に間隔を空けて2次元状に複数配置されている。 In the capacitive sensor device according to the first aspect of the present invention, a plurality of capacitive sensor elements each including a plurality of pixels arranged two-dimensionally and each detecting a capacitance between an object to be inspected facing each other are formed by printed wiring. A plurality of them are arranged two-dimensionally on the substrate at intervals.

本発明の第2の態様の容量センサ装置の製造方法は、平面度が±5μm以下である定盤と、2次元状に配置されてそれぞれが対向した検査対象との間の静電容量を検出する複数の画素を含む複数の容量センサ素子との位置を合わせて複数の容量センサ素子の第1の面を定盤に配置することと、それぞれの第1の面と逆側の面であるそれぞれの容量センサ素子の第2の面に接着剤を塗布することと、定盤とプリント配線基板との位置を合わせてそれぞれの容量センサ素子の第2の面にプリント配線基板を接触させることと、プリント配線基板と接触したときに定盤と当接するように構成された押圧部材によってプリント配線基板を押圧することと、押圧部材によってプリント配線基板が押圧された状態で接着剤を硬化させることとを具備する。 A method for manufacturing a capacitive sensor device according to a second aspect of the present invention detects the capacitance between a surface plate having a flatness of ±5 μm or less and two-dimensionally arranged inspection objects facing each other. arranging the first surfaces of the plurality of capacitive sensor elements on a surface plate in alignment with the plurality of capacitive sensor elements including the plurality of pixels that are the opposite sides of the respective first surfaces; applying an adhesive to the second surface of each of the capacitive sensor elements; aligning the surface plate with the printed wiring board and bringing the printed wiring board into contact with the second surface of each capacitive sensor element; Pressing the printed wiring board with a pressing member configured to abut against the surface plate when in contact with the printed wiring board, and curing the adhesive in a state where the printed wiring board is pressed by the pressing member. equip.

本発明によれば、検出サイズを大きくすることができる容量センサ装置及びその製造方法を提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, the capacitive sensor apparatus which can enlarge a detection size, and its manufacturing method can be provided.

図1は、一実施形態に係る容量センサ装置について示す図である。FIG. 1 is a diagram showing a capacitive sensor device according to one embodiment. 図2は、画素について説明するための模式図である。FIG. 2 is a schematic diagram for explaining pixels. 図3は、容量センサ装置を含む検査装置の概念的な構成を示す図である。FIG. 3 is a diagram showing a conceptual configuration of an inspection device including a capacitive sensor device. 図4は、容量センサ装置の製造装置の一例の構成を示す図である。FIG. 4 is a diagram showing the configuration of an example of a capacitive sensor device manufacturing apparatus. 図5は、容量センサ装置の製造方法を示すフローチャートである。FIG. 5 is a flow chart showing a method of manufacturing a capacitive sensor device. 図6は、変形例に係る容量センサ装置について示す図である。FIG. 6 is a diagram showing a capacitive sensor device according to a modification. 図7は、変形例に係る容量センサ装置について示す図である。FIG. 7 is a diagram showing a capacitive sensor device according to a modification.

以下、図面を参照して実施形態を説明する。図1は、一実施形態に係る容量センサ装置について示す図である。容量センサ装置1は、検査対象と近接され、検査対象との間の静電容量に応じた信号を出力するように構成されたセンサ装置である。容量センサ装置1は、プリント配線基板10に容量センサ素子20が間隔を空けて2次元状に配置、すなわちタイリングされることで構成されている。プリント配線基板10は、セラミック基板、シリコン基板等の平面状の基板であってよい。容量センサ素子20は、2次元状に配置されてそれぞれが対向した検査対象との間の静電容量を検出する複数の画素21からなるセンサチップである。つまり、容量センサ素子20は、素子単体で面での静電容量の検出をすることができる。 Embodiments will be described below with reference to the drawings. FIG. 1 is a diagram showing a capacitive sensor device according to one embodiment. The capacitive sensor device 1 is a sensor device that is brought close to an object to be inspected and configured to output a signal corresponding to the capacitance between the object and the object to be inspected. The capacitive sensor device 1 is configured by two-dimensionally arranging capacitive sensor elements 20 on a printed circuit board 10 at intervals, that is, tiling them. The printed wiring board 10 may be a planar substrate such as a ceramic substrate or a silicon substrate. The capacitive sensor element 20 is a sensor chip composed of a plurality of pixels 21 that are two-dimensionally arranged and detect the electrostatic capacitance between each facing test object. In other words, the capacitive sensor element 20 can detect the capacitance on the surface by itself.

画素21は、センサ電極22と、画素回路23とを有している。センサ電極22は、検査対象との間の静電容量に応じた電圧を出力するように構成された例えば正方状の電極である。センサ電極22によって検出エリア22aが構成されている。画素回路23は、センサ電極22において発生した電圧信号の読み出しを行い、画素回路23は、検出エリア22aの外側に形成された周辺回路に接続される。周辺回路は、それぞれの画素回路23からの出力を束ねる回路等であり、それぞれの画素回路23の出力電圧信号の読み出し、ノイズ除去、増幅といった後段の判定処理のための前処理等をする回路である。周辺回路とプリント配線基板10との接続は、例えばワイヤボンディング、バンプボンディング、フリップチップボンディングといった種々の手法で行われ得る。 The pixel 21 has a sensor electrode 22 and a pixel circuit 23 . The sensor electrode 22 is, for example, a square electrode that is configured to output a voltage corresponding to the capacitance between the sensor electrode 22 and the object to be inspected. A detection area 22 a is configured by the sensor electrodes 22 . The pixel circuit 23 reads a voltage signal generated in the sensor electrode 22, and is connected to a peripheral circuit formed outside the detection area 22a. The peripheral circuit is a circuit or the like that bundles the outputs from the respective pixel circuits 23, and is a circuit that performs preprocessing such as readout of the output voltage signals of the respective pixel circuits 23, noise removal, amplification, etc., for subsequent determination processing. be. The connection between the peripheral circuit and the printed wiring board 10 can be made by various methods such as wire bonding, bump bonding, and flip chip bonding.

例えば、図1の例では、8個の容量センサ素子20が矩形状に配置されている。ここで、1つの容量センサ素子20の幅がW、容量センサ素子20の高さがH、検出エリア22aの幅がPW、検出エリア22aの高さがPH、検出エリア22aの間隔がPI、容量センサ素子20の配置の間隔がCIであるとき、例えば、検出エリア22aの間隔PIが検出エリア22aのサイズ、すなわち検出エリア22aの幅PW及び高さPHと等しくなるように、容量センサ素子20の配置の間隔が決められてよい。実際には、容量センサ素子20の配置の間隔は容量センサ素子20の検出エリアのサイズ以下であることが好ましい。また、例えばセンサ電極22が正方状でなく、検出エリア22aの幅PWと高さPHとが等しくない場合には、検出エリアの間隔PIは幅方向と高さ方向とで異なっていてもよい。容量センサ素子20が配置されていない区間では信号が検出できない。信号が検出できなかった区間で信号を得るためには、実際にその場所まで容量センサ素子20を移動させる必要がある。容量センサ素子20の配置の間隔が容量センサ素子の検出エリアのサイズ以下であることにより、検出エリアのサイズ相当分だけ容量センサ装置1を移動させることで信号が検出できなかった区間の場所に容量センサ素子20を位置させることができる。 For example, in the example of FIG. 1, eight capacitive sensor elements 20 are arranged in a rectangular shape. Here, the width of one capacitive sensor element 20 is W, the height of the capacitive sensor element 20 is H, the width of the detection area 22a is PW, the height of the detection area 22a is PH, the interval between the detection areas 22a is PI, the capacitance When the spacing of the sensor elements 20 is CI, for example, the spacing PI between the detection areas 22a is equal to the size of the detection area 22a, that is, the width PW and the height PH of the detection area 22a. The spacing of placement may be determined. In practice, it is preferable that the spacing between the capacitive sensor elements 20 is less than or equal to the size of the detection area of the capacitive sensor elements 20 . Further, for example, when the sensor electrode 22 is not square and the width PW and the height PH of the detection area 22a are not equal, the interval PI between the detection areas may be different in the width direction and the height direction. A signal cannot be detected in a section where the capacitive sensor element 20 is not arranged. In order to obtain a signal in a section where no signal could be detected, it is necessary to actually move the capacitive sensor element 20 to that position. Since the arrangement interval of the capacitive sensor elements 20 is equal to or less than the size of the detection area of the capacitive sensor element, by moving the capacitive sensor device 1 by an amount corresponding to the size of the detection area, the capacitance is detected in the section where the signal could not be detected. A sensor element 20 can be positioned.

図2は、画素21について説明するための模式図である。前述したように、画素21は、センサ電極22と、画素回路23とを有している。センサ電極22は、検査対象Tとの間の静電容量に応じた電圧を出力するように構成されている。例えば、検査対象Tが回路基板の導電パターンであるとき、この導電パターンには検査用の信号Vinが印加される。この状態でセンサ電極22が導電パターンに近づけられると、センサ電極22と導電パターンとの間でキャパシタが形成される。このとき、センサ電極22は、導電パターンとの静電容量に応じた電圧を画素回路23に出力する。ここで、それぞれのセンサ電極22の表面は保護膜によって覆われていてもよい。センサ電極22の表面が保護膜によって覆われていることにより、センサ電極22が直接的に検査対象Tに接触してしまうことによって損傷又は摩耗したり、汚れたりするのが防止され得る。 FIG. 2 is a schematic diagram for explaining the pixel 21. As shown in FIG. As mentioned above, the pixel 21 has the sensor electrode 22 and the pixel circuit 23 . The sensor electrode 22 is configured to output a voltage corresponding to the electrostatic capacitance between the inspection target T and the sensor electrode 22 . For example, when the inspection object T is a conductive pattern of a circuit board, the inspection signal Vin is applied to this conductive pattern. When the sensor electrode 22 is brought close to the conductive pattern in this state, a capacitor is formed between the sensor electrode 22 and the conductive pattern. At this time, the sensor electrode 22 outputs a voltage corresponding to the capacitance with the conductive pattern to the pixel circuit 23 . Here, the surface of each sensor electrode 22 may be covered with a protective film. By covering the surface of the sensor electrode 22 with the protective film, the sensor electrode 22 can be prevented from being damaged, worn, or soiled due to direct contact with the test object T.

図2に示すような画素21において、例えば、1つのセンサ電極22と検査対象Tとの距離をd、このセンサ電極22の検査対象Tと向き合う面の面積をS、このセンサ電極22と検査対象Tとの間に介在する媒質、例えば空気の誘電率εとしたとき、キャパシタの静電容量Csは、Cs=εS/dである。つまり、静電容量Csは、距離dによって変化する。例えば、回路基板における導電パターンが断線していたり、短絡していたりといった故障箇所を有する場合、この故障箇所における距離dは本来の想定される距離の値とは異なっている。このため、故障箇所の静電容量Csは本来の想定される値から変化する。そして、この静電容量Csの変化に応じてセンサ電極22には電圧が発生する。この電圧の変化から例えば回路基板の導電パターンにおける故障箇所の有無が判定され得る。 In the pixel 21 as shown in FIG. 2, for example, the distance between one sensor electrode 22 and the inspection object T is d, the area of the surface of the sensor electrode 22 facing the inspection object T is S, and the sensor electrode 22 and the inspection object are The capacitance Cs of the capacitor is Cs=εS/d, where ε is the dielectric constant of a medium interposed between T and air, for example. That is, the electrostatic capacitance Cs changes with the distance d. For example, if the conductive pattern on the circuit board has a fault such as a disconnection or a short circuit, the distance d at this fault differs from the originally assumed value of the distance. For this reason, the electrostatic capacitance Cs at the fault location changes from its originally assumed value. A voltage is generated in the sensor electrode 22 according to the change in the capacitance Cs. From this change in voltage, it is possible to determine whether or not there is a fault in the conductive pattern of the circuit board, for example.

ここで、図1では、8個の容量センサ素子20が配置されている。容量センサ素子20の数は、8個に限定されるものではない。例えば、2個、4個、6個といった容量センサ素子20が矩形状に配置されていてもよいし、10個以上の容量センサ素子20が配置されていてもよい。また、容量センサ素子20の数は、必ずしも偶数でなく、奇数であってもよい。さらには、図1では、2つの行に4個ずつの容量センサ素子20が配置されている。容量センサ素子20の行数は、2行に限るものではない。 Here, in FIG. 1, eight capacitive sensor elements 20 are arranged. The number of capacitive sensor elements 20 is not limited to eight. For example, two, four, or six capacitive sensor elements 20 may be arranged in a rectangular shape, or ten or more capacitive sensor elements 20 may be arranged. Also, the number of capacitive sensor elements 20 is not necessarily an even number and may be an odd number. Furthermore, in FIG. 1, four capacitive sensor elements 20 are arranged in two rows. The number of rows of capacitive sensor elements 20 is not limited to two.

図3は、容量センサ装置1を含む検査装置の概念的な構成を示す図である。検査装置は、容量センサ装置1と、ステージ2とを有している。また、検査装置は、給電回路3と、駆動機構4と、メカ制御回路5と、計測回路6と、判定回路7と、表示装置8と、制御回路9とを含む信号処理装置を有している。ここで、メカ制御回路5と、計測回路6と、判定回路7と、制御回路9とは、必ずしもハードウェアで構成されている必要はない。メカ制御回路5と、計測回路6と、判定回路7と、制御回路9と同等の動作がCPU等によって実行されるソフトウェアによって実現されてもよい。 FIG. 3 is a diagram showing a conceptual configuration of an inspection device including the capacitive sensor device 1. As shown in FIG. The inspection device has a capacitive sensor device 1 and a stage 2 . The inspection apparatus also has a signal processing device including a power supply circuit 3, a drive mechanism 4, a mechanical control circuit 5, a measurement circuit 6, a determination circuit 7, a display device 8, and a control circuit 9. there is Here, the mechanical control circuit 5, the measurement circuit 6, the determination circuit 7, and the control circuit 9 do not necessarily have to be configured by hardware. Operations equivalent to those of the mechanical control circuit 5, the measurement circuit 6, the determination circuit 7, and the control circuit 9 may be implemented by software executed by a CPU or the like.

容量センサ装置1は、メカ制御回路5の制御の下、検査対象Tである例えば回路基板の導電パターンと対向する位置に配置される。そして、容量センサ装置1のそれぞれの容量センサ素子20は、検査対象Tである導電パターンとの静電容量に応じた電圧信号を計測回路6に出力する。 Under the control of the mechanical control circuit 5, the capacitive sensor device 1 is arranged at a position facing the conductive pattern of the test object T, for example, the circuit board. Then, each capacitive sensor element 20 of the capacitive sensor device 1 outputs to the measurement circuit 6 a voltage signal corresponding to the capacitance with the conductive pattern which is the object T to be inspected.

ステージ2は、検査対象Tを載置するためのステージである。ステージ2は、固定のステージであってもよいし、可動のステージであってもよい。可動なステージであれば、検査対象Tの交換等が自動的に行われるようにも構成され得る。 The stage 2 is a stage for placing an inspection object T thereon. The stage 2 may be a fixed stage or a movable stage. If the stage is movable, it can be configured such that the inspection object T can be replaced automatically.

給電回路3は、例えば検査対象Tとしての導電パターンに検査信号Vinを印加するための電源である。検査信号は、例えば所定の定電圧である。給電回路3によって導電パターンに検査信号が印加されることにより、それぞれの容量センサ素子20の画素21は、導電パターンとの静電容量に応じた電圧信号を出力する。 The power supply circuit 3 is a power source for applying the inspection signal Vin to the conductive pattern as the inspection object T, for example. The inspection signal is, for example, a predetermined constant voltage. By applying a test signal to the conductive pattern by the power supply circuit 3, the pixel 21 of each capacitive sensor element 20 outputs a voltage signal corresponding to the capacitance with the conductive pattern.

駆動機構4は、容量センサ装置1を検査対象Tとしての導電パターンと平行な面方向であるXY方向及び導電パターンと垂直な方向であるZ方向に移動させるように構成されている。駆動機構4は、例えばZ移動機構と、Y移動機構と、支持部と、X移動機構とを有している。Z移動機構は、Z方向に延びるように形成され、Y移動機構をZ方向に移動させるアクチュエータを備えた機構である。Y移動機構は、Y方向に延びるように形成され、支持部をY方向に移動させるアクチュエータを備えた機構である。支持部は、X移動機構を支持している部材である。X移動機構は、X方向に延びるように形成され、容量センサ装置1をX方向に移動させるアクチュエータを備えた機構である。駆動機構4の構成は、ここで説明した構成に限るものではない。駆動機構4の構成は、検査対象Tに応じて決定されてよい。 The drive mechanism 4 is configured to move the capacitive sensor device 1 in the XY directions parallel to the conductive pattern as the inspection object T and in the Z direction perpendicular to the conductive pattern. The drive mechanism 4 has, for example, a Z movement mechanism, a Y movement mechanism, a support section, and an X movement mechanism. The Z movement mechanism is a mechanism that extends in the Z direction and has an actuator that moves the Y movement mechanism in the Z direction. The Y movement mechanism is a mechanism that extends in the Y direction and has an actuator that moves the support portion in the Y direction. The support section is a member that supports the X movement mechanism. The X movement mechanism is a mechanism that extends in the X direction and has an actuator that moves the capacitive sensor device 1 in the X direction. The configuration of the drive mechanism 4 is not limited to the configuration described here. The configuration of the drive mechanism 4 may be determined according to the inspection target T. FIG.

メカ制御回路5は、容量センサ装置1を検査対象Tの上の検査位置に移動させるように駆動機構4を制御する。例えば、メカ制御回路5は、制御回路9によって指定される座標に容量センサ装置1が移動するように駆動機構4に指令を出す。 The mechanical control circuit 5 controls the driving mechanism 4 so as to move the capacitive sensor device 1 to the inspection position above the inspection object T. FIG. For example, the mechanical control circuit 5 commands the drive mechanism 4 to move the capacitive sensor device 1 to coordinates specified by the control circuit 9 .

計測回路6は、容量センサ装置1のそれぞれの容量センサ素子20から出力される電圧信号に基づき計測のための処理を行う。例えば、計測回路6は、検査画像を生成する。検査画像は、それぞれの容量センサ素子20の各画素21の出力に基づいて生成される値を画素値とする画像である。例えば、計測回路6は、それぞれの容量センサ素子20から出力される電圧信号を多値化し、多値化した信号に画素の座標と輝度の値を割り当てることで検査画像を生成する。図1で示したように、容量センサ素子20の間の区間では電圧信号が検出されないため、この区間については画像に抜けが生じる。計測回路6は、制御回路9によって指定される座標に従って多値化した信号に割り当てる画素の座標の値を決める。 The measurement circuit 6 performs processing for measurement based on voltage signals output from the respective capacitive sensor elements 20 of the capacitive sensor device 1 . For example, the measurement circuit 6 generates inspection images. The inspection image is an image whose pixel values are values generated based on the output of each pixel 21 of each capacitive sensor element 20 . For example, the measurement circuit 6 multi-values the voltage signal output from each capacitive sensor element 20, and assigns pixel coordinates and luminance values to the multi-valued signal to generate an inspection image. As shown in FIG. 1, since the voltage signal is not detected in the section between the capacitive sensor elements 20, the image lacks in this section. The measurement circuit 6 determines pixel coordinate values to be assigned to the multi-valued signal according to the coordinates specified by the control circuit 9 .

判定回路7は、検査画像と基準画像とを比較することで、例えば導電パターンにおける断線箇所、短絡箇所といった不良箇所の有無を判定する。基準画像は、例えば不良箇所のない導電パターンの画像である。この場合、検査画像と基準画像との間の画素の値の差のある箇所が不良箇所になる。 The determination circuit 7 compares the inspection image and the reference image to determine whether or not there is a defective portion such as a disconnection portion or a short circuit portion in the conductive pattern. The reference image is, for example, an image of a conductive pattern with no defects. In this case, a location where there is a difference in pixel value between the inspection image and the reference image becomes a defective location.

表示装置8は、液晶ディスプレイ等の表示装置である。表示装置8は、例えば判定回路7による判定結果を表示する。判定結果の表示は、検査画像と基準画像との差の箇所が強調された画像の表示である。表示装置8は、信号処理装置とは別体で設けられていてもよい。 The display device 8 is a display device such as a liquid crystal display. The display device 8 displays the result of determination by the determination circuit 7, for example. The display of the determination result is a display of an image in which the difference between the inspection image and the reference image is emphasized. The display device 8 may be provided separately from the signal processing device.

制御回路9は、CPU等のプロセッサ、ASIC、FPGA等であり、信号処理装置の全体の制御をする。例えば、制御回路9は、容量センサ装置1の動作の制御のための信号を出力する。また、制御回路9は、メカ制御回路5及び計測回路6に容量センサ装置1の座標を指定するための信号を出力する。 A control circuit 9 is a processor such as a CPU, an ASIC, an FPGA, or the like, and controls the entire signal processing apparatus. For example, the control circuit 9 outputs signals for controlling the operation of the capacitive sensor device 1 . The control circuit 9 also outputs a signal for designating the coordinates of the capacitive sensor device 1 to the mechanical control circuit 5 and the measurement circuit 6 .

次に、実施形態に係る容量センサ装置1の製造方法を説明する。前述したように、容量センサ装置1のそれぞれの容量センサ素子20を構成する画素21は、検査対象Tとの距離に応じた電圧信号を出力する。したがって、容量センサ装置1の検出エリアが平面でないと、仮に平面の検査対象Tに対して容量センサ素子20が平行に配置されたとしてもそれぞれの画素21と検査対象Tの距離は一様にはならずにばらつきが生じる。このため、1つの容量センサ素子20は可能な限り平面に配置される必要がある。例えば、1つの容量センサ素子20を構成する画素21の平面度は、所定値、例えば予め定めた基準の平面に対して±5μm以下である必要がある。1つの容量センサ素子20の中での画素21の平面度の条件は、例えばCMOSプロセスにおける製造条件を同一とすることによって達成し得る。 Next, a method for manufacturing the capacitive sensor device 1 according to the embodiment will be described. As described above, the pixels 21 forming each capacitive sensor element 20 of the capacitive sensor device 1 output a voltage signal corresponding to the distance from the inspection object T. FIG. Therefore, if the detection area of the capacitive sensor device 1 is not flat, even if the capacitive sensor elements 20 are arranged parallel to the flat test object T, the distance between each pixel 21 and the test object T will not be uniform. variation occurs without Therefore, one capacitive sensor element 20 should be arranged as flat as possible. For example, the flatness of the pixels 21 forming one capacitive sensor element 20 must be ±5 μm or less with respect to a predetermined value, for example, a predetermined reference plane. The flatness condition of the pixels 21 in one capacitive sensor element 20 can be achieved, for example, by making the manufacturing conditions the same in the CMOS process.

一方、実施形態のように複数の容量センサ素子20がプリント配線基板10にタイリングされる場合、容量センサ素子20の間の画素21の平面度も所定値、例えば5μm以下である必要がある。ここで、容量センサ素子20を1つずつプリント配線基板10にタイリングしようとした場合、個々の容量センサ素子の平面度が±5μm以下であったとしてもタイリングの際に容量センサ素子20の間で平面度がばらついてしまう。このばらつきの大きさは±30μm程になり、単体の容量センサ素子20の中での平面度のばらつきよりもはるかに大きい。つまり、容量センサ素子20を1つずつプリント配線基板10にタイリングする手法では、容量センサ装置として要求される平面度の条件を満たすことは困難である。 On the other hand, when a plurality of capacitive sensor elements 20 are tiled on the printed wiring board 10 as in the embodiment, the flatness of the pixels 21 between the capacitive sensor elements 20 must also be a predetermined value, for example, 5 μm or less. Here, when trying to tile the capacitive sensor elements 20 one by one on the printed wiring board 10, even if the flatness of each capacitive sensor element is ±5 μm or less, the capacitive sensor elements 20 cannot be tiled during tiling. Flatness varies between them. The magnitude of this variation is about ±30 μm, which is much larger than the variation in flatness within a single capacitive sensor element 20 . In other words, the method of tiling the capacitive sensor elements 20 one by one on the printed wiring board 10 cannot satisfy the flatness condition required for a capacitive sensor device.

そこで、実施形態では、容量センサ素子20が1つずつタイリングされるのではなく、同一の製造条件でまとめてタイリングされる。これにより、容量センサ素子20の間での平面度のばらつきが抑えられる。 Therefore, in the embodiment, the capacitive sensor elements 20 are not tiled one by one, but are collectively tiled under the same manufacturing conditions. This suppresses variations in flatness among the capacitive sensor elements 20 .

図4は、容量センサ装置1の製造装置の一例の構成を示す図である。図4に示す製造装置は、複数の容量センサ素子20をプリント配線基板10にまとめてタイリングする装置である。それぞれの容量センサ素子20は、予め平面度が±5μm以下となるように製造されているものとする。また、それぞれの容量センサ素子20にはアライメントマークが形成されているものとする。同様に、プリント配線基板10にもアライメントマークが形成されているものとする。 FIG. 4 is a diagram showing the configuration of an example of a manufacturing apparatus for the capacitive sensor device 1. As shown in FIG. The manufacturing apparatus shown in FIG. 4 is an apparatus for tiling together a plurality of capacitive sensor elements 20 on a printed wiring board 10 . It is assumed that each capacitive sensor element 20 is manufactured in advance so as to have a flatness of ±5 μm or less. It is also assumed that each capacitive sensor element 20 has an alignment mark formed thereon. Similarly, it is assumed that alignment marks are also formed on the printed wiring board 10 .

製造装置は、定盤101と、真空吸着機構102と、真空ポンプ103と、押圧部材104とを有している。 The manufacturing apparatus has a surface plate 101 , a vacuum suction mechanism 102 , a vacuum pump 103 and a pressing member 104 .

定盤101は、容量センサ素子20が配置される板状部材である。定盤101の容量センサ素子20と接する面の平面度は、少なくとも±5μm以下であり、好ましくは±5μmよりも小さい。定盤101においてそれぞれの容量センサ素子20が配置されるべき場所の例えば中心位置には、貫通孔101aが形成されている。また、定盤101においてそれぞれの容量センサ素子20が配置されるべき場所の近傍にはアライメントマークが形成されている。さらに、定盤101にはプリント配線基板10の位置合わせのためのアライメントマークも形成されている。 The platen 101 is a plate-like member on which the capacitive sensor element 20 is arranged. The flatness of the surface of the platen 101 in contact with the capacitive sensor element 20 is at least ±5 μm or less, preferably less than ±5 μm. A through-hole 101a is formed in the surface plate 101 at, for example, the central position where each capacitive sensor element 20 is to be arranged. Alignment marks are formed on the surface plate 101 in the vicinity of the locations where the capacitive sensor elements 20 are to be arranged. Further, alignment marks for positioning the printed wiring board 10 are also formed on the surface plate 101 .

真空吸着機構102は、例えば定盤101の容量センサ素子20と接する面と逆側の面に取り付けられる機構であって、定盤101の容量センサ素子20と接する面と逆側の面を気密にする。真空吸着機構102は、真空ポンプ103に取り付けられている。真空ポンプ103は、真空吸着機構102を介して貫通孔101aから空気を排出させることによって真空吸着機構102の内部及び貫通孔101aを真空状態にし、これによって定盤101に配置される容量センサ素子20を定盤101に吸着させる。 The vacuum suction mechanism 102 is attached to, for example, the surface of the surface plate 101 opposite to the surface in contact with the capacitive sensor element 20, and the surface of the surface plate 101 opposite to the surface in contact with the capacitive sensor element 20 is hermetically sealed. do. The vacuum adsorption mechanism 102 is attached to the vacuum pump 103 . The vacuum pump 103 evacuates the inside of the vacuum adsorption mechanism 102 and the through hole 101 a by discharging air from the through hole 101 a through the vacuum adsorption mechanism 102 , thereby evacuating the capacitive sensor element 20 arranged on the surface plate 101 . is adsorbed on the surface plate 101 .

押圧部材104は、定盤101の容量センサ素子20と接する面の側から定盤101を押圧する部材である。押圧部材104は、接着剤11が塗布された容量センサ素子20に対して位置合わせがされた状態のプリント配線基板10を押圧する。押圧部材104のプリント配線基板10と接する面には付勢部105が形成されている。また、押圧部材104のプリント配線基板10と接する面の周囲には、押圧時に定盤101に当接するように突出した当接部104aが形成されている。 The pressing member 104 is a member that presses the surface plate 101 from the side of the surface of the surface plate 101 in contact with the capacitive sensor element 20 . The pressing member 104 presses the printed wiring board 10 aligned with the capacitive sensor element 20 to which the adhesive 11 is applied. A biasing portion 105 is formed on the surface of the pressing member 104 that contacts the printed wiring board 10 . In addition, around the surface of the pressing member 104 that contacts the printed wiring board 10, a contact portion 104a is formed so as to protrude so as to contact the surface plate 101 during pressing.

付勢部105は、プリント配線基板10との接触時にプリント配線基板10に対して付勢力を与えることで押圧部材104からプリント配線基板10に与えられる荷重を一様にする。付勢部105は、例えば圧縮ばねといった付勢部材、空気圧ピストンといった機構等によって構成され得る。付勢部105の構成は、特定の構成に限定されるものではない。 The biasing portion 105 applies biasing force to the printed wiring board 10 when the printed wiring board 10 is in contact with the printed wiring board 10 , thereby uniforming the load applied from the pressing member 104 to the printed wiring board 10 . The biasing portion 105 can be configured by, for example, a biasing member such as a compression spring, a mechanism such as an air pressure piston, or the like. The configuration of the biasing portion 105 is not limited to a specific configuration.

図5は、容量センサ装置1の製造方法を示すフローチャートである。ステップS1において、定盤101とそれぞれの容量センサ素子20のチップとに形成されたアライメントマークを例えばカメラで認識することによって、定盤101とそれぞれの容量センサ素子20のチップとが位置合わせされる。そして、それぞれの位置合わせされた状態の容量センサ素子20のチップは、検出エリアが定盤101を向くように定盤101の上に配置される。 FIG. 5 is a flow chart showing a method for manufacturing the capacitive sensor device 1. As shown in FIG. In step S1, the surface plate 101 and the chip of each capacitive sensor element 20 are aligned by recognizing the alignment marks formed on the surface plate 101 and the chip of each capacitive sensor element 20 by, for example, a camera. . Then, the chips of the respective aligned capacitive sensor elements 20 are arranged on the platen 101 so that the detection area faces the platen 101 .

ステップS102において、真空ポンプ103によってそれぞれの容量センサ素子20が定盤101に真空吸着される。これにより、容量センサ素子20は、定盤101に固定される。 In step S<b>102 , each capacitive sensor element 20 is vacuum-sucked to the surface plate 101 by the vacuum pump 103 . Thereby, the capacitive sensor element 20 is fixed to the surface plate 101 .

ステップS3において、それぞれの容量センサ素子20の裏面に接着剤11が塗布される。接着剤11は、常温硬化型接着剤、熱硬化型接着剤、紫外線硬化型接着剤の何れか又は熱硬化型接着剤と紫外線硬化型接着剤の組み合わせの中から選択され得る。 In step S<b>3 , the adhesive 11 is applied to the back surface of each capacitive sensor element 20 . The adhesive 11 can be selected from any one of a room temperature curable adhesive, a thermosetting adhesive, an ultraviolet curable adhesive, or a combination of a thermosetting adhesive and an ultraviolet curable adhesive.

ステップS4において、定盤101とプリント配線基板10とに形成されたアライメントマークを例えばカメラで認識することによって定盤101とプリント配線基板10とが位置合わせされる。そして、接着剤11が塗布されたそれぞれの容量センサ素子20の上にプリント配線基板10が配置される。 In step S4, the surface plate 101 and the printed wiring board 10 are aligned by recognizing the alignment marks formed on the surface plate 101 and the printed wiring board 10 with, for example, a camera. Then, the printed wiring board 10 is arranged on each capacitive sensor element 20 to which the adhesive 11 is applied.

ステップS5において、押圧部材104によってプリント配線基板10が押圧されながら、接着剤11を硬化するための処理が実施される。これにより、容量センサ装置1が製造される。接着剤11を硬化するための処理として、例えば、接着剤11が熱硬化型接着剤であれば押圧部材104による押圧に加えて接着剤11の加熱が実施される。また、接着剤11が紫外線硬化型接着剤であれば押圧部材104による押圧に加えて接着剤11への紫外線の照射が実施される。一方、接着剤11が常温硬化型接着剤であれば加熱及び紫外線の照射は不要である。 In step S<b>5 , while the printed wiring board 10 is being pressed by the pressing member 104 , a process for curing the adhesive 11 is performed. Thereby, the capacitive sensor device 1 is manufactured. As a process for curing the adhesive 11, for example, if the adhesive 11 is a thermosetting adhesive, the adhesive 11 is heated in addition to being pressed by the pressing member 104. FIG. If the adhesive 11 is an ultraviolet curable adhesive, the adhesive 11 is irradiated with ultraviolet rays in addition to being pressed by the pressing member 104 . On the other hand, if the adhesive 11 is a room temperature curing adhesive, heating and ultraviolet irradiation are unnecessary.

以上説明したように実施形態によれば、2次元状に配置されてそれぞれが対向した検査対象との間の静電容量を検出する複数の画素を含む複数の容量センサ素子がプリント配線基板の上に間隔を空けて2次元状に配置されることで容量センサ装置が構成されている。これにより、それぞれの容量センサ素子のチップサイズを必要以上に大きくする必要はない。したがって、歩留りや製造装置による容量センサ素子のサイズ的な制約によらずに検出サイズを大きくすることができる。 As described above, according to the embodiment, a plurality of capacitive sensor elements including a plurality of pixels that are two-dimensionally arranged and detect the capacitance between an object to be inspected and are opposed to each other are mounted on the printed wiring board. A capacitive sensor device is configured by arranging them two-dimensionally with an interval between them. This eliminates the need to increase the chip size of each capacitive sensor element more than necessary. Therefore, the detection size can be increased without being restricted by the size of the capacitive sensor element due to yield or manufacturing equipment.

ここで、複数の容量センサ素子をプリント配線基板にタイリングする場合、平面度をある範囲内に抑えることが単体の容量センサ素子の場合よりも難しくなる。そこで、実施形態では複数の容量センサ素子を同時にタイリングすることによって平面度のばらつきを小さくすることができる。また、製造の際には真空吸着によって容量センサ素子20が平らな盤面に固定された状態でプリント配線基板に荷重をかけつつ複数の容量センサ素子とプリント配線基板とが接着される。さらに、押圧の際には付勢部材によってプリント配線基板に付勢力が与えられつつ、押圧部に形成された当接部が定盤に当接することによって必要以上の荷重がプリント配線基板に加えられることが抑制される。これらによっても平面度のばらつきを小さくすることができる。結果として、複数の容量センサ素子をタイリングする場合であっても容量センサ装置1として要求される平面度の条件が満足される。 Here, when tiling a plurality of capacitive sensor elements on a printed wiring board, it becomes more difficult to keep the flatness within a certain range than in the case of a single capacitive sensor element. Therefore, in the embodiment, by tiling a plurality of capacitive sensor elements at the same time, variations in flatness can be reduced. Further, during manufacturing, a plurality of capacitive sensor elements and the printed wiring board are adhered while a load is applied to the printed wiring board while the capacitive sensor elements 20 are fixed to a flat board surface by vacuum suction. Further, when the printed wiring board is pressed, an urging force is applied to the printed wiring board by the urging member, and the abutting portion formed in the pressing portion abuts against the surface plate, thereby applying an excessive load to the printed wiring board. is suppressed. These can also reduce variations in flatness. As a result, the flatness condition required for the capacitive sensor device 1 is satisfied even when a plurality of capacitive sensor elements are tiled.

また、実施形態では、定盤、容量センサ素子、プリント配線基板のそれぞれに形成されたアライメントマークによって位置合わせが行われる。つまり、実施形態では定盤と容量センサ素子とが位置合わせされた上で容量センサ素子が定盤に固定され、さらに定盤とプリント配線基板とが位置合わせされた上で容量センサ素子がプリント配線基板に接着される。このような2段階の位置合わせにより、これにより、プリント配線基板に対してそれぞれの容量センサ素子が正しい位置でかつて正しい向きで配置され得る。これによっても計測の際の誤差の抑制につながる。 Further, in the embodiment, alignment is performed by alignment marks respectively formed on the surface plate, the capacitive sensor element, and the printed wiring board. That is, in the embodiment, the surface plate and the capacitive sensor element are aligned and then the capacitive sensor element is fixed to the surface plate. It is glued to the substrate. With such a two-step alignment, this allows each capacitive sensor element to be placed in the correct position and once in the correct orientation with respect to the printed circuit board. This also leads to suppression of errors in measurement.

[変形例]
実施形態の変形例を説明する。実施形態では容量センサ装置の製造方法によって容量センサ装置に必要とされる平面度の条件が達成される。これに対し、例えば容量センサ装置を構成する3つ以上の容量センサ素子と検査対象との距離が計測され、この距離の計測結果に従って容量センサ装置と検査対象とが平行となるように容量センサ装置又は検査対象の姿勢が制御されてもよい。距離の計測対象となる3つ以上の容量センサ素子の間の距離は可能な限り離れていることが望ましい。例えば、図1では、左上端、左下端、右下端の容量センサ素子が距離の計測対象として選択されてよい。また、容量センサ装置の姿勢制御の手法としては、例えばエア浮上ユニットによって容量センサ装置を浮上させる手法が考えられ得る。なお、距離の計測は、例えば容量センサ装置1のプリント配線基板10に埋め込まれたフォトインタラプタ等の距離センサを用いて行われ得る。
[Modification]
A modification of the embodiment will be described. In an embodiment, the flatness condition required for the capacitive sensor device is achieved by the method for manufacturing the capacitive sensor device. On the other hand, for example, the distance between three or more capacitive sensor elements constituting the capacitive sensor device and the test object is measured, and the capacitive sensor device and the test object are aligned in parallel according to the measurement result of the distance. Alternatively, the posture of the inspection object may be controlled. It is desirable that the distances between the three or more capacitive sensor elements whose distances are to be measured be as long as possible. For example, in FIG. 1, the upper left, lower left, and lower right capacitive sensor elements may be selected as distance measurement targets. Also, as a method of attitude control of the capacitive sensor device, for example, a method of floating the capacitive sensor device by an air levitation unit can be considered. The distance measurement can be performed using a distance sensor such as a photointerrupter embedded in the printed wiring board 10 of the capacitive sensor device 1, for example.

また、実施形態では、容量センサ素子20は矩形状に配置されるとされている。これに対し、容量センサ素子20は、必ずしも矩形状に配置されなくてよい。例えば、図6に示すように、9個の容量センサ素子20が正方状に配置されてもよい。また、図7に示すように、11個の容量センサ素子20が千鳥状に配置されてもよい。正方状及び千鳥状の配置においても容量センサ素子20の数は特定の数に限定されない。 Further, in the embodiment, the capacitive sensor elements 20 are arranged in a rectangular shape. In contrast, the capacitive sensor elements 20 do not necessarily have to be arranged in a rectangular shape. For example, as shown in FIG. 6, nine capacitive sensor elements 20 may be arranged in a square. Also, as shown in FIG. 7, 11 capacitive sensor elements 20 may be arranged in a zigzag pattern. The number of capacitive sensor elements 20 is not limited to a specific number even in the square and staggered arrangements.

本発明は、上記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、各実施形態は適宜組み合わせて実施してもよく、その場合組み合わせた効果が得られる。更に、上記実施形態には種々の発明が含まれており、開示される複数の構成要件から選択された組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、課題が解決でき、効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。 The present invention is not limited to the above-described embodiments, and can be modified in various ways without departing from the scope of the present invention at the implementation stage. Further, each embodiment may be implemented in combination as appropriate, in which case the combined effect can be obtained. Furthermore, various inventions are included in the above embodiments, and various inventions can be extracted by combinations selected from a plurality of disclosed constituent elements. For example, even if some constituent elements are deleted from all the constituent elements shown in the embodiments, if the problem can be solved and effects can be obtained, the configuration with the constituent elements deleted can be extracted as an invention.

1 容量センサ装置、2 ステージ、3 給電回路、4 駆動機構、5 メカ制御回路、6 計測回路、7 判定回路、8 表示装置、9 制御回路、10 プリント配線基板、11 接着剤、20 容量センサ素子、21 画素、22 センサ電極、23 画素回路、101 定盤、101a 貫通孔、102 真空吸着機構、103 真空ポンプ、104 押圧部材、104a 当接部、105 付勢部。
REFERENCE SIGNS LIST 1 capacitive sensor device 2 stage 3 power supply circuit 4 drive mechanism 5 mechanical control circuit 6 measurement circuit 7 determination circuit 8 display device 9 control circuit 10 printed wiring board 11 adhesive 20 capacitive sensor element , 21 pixel, 22 sensor electrode, 23 pixel circuit, 101 surface plate, 101a through hole, 102 vacuum suction mechanism, 103 vacuum pump, 104 pressing member, 104a contact portion, 105 biasing portion.

本発明の第1の態様の容量センサ装置は、2次元状に配置されてそれぞれが対向した検査対象との間の静電容量をそれぞれ検出する複数の画素を含む複数の容量センサ素子が、プリント配線基板の上に間隔を空けて2次元状に複数配置されている。 In the capacitive sensor device according to the first aspect of the present invention, a plurality of capacitive sensor elements each including a plurality of pixels arranged two-dimensionally and each detecting a capacitance between an object to be inspected facing each other is printed. A plurality of them are arranged two-dimensionally on the wiring board at intervals.

本発明の第2の態様の容量センサ装置の製造方法は、平面度が±5μm以下である定盤と、2次元状に配置されてそれぞれが対向した検査対象との間の静電容量をそれぞれ検出する複数の画素を含む複数の容量センサ素子との位置を合わせて複数の容量センサ素子の第1の面を定盤に配置することと、それぞれの第1の面と逆側の面であるそれぞれの容量センサ素子の第2の面に接着剤を塗布することと、定盤とプリント配線基板との位置を合わせてそれぞれの容量センサ素子の第2の面にプリント配線基板を接触させることと、プリント配線基板と接触したときに定盤と当接するように構成された押圧部材によってプリント配線基板を押圧することと、押圧部材によってプリント配線基板が押圧された状態で接着剤を硬化させることとを具備する。 The method for manufacturing a capacitive sensor device according to the second aspect of the present invention is to reduce the capacitance between a surface plate having a flatness of ±5 μm or less and two-dimensionally opposed inspection objects. arranging the first surfaces of the plurality of capacitive sensor elements on the surface plate in alignment with the plurality of capacitive sensor elements including the plurality of pixels to be detected; applying an adhesive to the second surface of each capacitive sensor element; and aligning the surface plate with the printed circuit board and bringing the printed circuit board into contact with the second surface of each capacitive sensor element. pressing the printed wiring board with a pressing member configured to abut against the surface plate when in contact with the printed wiring board; and curing the adhesive while the printed wiring board is pressed by the pressing member. Equipped with

Claims (8)

2次元状に配置されてそれぞれが対向した検査対象との間の静電容量を検出する複数の画素を含む複数の容量センサ素子が、プリント配線基板の上に間隔を空けて2次元状に複数配置されている容量センサ装置。 A plurality of capacitive sensor elements each including a plurality of pixels that are two-dimensionally arranged and each detect a capacitance between an object to be inspected and are opposed to each other are two-dimensionally spaced apart on a printed circuit board. Deployed capacitive sensor device. 複数の前記容量センサ素子は、間隔を空けて正方状又は矩形状に配置されている、
請求項1に記載の容量センサ装置。
the plurality of capacitive sensor elements are spaced apart and arranged in a square or rectangular shape;
A capacitive sensor device according to claim 1 .
複数の前記容量センサ素子は、間隔を空けて千鳥状に配置されている、請求項1に記載の容量センサ装置。 2. The capacitive sensor device according to claim 1, wherein the plurality of capacitive sensor elements are spaced apart and arranged in a zigzag pattern. 前記間隔は1つの前記容量センサ素子の検出エリアのサイズに相当する間隔であり、
前記プリント配線基板に対するそれぞれの前記容量センサ素子の平面度は±5μm以下である、
請求項1乃至3の何れか1項に記載の容量センサ装置。
The interval is an interval corresponding to the size of the detection area of one capacitive sensor element,
flatness of each capacitive sensor element relative to the printed wiring board is ±5 μm or less;
4. A capacitive sensor device according to any one of claims 1 to 3.
平面度が±5μm以下である定盤と、2次元状に配置されてそれぞれが対向した検査対象との間の静電容量を検出する複数の画素を含む複数の容量センサ素子との位置を合わせて複数の前記容量センサ素子の第1の面を前記定盤に配置することと、
それぞれの前記第1の面と逆側の面であるそれぞれの前記容量センサ素子の第2の面に接着剤を塗布することと、
前記定盤とプリント配線基板との位置を合わせてそれぞれの前記容量センサ素子の第2の面に前記プリント配線基板を接触させることと、
前記プリント配線基板と接触したときに前記定盤と当接するように構成された押圧部材によって前記プリント配線基板を押圧することと、
前記押圧部材によって前記プリント配線基板が押圧された状態で前記接着剤を硬化させることと、
を具備する容量センサ装置の製造方法。
Align the positions of a surface plate having a flatness of ±5 μm or less and a plurality of capacitive sensor elements including a plurality of pixels arranged in a two-dimensional manner and detecting the capacitance between an object to be inspected and facing each other. placing the first surfaces of the plurality of capacitive sensor elements on the platen;
applying an adhesive to a second surface of each capacitive sensor element opposite the first surface;
aligning the surface plate and the printed wiring board and bringing the printed wiring board into contact with the second surface of each of the capacitive sensor elements;
pressing the printed wiring board with a pressing member configured to abut against the surface plate when in contact with the printed wiring board;
curing the adhesive while the printed wiring board is pressed by the pressing member;
A method of manufacturing a capacitive sensor device comprising:
前記接着剤は、常温硬化型接着剤、熱硬化型接着剤、紫外線硬化型接着剤の何れか又は熱硬化型接着剤と紫外線硬化型接着剤の組み合わせである、
請求項5に記載の容量センサ装置の製造方法。
The adhesive is a room temperature curable adhesive, a thermosetting adhesive, an ultraviolet curable adhesive, or a combination of a thermosetting adhesive and an ultraviolet curable adhesive.
A method of manufacturing a capacitive sensor device according to claim 5 .
前記押圧部材の前記プリント配線基板と接触する面には前記プリント配線基板に対して所定の付勢力を与える付勢部が形成されている、
請求項5又は6に記載の容量センサ装置の製造方法。
An urging portion that applies a predetermined urging force to the printed wiring board is formed on a surface of the pressing member that contacts the printed wiring board,
7. A method of manufacturing a capacitive sensor device according to claim 5 or 6.
それぞれの前記容量センサ素子を真空吸着によって前記定盤に吸着することをさらに具備する請求項5乃至7の何れか1項に記載の容量センサ装置の製造方法。
8. The method of manufacturing a capacitive sensor device according to any one of claims 5 to 7, further comprising sucking each of said capacitive sensor elements to said surface plate by vacuum suction.
JP2021163690A 2021-10-04 2021-10-04 Capacitive sensor device and manufacturing method therefor Pending JP2023054687A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021163690A JP2023054687A (en) 2021-10-04 2021-10-04 Capacitive sensor device and manufacturing method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021163690A JP2023054687A (en) 2021-10-04 2021-10-04 Capacitive sensor device and manufacturing method therefor

Publications (1)

Publication Number Publication Date
JP2023054687A true JP2023054687A (en) 2023-04-14

Family

ID=85874102

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021163690A Pending JP2023054687A (en) 2021-10-04 2021-10-04 Capacitive sensor device and manufacturing method therefor

Country Status (1)

Country Link
JP (1) JP2023054687A (en)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08327708A (en) * 1995-06-01 1996-12-13 Hitachi Ltd Method and apparatus for testing operation of electronic circuit in board under test
JP2002005981A (en) * 2000-06-16 2002-01-09 Oht Inc Inspection device and its method
JP2002139569A (en) * 2000-08-10 2002-05-17 Canon Inc Large-area fiber plate, radiation image pickup device using it, and their manufacturing method
JP2003222657A (en) * 2002-12-11 2003-08-08 Oht Inc Circuit pattern tester and circuit pattern testing method
WO2010150717A1 (en) * 2009-06-23 2010-12-29 株式会社 日立メディコ X-ray ct device
JP2011215124A (en) * 2010-03-15 2011-10-27 Alps Electric Co Ltd Capacitance detecting arrangement and capacitance detecting method
JP2015069541A (en) * 2013-09-30 2015-04-13 アルプス電気株式会社 Capacitance type input device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08327708A (en) * 1995-06-01 1996-12-13 Hitachi Ltd Method and apparatus for testing operation of electronic circuit in board under test
JP2002005981A (en) * 2000-06-16 2002-01-09 Oht Inc Inspection device and its method
JP2002139569A (en) * 2000-08-10 2002-05-17 Canon Inc Large-area fiber plate, radiation image pickup device using it, and their manufacturing method
JP2003222657A (en) * 2002-12-11 2003-08-08 Oht Inc Circuit pattern tester and circuit pattern testing method
WO2010150717A1 (en) * 2009-06-23 2010-12-29 株式会社 日立メディコ X-ray ct device
JP2011215124A (en) * 2010-03-15 2011-10-27 Alps Electric Co Ltd Capacitance detecting arrangement and capacitance detecting method
JP2015069541A (en) * 2013-09-30 2015-04-13 アルプス電気株式会社 Capacitance type input device

Similar Documents

Publication Publication Date Title
KR102230921B1 (en) Semiconductor device manufacturing method, and mounting device
KR102325189B1 (en) Display device
CN109103124B (en) Wafer bonding apparatus and wafer bonding system including the same
JP2013187393A (en) Bonding device and bonding method
TW201622027A (en) Manufacturing method and manufacturing device for semiconductor device
KR20200107559A (en) Light emitting device structure transfer apparatus
KR20200064250A (en) Bonding apparatus and bonding method
KR100785420B1 (en) Denting inspecting apparatus
JP2018004378A (en) Automated imaging device
CN104347644B (en) Visual detector and correlation technique with lens subassembly
TWI754482B (en) Component Mounting Device
JP2023054687A (en) Capacitive sensor device and manufacturing method therefor
TW201430997A (en) Measuring system for horizontality and pressure of collet using capacitive sensor array panel
JP7154074B2 (en) Device mounting apparatus and device mounting substrate manufacturing method
US20190115245A1 (en) Semiconductor manufacturing apparatus and driving method of the same
KR100797571B1 (en) Denting and Crack Inspecting Apparatus
JP2014076519A (en) Component transport device, electronic component inspection device, and component transport method
KR20220007799A (en) Display device and manufacturing method of the same
KR102284055B1 (en) Displaye laminating apparatus and support chuck leveling method using the same
JP7190717B1 (en) Inspection device and inspection method
JPWO2013039080A1 (en) Board manufacturing equipment
JP7143082B2 (en) Electronic component mounting device
KR20210119619A (en) Bonding device
KR20200049003A (en) Substrate stage and apparatus for inspecting display cells having the same
TWI819619B (en) Light emitting diode detection device and light emitting diode detection method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211004

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220906

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221102

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230110