CN109103089A - 等离子体处理方法和等离子体处理装置 - Google Patents

等离子体处理方法和等离子体处理装置 Download PDF

Info

Publication number
CN109103089A
CN109103089A CN201810644337.4A CN201810644337A CN109103089A CN 109103089 A CN109103089 A CN 109103089A CN 201810644337 A CN201810644337 A CN 201810644337A CN 109103089 A CN109103089 A CN 109103089A
Authority
CN
China
Prior art keywords
gas
chamber
plasma processing
film
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810644337.4A
Other languages
English (en)
Other versions
CN109103089B (zh
Inventor
谷川雄洋
河田进二
瀬本贵之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2017175364A external-priority patent/JP6952542B2/ja
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN109103089A publication Critical patent/CN109103089A/zh
Application granted granted Critical
Publication of CN109103089B publication Critical patent/CN109103089B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32458—Vessel
    • H01J37/32477—Vessel characterised by the means for protecting vessels or internal parts, e.g. coatings
    • H01J37/32495—Means for protecting the vessel against plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H01J2237/3321—CVD [Chemical Vapor Deposition]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3341—Reactive etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32816—Pressure
    • H01J37/32834—Exhausting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electromagnetism (AREA)

Abstract

本发明提供在腔室内的构件的表面更均匀地形成致密的保护膜的等离子体处理方法和等离子体处理装置。等离子体处理方法包括供给工序和成膜工序。在供给工序中，向腔室内供给混合气体，所述混合气体包含：含有硅元素和卤元素的化合物气体、含氧气体、以及包含与化合物气体中包含的卤元素相同种类的卤元素且不包含硅元素的添加气体。在成膜工序中，利用混合气体的等离子体，在腔室内的构件的表面形成保护膜。

Description

等离子体处理方法和等离子体处理装置
技术领域
本发明的各种侧面和实施方式涉及一种等离子体处理方法和等离子体处理装置。
背景技术
在半导体的制造工艺中，广泛使用利用等离子体进行薄膜的层叠或蚀刻等的等离子体处理装置。作为等离子体处理装置，例如有进行薄膜的层叠处理的等离子体CVD(Chemical Vapor Deposition：化学气相沉积)装置、进行蚀刻处理的等离子体蚀刻装置等。
另外，在进行各种等离子体处理时，配置在等离子体处理装置的腔室内的构件(以下有时记载为腔室内构件)暴露在处理气体的等离子体中，因此，腔室内构件由不易受到来自等离子体的损伤的材料形成。另外，已知如下一种技术：为了进一步提高腔室内构件的耐等离子体性，向腔室内供给包含含硅气体和O2气体的混合气体，通过混合气体的等离子体，利用硅氧化膜对腔室内构件的表面进行保护。作为含硅气体，例如使用SiCl4、SiF4等。
另外，已知如下一种技术：向等离子体处理装置的腔室内搬入晶圆(处理基板)，向腔室内供给包含SiCl4气体和O2气体的混合气体，使用混合气体的等离子体对晶圆进行处理，由此在晶圆上形成(成膜)硅氧化膜。
专利文献1：日本特开2016-12712号公报
专利文献2：国际公开第2010/038887号
发明内容
发明要解决的问题
SiCl4、SiF4等含硅气体的反应性高，因此，容易在气体的供给口附近通过等离子体使所述含硅气体离解出硅，并使离解出的硅与氧结合来生成氧化硅。由此，生成的氧化硅大多堆积于气体的供给口附近的腔室内构件的表面。因此，在腔室内，产生层叠较厚的硅氧化膜的部位和层叠较薄的硅氧化膜的部位。
若腔室内的硅氧化膜的厚度不同，则在使用等离子体来去除硅氧化膜时，在层叠较薄的硅氧化膜的部位，腔室内构件的表面受到等离子体带来的损伤。另一方面，在层叠较厚的硅氧化膜的部位，无法充分去除硅氧化膜。在层叠较厚的硅氧化膜的部位，当在未除净的硅氧化膜上进一步层叠硅氧化膜时，硅氧化膜的厚度增加。而且，该硅氧化膜最终从腔室内构件的表面剥离脱落，成为微粒而混入作为处理对象的晶圆。
另外，SiCl4、SiF4等含硅气体的反应性高，因此，容易通过等离子体而在腔室内的气氛中生成硅氧化物。在气氛中生成的硅氧化物堆积于腔室内构件的表面，由此在腔室内构件的表面形成硅氧化膜。但是，在气氛中生成的氧化硅堆积而形成的硅氧化膜易碎且容易剥落。因此，存在对晶圆进行处理时硅氧化膜成为微粒而在腔室内漂浮的情况。
并且，SiCl4、SiF4等含硅气体的反应性高，因此，根据各种条件，有时在气氛中生成的氧化硅甚至进入到气体的供给口的孔内。在该情况下，存在以下风险：在气体的供给口的侧壁层叠硅氧化膜，最终气体的供给口被层叠的硅氧化膜堵塞。
用于解决问题的方案
本发明的一个侧面是一种等离子体处理方法，包括供给工序和成膜工序。在供给工序中，向腔室内供给混合气体，所述混合气体包含：含有硅元素和卤元素的化合物气体、含氧气体、以及包含与化合物气体中包含的卤元素相同种类的卤元素且不包含硅元素的添加气体。在成膜工序中，利用混合气体的等离子体，在腔室内的构件的表面形成保护膜。
发明的效果
根据本发明的各种侧面和实施方式，能够在腔室内的构件的表面更均匀地形成致密的保护膜。
附图说明
图1是表示等离子体处理装置的概要的一例的截面图。
图2是表示缝隙板的一例的俯视图。
图3是表示电介质窗的一例的俯视图。
图4是图3的A-A截面图。
图5是表示在图3所示的电介质窗上设置有图2所示的缝隙板的状态的俯视图。
图6是表示由等离子体处理装置执行的处理的一例的流程图。
图7是表示试验片在腔室内的配置位置的图。
图8是表示在比较例1中改变了O2气体的流量的情况下的、层叠于各位置的试验片的保护膜的膜厚度的图。
图9是表示保护膜的成膜状态的一例的示意图。
图10是表示在比较例1中改变了O2气体的流量的情况下的、层叠于各位置的试验片的保护膜的膜质量的图。
图11是说明膜质量的测定方法的一例的图。
图12是表示在比较例1中改变了O2气体的流量的情况下的各元素的发光强度的图。
图13是表示在比较例1中改变了O2气体的流量的情况下的各元素的发光强度的图。
图14是表示在实施例1中改变了Cl2气体的流量的情况下的、层叠于各位置的试验片的保护膜的膜厚度的图。
图15是表示在实施例1中改变了压力的情况下的、层叠于各位置的试验片的保护膜的膜厚度的图。
图16是表示在实施例1中改变了Cl2气体的流量的情况下的、层叠于各位置的试验片的保护膜的膜质量的图。
图17是表示在实施例1中改变了Cl2气体的流量的情况下的各元素的发光强度的图。
图18是表示在实施例1中改变了Cl2气体的流量的情况下的各元素的发光强度的图。
图19是表示在比较例2中改变了O2气体的流量的情况下的、层叠于各位置的试验片的保护膜的膜厚度的图。
图20是表示在比较例2中改变了O2气体的流量的情况下的、层叠于各位置的试验片的保护膜的膜质量的图。
图21是表示在实施例2中从电介质窗的气体喷出口供给Ar气体的情况下的、层叠于各位置的试验片的保护膜的膜厚度的图。
图22是表示在实施例2中从电介质窗的气体喷出口供给Ar气体的情况下的、层叠于各位置的试验片的保护膜的膜质量的图。
附图标记说明
Cnt：控制部；ESC：静电卡盘；FCG：流量控制单元组；GSG：气体源组；LE：下部电极；RFG：高频电源；S：处理空间；W：晶圆；10：等离子体处理装置；12：腔室；14：天线；16：同轴波导管；18：电介质窗；18i：气体喷出口；20：载置台；30：排气装置；32：微波产生器；42：电介质板；44：缝隙板；50：中央导入部；52：周边导入部；52i：气体喷出口；60：粒块；70：试验片；71：硅基板；72：SiO2膜；73：保护膜。
具体实施方式
在一个实施方式中，公开的等离子体处理方法包括供给工序和成膜工序。在供给工序中，向腔室内供给混合气体，所述混合气体包含：含有硅元素和卤元素的化合物气体、含氧气体、以及包含与化合物气体中包含的卤元素相同种类的卤元素且不包含硅元素的添加气体。在成膜工序中，利用混合气体的等离子体，在腔室内的构件的表面形成保护膜。
另外，在公开的等离子体处理方法的一个实施方式中，也可以是，添加气体的流量可以为化合物气体的流量的5倍以上。
另外，在公开的等离子体处理方法的一个实施方式中，也可以是，添加气体的流量为化合物气体的流量的5倍以上且25倍以下的范围内的流量。
另外，在公开的等离子体处理方法的一个实施方式中，也可以是，化合物气体为SiCl4气体或SiF4气体。
另外，在公开的等离子体处理方法的一个实施方式中，也可以是，化合物气体为SiCl4气体，添加气体中包含Cl2气体、HCl气体、BCl3气体、CCl4气体或CH2Cl2气体中的至少任一种气体。
另外，在公开的等离子体处理方法的一个实施方式中，也可以是，化合物气体为SiF4气体，添加气体中包含NF3气体、SF6气体、HF气体、CF4气体或CHF3气体中的至少任一种气体。
另外，在公开的等离子体处理方法的一个实施方式中，也可以是，含氧气体中包含O2气体、CO气体或CO2气体中的至少任一种气体。
另外，在一个实施方式中，公开的等离子体处理方法还可以包括搬入工序、处理工序、搬出工序以及去除工序。在搬入工序中，在成膜工序之后，向腔室内搬入被处理基板。在处理工序中，在搬入工序之后，向腔室内供给处理气体，利用处理气体的等离子体来对被处理基板进行处理。在搬出工序中，在处理工序之后，从腔室内搬出被处理基板。在去除工序中，在搬出工序之后，向腔室内供给含氟气体，利用含氟气体的等离子体来去除腔室内的保护膜。另外，也可以在去除工序之后再次执行供给工序和成膜工序。
另外，在公开的等离子体处理方法的一个实施方式中，腔室可以具有大致圆筒状的侧壁和设置在侧壁的上部的上部顶板。另外，在供给工序中，也可以从沿侧壁设置的多个侧壁供给口向腔室内供给化合物气体、含氧气体以及添加气体，并且，从位于大致圆筒状的侧壁的轴线上且设置于上部顶板的下表面的顶板供给口向腔室内供给稀有气体。
另外，在一个实施方式中，公开的等离子体处理装置具备腔室、供给部、以及等离子体生成部。供给部向所述腔室内供给混合气体，所述混合气体包含：含有硅元素和卤元素的化合物气体、含氧气体、以及包含与化合物气体中包含的卤元素相同种类的卤元素且不包含硅元素的添加气体。等离子体生成部用于在腔室内生成混合气体的等离子体。
下面，基于附图来详细地说明公开的等离子体处理方法和等离子体处理装置的实施方式。此外，并不通过本实施方式来限定公开的等离子体处理方法和等离子体处理装置。
[等离子体处理装置10的结构]
图1是表示等离子体处理装置10的概要的一例的截面图。例如图1所示，等离子体处理装置10具备腔室12。腔室12提供用于收容作为被处理基板的一例的晶圆W的处理空间S。腔室12具有侧壁12a、底部12b以及顶部12c。侧壁12a具有以Z轴为轴线的大致圆筒形状。Z轴例如沿铅垂方向通过后述的载置台的中心。
底部12b设置于侧壁12a的下端侧。另外，侧壁12a的上端部形成开口。侧壁12a的上端部的开口通过电介质窗18而被关闭。电介质窗18被夹在侧壁12a的上端部与顶部12c之间。在电介质窗18与侧壁12a的上端部之间也可以夹设密封构件SL。密封构件SL例如为O型环，有助于腔室12的密闭。
在腔室12内，在电介质窗18的下方设置有载置台20。载置台20包括下部电极LE和静电卡盘ESC。下部电极LE包括例如由铝等形成的大致圆板状的第一板22a和第二板22b。第二板22b被筒状的支承部SP支承。支承部SP从底部12b向上方垂直地延伸。第一板22a设置在第二板22b上，且与第二板22b电导通。
下部电极LE经由供电棒PFR及匹配单元MU而与高频电源RFG电连接。高频电源RFG向下部电极LE供给高频偏压。由高频电源RFG产生的高频偏压的频率为适于控制向晶圆W引入的离子的能量的规定频率，例如为13.56MHz。匹配单元MU收容用于在高频电源RFG侧的阻抗与主要为电极、等离子体、腔室12之类的负载侧的阻抗之间取得匹配的匹配器。在该匹配器中，例如包括自偏压生成用的隔直电容器等。
静电卡盘ESC设置在第一板22a上。静电卡盘ESC具有用于向处理空间S侧载置晶圆W的载置区域MR。载置区域MR是与Z轴大致正交的大致圆形的区域，并且具有与晶圆W的直径大致相同的直径或比晶圆W的直径稍小的直径。另外，载置区域MR构成载置台20的上表面，该载置区域MR的中心、即载置台20的中心位于Z轴上。
静电卡盘ESC通过静电吸附力来保持晶圆W。静电卡盘ESC包括设置在电介质内的吸附用电极。静电卡盘ESC的吸附用电极经由开关SW及绝缘线CL而与直流电源DCS连接。静电卡盘ESC通过基于从直流电源DCS施加的直流电压产生的库仑力，将晶圆W吸附保持于静电卡盘ESC的上表面。在静电卡盘ESC的径向外侧设置有环状地包围晶圆W的周围的聚焦环FR。
在第一板22a的内部形成有环状的流路24。从冷却装置经由配管PP1向流路24供给制冷剂。被供给到流路24的制冷剂经由配管PP3被回收到冷却装置。并且，在等离子体处理装置10中，经由供给管PP2将来自传热气体供给部的传热气体、例如He气体等供给到静电卡盘ESC的上表面与晶圆W的背面之间。
在载置台20的外周的外侧、即载置台20与侧壁12a之间形成有空间，该空间为在俯视观察时具有环形状的排气路径VL。在排气路径VL与处理空间S之间设置有形成有多个贯通孔的环状的挡板26。排气路径VL经由排气口28h而与排气管28连接。排气管28安装于腔室12的底部12b。排气管28与排气装置30连接。排气装置30具有压力调整器和涡轮分子泵等真空泵。能够利用排气装置30将腔室12内的处理空间S减压到期望的真空度。另外，利用排气装置30使被供给到晶圆W的气体沿着晶圆W的表面朝向该晶圆W的边缘的外侧流动，并从载置台20的外周经由排气路径VL排出。
另外，本实施方式中的等离子体处理装置10具有加热器HT、HS、HC以及HE来作为温度控制机构。加热器HT设置在顶部12c内，并且以包围天线14的方式环状地延伸。加热器HS设置在侧壁12a内，并且环状地延伸。加热器HC设置在第一板22a内或静电卡盘ESC内。加热器HC设置于上述的载置区域MR的中央部分的下方、即与Z轴交叉的区域。加热器HE以包围加热器HC的方式环状地延伸。加热器HE设置于上述的载置区域MR的外边缘部分的下方。
另外，等离子体处理装置10具有天线14、同轴波导管16、微波产生器32、调谐器34、波导管36以及模式转换器38。天线14、同轴波导管16、微波产生器32、调谐器34、波导管36以及模式转换器38构成用于激励被供给到腔室12内的气体的等离子体生成部。
微波产生器32例如产生2.45GHz的频率的微波。微波产生器32经由调谐器34、波导管36以及模式转换器38而与同轴波导管16的上部连接。同轴波导管16沿作为其中心轴线的Z轴延伸。
同轴波导管16包括外侧导体16a和内侧导体16b。外侧导体16a具有以Z轴为中心延伸的圆筒形状。外侧导体16a的下端与具有导电性的表面的冷却套40的上部电连接。内侧导体16b具有以Z轴为中心延伸的圆筒形状，并且以与该外侧导体16a同轴的方式设置在外侧导体16a的内侧。内侧导体16b的下端与天线14的缝隙板44连接。
在本实施方式中，天线14是RLSA(Radial Line Slot Antenna：径向线缝隙天线)。天线14以与载置台20相对的方式配置在形成于顶部12c的开口内。天线14包括冷却套40、电介质板42、缝隙板44以及电介质窗18。电介质窗18是上部顶板的一例。电介质板42具有大致圆盘形状，电介质板42用于使微波的波长缩短。电介质板42例如由石英或铝等构成，被夹在缝隙板44与冷却套40的下表面之间。
图2是表示缝隙板44的一例的俯视图。缝隙板44为薄板状，且为圆板状。缝隙板44的板厚度方向上的两个面均为平坦的面。缝隙板44的中心CS位于Z轴上。在缝隙板44设置有多个缝隙对44p。多个缝隙对44p分别包括沿板厚度方向贯通的两个缝隙孔44a和44b。缝隙孔44a和44b各自的平面形状例如为长圆形状。在各缝隙对44p中，缝隙孔44a的长轴的延伸方向与缝隙孔44b的长轴的延伸方向彼此交叉或正交。多个缝隙对44p以包围缝隙板44的中心CS的方式排列在中心CS的周围。在图2所示的例子中，沿两个同心圆排列有多个缝隙对44p。在各同心圆上，缝隙对44p以大致相等的间隔排列。缝隙板44设置于电介质窗18上的上表面18u(参照图4)。
图3是表示电介质窗18的一例的俯视图，图4是图3的A-A截面图。例如图3和图4所示，电介质窗18由石英等电介质形成为大致圆盘状。在电介质窗18的中央形成有贯通孔18h。贯通孔18h的上侧部分是用于收容后述的中央导入部50的喷射器50b的空间18s，下侧部分是后述的中央导入部50的气体喷出口18i。此外，在本实施方式中，电介质窗18的中心轴线与Z轴一致。
电介质窗18的与上表面18u相反一侧的表面、即下表面18b面向处理空间S。在下表面18b中界定出各种形状。具体地说，下表面18b在包围气体喷出口18i的中央区域具有平坦面180。平坦面180是与Z轴正交的平坦的面。在下表面18b中界定出环状的第一凹部181。第一凹部181以环状在平坦面180的径向上的外侧区域与该平坦面180相连，且从下方朝向上方凹陷为锥状。
另外，在下表面18b中界定出多个第二凹部182。多个第二凹部182从下方朝向上方凹陷。在图3和图4所示的例子中，多个第二凹部182的个数为七个，但也可以为六个以下，也可以为八个以上。多个第二凹部182沿周向等间隔地配置。另外，多个第二凹部182在与Z轴正交的面上具有圆形的平面形状。
图5是表示在图3所示的电介质窗18上设置有图2所示的缝隙板44的状态的俯视图。图5示出从电介质窗18的下侧观察电介质窗18看到的状态。例如图5所示，在俯视观察时，即当从Z轴方向观察时，沿径向外侧的同心圆设置于缝隙板44的缝隙对44p与电介质窗18的第一凹部181重叠。另外，沿径向内侧的同心圆设置于缝隙板44的缝隙对44p的缝隙孔44b与电介质窗18的第一凹部181重叠。并且，沿径向内侧的同心圆设置的缝隙对44p的缝隙孔44a与多个第二凹部182重叠。
再次参照图1。由微波产生器32产生的微波通过同轴波导管16而向电介质板42传播，并从缝隙板44的缝隙孔44a和44b向电介质窗18传输。传输到电介质窗18的微波的能量在电介质窗18的正下方集中于由具有比较薄的板厚度的部分界定出的第一凹部181和第二凹部182。因而，等离子体处理装置10能够以使等离子体在周向和径向上稳定地分布的方式产生等离子体。
另外，等离子体处理装置10具备中央导入部50和周边导入部52。中央导入部50包括导管50a、喷射器50b以及气体喷出口18i。导管50a配置于同轴波导管16的内侧导体16b的内侧。另外，导管50a的端部延伸到电介质窗18沿Z轴界定的空间18s(参照图4)内。在导管50a的端部的下方且空间18s内收容有喷射器50b。在喷射器50b设置有沿Z轴方向延伸的多个贯通孔。另外，电介质窗18具有上述的气体喷出口18i。气体喷出口18i在空间18s的下方沿Z轴延伸，并与空间18s连通。中央导入部50经由导管50a向喷射器50b供给气体，且经由气体喷出口18i从喷射器50b向处理空间S内喷出气体。像这样，中央导入部50沿Z轴向电介质窗18的正下方的处理空间S内喷出气体。即，中央导入部50向处理空间S内的电子温度高的等离子体生成区域导入气体。另外，从中央导入部50喷出的气体大致沿Z轴流向晶圆W的中央的区域。气体喷出口18i为顶板供给口的一例。
中央导入部50经由流量控制单元组FCG1而与气体源组GSG1连接。气体源组GSG1供给包含多种气体的混合气体。流量控制单元组FCG1包括多个流量控制器和多个开闭阀。气体源组GSG1经由流量控制单元组FCG1内的流量控制器和开闭阀而与中央导入部50的导管50a连接。
例如图1所示，周边导入部52在高度方向、即Z轴方向上设置于电介质窗18的气体喷出口18i与载置台20的上表面之间。周边导入部52用于将气体从沿着侧壁12a的位置导入到处理空间S内。周边导入部52包括多个气体喷出口52i。多个气体喷出口52i在高度方向上沿侧壁12a的处理空间S侧排列在电介质窗18的气体喷出口18i与载置台20的上表面之间。
周边导入部52包括例如由石英等形成的环状的管52p。在管52p形成有多个气体喷出口52i。各个气体喷出口52i朝向Z轴方向沿斜上方喷出气体。气体喷出口52i是侧壁供给口的一例。例如图1所示，本实施方式的周边导入部52具有一个管52p，但作为其它方式，周边导入部52也可以具有沿腔室12的侧壁12a的内侧在上下方向上配置的两个以上的管52p。周边导入部52的管52p经由气体供给块56及流量控制单元组FCG2而与气体源组GSG2连接。流量控制单元组FCG2包括多个流量控制器和多个开闭阀。气体源组GSG2经由流量控制单元组FCG2内的流量控制器和开闭阀而与周边导入部52连接。流量控制单元组FCG1和FCG2以及气体源组GSG1和GSG2是供给部的一例。
等离子体处理装置10能够对从中央导入部50向处理空间S内供给的气体的种类和流量、以及从周边导入部52向处理空间S内供给的气体的种类和流量相独立地进行控制。在本实施方式中，等离子体处理装置10从中央导入部50和周边导入部52向处理空间S内供给同一种类的气体。另外，在本实施方式中，将从中央导入部50向处理空间S内供给的气体的流量与从周边导入部52向处理空间S内供给的气体的流量设定为大致相同的流量。
另外，例如图1所示，等离子体处理装置10具备包括处理器和存储器等的控制部Cnt。控制部Cnt按照存储器内保存的制程等数据、程序来控制等离子体处理装置10的各部。例如，控制部Cnt控制流量控制单元组FCG1和FCG2内的流量控制器和开闭阀，来调整从中央导入部50和周边导入部52导入的气体的流量。另外，控制部Cnt控制微波产生器32，来控制由微波产生器32生成的微波的频率、电力。另外，控制部Cnt控制高频电源RFG，来控制由高频电源RFG生成的高频偏压的频率和电力以及高频偏压的供给和切断。另外，控制部Cnt控制排气装置30内的真空泵，来控制腔室12内的压力。另外，控制部Cnt控制加热器HT、HS、HC以及HE，来调整腔室12内的各部的温度。
[处理流程]
如上述那样构成的等离子体处理装置10例如执行图6所示的处理。图6是表示由等离子体处理装置10执行的处理的一例的流程图。
首先，控制部Cnt将变量n初始化为0(S10)。然后，控制部Cnt在腔室12内尚未搬入晶圆W的状态下执行使保护膜层叠在腔室12内的构件的表面的保护膜层叠处理。
具体地说，控制部Cnt控制排气装置30内的真空泵，来将腔室12内减压到规定的真空度。另外，控制部Cnt控制加热器HT、HS、HC以及HE，来将腔室12内的各部调整为规定的温度。然后，控制部Cnt控制流量控制单元组FCG1和FCG2内的流量控制器及开闭阀，来将包含多种气体的混合气体分别以规定的流量从中央导入部50和周边导入部52供给至处理空间S内(S11)。步骤S11为供给工序的一例。
在本实施方式中，混合气体包含：含有硅元素和卤元素的化合物气体(前体气体)、含氧气体、包含与化合物气体中包含的卤元素相同种类的卤元素且不包含硅元素的添加气体。具体地说，混合气体中包含SiCl4气体来作为化合物气体，包含O2气体来作为含氧气体，包含Cl2气体来作为添加气体。除此以外，混合气体中包含Ar气体。
然后，控制部Cnt控制微波产生器32，来将例如2.45GHz的微波以规定的电力向处理空间S内供给规定时间。由此，在处理空间S内生成混合气体的等离子体，在腔室12内的构件的表面层叠规定厚度的保护膜(S12)。在本实施方式中，保护膜是硅氧化膜(SiO2膜)。步骤S12是成膜工序的一例。
接着，将晶圆W搬入到腔室12内，并载置在载置台20的静电卡盘ESC上(S13)。控制部Cnt将开关SW从关状态切换为开状态，来从直流电源DCS向静电卡盘ESC施加直流电压。由此，通过静电卡盘ESC中产生的库仑力将晶圆W吸附保持于静电卡盘ESC的上表面。步骤S13为搬入工序的一例。
接着，对搬入到腔室12内的晶圆W实施等离子体处理(S14)。具体地说，控制部Cnt再次控制排气装置30内的真空泵，来将腔室12内减压到规定的真空度，并控制加热器HT、HS、HC以及HE，来将腔室12内的各部调整为规定的温度。然后，控制部Cnt控制流量控制单元组FCG1和FCG2内的流量控制器和开闭阀，来将使用于晶圆W的处理的处理气体以规定的流量从中央导入部50和周边导入部52向处理空间S内供给。然后，控制部Cnt控制微波产生器32，来将例如2.45GHz的微波以规定的电力向处理空间S内供给规定时间。另外，控制部Cnt控制高频电源RFG，来将例如13.65MHz的高频偏压以规定的电力向下部电极LE供给规定时间。由此，在处理空间S内生成处理气体的等离子体，利用生成的等离子体对晶圆W的表面实施蚀刻、成膜等规定的处理。步骤S14为处理工序的一例。
接着，将开关SW从开状态切换为关状态，从腔室12内搬出晶圆W(S15)。步骤S15是搬出工序的一例。然后，控制部Cnt使变量n增加1(S16)，判定变量n的值是否为规定值n0以上(S17)。在变量n的值小于规定值n0的情况下(S17：“否”)，再次执行步骤S13所示的处理。
另一方面，在变量n的值为规定值n0以上的情况下(S17：“是”)，执行将层叠在腔室12内的构件的表面的保护膜去除的去除处理(S18)。具体地说，控制部Cnt控制排气装置30内的真空泵，来将腔室12内减压到规定的真空度。另外，控制部Cnt控制加热器HT、HS、HC以及HE，来将腔室12内的各部调整为规定的温度。然后，控制部Cnt控制流量控制单元组FCG1和FCG2内的流量控制器和开闭阀，来从中央导入部50和周边导入部52向处理空间S内供给规定流量的含氟气体。含氟气体中例如包含NF3气体、SF6气体以及CF4气体中的至少任一种气体。
然后，控制部Cnt控制微波产生器32，来将例如2.45GHz的微波以规定的电力向处理空间S内供给规定时间。由此，在处理空间S内生成含氟气体的等离子体，利用生成的等离子体来去除层叠在腔室12内的表面的保护膜。步骤S18为去除工序的一例。
然后，控制部Cnt判定是否结束针对晶圆W的处理(S19)。在不结束处理的情况下(S19：“否”)，再次执行步骤S10所示的处理。另一方面，在结束处理的情况下(S19：“是”)，等离子体处理装置10结束本流程图中所示的处理。
像这样，在本实施方式的等离子体处理装置10中，每当对与规定值n0相应的量的晶圆W实施等离子体处理，就执行保护膜的去除(S18)和保护膜的再次层叠(S11、S12)。特别是在规定值n0为1的情况下，每当对一张晶圆W实施等离子体处理，就执行保护膜的去除(S18)和保护膜的再次层叠(S11、S12)。
[实验]
在此，对在保护膜层叠处理中层叠在腔室12内的构件的表面的保护膜的膜厚度和膜质量进行了实验。在实验中，例如图7所示，在腔室12内的[1]～[6]的各部配置试验片70，并对层叠于试验片70的保护膜的膜厚度和膜质量进行了测定。在以下的实验中，将在硅基板上形成有1μm的厚度的SiO2膜的试验片70配置于腔室12内的各位置[1]～[6]。图7是表示腔室12内的配置试验片70的位置的图。例如图7所示，[1]为靠近电介质窗18的气体喷出口18i的位置，[3]和[4]为靠近周边导入部52的气体喷出口52i的位置。
[比较例1]
首先，最初关于比较例1进行了实验。图8是表示比较例1中的、在改变O2气体的流量的情况下层叠于各位置的试验片70的保护膜的膜厚度的图。在比较例1中，在保护膜形成处理中，向腔室12内供给Ar气体、SiCl4气体以及O2气体来作为混合气体。其它条件如下。
微波的电力：1000W
腔室12内的压力：20mT
RDC：50％
Ar/SiCl4/O2＝250sccm/10sccm/20～200sccm
此外，所谓RDC(Radical Distribution Control：径向分布控制)是指[(从气体喷出口18i供给的气体的流量)/(从气体喷出口18i和气体喷出口52i供给的气体的总流量)]×100。
例如图8所示，靠近气体喷出口18i的位置[1]的试验片70以及靠近气体喷出口52i的位置[3]和[4]的试验片70的保护膜比其它位置的试验片70的保护膜厚。另一方面，远离气体喷出口18i和气体喷出口52i的位置[2]、[5]以及[6]的试验片70的保护膜比位置[1]、[3]和[4]的试验片70的保护膜薄。像这样，具有靠近气体的喷出口的位置的保护膜比远离气体的喷出口的位置的保护膜厚的倾向。另外，在比较例1中，例如图8所示，即便使O2气体的流量相对于SiCl4气体的流量发生变化，靠近气体的喷出口的位置的保护膜变厚的倾向也不变。
在此，在保护膜层叠处理中，在处理空间S内进行以下的(1)～(4)所示的反应。
SiCl4→Si*+4Cl*···(1)
SiCl4←Si*+4Cl*···(2)
Si*+O2→SiO2···(3)
Si*+2O*→SiO2···(4)
在通过在气氛中生成的SiO2堆积于腔室12内的构件的表面而形成了保护膜的情况下，例如图9的(a)所示，在保护膜中，在各个粒块60之间存在很多间隙。当粒块60间的间隙多时，由于等离子体中的离子、自由基发生冲撞而粒块60容易剥落。图9是表示保护膜的成膜状态的一例的示意图。
相对于此，当在腔室12内的构件的表面发生上述的式(3)和(4)所示的反应时，例如图9的(b)所示，各个粒块60间的间隙小，形成致密的保护膜。对于粒块60间的间隙小的保护膜，即使等离子体中的离子、自由基发生冲撞，粒块60也不易剥落。
在比较例1中，当O2气体的流量减少时，处理空间S内的O2和O*减少。因此，上述的式(3)和(4)所示的反应减少。由此，通过上述的式(1)所示的反应而生成的Si*遍布到腔室12内的各部而不形成SiO2。由此，期待在腔室12内的构件的表面发生上述的式(3)和(4)所示的反应，来提高保护膜的膜质量。
图10是在比较例1中改变了O2气体的流量的情况下的、层叠于各位置的试验片70的保护膜的膜质量的图。在保护膜的膜质量的测定中，例如图11所示，使用试验片70的硅基板71上的SiO2膜72的反射光和通过保护膜层叠处理而层叠在SiO2膜72上的保护膜73的反射光，将SiO2膜72与保护膜73的偏振状态之差作为膜质量进行评价。图11是说明膜质量的测定方法的一例的图。具体地说，基于下述的式(5)计算利用分光椭偏仪测定出的SiO2膜72的反射光和保护膜73的反射光的各个强度比Ψ与相位差Δ的MSE(均方误差)。
【数1】
在上述的式(5)中，“i”表示由各个波长和入射角确定的第i个值，“σ”表示标准偏差，“N”表示Ψ和Δ的个数，“M”表示拟合参数的个数。另外，“mod”表示SiO2膜的反射光的理论值，“exp”表示SiO2膜72和保护膜73的反射光的实测值。
如果保护膜73是理想的SiO2膜，则SiO2膜72和保护膜73的折射率接近SiO2膜的折射率，因此基于上述的式(5)计算出的MSE的值为0。也就是说，MSE的值越小，表示保护膜73的膜质量越接近理想的SiO2膜的膜质量(例如图9的(b)所示的状态)，表示保护膜73的膜质量良好。另一方面，如果保护膜73与理想的SiO2膜不同，则保护膜73和SiO2膜72的折射率偏离SiO2膜的折射率，因此基于上述的式(5)计算出的MSE的值大。也就是说，MSE的值越大，表示保护膜73的膜质量与理想的SiO2膜的膜质量相差越远的状态(例如图9的(a)所示的状态)，表示保护膜73的膜质量差。尤其是当MSE的值为比10大的值时，SiO2膜容易剥落，成为作为保护膜无效的膜种类。
参照图10，即使仅使O2气体的流量相对于SiCl4气体的流量发生变化，也没有发现MSE产生一定的倾向。认为这是因为，即使使O2气体的流量减少，O2气体中含有的氧也会因气氛中的SiO2的生成而被消耗，试验片70上的保护膜中包含的SiO2大多为在气氛中生成的SiO2。因此，即使仅使O2气体的流量相对于SiCl4气体的流量变化，也难以提高保护膜的膜质量。
图12和图13是表示在比较例1中改变了O2气体的流量的情况下的各元素的发光强度的图。当使O2气体的流量减少时，如图13所示，处理空间S内的O*减少。但是，参照图12，没有发现SiO的发光的峰值强度发生变化。因此，认为即便使O2气体的流量减少，也在气氛中生成规定量的SiO2。因此，认为层叠于腔室12内的表面的保护膜的膜质量不提高。
[实施例1]
接着，关于本发明的实施例1进行了实验。图14是表示在实施例1中改变了Cl2气体的流量的情况下的、层叠于各位置的试验片70的保护膜的膜厚度的图。在本实施例1中，作为向腔室12内供给的混合气体，使用Ar气体、SiCl4气体、O2气体以及Cl2气体的混合气体。图14所示的实验是在以下的条件下进行的。
微波的电力：2500W
腔室12内的压力：20mT
RDC：50％
Ar/SiCl4/O2/Cl2
＝250sccm/10sccm/100sccm/0～250sccm
参照图14，发现以下倾向：如果作为添加气体的Cl2气体的流量为50sccm以上、即为作为化合物气体的SiCl4气体的流量的5倍以上，则靠近气体喷出口18i和气体喷出口52i的位置[1]、[3]以及[4]的试验片70的保护膜的厚度减少，远离气体喷出口18i和气体喷出口52i的位置[2]、[5]以及[6]的试验片70的保护膜的厚度增加。在图14的实验中，使Cl2气体的流量变化为250sccm、即SiCl4气体的流量的25倍，但已了解到，如果Cl2气体的流量在50sccm以上且250sccm以下的范围内，则靠近气体喷出口18i和气体喷出口52i的位置的保护膜的厚度减少，远离气体喷出口18i和气体喷出口52i的位置的保护膜的厚度增加。即，如果Cl2气体的流量为SiCl4气体的流量的5倍以上且25倍以下的范围内的流量，则能够在腔室12内的构件的表面形成厚度更均匀的保护膜。
认为这是因为，通过添加Cl2气体，前述的式(1)所示的反应被抑制，SiCl4气体的分子以分子的状态遍布腔室12内的各处，在接近腔室12内的构件的表面的地方，离解为Si*和Cl*。然后，在将Si*吸附于腔室12内的构件的表面之后，通过前述的式(3)或(4)所示的反应而在腔室12内的构件的表面形成SiO2。
在此，设Cl2气体的流量为250sccm，改变了腔室12内的压力的情况下的各部的保护膜的膜厚度例如为图15所示的那样。图15是表示在实施例1中改变了压力的情况下的、层叠于各位置的试验片70的保护膜的膜厚度的图。图15所示的实验是在以下的条件下进行的。
微波的电力：1000W
腔室12内的压力：20～150mT
RDC：50％
Ar/SiCl4/O2/Cl2
＝250sccm/10sccm/100sccm/250sccm
参照图15，发现如下倾向：越提高腔室12内的压力，在靠近等离子体源的区域，保护膜越厚，并且还发现如下倾向：越降低腔室12内的压力，则越保护膜以更均匀的厚度被层叠在腔室12内。在针对晶圆W的等离子体处理中，在腔室12内等离子体密度高的区域，由等离子体对腔室12内的构件带来的损伤大。因此，还考虑针对与在晶圆W的等离子体处理中等离子体密度变高的区域相面对的构件，层叠更厚的保护膜。在这样的情况下，通过调整腔室12内的压力，能够使层叠于由等离子体带来的损伤更大的区域的保护膜加厚。
图16是表示在实施例1中改变了Cl2气体的流量的情况下的、层叠于各位置的试验片70的保护膜的膜质量的图。图16所示的实验是在以下的条件下进行的。
微波的电力：1500W
腔室12内的压力：80mT
RDC：0％
Ar/SiCl4/O2/Cl2
＝250sccm/20sccm/50sccm/0～100sccm
参照图16，相比于Cl2气体的流量为0sccm的情况，在Cl2气体的流量为100sccm的情况下，在所有位置的试验片70中，保护膜的膜质量均提高。认为这是因为：通过添加Cl2气体，前述的式(1)所示的反应减少，SiCl4气体的分子以分子的状态遍布腔室12内的各处，在气氛中生成的SiO2的量被抑制。
图17和图18是表示在实施例1中改变了Cl2气体的流量的情况下的各元素的发光强度的图。可知：当使Cl2气体的流量增加时，如图17所示，在处理空间S内，Cl的发光强度增加，在处理空间S内，Cl*的浓度上升。另一方面，可知：当使Cl2气体的流量增加时，如图17所示，在处理空间S内，Si的发光强度减少，在处理空间S内，Si的浓度下降。认为这是因为：通过添加Cl2气体，相对于前述的式(2)所示的反应，前述的式(1)所示的反应减少。
另外，当使Cl2气体的流量增加时，如图17所示，SiO的发光强度的峰值减少。因此，气氛中的SiO的生成被抑制。由此认为：在将Si*吸附于腔室12内的构件的表面之后，通过前述的式(3)或(4)所示的反应生成SiO2，保护膜的膜质量提高。
另外，参照图18，伴随Cl2气体的流量的增加，O的发光强度下降。由于Cl2气体的分子的反应性比O2气体的分子的反应性高，因此Cl2气体的分子与O2气体的分子相比，容易更多地吸收等离子体的能量而成为Cl*。因此，认为用于使O2分子成为O*的能量减少，气氛中的O*减少。当气氛中的O*减少时，前述的式(4)的反应减少，气氛中的SiO2的生成被抑制。由此，在将Si*吸附于腔室12内的构件的表面之后，通过前述的式(3)或(4)所示的反应生成SiO2，形成于腔室12内的构件的表面的保护膜的膜质量提高。
[比较例2]
接着，在比较例2中，进行在添加有Cl2气体的混合气体中使O2气体的流量发生变化的实验。图19是表示在比较例2中改变了O2气体的流量的情况下的、层叠于各位置的试验片70的保护膜的膜厚度的图。在比较例2中，在保护膜形成处理中，从设置于沿着腔室12的侧壁12a的位置的多个气体喷出口52i向腔室12内供给Ar气体、SiCl4气体、O2气体以及Cl2气体的混合气体。其它条件如下。
微波的电力：1000W
腔室12内的压力：80mT
RDC：0％
Ar/SiCl4/O2/Cl2
＝500sccm/20sccm/30～100sccm/250sccm
例如图19所示，即便使O2气体变化，层叠于各位置的试验片70的保护膜的膜厚度也几乎不发生变化。
图20是表示在比较例2中改变了O2气体的流量改变的情况下的、层叠于各位置的试验片70的保护膜的膜质量的图。例如图20所示，当使O2气体变化时，层叠于试验片70的保护膜的膜质量根据腔室12内的位置而发生变化。
在本实施方式中的等离子体处理装置10中，以针对晶圆W的工艺的均匀化为目的，控制从天线14辐射的微波的分布、气体的分布，以使载置于静电卡盘ESC上的晶圆W的正上方的等离子体的密度均匀。但是，在通过在晶圆W的上方进行的等离子体的生成和扩散来向晶圆W上照射等离子体的粒子的等离子体处理装置10中，存在如下情况：根据腔室12内的空间的大小、天线14的形状等，在晶圆W的正上方，晶圆W的中心部的等离子体密度或外周部的等离子体密度偏大。为了校正该偏离，有时在腔室12内的侧壁12a、电介质窗18的下表面18b等处，有意地使等离子体密度不均匀。
例如在图20的实验结果中，在O2气体的流量为30sccm的情况下，层叠于位置[1]、[6]的试验片70的保护膜的MSE的值比层叠于位置[2]、[3]的试验片70的保护膜的MSE的值低。认为这是因为：在O2气体的流量为30sccm的情况下，相比于位置[2]、[3]，位置[1]、[6]处的微波的能量、气体的浓度等的关系更接近形成高密度的等离子体的条件。在等离子体密度高的区域中，MSE的值低，形成优质的保护膜。
另一方面，例如在图20的实验结果中，在O2气体的流量为100sccm的情况下，层叠于位置[2]、[6]的试验片70的保护膜的MSE的值比层叠于位置[1]、[3]的试验片70的保护膜的MSE的值低。认为这是因为，相比于位置[1]、[3]，位置[2]、[6]处的从天线14辐射的微波的能量、气体的浓度等的关系更接近形成高密度的等离子体的条件。
另外，当形成于腔室12内的各部的构件的表面的保护膜的膜质量差时，在针对晶圆W执行工艺期间，保护膜的表面容易剥落。尤其是当形成于电介质窗18的下表面18b的保护膜的表面的一部分剥落时，从电介质窗18的下表面18b剥落的保护膜容易成为微粒而附着于位于电介质窗18的下方的晶圆W的表面。因此，在形成于腔室12内的各部的构件的表面的保护膜之中，提高形成于电介质窗18的下表面18b的保护膜的膜质量尤为重要。
另外，在本实施方式中的等离子体处理装置10中，例如图1和图3～图5所示，电介质窗18形成为大致圆板状，在电介质窗18的形成有气体喷出口18i的中心轴的周边形成有由具有比较薄的板厚度的部分界定出的第一凹部181和多个第二凹部182。而且，从缝隙板44传输到电介质窗18的微波的能量集中于与第一凹部181及第二凹部182的位置对应的电介质窗18的正下方。因此，在形成有气体喷出口18i的电介质窗18的下表面18b的位置处，微波的能量小，在其周边的第一凹部181和第二凹部182的正下方的位置处，微波的能量大。也就是说，位置[2]的微波的能量比位置[1]的微波的能量大。因而，在仅变更了O2气体的流量的情况下，有时即使位置[1]和[2]中的一方接近形成高密度的等离子体的条件，另一方也不接近形成高密度的等离子体的条件，难以提高形成于两方的位置的保护膜的膜质量。
[实施例2]
接着，针对本发明的实施例2进行了实验。图21是表示在实施例2中从电介质窗18的气体喷出口18i供给了Ar气体的情况下的、层叠于各位置的试验片70的保护膜的膜厚度的图。图22是表示在实施例2中从电介质窗18的气体喷出口18i供给了Ar气体的情况下的、层叠于各位置的试验片70的保护膜的膜质量的图。在本实施例2中，从设置于沿着腔室12的侧壁12a的位置的多个气体喷出口52i向腔室12内供给Ar气体、SiCl4气体、O2气体以及Cl2气体的混合气体，并且从电介质窗18的气体喷出口18i向腔室12内供给Ar气体。另外，在图21中，将图19所示的实验结果中的、O2气体的流量为100sccm的情况下的实验结果也一并进行图示，在图22中，将图20所示的实验结果中的、O2气体的流量为100sccm的情况下的实验结果也一并进行图示。图21和图22所示的实验是在以下的条件下进行的。
微波的电力：1000W
腔室12内的压力：80mT
Ar/+Ar/SiCl4/O2/Cl2
＝350～500sccm/0～150sccm/20sccm/100sccm/250sccm
Ar气体的流量比：0％(+Ar/Ar＝0/500sccm)
Ar气体的流量比：30％(+Ar/Ar＝150/350sccm)
此外，在上述的条件中，“+Ar”表示从气体喷出口18i向腔室12内供给的Ar气体的流量，其它气体的流量表示从气体喷出口52i向腔室12内供给的气体的流量。
例如图21所示，即使将Ar气体的流量比从0％变更为30％，形成于各位置[1]～[6]的试验片70的保护膜的厚度也几乎不发生变化。
另一方面，例如图22所示，当将Ar气体的流量比从0％变更为30％时，形成于各位置[1]～[6]的试验片70的保护膜的膜质量发生了变化。具体地说，通过将Ar气体的流量比从0％变更为30％，表示位置[1]的试验片70的保护膜的膜质量的MSE的值从约80大幅度提升到约1.5。认为这是因为：通过将Ar气体的流量比从0％变更为30％，电介质窗18的气体喷出口18i附近的Ar气体的密度增加，[1]附近的等离子体密度增加。
另外，通过将Ar气体的流量比从0％变更为30％，虽然位置[2]的试验片70的保护膜的MSE的值从约2小幅度恶化为约4，但仍维持良好的膜质量。关于其它位置的试验片70的保护膜也是，MSE的值小幅度地发生了变化，但没有发现那么大的变化。
以电介质窗18的下表面18b的位置[1]和[2]处的保护膜的MSE的最大值来说，通过将Ar气体的流量比从0％变更为30％，MSE的最大值从约80大幅度提升到约4。这样，通过从电介质窗18的气体喷出口18i供给Ar气体，能够使微波的能量比较低的气体喷出口18i附近的等离子体密度增加。由此，能够使形成于电介质窗18的下表面18b的保护膜的膜质量整体提高。
以上，对等离子体处理装置10的实施方式进行了说明。如根据上述说明所明确的那样，根据本实施方式的等离子体处理装置10，能够在腔室12内的构件的表面更均匀地形成致密的保护膜。另外，根据本实施方式的等离子体处理装置10，通过添加Cl2气体，前述的式(1)所示的反应减少，SiCl4气体的分子以分子的状态遍布腔室12内的各处。因此，气体喷出口18i和气体喷出口52i的内部的气氛中的SiO2的生成被抑制，能够避免气体喷出口18i和气体喷出口52i被在气氛中生成的SiO2堵塞。
另外，从设置于沿着腔室12的侧壁12a的位置的多个气体喷出口52i向腔室12内供给Ar气体、SiCl4气体、O2气体以及Cl2气体的混合气体，并且从电介质窗18的气体喷出口18i向腔室12内供给Ar气体，由此能够使形成于电介质窗18的下表面18b的保护膜的膜质量整体提高。
[其它]
此外，本发明并不限定于上述的实施方式，能够在其主旨的范围内进行多种变形。
例如，在上述的实施方式中，使用Cl2气体来作为添加气体，但公开的技术不限于此，只要是包含与化合物气体中包含的卤元素相同种类的卤元素且不包括硅元素的气体即可，也可以使用其它气体。具体地说，也可以使用Cl2气体、HCl气体、BCl3气体、CCl4气体或CH2Cl2气体中的至少任一种气体来作为添加气体。
另外，在上述的实施方式中，使用O2气体来作为含氧气体，但公开的技术不限于此。例如，也可以使用包含O2气体、CO气体或CO2气体中的至少任一种气体的气体来作为含氧气体。
另外，在上述的实施方式中，使用SiCl4气体来作为化合物气体，但公开的技术不限于此，也可以使用SiF4气体来作为化合物气体。但是，在使用SiF4气体来作为化合物气体的情况下，作为添加气体，使用包括与化合物气体中包含的卤元素相同种类的卤元素且不包含硅元素的气体。具体地说，使用NF3气体、SF6气体、HF气体、CF4气体或CHF3气体中的至少任一种气体来作为添加气体。
另外，在上述的实施方式中，作为等离子体处理装置10的一例，对使用RLSA进行的微波等离子体处理进行了说明，但公开的技术不限于此。只要是使用等离子体来进行处理的装置即可，例如在使用CCP(Capacitively Coupled Plasma：电容耦合等离子体)、ICP(Inductively Coupled Plasma：电感耦合等离子体)等其它方式的等离子体处理装置中也能够应用公开的技术。
另外，在上述的实施方式中，在对晶圆W实施蚀刻、成膜等规定的处理(图6的步骤S14)之前，在腔室12内的构件的表面形成含硅膜来作为保护膜的处理(图6的步骤S12)中，向含有硅元素和卤元素的化合物气体(前体气体)和含氧气体中添加了包含与化合物气体中包含的卤元素相同种类的卤元素且不包含硅元素的气体。但是，公开的技术不限于此。
例如在图6的步骤S14中，也可以是，在使用包含含有硅元素和卤元素的化合物气体(前体气体)以及含氧气体的气体在晶圆W形成硅氧化膜的情况下，添加包含与化合物气体中包含的卤元素相同种类的卤元素且不包含硅元素的气体。在该情况下，在晶圆W层叠硅氧化膜的同时，在腔室12内的晶圆W以外的构件的表面也层叠硅氧化膜来作为反应副产物(所谓的沉积物)，但能够使该沉积物更均匀地层叠于腔室12内的晶圆W以外的构件的表面。由此，能够保护腔室12内的晶圆W以外的构件的表面，并且能够降低在从该构件的表面去除硅氧化膜时给该构件的表面带来的损伤。
另外，在上述的实施方式中，使用Ar气体来作为稀有气体，但也可以使用Ar气体以外的稀有气体。另外，也可以使用包含Ar气体的多种稀有气体混合而成的气体来代替Ar气体。另外，在从气体喷出口52i供给Ar气体、SiCl4气体、O2气体以及Cl2气体的混合气体并且从气体喷出口18i供给Ar气体的例子中，从气体喷出口52i供给的稀有气体的种类与从气体喷出口18i供给的稀有气体的种类也可以不同。
另外，在上述的实施例2中，从气体喷出口52i供给Ar气体、SiCl4气体、O2气体以及Cl2气体的混合气体，并且从气体喷出口18i供给Ar气体，但也可以是，从气体喷出口52i供给SiCl4气体、O2气体以及Cl2气体的混合气体，仅从气体喷出口18i供给Ar气体。

Claims (10)

1.一种等离子体处理方法，其特征在于，包括：
供给工序，向腔室内供给混合气体，所述混合气体包含：含有硅元素和卤元素的化合物气体、含氧气体、以及包含与所述化合物气体中包含的卤元素相同种类的卤元素且不包含硅元素的添加气体；以及
成膜工序，利用被供给到所述腔室内的所述混合气体的等离子体，在所述腔室内的构件的表面形成保护膜。
2.根据权利要求1所述的等离子体处理方法，其特征在于，
所述添加气体的流量为所述化合物气体的流量的5倍以上。
3.根据权利要求2所述的等离子体处理方法，其特征在于，
所述添加气体的流量为所述化合物气体的流量的5倍以上且25倍以下的范围内的流量。
4.根据权利要求1～3中的任一项所述的等离子体处理方法，其特征在于，
所述化合物气体为SiCl4气体或SiF4气体。
5.根据权利要求4所述的等离子体处理方法，其特征在于，
所述化合物气体为SiCl4气体，
所述添加气体中包含Cl2气体、HCl气体、BCl3气体、CCl4气体以及CH2Cl2气体中的至少任一种气体。
6.根据权利要求4所述的等离子体处理方法，其特征在于，
所述化合物气体为SiF4气体，
所述添加气体中包含NF3气体、SF6气体、HF气体、CF4气体以及CHF3气体中的至少任一种气体。
7.根据权利要求1～6中的任一项所述的等离子体处理方法，其特征在于，
所述含氧气体中包含O2气体、CO气体以及CO2气体中的至少任一种气体。
8.根据权利要求1～7中的任一项所述的等离子体处理方法，其特征在于，还包括：
搬入工序，在所述成膜工序之后，向所述腔室内搬入被处理基板；
处理工序，在所述搬入工序之后，向所述腔室内供给处理气体，利用所述处理气体的等离子体来对所述被处理基板进行处理；
搬出工序，在所述处理工序之后，从所述腔室内搬出所述被处理基板；以及
去除工序，在所述搬出工序之后，向所述腔室内供给含氟气体，利用所述含氟气体的等离子体来去除所述腔室内的所述保护膜，
其中，在所述去除工序之后，再次执行所述供给工序和所述成膜工序。
9.根据权利要求1～8中的任一项所述的等离子体处理方法，其特征在于，
所述腔室具有大致圆筒状的侧壁和设置在所述侧壁的上部的上部顶板，
在所述供给工序中，
从沿着所述侧壁设置的多个侧壁供给口向所述腔室内供给所述化合物气体、所述含氧气体以及所述添加气体，
并且，从位于大致圆筒状的所述侧壁的轴线上且设置于所述上部顶板的下表面的顶板供给口向所述腔室内供给稀有气体。
10.一种等离子体处理装置，其特征在于，具备：
腔室；
供给部，其向所述腔室内供给混合气体，所述混合气体包含：含有硅元素和卤元素的化合物气体、含氧气体、以及包含与所述化合物气体中包含的卤元素相同种类的卤元素且不包含硅元素的添加气体；以及
等离子体生成部，其用于在所述腔室内生成所述混合气体的等离子体。
CN201810644337.4A 2017-06-21 2018-06-21 等离子体处理方法和等离子体处理装置 Active CN109103089B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2017121714 2017-06-21
JP2017-121714 2017-06-21
JP2017175364A JP6952542B2 (ja) 2017-06-21 2017-09-13 プラズマ処理方法およびプラズマ処理装置
JP2017-175364 2017-09-13

Publications (2)

Publication Number Publication Date
CN109103089A true CN109103089A (zh) 2018-12-28
CN109103089B CN109103089B (zh) 2023-06-27

Family

ID=64693463

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810644337.4A Active CN109103089B (zh) 2017-06-21 2018-06-21 等离子体处理方法和等离子体处理装置

Country Status (3)

Country Link
US (1) US10923328B2 (zh)
KR (1) KR102499909B1 (zh)
CN (1) CN109103089B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10923328B2 (en) * 2017-06-21 2021-02-16 Tokyo Electron Limited Plasma processing method and plasma processing apparatus
US11149350B2 (en) * 2018-01-10 2021-10-19 Asm Ip Holding B.V. Shower plate structure for supplying carrier and dry gas
US11521849B2 (en) 2018-07-20 2022-12-06 Applied Materials, Inc. In-situ deposition process
KR102452098B1 (ko) * 2019-02-27 2022-10-11 주식회사 히타치하이테크 플라스마 처리 방법 및 플라스마 처리 장치
JP7527928B2 (ja) * 2019-12-02 2024-08-05 エーエスエム・アイピー・ホールディング・ベー・フェー 基板処理装置、基板処理方法
JP7341099B2 (ja) * 2020-04-07 2023-09-08 東京エレクトロン株式会社 クリーニング方法およびプラズマ処理装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016012712A (ja) * 2014-06-02 2016-01-21 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
US20160372308A1 (en) * 2015-06-17 2016-12-22 Tokyo Electron Limited Plasma processing method

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4222707B2 (ja) * 2000-03-24 2009-02-12 東京エレクトロン株式会社 プラズマ処理装置及び方法、ガス供給リング及び誘電体
WO2010038887A1 (ja) 2008-09-30 2010-04-08 東京エレクトロン株式会社 二酸化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマｃｖｄ装置
JP2010123866A (ja) * 2008-11-21 2010-06-03 Sharp Corp 半導体装置及びその製造方法
JP5377587B2 (ja) * 2011-07-06 2013-12-25 東京エレクトロン株式会社 アンテナ、プラズマ処理装置及びプラズマ処理方法
JP6207947B2 (ja) * 2013-09-24 2017-10-04 東京エレクトロン株式会社 被処理体をプラズマ処理する方法
JP6490374B2 (ja) * 2014-09-24 2019-03-27 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP6298391B2 (ja) * 2014-10-07 2018-03-20 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
JP2016091654A (ja) * 2014-10-30 2016-05-23 東京エレクトロン株式会社 プラズマ処理装置
US10458016B2 (en) * 2015-12-25 2019-10-29 Tokyo Electron Limited Method for forming a protective film
US11572617B2 (en) * 2016-05-03 2023-02-07 Applied Materials, Inc. Protective metal oxy-fluoride coatings
JP6723659B2 (ja) * 2017-01-12 2020-07-15 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
JP6767885B2 (ja) * 2017-01-18 2020-10-14 東京エレクトロン株式会社 保護膜形成方法
US10923328B2 (en) * 2017-06-21 2021-02-16 Tokyo Electron Limited Plasma processing method and plasma processing apparatus

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016012712A (ja) * 2014-06-02 2016-01-21 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
CN106463389A (zh) * 2014-06-02 2017-02-22 东京毅力科创株式会社 等离子体处理方法和等离子体处理装置
US20160372308A1 (en) * 2015-06-17 2016-12-22 Tokyo Electron Limited Plasma processing method

Also Published As

Publication number Publication date
US20180374682A1 (en) 2018-12-27
CN109103089B (zh) 2023-06-27
US10923328B2 (en) 2021-02-16
KR102499909B1 (ko) 2023-02-14
KR20180138554A (ko) 2018-12-31

Similar Documents

Publication Publication Date Title
CN109103089A (zh) 等离子体处理方法和等离子体处理装置
TWI753906B (zh) 蝕刻方法
TWI576912B (zh) 減少蝕刻腔室內污染的方法
CN107452616B (zh) 使用电不对称效应控制等离子体处理空间的系统和方法
EP3007205B1 (en) Workpiece processing method
TWI587379B (zh) Plasma processing method
CN105489485B (zh) 处理被处理体的方法
TW201546934A (zh) 電漿處理裝置及成膜方法
CN106067417A (zh) 蚀刻有机膜的方法
TWI766907B (zh) 電漿處理裝置及電漿處理方法
TWI713414B (zh) 基板處理裝置、半導體裝置之製造方法及記錄媒體
US10811274B2 (en) Etching method and plasma processing apparatus
TWI797134B (zh) 電漿處理方法及電漿處理裝置
US11302521B2 (en) Processing system and processing method
CN109427575B (zh) 蚀刻方法和蚀刻装置
TWI787239B (zh) 有機材料的蝕刻方法及設備
US20220246440A1 (en) Substrate processing method and substrate processing apparatus
US9305795B2 (en) Plasma processing method
US20210233778A1 (en) Etching method, substrate processing apparatus, and substrate processing system
JP2022098040A (ja) 基板処理方法
KR20210023738A (ko) 에칭 방법 및 기판 처리 장치
US20220199415A1 (en) Substrate processing method
JP2023067443A (ja) プラズマ処理方法及びプラズマ処理装置
CN115917711A (zh) 基板处理方法以及基板处理装置
JPH11102898A (ja) プラズマエッチング方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant