CN109075756B - 驱动电路和光发射器 - Google Patents

驱动电路和光发射器 Download PDF

Info

Publication number
CN109075756B
CN109075756B CN201780021298.6A CN201780021298A CN109075756B CN 109075756 B CN109075756 B CN 109075756B CN 201780021298 A CN201780021298 A CN 201780021298A CN 109075756 B CN109075756 B CN 109075756B
Authority
CN
China
Prior art keywords
power supply
side power
amplifier
terminal
positive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780021298.6A
Other languages
English (en)
Other versions
CN109075756A (zh
Inventor
中野慎介
野河正史
野坂秀之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Publication of CN109075756A publication Critical patent/CN109075756A/zh
Application granted granted Critical
Publication of CN109075756B publication Critical patent/CN109075756B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0283—Reducing the number of DC-current paths
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2171—Class D power amplifiers; Switching amplifiers with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H03F3/45192—Folded cascode stages
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/50—Transmitters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/405—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising more than three power stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/408—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising three power stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/516—Some amplifier stages of an amplifier use supply voltages of different value

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)
  • Optical Communication System (AREA)

Abstract

差分放大器(1‑1)的正侧电源端子(1‑1a)连接到正侧电源线(L1)。差分放大器(1‑2)的负侧电源端子(1‑2b)连接到负侧电源线(L2)。差分放大器(1‑1)的负侧电源端子(1‑1b)和差分放大器(1‑2)的正侧电源端子(1‑2a)相互连接。末级放大器(2)连接在正侧电源线(L1)与负侧电源线(L2)之间。

Description

驱动电路和光发射器
技术领域
本发明涉及一种用于驱动在光通信系统的光发射器中使用的光调制器等的驱动电路，以及光发射器。
背景技术
用于驱动光调制器的驱动电路需要将具有小振幅(例如，大约几百mV)的电信号放大到可以驱动光调制器的大振幅(例如，大约几V)，并输出电信号。该驱动电路理想地具有大增益特性和宽带特性，并且通常由连接的一组多级放大器实现。
图29示出了相关驱动电路的主要部分。驱动电路300使用前置放大器11-1和11-2以及输出级放大器12逐渐放大输入信号Vin的振幅，并输出具有所需振幅的输出信号Vout。这消除了增加每级放大器的增益的需要，从而在每个放大器中实现宽带特性。因此，作为整体可以获得具有大增益特性和宽频带特性的驱动电路。
通常，随着必要的输出振幅增加，放大器所需的电源电压也增加。因此，在后级放大器中驱动每个放大器所需的电源电压变得更高。在图29所示的驱动电路300中，前置放大器11-1和11-2的正侧电源端子11-1a和11-2a连接到电源电压V1的供电线(正侧电源线)LA，并且前置放大器11-1和11-2的负侧电源端子11-1b和11-2b连接到地线(负侧电源线)GND。另外，输出级放大器12的正侧电源端子12a连接到电源电压V2(V1＜V2)的供电线(正侧电源线)LB，并且输出级放大器12的负侧电源端子12b连接到地线(负侧电源线)GND。由此，在前侧放大器11-1和11-2的正侧电源端子11-1a和11-2a与负侧电源端子11-1b和11-2b之间提供电源电压V1，并且在输出级放大器12的正侧电源端子12a与负侧电源端子12b之间提供电源电压V2。
注意，非专利文献1描述了一种电路结构，其通过以低于输出级放大器的电源电压对前级中提供的处理相对小的振幅的放大器进行驱动，来降低驱动电路的功耗。
在图29所示的驱动电路300中，假设所有放大器(前置放大器11-1和11-2以及输出级放大器12)都由电源电压V2驱动，如果每个放大器的电流消耗保持不变，则功耗由V2×(2I1+I2)给出。然而，如果前置放大器11-1和11-2由电源电压V1驱动，则可以将功耗降低(V2-V1)×2I1。
现有技术文献
非专利文献
非专利文献1：D.W.Kim等人的“12.5-Gb/s analog front-end of an opticaltransceiver in 0.13-μm CMOS”，ISCAS 2013
发明内容
本发明要解决的问题
然而，当驱动电路安装在模块上时，可以仅提供单个电源电压以改善模块的便利性。在这种情况下，为了操作形成安装在模块上的驱动电路的放大器，需要其数量对应于各个放大器所需的电源电压的电源电路。
例如，当通过开关调节器电路实现每个放大器所需的电源电路时，由于该电路尺寸大，很难将该电路安装在与驱动电路相同的集成电路上，因此需要将开关调节器电路制备成单独的装置。因此，组件和实现方面的成本变得更高。
另一方面，当通过串联调节器电路实现每个放大器所需的电源电路时，可以将电源电路安装在与调制器驱动器相同的集成电路上。然而，上述(V2-V1)×2I1的功耗降低的效果丢失，因此难以执行驱动电路的低功耗操作。
如上所述，当用一个电源电压操作相关驱动电路时，需要其数量对应于各个放大器所需的电源电压的电源电路，存在难以兼顾驱动电路的低功耗操作和组件和实现方面的成本降低的问题。
考虑到上述问题做出了本发明，本发明的目的是提供一种通过接收单个电源电压来操作的驱动电路，可以执行较低功耗的操作，同时抑制了组件和实现方面的成本。
问题的解决方式
根据本发明，提供一种驱动电路，包括级联连接以顺序地放大输入信号的多个放大器，所述多个放大器各自包括正侧电源端子和负侧电源端子，其中所述多个放大器中的除了末级放大器之外的多个放大器以第一连接形式和第二连接形式中的一个连接到正侧电源线和负侧电源线，所述末级放大器的所述负侧电源端子连接到所述负侧电源线，所述第一连接形式是以下形式：第一级放大器的所述正侧电源端子连接到所述正侧电源线，紧接在末级放大器之前的放大器的所述负侧电源端子连接到所述负侧电源线，并且，对于从所述第一级放大器到所述紧接在末级放大器之前的放大器的各放大器，前级放大器的所述负侧电源端子和相邻的后级放大器的所述正侧电源端子相互连接，并且所述第二连接形式是以下形式：第一级放大器的所述负侧电源端子连接到所述负侧电源线，紧接在末级放大器之前的放大器的所述正侧电源端子连接到所述正侧电源线，并且，对于从所述第一级放大器到所述紧接在末级放大器之前的放大器的各放大器，前级放大器的所述正侧电源端子和相邻的后级放大器的所述负侧电源端子相互连接。
本发明的效果
根据本发明，除了末级放大器之外的多个放大器以第一连接形式和第二连接形式中的一个连接到正侧电源线和负侧电源线。末级放大器的负侧电源端子连接到所述负侧电源线。在第一种连接形式中，第一级放大器的正侧电源端子连接到正侧电源线，紧接在末级放大器之前的放大器的负侧电源端子连接到负侧电源线，并且，对于从第一级放大器到紧接在末级放大器之前的放大器的各放大器，前级放大器的负侧电源端子和相邻的后级放大器的正侧电源端子相互连接。在第二种连接形式中，第一级放大器的负侧电源端子连接到负侧电源线，紧接在末级放大器之前的放大器的正侧电源端子连接到正侧电源线，并且，对于从第一级放大器到紧接在末级放大器之前的放大器的各放大器，前级放大器的正侧电源端子和相邻的后级放大器的负侧电源端子相互连接。在本发明中，利用这种结构，可以实现一种电路结构，该电路结构可以由单个电源电压驱动，并且其中向较后级放大器提供较高的电源电压，从而能够执行较低功耗的操作，同时抑制了组件和实现方面的成本。
附图说明
图1是示出根据本发明第一实施例的驱动电路的主要部分的电路图；
图2是示出能够接收高于正侧电源电位的DC操作点的信号的电路的示例的电路图；
图3是示出能够输出具有以负侧电源电位为基准的DC操作点的信号的电路的示例的电路图；
图4是示出根据本发明第二实施例的驱动电路的主要部分的电路图；
图5是示出根据本发明第三实施例的驱动电路的主要部分的电路图；
图6是示出第二实施例的驱动电路具有电平移位器的示例的电路图；
图7是示出根据本发明第四实施例的驱动电路的主要部分的电路图；
图8是示出在第一实施例的驱动电路中设置N级(N为4或更大的整数)前置放大器的示例的电路图；
图9是示出在第二实施例的驱动电路中设置三级前置放大器的示例的电路图；
图10是示出在第二实施例的驱动电路中设置N级(N为4或更大的整数)前置放大器的示例的电路图；
图11是示出根据本发明第五实施例的驱动电路的主要部分的电路图；
图12是示出图9所示的驱动电路具有电平移位器的示例的电路图；
图13是示出根据本发明第六实施例的驱动电路的主要部分的电路图；
图14是示出差分放大器的结构的示例的电路图；
图15是示出差分放大器的结构的另一示例的电路图；
图16是示出根据本发明第七实施例的驱动电路的差分放大器的结构的示例的电路图；
图17是示出根据本发明第七实施例的驱动电路的差分放大器的结构的另一示例的电路图；
图18是示出根据本发明第八实施例的驱动电路的电平移位器的结构的示例的电路图；
图19是示出根据本发明第八实施例的驱动电路的电平移位器的结构的另一示例的电路图；
图20是示出根据本发明第八实施例的驱动电路的电平移位器的结构的另一示例的电路图；
图21是示出根据本发明第九实施例的可变增益放大器的结构的电路图；
图22是示出根据本发明第九实施例的可变增益放大器的增益-频率特性的曲线图；
图23是示出根据本发明第十实施例的可变增益放大器的结构的电路图；
图24是示出根据本发明第十实施例的可变增益放大器的增益-频率特性的曲线图；
图25是示出根据本发明第十一实施例的可变增益放大器的结构的电路图；
图26是示出根据本发明第十二实施例的可变增益放大器的结构的电路图；
图27是示出根据本发明第十三实施例的光发射器中光调制器与驱动电路的末级差分放大器之间的连接示例的电路图；
图28是示出根据本发明第十三实施例的光发射器中光调制器与驱动电路的末级差分放大器之间的另一连接示例的电路图；以及
图29是示出相关驱动电路的主要部分的电路图。
具体实施方式
下面将参考附图详细描述本发明的实施例。
[第一实施例]
图1是示出根据本发明第一实施例的驱动电路100的主要部分的电路图。驱动电路100包括多个级联连接的放大器，以便按顺序地放大输入信号。更具体地，驱动电路100包括两个差分放大器1(1-1和1-2)和末级差分放大器2，并且通过接收在正侧电源线L1与负侧电源线L2之间提供的单个电源电压V(V＝V2-V3)来操作。
在驱动电路100中，每个差分放大器1(1-1或1-2)包括正侧电源端子1a(1-1a或1-2a)和负侧电源端子1b(1-1b或1-2b)。差分放大器2包括正侧电源端子2a和负侧电源端子2b。
第一实施例示出了第一连接形式的示例。在第一连接形式中，通过将差分放大器1-1的正侧电源端子1-1a连接到正侧电源线L1，将差分放大器1-2的负侧电源端子1-2b连接到负侧电源线L2，并且将差分放大器1-1的负侧电源端子1-1b和差分放大器1-2的正侧电源端子1-2a相互连接，而使差分放大器1-1和1-2串联连接在正侧电源线L1与负侧电源线L2之间。通过将自身的正侧电源端子2a连接到正侧电源线L1并且将自身的负侧电源端子2b连接到负侧电源线L2而使差分放大器2连接在正侧电源线L1与负侧电源线L2之间。
两级前置放大器3由差分放大器1-1和1-2形成。差分放大器1-1设置为第一级放大器，而差分放大器1-2设置为第二级放大器。
在该驱动电路100中，差分放大器1-1放大输入信号Vin，并将放大的信号发送到差分放大器1-2。差分放大器1-2进一步放大从差分放大器1-1接收的放大信号，并将进一步放大的信号发送到差分放大器2。差分放大器2还进一步放大从差分放大器1-2接收的放大信号，并输出进一步放大的信号作为输出信号Vout。
该驱动电路100可以具有这样的电路结构，即，提供给差分放大器2的电源电压V(V＝V2-V3)被设置为最高，并且电源电压按照差分放大器1-1到差分放大器1-2的顺序增大。即，可以实现一种电路结构，该电路结构可以由单个电源电压V(V＝V2-V3)驱动，并且其中向较后级的放大器提供较高的电源电压。这消除了对其数量对应于各个放大器所需的电源电压的电源电路的需要，从而能够执行较低功耗的操作，同时抑制了组件和实现方面的成本。
为了简单起见，以下描述假设驱动电路100的负侧电源线L2接地的情况，即，将负侧电源线L2的电位V3设置为0V，并且电源电压V由V＝V2给出。注意，在其它实施例中(稍后描述)，电源电压V也由V＝V2给出。
在驱动电路100中，差分放大器1-1和1-2串联连接在正侧电源线L1与负侧电源线L2之间。因此，流入差分放大器1-1的电流I1也流入差分放大器1-2。电流I2流入差分放大器2。
与通过电源电压V2驱动所有放大器1-1、1-2和2的情况相比，在该驱动电路100中可以减小I1的电流消耗，从而实现V2×I1的功率降低。
在该驱动电路100中，将差分放大器1-1所需的电源电压和差分放大器1-2所需的电源电压之和与驱动差分放大器2所需的电源电压进行比较，然后将较大的值或等于或大于该较大值的值设定为电源电压V2。当差分放大器1-2所需的电源电压由VM表示时，设置为VM-V3>V2-VM。例如，设置为VM>V2/2。因此，作为期望状态，可以实现向较后级放大器提供较高电源电压的状态，从而在较后级放大器处理较大信号振幅的驱动电路中实现更适合于较低消耗电流操作的状态。
在该驱动电路100中，由于差分放大器1-1的正侧电源电位和负侧电源电位分别为V2和VM，因此差分放大器1-1的输出信号的DC操作点通常处于V2和VM之间的电位，并且差分放大器1-2上的输入信号的DC操作点的电位高于正侧电源电位VM。因此，差分放大器1-2需要具有如下电路结构，即，具有高于正侧电源电位的电位的DC操作点的信号可以输入到输入单元。
可以输入具有高于正侧电源电位的电位的DC操作点的信号的电路的示例是图2中所示的源极跟随器电路。图2中所示的源极跟随器电路例如包括：输入端子PIN1和PIN2分别连接到晶体管M1和M2的栅极端子，晶体管M1和M2的漏极端子连接到正侧电源端子VDD，晶体管M1和M2的源极端子分别连接到输出端子POUT1和POUT2，并且晶体管M1和M2的源极端子经由电阻器R分别连接到负侧电源端子VSS。当将图2所示的电路用作为差分放大器1-2的输入单元时，采用正侧电源电位VDD＝VM和负侧电源电位VSS＝V3。
在图2所示的电路中，在晶体管M1和M2在饱和区域中操作的情况下，允许输入端子PIN1和PIN2的操作点处的电压高达大约VDD+VTH。因此，在该电路中，可以输入比正侧电源电位VDD最多高大约VTH的电位的输入信号。VTH表示晶体管M1和M2的阈值电压。
通常，当输入信号的DC操作点的电压远高于放大器中的正侧电源电压时，难以放大信号和确保元件的击穿电压。因此，在图1所示的驱动电路100中，差分放大器1-1的输出单元最好是输出具有以负侧电源电位(VM)为基准的DC操作点的信号的电路。
作为可以输出具有以负侧电源电位为基准的DC操作点的信号的电路的示例，提供了使用p型MOS晶体管M3和M4的CML电路，如例如图3中所示。图3中所示的电路在输出“低”状态下能够将输出端子POUT1和POUT2的电位降低到作为基准的VSS的电位，并在输出“高”状态下将输出端子POUT1和POUT2的电位提高至电位VSS+I·R。当将图3所示的电路用作为差分放大器1-1的输出单元时，采用正侧电源电位VDD＝V2和负侧电源电位VSS＝VM。
[第二实施例]
在根据第一实施例的驱动电路100的前置放大器3中，差分放大器1-1被设置为第一级放大器，差分放大器1-2被设置为第二级放大器，差分放大器1-1的正侧电源端子1-1a连接到正侧电源线L1，差分放大器1-2的负侧电源端子1-2b连接到负侧电源线L2，并且差分放大器1-1的负侧电源端子1-1b和差分放大器1-2的正侧电源端子1-2a相互连接。
第二实施例将描述第二连接形式的示例。在采用第二连接形式的驱动电路200中，差分放大器1-2被设置为第一级放大器，差分放大器1-1被设置为第二级放大器，差分放大器1-1的正侧电源端子1-1a连接到正侧电源线L1，差分放大器1-2的负侧电源端子1-2b连接到负侧电源线L2，并且差分放大器1-1的负侧电源端子1-1b和差分放大器1-2的正侧电源端子1-2a相互连接。
在该驱动电路200中，差分放大器1-2放大输入信号Vin，并将放大的输入信号发送到差分放大器1-1。差分放大器1-1进一步放大从差分放大器1-2接收的放大信号，并将放大后的信号发送到差分放大器2。差分放大器2进一步放大从差分放大器1-1接收的放大信号，并且输出进一步放大的信号作为输出信号Vout。
同样在该驱动电路200中，将差分放大器1-1和差分放大器1-2所需的电源电压之和与驱动差分放大器2所需的电源电压进行比较，然后将较大的值或等于或大于该较大值的值设定为电源电压V2。在驱动电路200中，当差分放大器1-2所需的电源电压由VM表示时，设置为VM-V3>V2-VM。例如，设置为VM>V2/2。因此，作为期望状态，可以实现向较后级放大器提供较高电源电压的状态。
注意，在该驱动电路200中，作为差分放大器1-2的输出单元，希望使用可以获得具有以正侧电源电位(VM)为基准的DC操作点的输出信号的电路(例如，使用n型MOS晶体管的CML电路)，并且作为差分放大器1-1的输入单元，需要使用能够接收DC操作点低于负侧电源电位(VM)的信号的电路(例如，使用p型MOS晶体管的源极跟随器电路)。
[第三实施例]
在根据第一实施例的驱动电路100中，从差分放大器1-1接收的放大信号被直接输入到差分放大器1-2。在第三实施例中，在差分放大器1-1和1-2之间的信号的输入/输出路径上设置调节信号电平的电平移位器4，如图5中的驱动电路101所示。第三实施例将描述第一连接形式的示例。
如上所述，在第一实施例的驱动电路100中，存在电路结构的如下限制：差分放大器1-2需要能够接收具有高于正侧电源电位(VM)的电位的DC操作点的信号，并且期望差分放大器1-1输出具有以负侧电源电位(VM)为基准的DC操作点的信号。
在根据第三实施例的驱动电路101中，设置了电平移位器4，其具有与差分放大器1-1的输出端子连接的输入端子和与差分放大器1-2的输入端子连接的输出端子，由此消除了上述对差分放大器1-1的输出端子和差分放大器1-2的输入端子处的DC操作点的限制。
由于电平移位器4需要从具有VM与V2之间的电位的DC操作点的输入信号产生具有VM与V3之间的DC操作点的输出信号，所以电平移位器4的正侧电源端子4a连接到紧接在之前的差分放大器1-1的正侧电源端子1-1a(正侧电源线L1)，并且电平移位器4的负侧电源端子4b连接到紧接在之后的差分放大器1-2的负侧电源端子1-2b(负侧电源线L2)，如图5中所示。
注意，图5示出了在第一实施例的驱动电路100中提供电平移位器4的示例。然而，电平移位器4可以设置在第二实施例的驱动电路200中。图6示出了在第二实施例的驱动电路200中提供电平移位器4的示例。图6中所示的结构是第二连接形式的示例。在驱动电路201中，电平移位器4的正侧电源端子4a连接到紧接在之后的差分放大器1-1的正侧电源端子1-1a(正侧电源线L1)，并且电平移位器4的负侧电源端子4b连接到紧接在之前的差分放大器1-2的负侧电源端子1-2b(负侧电源线L2)。
[第四实施例]
在根据第一实施例的驱动电路100中，使用包括作为第一级放大器的差分放大器1-1和作为第二级放大器的差分放大器1-2在内的两级前置放大器3。在第四实施例中，使用包括作为第一级放大器的差分放大器1-1、作为第二级放大器的差分放大器1-2和作为第三级放大器的差分放大器1-3在内的三级前置放大器3，如由图7中的驱动电路102所示。第四实施例将描述第一连接形式的示例。
在该驱动电路102中，通过将差分放大器1-1的正侧电源端子1-1a连接到正侧电源线L1，将差分放大器1-3的负侧电源端子1-3b连接到负侧电源线L2，将差分放大器1-1的负侧电源端子1-1b和差分放大器1-2的正侧电源端子1-2a相互连接，并且将差分放大器1-2的负侧电源端子1-2b和差分放大器1-3的正侧电源端子1-3a相互连接，而使差分放大器1-1、1-2和1-3串联连接在正侧电源线L1与负侧电源线L2之间。
作为期望状态，实现了将提供给差分放大器2的电源电压设置为最高、并且供应的电源电压按照从差分放大器1-1到差分放大器1-3的顺序增大的状态。即，实现了在差分放大器1-1至1-3的正侧电源端子与负侧电源端子之间提供的电压按照从差分放大器1-1到差分放大器1-3的顺序增大的状态。在该示例中，设置为VM2-V3>VM1-VM2>V2-VM1。该设置通过差分放大器1-1至1-3和差分放大器2的设计来实现，如将在后面描述。
在该驱动电路102中，差分放大器1-1放大输入信号Vin，并将放大的输入信号发送到差分放大器1-2。差分放大器1-2进一步放大从差分放大器1-1接收的放大信号，并将进一步放大的信号发送到差分放大器1-3。差分放大器1-3进一步放大从差分放大器1-2接收的放大信号，并将又进一步放大的信号发送到差分放大器2。差分放大器2进一步放大从差分放大器1-3接收的放大信号，并输出又进一步放大的信号作为输出信号Vout。
与根据第一实施例的驱动电路100相比较，根据第四实施例的驱动电路102是可以在不增加功耗的情况下整体上增加放大器的级数的结构的示例，因此适合于加宽频段并执行高增益操作。与通过电源电压V2驱动差分放大器1-1至1-3中的每一个的情况相比较，可以预期2V2×I1的功耗降低，并且能够在实现单电源的同时获得比第一实施例的驱动电路100大的功耗降低。
注意，图1中所示的驱动电路100包括两级前置放大器3，并且图7中所示的驱动电路102包括三级前置放大器3。然而，前置放大器3不限于两级或三级的多级差分放大器。如图8中的驱动电路103所示，显然可以将该结构扩展到其中差分放大器1-1到1-N(N是整数4或更大的整数)级联连接的结构。
在图8所示的驱动电路103中，通过将差分放大器1-1的正侧电源端子1-1a连接到正侧电源线L1，将差分放大器1-N的负侧电源端子1-Nb连接到负侧电源线L2，并且连接差分放大器1-1和1-N之间的差分放大器的负侧电源端子和正侧电源端子，而使差分放大器1-1至1-N串联连接在正侧电源线L1与负侧电源线L2之间。作为期望状态，实现了将提供给差分放大器2的电源电压设置为最高、并且供应的电源电压按照从差分放大器1-1到差分放大器1-N的顺序增大的状态。
同样对于图4中所示的驱动电路200，可以设置三级前置放大器3，如图9中的驱动电路202所示。还可以将该结构扩展到其中差分放大器1-1至1-N(N是整数4或更大的整数)级联连接的结构，如图10中的驱动电路203所示。图9和图10是第二连接形式的示例。
[第五实施例]
图11示出了作为根据第五实施例的驱动电路104的示例，其中电平移位器4设置在第四实施例的驱动电路102(图7)中。在该驱动电路104中，电平移位器4-1设置在差分放大器1-1与差分放大器1-2之间的信号的输入/输出路径上，并且电平移位器4-2设置在差分放大器1-2与差分放大器1-3之间的信号的输入/输出路径上。第五实施例将描述第一连接形式的示例。
在该驱动电路104中，电平移位器4-1的正侧电源端子4-1a连接到紧接在之前的差分放大器1-1的正侧电源端子1-1a(正侧电源线L1)，并且电平移位器4-1的负侧电源端子4-1b连接到紧接在之后的差分放大器1-2的负侧电源端子1-2b。此外，电平移位器4-2的正侧电源端子4-2a连接到紧接在之前的差分放大器1-2的正侧电源端子1-2a，并且电平移位器4-2的负侧电源端子4-2b连接到紧接在之后的差分放大器1-3的负侧电源端子1-3b(负侧电源线L2)。
通过共同连接电平移位器4的正侧电源和电平移位器4所连接的前级差分放大器1的正侧电源，并且共同连接电平移位器4的负侧电源和电平移位器4所连接的后级差分放大器1的负侧电源，可以实现流入电平移位器4的电流流入另一个差分放大器1的结构，从而实现更大的功耗降低。
注意，图11示出了电平移位器4设置在图7所示的驱动电路102中的示例。然而，如图12中的驱动电路204所示，电平移位器4可以设置在图9中所示的驱动电路202中。
在该驱动电路204中，差分放大器1-3被设置为第一级放大器，差分放大器1-2被设置为第二级放大器，差分放大器1-1被设置为第三级放大器，电平移位器4-1设置在差分放大器1-2与1-3之间的信号的输入/输出路径上，并且电平移位器4-2设置在差分放大器1-2与1-1之间的信号的输入/输出路径上。
此外，在该驱动电路204中，电平移位器4-1的正侧电源端子4-1a连接到紧接在之后的差分放大器1-2的正侧电源端子1-2a，并且电平移位器4-1的负侧电源端子4-1b连接到紧接在之前的差分放大器1-3的负侧电源端子1-3b(负侧电源线L2)。此外，电平移位器4-2的正侧电源端子4-2a连接到紧接在之后的差分放大器1-1的正侧电源端子1-1a(正侧电源线L1)，并且电平移位器4-2的负侧电源端子4-2b连接到紧接在之前的差分放大器1-2的负侧电源端子1-2b。
[第六实施例]
在根据第一实施例的驱动电路100中，差分放大器1-1和1-2是单级差分放大器。然而，可以使用由多个级联连接的差分放大器构成的差分放大器组。图13示出了差分放大器1-1和1-2各自由差分放大器组形成的示例。
在驱动电路105中，采用包括差分放大器1A、1B和1C在内的三级差分放大器组作为差分放大器1-1，并且采用包括差分放大器1D和1E在内的两级差分放大器组作为差分放大器1-2。
通常，在许多情况下，在驱动电路中，较后级放大器处理具有较大振幅的信号，并且在较后级放大器中不仅电源电压而且必要的电流消耗也较大。在根据第六实施例的驱动电路105中，通过使形成后级差分放大器1-2的放大器的级数小于形成前级差分放大器1-1的放大器的级数，可以增大每级放大器消耗的电流。
在图13中，I1+I2+I3＝I4+I5＝I成立。然而，例如，采用设置I1＝I2＝I3＝I/3并且I4＝I5＝I/2，则与形成差分放大器1-1的每个放大器相比较，可以为形成后级差分放大器1-2的每个放大器设置较大的电流。
采用设置I1＜I2＜I3＜I4＜I5，可以实现形成差分放大器1-1和1-2的每个放大器中的电流朝着较后级逐渐增大的结构。即，当作为流入形成差分放大器1-1和1-2的放大器的电流，IF表示流入前级放大器的电流，并且IB表示流入后级放大器的电流时，设置为IF＜IB，从而实现电流朝着较后级逐渐增大的结构。
根据第五实施例的结构可以与第三实施例(在差分放大器1-1的输出端子与差分放大器1-2的输入端子之间设置电平移位器的结构)或第四实施例(在差分放大器1-2的后级设置差分放大器1-3、…、1-N(N是4或更大的整数)的结构)组合。或者，该结构可以与第二实施例(差分放大器1-2被设置为第一级放大器并且差分放大器1-2被设置为第二级放大器的结构)组合。
注意，在图13所示的驱动电路105中，示出了由多级放大器形成每个差分放大器1-1和1-2的示例。然而，也可以应用仅差分放大器1-1由多级放大器形成的示例。此外，差分放大器1-1由三级差分放大器组实现，并且差分放大器1-2由两级差分放大器组实现。即，形成前级放大器组的放大器的级数大于形成后级放大器组的放大器的级数。然而，形成前级放大器组的放大器的级数可以等于形成后级放大器组的放大器的级数。
此外，对于上述图1和图4至图10中所示的每个驱动电路，已经说明了相同值的电流流入串联连接的所有差分放大器1的电路的示例。然而，图1中所示的驱动电路101可以具有如下结构，即，用作电流路径的电路设置在V2端子与VM端子之间或者VM端子与V3端子之间，设置为流入差分放大器1-1的电流≠流入差分放大器1-2的电流。
根据本发明，形成末级放大器的放大器的级数不受限制。在所有实施例中，差分放大器2可以用由多个放大器形成的放大器组实现。
[第七实施例]
第七实施例的特征在于作为差分放大器1(1-1至1-N)和差分放大器2使用流入恒定电流的放大器。更具体地，第七实施例具有如下特征，在差分放大器1或2中提供由晶体管形成的尾电流源，所述晶体管具有连接到固定电位的栅极端子和连接到VM端子的源极端子。
通常，期望电源端子具有低阻抗，因为可以减小在电源端子中产生的电压噪声。例如，如图1中所示，当从差分放大器1-1向差分放大器1-2提供电源电压时，未直接连接到正侧电源线L1的电源端子和未直接连接到负侧电源线L2的电源端子(图1中的正侧电源端子1-2a和负侧电源端子1-1b)的阻抗难以降低，存在当流入这些电源端子的电流发生变化时产生大的电压噪声的问题。
为了解决该问题，通过作为差分放大器1和2使用流入恒定电流的放大器，流入未直接连接到正侧电源线L1的电源端子和未直接连接到负侧电源线L2的电源端子的电流保持恒定，从而抑制电压噪声的产生。
图14和15各自示出了流入恒定电流的差分放大器的结构的示例。图14中所示的差分放大器由晶体管M100、晶体管M101、电阻器R100、电阻器R101和电流源电路IS100形成，晶体管M100的栅极连接到差分放大器的非反相输入端子，而漏极连接到差分放大器的反相输出端子，晶体管M101的栅极连接到差分放大器的反相输入端子，而漏极连接到差分放大器的非反相输出端子，电阻器R100的一个端子连接到正侧电源端子VH，而另一端子连接到差分放大器的反相输出端子，电阻器R101的一个端子连接到正侧电源端子VH，而另一端子连接到差分放大器的非反相输出端子，电流源电路IS100的一个端子连接到晶体管M100和M101的源极而另一端子连接到负侧电源端子VL。
图15中所示的差分放大器由晶体管M102、晶体管M103、电阻器R102、电阻器R103、电阻器R104、电流源电路IS101和电流源电路IS102形成，晶体管M102的栅极连接到差分放大器的非反相输入端子，而漏极连接到差分放大器的反相输出端子，晶体管M103的栅极连接到差分放大器的反相输入端子，而漏极连接到差分放大器的非反相输出端子，电阻器R102的一个端子连接到正侧电源端子VH，而另一端子连接到差分放大器的反相输出端子，电阻器R103的一个端子连接到正侧电源端子VH，而另一端子连接到差分放大器的非反相输出端子，电阻器R104的一个端子连接到晶体管M102的源极，而另一端子连接到晶体管M103的源极，电流源电路IS101的一个端子连接到晶体管M102的源极，而另一端子连接到负侧电源端子VL，并且电流源电路IS102的一个端子连接到晶体管M103的源极，而另一端子连接到负侧电源端子VL。当I表示流入电流源电路IS100的电流时，流入电流源电路IS101和IS102中每个的电流由I/2表示。
在图14和图15中所示的每个结构中，电流源电路IS100、IS101或IS102使恒定电流始终从正侧电源端子VH流到负侧电源端子VL。因此，即使正侧电源端子VH未直接连接到正侧电源线L1，也可以将正侧电源端子VH中产生的电压噪声设置为零。类似地，即使负侧电源端子VL未直接连接到负侧电源线L2，也可以将负侧电源端子VL中产生的电压噪声设置为零。
另一方面，实际上不可能实现理想的电流源电路。因此，当信号输入到差分放大器的输入端子时，流入差分放大器的电流稍微改变。为了应对这种情况，直接连接到负侧电源端子VL的电流源电路由晶体管形成，该晶体管的栅极连接到固定电位而源极连接到负侧电源端子VL。由于栅极接地晶体管的源极端子具有低阻抗，所以可以抑制当流入负侧电源端子VL的电流稍微改变时产生的电压噪声。
图16和17分别示出了将晶体管用作图14和图15中所示的差分放大器的电流源电路IS100、IS101和IS102的结构。图16所示的差分放大器将晶体管M104用作为图14中所示的差分放大器的电流源电路IS100，晶体管M104的栅极被输入固定电压VB，漏极连接到晶体管M100和M101的源极，并且源极连接到负侧电源端子VL。
图17所示的差分放大器将晶体管M105用作图15中所示的差分放大器的电流源电路IS101，晶体管M105的栅极被输入固定电压VB，漏极连接到晶体管M102的源极，并且源极连接到负侧电源端子VL。另外，将晶体管M106用作电流源电路IS102，晶体管M106的栅极被输入固定电压VB，漏极连接到晶体管M103的源极，并且源极连接到负侧电源端子VL。
当将图16或图17中所示的结构用作第一至第六实施例中的每一个中描述的差分放大器1(1-1至1-N)和2中的每一个时，正侧电源端子VH连接到正侧电源线L1或另一个差分放大器的负侧电源端子。此外，负侧电源端子VL连接到负侧电源线L2或另一个差分放大器的正侧电源端子。
当将图16或图17中所示的结构用作差分放大器1(1-1至1-N)和2中的每一个时，可以实现晶体管M104、M105和M106中每一个的源极端子连接到负侧电源端子VL的结构，从而减小负侧电源端子VL的阻抗。由于负侧电源端子VL的电位比固定电压VB低了晶体管M104、M105和M106中的每一个的栅极-源极电压，所以负侧电源端子VL的电位可以通过固定电压VB设置到所需电位。
此外，当将图16或图17中所示的结构用作差分放大器1(1-1至1-N)和2中的每一个时，向较后级放大器提供较高电源电压的状态通过设计电路可以很容易地实现。
注意，在第七实施例中，FET(场效应晶体管)用作形成差分放大器的晶体管。很明显，使用双极晶体管也可以获得相同的效果。
[第八实施例]
第八实施例将描述电平移位器4(4-1或4-2)的结构的示例。更具体地，第八实施例具有如下特征：电平移位器4是用于允许从DC信号分量移位操作点的电路(例如，源极跟随器电路)。
在光通信中，期望的是能够传输低频信号的电路。然而，在一般电路示例中，电容元件被插入到信号路径中，因此难以将电路应用于光通信。
在第八实施例中，使用图18中所示的源极跟随器型电平移位器4。这允许操作点从DC信号分量移位，从而能够将电平移位器4应用于光通信。图18中所示的电平移位器4由晶体管M107、晶体管M108、电流源电路IS103和电流源电路IS104形成，晶体管M107的栅极连接到电平移位器4的非反相输入端子，漏极连接到正侧电源端子VH，并且源极连接到电平移位器4的非反相输出端子，晶体管M108的栅极连接到电平移位器4的反相输入端子，漏极连接到正侧电源端子VH，并且源极连接到电平移位器4的反相输出端子，电流源电路IS103的一个端子连接到电平移位器4的非反相输出端子，而另一端子连接到负端电源端子VL，并且电流源电路IS104的一个端子连接到电平移位器4的反相输出端子，而另一端子连接到负侧电源端子VL。
如图19中所示，通过在图18中的电平移位器4的输出端子与晶体管M107和M108的源极之间插入二极管D100和D101，允许操作点从DC信号分量的更大移位。
在本发明中，电平移位器4获得相当于驱动差分放大器1或2所需的电源电压的、操作点的较大移位。不仅操作点被源极跟随器移位，而且通过二极管D100和D101进一步移位操作点，从而允许操作点的更大移位。注意，可以使用二极管连接的晶体管(每个晶体管的栅极和漏极都相互连接)代替二极管D100和D101。
如图20中所示，电容元件C100和C101可以与图19中所示的电平移位器4的二极管D100和D101并联设置。如上所述，虽然当插入二极管D100和D101时允许操作点的移位更大，但电平移位器4的频带受到二极管D100和D101的高频信号损失的限制。在图20所示的结构中，通过添加电容元件C100和C101，高频信号通过电容元件C100和C101，从而实现可操作用于高频信号的电平移位器4。
注意，当图18至图20中的每一个所示的结构用作电平移位器4(4-1或4-2)时，正侧电源端子VH连接到正侧电源线L1或另一个差分放大器的正侧电源端子。负侧电源端子VL连接到负侧电源线L2或另一个差分放大器的负侧电源端子。
在第八实施例中，FET用作形成电平移位器4的晶体管。然而，显然使用双极晶体管也可以获得相同的效果。
[第九实施例]
第九实施例将描述可变增益放大器用作第一至第六实施例中的每一个中描述的多个差分放大器1(1-1至1-N)中的至少一个的示例。图21是示出根据本发明第九实施例的可变增益放大器的结构的电路图。可变增益放大器由n型MOS晶体管M13、n型MOS晶体管M14、p型MOS晶体管M15、p型MOS晶体管M16、电阻器R1和电感器L11、电阻器R2和电感器L12以及电流源电路IS形成，n型MOS晶体管M13的栅极连接到可变增益放大器的非反相输入端子(Vinp)，而漏极连接到可变增益放大器的反相输出端子(Voutn)，n型MOS晶体管M14的栅极连接到可变增益放大器的反相输入端子(Vinn)，而漏极连接到可变增益放大器的非反相输出端子(Voutp)，p型MOS晶体管M15的栅极被输入增益控制电压VGAIN，源极连接到正侧电源电压VDD而漏极连接到反相输出端子(Voutn)，p型MOS晶体管M16的栅极被输入增益控制电压VGAIN，源极连接到正侧电源电压VDD，而漏极连接到非反相输出端子(Voutp)，电阻器R1和电感器L11串联插入在正侧电源电压VDD与反相输出端子(Voutn)之间，电阻器R2和电感器L12串联插入在正侧电源电压VDD与非反相输出端子Voutp之间，并且电流源电路IS连接在n型MOS晶体管M13和M14的源极与负侧电源电压VSS之间。
在第九实施例中，栅极接收增益控制电压VGAIN的晶体管M15和M16实现了可变电阻器。
Vinp表示非反相输入电压信号，Vinn表示反相输入电压信号，Voutp表示非反相输出电压信号，Voutn表示反相输出电压信号，并且A1表示下一级放大器。
图22是示出当使用65nm CMOS工艺参数在图21所示的电路中将增益控制电压VGAIN从0.8V变为1.0V时模拟可变增益放大器的增益-频率特性的结果的曲线图。在该模拟中，将正侧电源电压VDD设置为1.5V；负侧电源电压VSS设置为0V；电阻器R1和R2中每一个的值设置为70Ω；电感器L11和L12中每一个的值设置为250pH；p型MOS晶体管M15和M16中每一个的尺寸Wp设置为28μm；n型MOS晶体管M13和M14中每一个的尺寸Wn设置为48μm；电流源电路IS的电流值设置为8mA；并且下一级放大器A1的输入电容C1和C2设置为20fF。
G08表示VGAIN＝0.8V的增益-频率特性，G10表示VGAIN＝1.0V的增益-频率特性，并且G08'表示通过平移VGAIN＝0.8V的增益-频率特性以使DC增益与VGAIN＝1.0V的DC增益一致而获得的曲线。可以确认，通过使用根据第九实施例的结构，可以在较宽频率范围内维持增益-频率曲线的形状的状态下控制增益。
当比较VGAIN＝1.0V的增益-频率曲线G10与通过平移VGAIN＝0.8V的增益-频率曲线G08以使DC增益与VGAIN＝1.0V的DC增益一致而获得的曲线G08'时，看出可以实现理想的增益变化，其中在约0至30GHz的宽频带中曲线G10的形状与曲线G08'的形状几乎一致。从第九实施例的模拟结果还可以看出，VGAIN＝0.8V的-3dB带宽是75.7GHz，并且VGAIN＝1.0V的-3dB带宽是62.8GHz，因此带宽的变化率降低至20.5％以达到理想的增益变化。
[第十实施例]
第十实施例将描述另一示例，其中可变增益放大器用作第一至第六实施例中的每一个中描述的多个差分放大器1(1-1至1-N)中的至少一个。图23是示出根据本发明第十实施例的可变增益放大器的结构的电路图。与图21中所示的根据第九实施例的结构的不同之处在于，电感器L13设置在以下二者之间：一者是可变增益放大器的反相输出端子(Voutn)；另一者是包括电阻器R1和电感器L11在内的串联电路的反相输出端子(Voutn)侧的端子以及p型MOS晶体管M15的漏极(第一可变电阻器的反相输出端子(Voutn)侧的端子)，并且电感器L14设置在以下二者之间：一者是可变增益放大器的非反相输出端子(Voutp)；另一者是包括电阻器R2和电感器L12在内的串联电路的非反相输出端子(Voutp)侧的端子以及p型MOS晶体管M16的漏极(第二可变电阻器的非反相输出端子(Voutp)侧的端子)。
图24是示出当使用65nm CMOS工艺参数在图23所示的电路中将增益控制电压VGAIN从0.8V变为1.0V时模拟可变增益放大器的增益-频率特性的结果的曲线图。在该模拟中，将正侧电源电压VDD设置为1.5V；负侧电源电压VSS设置为0V；电阻器R1和R2中每一个的值设置为70Ω；电感器L11和L12中每一个的值设置为400pH；电感器L13和L14中每一个的值设置为100pH；p型MOS晶体管M15和M16中每一个的尺寸Wp设置为28μm；n型MOS晶体管M13和M14中每一个的尺寸Wn设置为48μm；电流源电路IS的电流值设置为8mA；并且下一级放大器A1的输入电容C1和C2设置为20fF。
G08表示VGAIN＝0.8V的增益-频率特性，G10表示VGAIN＝1.0V的增益-频率特性，并且G08'表示通过平移VGAIN＝0.8V的增益-频率特性以使DC增益与VGAIN＝1.0V的DC增益一致而获得的曲线。
可以看出，通过使用根据第十实施例的可变增益放大器，可以在具有加重特性并且在较宽频率范围内维持增益-频率曲线形状的状态下控制增益。根据第十实施例的加重量对于VGAIN＝1.0V是2.8dB，对于VGAIN＝0.8V是2.9dB。
当比较VGAIN＝1.0V的增益-频率曲线G10与通过平移VGAIN＝0.8V的增益-频率曲线G08以使DC增益与VGAIN＝1.0V的DC增益一致而获得的曲线G08'时，看出可以实现理想的增益变化，其中在约0至25GHz的宽频带中曲线G10的形状与曲线G08'的形状几乎一致。
[第十一实施例]
第十一实施例将描述另一示例，其中可变增益放大器用作第一至第六实施例中的每一个中描述的多个差分放大器1(1-1至1-N)中的至少一个。图25是示出根据本发明第十一实施例的可变增益放大器的结构的电路图。与图21中相同的参考符号表示相同的组成元件。与图21中所示的根据第九实施例的结构的不同之处在于，将可变电阻器Rva设置为差分电路的差分电阻器，而不是将可变电阻器(晶体管M15和M16)设置为差分电路的差分对晶体管M13和M14的输出电阻器的一部分。即，可变电阻器Rva设置在可变增益放大器的反相输出端子(Voutn)与非反相输出端子(Voutp)之间。
根据第九和第十实施例中的每一个的结构采用DC电流流入可变电阻器的连接形式。因此，当可变电阻器的电阻值改变时，由IR降导致的电压降低量改变，从而导致输出端子(Vout、Voutn和Voutp)的DC操作点的变化。
在第十一实施例中，没有DC电流流入可变电阻器Rva。因此，即使可变电阻器Rva的电阻值改变，反相输出端子(Voutn)和非反相输出端子(Voutp)的DC操作点也不会改变。
另一方面，当从反相输出端子(Voutn)和非反相输出端子(Voutp)观察时，可变电阻器Rva看起来是差分电阻器。因此，放大器的输出电阻器的值通过改变可变电阻器Rva的电阻值而交替地改变，从而使得可以类似于第九和第十实施例而实现可变增益功能。
类似于第九和第十实施例，可变电阻器Rva可以通过例如p型MOS晶体管来实现，该p型MOS晶体管的栅极被输入增益控制电压VGAIN，源极连接到反相输出端子(Voutn)，而漏极连接到非反相输出端子(Voutp)。
[第十二实施例]
第十二实施例将描述另一示例，其中可变增益放大器用作第一至第六实施例中的每一个中描述的多个差分放大器1(1-1至1-N)中的至少一个。图26是示出根据本发明第十二实施例的可变增益放大器的结构的电路图。与图21和图25中相同的参考符号表示相同的组成元件。与图25所示的根据第十一实施例的结构的不同之处在于，电感器L13设置在可变增益放大器的反相输出端子(Voutn)与串联电路的反相输出端子(Voutn)侧的端子之间，该串联电路包括电阻器R1和电感器L11，并且电感器L14设置在可变增益放大器的非反相输出端子(Voutp)与串联电路的非反相输出端子(Voutp)侧的端子之间，该串联电路包括电阻器R2和电感器L12。
利用这种结构，在第十二实施例中，可以获得第十实施例中描述的效果和第十一实施例中描述的效果。
注意，当将图21、图23、图25和图26中的每一个中示出的结构用作第一至第六实施例中的每一个中描述的差分放大器1(1-1至1-N)中的至少一个时，提供正侧电源电压VDD的端子连接到正侧电源线L1或另一个差分放大器的负侧电源端子。另外，提供负侧电源电压VSS的端子连接到负侧电源线L2或另一个差分放大器的正侧电源端子。
注意，第九至第十二实施例中的每一个已经说明了使用p型MOS晶体管实现可变电阻器的结构的示例。然而，本发明不限于p型MOS晶体管，并且可以使用可以改变电阻值的任何电路，诸如n型MOS晶体管、或者p型或n型MOS晶体管与恒定电阻器的串联连接。
第九至第十二实施例中的每一个已经说明了将MOS晶体管用作放大晶体管(M13和M14)和可变电阻晶体管(M15和M16)的结构。然而，本发明不限于此，可以使用双极晶体管。
第九至第十二实施例中的每一个已经说明了所有放大晶体管的源极端子接地的结构。然而，本发明不限于此，源极端子经由电阻器或经由包括电阻器和电容器在内的并联电路接地的结构是合理的。
[第十三实施例]
第十三实施例描述将在第一至第十二实施例中的每一个中说明的驱动电路应用于光发射器的示例。图27是示出光发射器的驱动电路的末级差分放大器2与由驱动电路驱动的光调制器5之间的连接示例的电路图。当将第一至第十二实施例中的每一个中描述的驱动电路应用于光发射器时，驱动电路的末级差分放大器2的输出端子经由光调制器5连接到正侧电源线L1，如图27中所示。
近年来，由驱动电路驱动的目标的阻抗R不总是50Ω。例如，对于光调制器，提供了具有低于50Ω的阻抗的调制器，以实现具有更宽频带的调制器。在图27所示的结构中，差分放大器2的输出端子的DC操作点使用光调制器5的阻抗R由V2-I6R/2给出。即，由于差分放大器2的输出端子的操作点根据阻抗R的值而变化，因此限制了要驱动的光调制器5的阻抗条件。
为了应对这种情况，在第十三实施例中，在驱动电路的末级差分放大器2中提供可变电流源电路IS105。流入可变电流源电路IS105的电流由流入差分放大器2的电流I2和流入光调制器5的电流I6的和(I2+I6)给出。可以通过可变电流源电路IS105控制电流值而使R×I6保持恒定，从而使驱动电路的末级差分放大器2的DC操作点始终保持恒定。
如图28中所示，差分放大器2的正侧电源端子2a不需要连接到正侧电源线L1。在图28所示的这种结构中，可以经由光调制器5从正侧电源线L1向差分放大器2提供电流，并省去驱动电路与光调制器5之间的匹配电路，从而降低功耗。注意，例如，图16或图17中所示的结构可以用作包括可变电流源电路IS105的差分放大器2的结构。
[实施例的扩展]
以上已经参考实施例描述了本发明，但是本发明不限于这些实施例。在不脱离本发明的范围的情况下，可以对本发明的结构和细节进行本领域技术人员可理解的各种改变。
参考数字和符号的说明
1-1至1-N、1A至1E、2…差分放大器，1a…正侧电源端子，1b…负侧电源端子，2a…正侧电源端子，2b…负侧电源端子，3…前置放大器，4…电平移位器，4a…正侧电源端子，4b…负侧电源端子，5…光调制器，L1…正侧电源线，L2…负侧电源线，100至105、200至204…驱动电路，M13至M16、M100至M108…晶体管，D100、D101…二极管，R1、R2、R100至R104…电阻器，Rva…可变电阻器，C100、C101…电容元件，L11至L14…电感器，IS、IS100至IS104…电流源电路，IS105…可变电流源电路。

Claims (11)

1.一种驱动电路，包括级联连接以顺序地放大输入信号的多个放大器，
所述多个放大器各自包括差分放大器，所述差分放大器包括正侧电源端子、负侧电源端子和由晶体管形成的尾电流源，所述晶体管的栅极端子连接到固定电位，所述晶体管的源极端子连接到所述正侧电源端子和所述负侧电源端子中的一个，
其中所述多个放大器中的除了末级放大器之外的多个放大器以第一连接形式和第二连接形式中的一个连接到正侧电源线和负侧电源线，
所述末级放大器的所述负侧电源端子连接到所述负侧电源线，
所述第一连接形式是以下形式：第一级放大器的所述正侧电源端子连接到所述正侧电源线，紧接在末级放大器之前的放大器的所述负侧电源端子连接到所述负侧电源线，并且，对于从所述第一级放大器到所述紧接在末级放大器之前的放大器的各放大器，前级放大器的所述负侧电源端子和相邻的后级放大器的所述正侧电源端子相互连接，并且
所述第二连接形式是以下形式：第一级放大器的所述负侧电源端子连接到所述负侧电源线，紧接在末级放大器之前的放大器的所述正侧电源端子连接到所述正侧电源线，并且，对于从所述第一级放大器到所述紧接在末级放大器之前的放大器的各放大器，前级放大器的所述正侧电源端子和相邻的后级放大器的所述负侧电源端子相互连接，
其中在所述第一级放大器到所述末级放大器的每个放大器的所述正侧电源端子与所述负侧电源端子之间提供的电源电压按照从所述第一级放大器到所述末级放大器的顺序增大。
2.根据权利要求1所述的驱动电路，还包括：电平移位器，被配置成调整从所述第一级放大器到所述紧接在末级放大器之前的放大器的各放大器之间的信号的路径中的至少一个路径上的信号的电平，
其中在所述第一连接形式中，所述电平移位器的正侧电源端子连接到紧接在所述电平移位器之前的放大器的所述正侧电源端子，并且所述电平移位器的负侧电源端子连接到紧接在所述电平移位器之后的放大器的所述负侧电源端子，并且
在所述第二连接形式中，所述电平移位器的正侧电源端子连接到紧接在所述电平移位器之后的放大器的所述正侧电源端子，并且所述电平移位器的负侧电源端子连接到紧接在所述电平移位器之前的放大器的所述负侧电源端子。
3.根据权利要求1所述的驱动电路，其中所述第一级放大器由一组多个级联连接的放大器形成。
4.根据权利要求1所述的驱动电路，其中，
从所述第一级放大器到所述紧接在末级放大器之前的放大器中的至少两个放大器各自由一组多个级联连接的放大器形成，并且
形成前级的所述组的放大器的级数等于或大于形成后级的所述组的放大器的级数。
5.根据权利要求3所述的驱动电路，其中流入形成所述组的每个放大器的电流朝着后级放大器而增大。
6.根据权利要求1所述的驱动电路，其中
从所述第一级放大器到所述紧接在末级放大器之前的放大器中的至少一个所述放大器是可变增益放大器，并且
所述可变增益放大器包括：
用于放大的第一晶体管，向该用于放大的第一晶体管输入非反相输入电压信号，该用于放大的第一晶体管包括连接到所述可变增益放大器的反相输出端子的输出，
用于放大的第二晶体管，向该用于放大的第二晶体管输入反相输入电压信号，该用于放大的第二晶体管包括连接到所述可变增益放大器的非反相输出端子的输出，
第一可变电阻器，连接在所述正侧电源线与所述反相输出端子之间，
第二可变电阻器，连接在所述正侧电源线与所述非反相输出端子之间，
第一串联电路，连接在所述正侧电源线与所述反相输出端子之间，并且包括第一电阻器和第一电感器，以及
第二串联电路，连接在所述正侧电源线与所述非反相输出端子之间，并且包括第二电阻器和第二电感器。
7.根据权利要求6所述的驱动电路，还包括：
第三电感器，位于以下二者之间：一者是所述可变增益放大器的反相输出端子；另一者是所述第一串联电路的所述反相输出端子侧的端子以及所述第一可变电阻器的所述反相输出端子侧的端子；以及
第四电感器，位于以下二者之间：一者是所述可变增益放大器的非反相输出端子；另一者是所述第二串联电路的所述非反相输出端子侧的端子以及所述第二可变电阻器的所述非反相输出端子侧的端子。
8.根据权利要求1所述的驱动电路，其中，
从所述第一级放大器到所述紧接在末级放大器之前的放大器中的至少一个放大器是可变增益放大器，并且
所述可变增益放大器包括：
用于放大的第一晶体管，向该用于放大的第一晶体管输入非反相输入电压信号，该用于放大的第一晶体管包括连接到所述可变增益放大器的反相输出端子的输出，
用于放大的第二晶体管，向该用于放大的第二晶体管输入反相输入电压信号，该用于放大的第二晶体管包括连接到所述可变增益放大器的非反相输出端子的输出，
可变电阻器，连接在所述反相输出端子与所述非反相输出端子之间，
第一串联电路，连接在所述正侧电源线与所述反相输出端子之间，并且包括第一电阻器和第一电感器，以及
第二串联电路，连接在所述正侧电源线与所述非反相输出端子之间，并且包括第二电阻器和第二电感器。
9.根据权利要求8所述的驱动电路，还包括：
第三电感器，位于所述可变增益放大器的反相输出端子与所述第一串联电路的所述反相输出端子侧的端子之间；以及
第四电感器，位于所述可变增益放大器的非反相输出端子与所述第二串联电路的所述非反相输出端子侧的端子之间。
10.根据权利要求1所述的驱动电路，其中所述末级放大器的所述正侧电源端子连接到所述正侧电源线。
11.一种光发射器，包括：
根据权利要求1所述的驱动电路；以及
光调制器，被配置成由所述驱动电路驱动，
其中所述末级放大器的输出端子经由所述光调制器连接到所述正侧电源线。
CN201780021298.6A 2016-03-31 2017-03-15 驱动电路和光发射器 Active CN109075756B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016070340 2016-03-31
JP2016-070340 2016-03-31
PCT/JP2017/010354 WO2017169769A1 (ja) 2016-03-31 2017-03-15 ドライバ回路および光送信器

Publications (2)

Publication Number Publication Date
CN109075756A CN109075756A (zh) 2018-12-21
CN109075756B true CN109075756B (zh) 2022-06-07

Family

ID=59964338

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780021298.6A Active CN109075756B (zh) 2016-03-31 2017-03-15 驱动电路和光发射器

Country Status (5)

Country Link
US (1) US10666212B2 (zh)
EP (1) EP3439176B1 (zh)
JP (1) JP6585828B2 (zh)
CN (1) CN109075756B (zh)
WO (1) WO2017169769A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7071860B2 (ja) * 2018-03-30 2022-05-19 株式会社村田製作所 増幅回路
JP6973353B2 (ja) * 2018-10-30 2021-11-24 日本電信電話株式会社 線形増幅器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201682659U (zh) * 2010-03-09 2010-12-22 Bcd半导体制造有限公司 一种并联发光二极管的驱动电路
CN104135239A (zh) * 2008-12-31 2014-11-05 奧德拉声学公司 推挽式线性混合h类放大器
CN204886754U (zh) * 2015-07-30 2015-12-16 成都芯进电子有限公司 正弦波电流驱动的单线圈直流无刷电机驱动集成电路

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3999139A (en) * 1974-08-19 1976-12-21 Motorola, Inc. Monolithic alternately stacked IF amplifier
US5155614A (en) * 1990-03-02 1992-10-13 Duncan Industries Parking Control Systems Corp. Low-power demodulating receiver with amplifier stages sharing the same bias current
JPH0548480A (ja) * 1991-08-14 1993-02-26 Matsushita Electric Ind Co Ltd マイクロ波コンバータ
DE69215492T2 (de) * 1991-12-23 1997-05-22 Philips Electronics Nv Halbleiteranordnung mit zweistufigen Differenzverstärker
JPH08316580A (ja) 1995-05-18 1996-11-29 Fujitsu Ltd 電界吸収型光変調器の駆動回路及び該光変調器を備えた光送信機
US5889432A (en) * 1997-09-30 1999-03-30 Samsung Electronics Co., Ltd. Two-stage differential microwave amplifier with bias current sharing and automatic gain control
JPH11346125A (ja) * 1998-06-01 1999-12-14 Sony Corp Ｓｒｐｐ回路
JP2000221456A (ja) * 1999-01-28 2000-08-11 Nec Corp 光送信器
JP2002252523A (ja) * 2001-02-22 2002-09-06 Niigata Seimitsu Kk Ｆｅｔ帯域増幅器
JP2003092520A (ja) * 2001-09-18 2003-03-28 Matsushita Electric Ind Co Ltd 多段電力増幅器
US7256654B2 (en) 2005-04-12 2007-08-14 Raytheon Company Amplifying a signal using a current shared power amplifier
JP2008277882A (ja) * 2007-04-25 2008-11-13 Matsushita Electric Ind Co Ltd 増幅回路および無線通信装置
JP2009135774A (ja) * 2007-11-30 2009-06-18 Mitsubishi Electric Corp 差動アンプ回路
JP2009290490A (ja) 2008-05-28 2009-12-10 Micronics Japan Co Ltd 増幅回路
US8018286B2 (en) 2009-02-12 2011-09-13 Iptronics A/S Low power integrated circuit
JP4903834B2 (ja) 2009-04-27 2012-03-28 株式会社日立製作所 利得可変増幅回路及びそれを用いた無線通信機器用の集積回路
JP4913878B2 (ja) * 2009-05-27 2012-04-11 ルネサスエレクトロニクス株式会社 ワード線選択回路、ロウデコーダ
US8319562B2 (en) 2009-08-26 2012-11-27 Qualcomm Incorporated System and method for amplifying a signal using multiple amplification stages sharing a common bias current
JP5719269B2 (ja) * 2010-11-29 2015-05-13 ルネサスエレクトロニクス株式会社 演算増幅回路、液晶パネル駆動装置
EP2685630B1 (en) * 2012-07-13 2014-10-22 CSEM Centre Suisse d'Electronique et de Microtechnique SA A two stage single-ended input, differential output current reuse low noise amplifier
KR101338015B1 (ko) * 2012-07-27 2013-12-09 숭실대학교산학협력단 스택 구조를 가지는 전력 증폭기
JP5877168B2 (ja) * 2013-02-07 2016-03-02 パナソニック株式会社 多段差動増幅器
KR102073367B1 (ko) * 2014-07-07 2020-02-05 한국전자통신연구원 버퍼 증폭기 및 버퍼 증폭기를 포함하는 트랜스 임피던스 증폭기
JP6387902B2 (ja) * 2015-05-28 2018-09-12 三菱電機株式会社 多段増幅器
US9899965B2 (en) * 2015-09-24 2018-02-20 Analog Devices, Inc. Differential amplifiers with improved slew performance

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104135239A (zh) * 2008-12-31 2014-11-05 奧德拉声学公司 推挽式线性混合h类放大器
CN201682659U (zh) * 2010-03-09 2010-12-22 Bcd半导体制造有限公司 一种并联发光二极管的驱动电路
CN204886754U (zh) * 2015-07-30 2015-12-16 成都芯进电子有限公司 正弦波电流驱动的单线圈直流无刷电机驱动集成电路

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Laser Driver for Optic Fiber Gyro with 4 mA to 200 mA Drive Current;Fei-Xiang Chen等;《Journal of Electronic Science and Technology》;20130915(第03期);524-528 *
全差分低电压、高驱动能力运算放大器的实现;江金光等;《电子测量与仪器学报》;20060630(第03期);232-235 *

Also Published As

Publication number Publication date
EP3439176B1 (en) 2021-12-15
CN109075756A (zh) 2018-12-21
US10666212B2 (en) 2020-05-26
WO2017169769A1 (ja) 2017-10-05
JPWO2017169769A1 (ja) 2018-09-20
EP3439176A1 (en) 2019-02-06
JP6585828B2 (ja) 2019-10-02
US20190068147A1 (en) 2019-02-28
EP3439176A4 (en) 2020-02-12

Similar Documents

Publication Publication Date Title
KR100717993B1 (ko) 능동 바룬기
CN109347454B (zh) 一种连续可变增益放大器
CN107370465B (zh) 高精度宽带可编程增益放大器
US20090067545A1 (en) Receiver of high speed digital interface
CN107852160B (zh) 模拟多路复用器核心电路和模拟多路复用器电路
US8258867B2 (en) Front-end equalizer and amplifier circuit
CN109075756B (zh) 驱动电路和光发射器
US7969246B1 (en) Systems and methods for positive and negative feedback of cascode transistors for a power amplifier
US9577593B2 (en) Implicit feed-forward compensated op-amp with split pairs
US7646241B2 (en) Low-voltage operational amplifier and operational amplifying method
US6980055B2 (en) CMOS differential buffer circuit
CN108964617A (zh) 运算放大器电路
WO2019082793A1 (ja) 高周波電力増幅回路及び通信装置
KR20190079892A (ko) 발룬을 포함하는 고주파 신호 증폭기
JP2015521827A (ja) スタック構造を有する電力増幅器
CN112511110A (zh) 一种高线性度可编程增益放大器
JP6470213B2 (ja) 可変利得増幅器
CN107395133B (zh) 跨阻放大器
KR20080048591A (ko) 전류 미러를 이용한 광대역 저잡음 증폭기
CN115021687B (zh) 运算放大器和电子系统
US10250211B1 (en) Beta equalization to reduce non-linear distortions of bipolar transistor amplifiers
CN109905105B (zh) 低延迟低电压电流比较器及电路模块
JP6115991B2 (ja) 差動増幅器
US20210099144A1 (en) Variable gain amplifier
JP4686758B2 (ja) 絶縁ゲート電界効果トランジスタを用いた多入力ｃｍｏｓ増幅器と、それを用いた高利得多入力ｃｍｏｓ増幅器、高安定多入力ｃｍｏｓ増幅器、高利得高安定多入力ｃｍｏｓ増幅器、多入力ｃｍｏｓ差動増幅器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant