CN107852160B - 模拟多路复用器核心电路和模拟多路复用器电路 - Google Patents

模拟多路复用器核心电路和模拟多路复用器电路 Download PDF

Info

Publication number
CN107852160B
CN107852160B CN201680043321.7A CN201680043321A CN107852160B CN 107852160 B CN107852160 B CN 107852160B CN 201680043321 A CN201680043321 A CN 201680043321A CN 107852160 B CN107852160 B CN 107852160B
Authority
CN
China
Prior art keywords
transistor
emitter
analog
signal
collector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680043321.7A
Other languages
English (en)
Other versions
CN107852160A (zh
Inventor
长谷宗彦
野坂秀之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Publication of CN107852160A publication Critical patent/CN107852160A/zh
Application granted granted Critical
Publication of CN107852160B publication Critical patent/CN107852160B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/013—Modifications for accelerating switching in bipolar transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
    • H03K17/62—Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36—Modulator circuits; Transmitter circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Electronic Switches (AREA)
  • Amplifiers (AREA)

Abstract

一种模拟多路复用器核心电路(120A)包括：包括两个晶体管(Q1，Q2)的差分对(121)、包括两个晶体管(Q3、Q4)的差分对(122)、包括两个晶体管(Q5、Q6)的差分对(123)、以及致使电流(IEE)流动的恒流源(124)。该模拟多路复用器核心电路(120A)对两个模拟信号(Ain1、Ain2)进行时分多路复用并输出经时分多路复用的模拟信号(Aout)。每个发射极电阻器(REA1、REA2、REA3、REA4)被连接到晶体管(Q1、Q2、Q3、Q4)中对应的一个。此时，满足了“REA·IEE≥输入模拟信号的幅度”的关系。结果，通过扩大差分对(121、122)的线性响应输入范围可以确保响应的线性度。

Description

模拟多路复用器核心电路和模拟多路复用器电路
技术领域
本发明涉及一种模拟多路复用器核心电路和一种模拟多路复用器电路，它们具有以高线性度和高速度对两个或更多个模拟信号进行时分多路复用的功能。
背景技术
近年来，为了进一步提高光学通信系统的速度和容量，正在考虑采用多级调制方法(正交幅度调制(QAM))等。这种光学通信系统的传输装置需要高速数模转换器(以下被称为DAC)来生成多级调制信号。为了实现高速DAC，如图19所示的时间交叉装置是有效的(例如参见非专利文献1)。这里将描述图19所示的时间交叉的数模转换装置。
第一数模转换器DAC1执行模拟/数字转换，并且当N位第一数字信号D1被输入到输入端并且已被移相器S1移相了0°的时钟信号CLK(0°)被输入到同步输入端时输出第一模拟信号A1。第二数模转换器DAC2执行模拟/数字转换，并且当N位第二数字信号D2被输入到输入端并且已被移相器S2移相了180°的时钟信号CLK(180°)被输入到同步输入端时输出第二模拟信号A2。当输入第一和第二模拟信号A1和A2以及已被移相器S3移相了90°的时钟信号CLK(90°)时，模拟多路复用器核心电路M执行时分多路复用处理，并输出经时分多路复用的模拟信号Aout。
注意到，图20是示出图19的数模转换装置的信号波形的时序图。(a)指示模拟信号A1，(b)指示模拟信号A2，(c)指示经时分多路复用的模拟信号Aout，(d)指示要被输入到数模转换器DAC1的时钟信号CLK(0°)，(e)指示要被输入到数模转换器DAC2的时钟信号CLK(180°)，以及(f)指示要被输入到模拟多路复用器核心电路M的时钟信号CLK(90°)。
在图19所示的时间交叉数模转换装置中，用作组件的模拟多路复用器核心电路M的性能对整个装置的特性具有很大的影响。
如图21所示，模拟多路复用器可以被看作功能上的模拟开关。也就是说，当通过将开关频率设置为fSW而将开关周期设置为1/fSW时，模拟多路复用器具有通过在作为输入信号的模拟信号Ain1和模拟信号Ain2之间切换并选择性地输出信号之一来输出经时分多路复用的模拟信号Aout的功能。
在图22中示出了具有最简单布置的通用模拟多路复用器核心电路的示例。在该电路中，可以通过FET门控来选择性地切换和输出模拟信号。也就是说，在该模拟多路复用器核心电路中，FET门控F1的漏极被连接到FET门控F2的漏极，并且连接部分用作输出端。在FET门控F1中，模拟信号Ain1被输入到源极，并且正相信号CLK+被输入到栅极。在FET门控F2中，模拟信号Ain2被输入到源极，并且反相信号CLK-(相对于正相被移相了180°)被输入到栅极。这使得FET门控F1和FET门控F2交替处于导通状态，并致使经时分多路复用的模拟信号Aout被输出。
图22所示的模拟多路复用器核心电路具有良好的线性度，但是在高速操作中存在问题。这是因为在FET门控F1和FET门控F2之间的切换速度不能达到所需的高速。
另一方面，在如图23所示的对数字信号进行处理的多路复用器(核心)电路的情况下，已经有以50Gb/s或更高的速度而进行操作的电路的许多报告(例如，参见非专利文献2)。图23中所示的多路复用器核心电路使用发射极耦合逻辑电路(ELC)形成，并且通过致使晶体管在非饱和区域中进行操作而能够实现极高速度的操作。下文将给出这个电路的详细描述。注意到，在下面的描述中，相对于给定信号的正相信号，给定信号的反相信号指示具有相同幅度但具有已经反转了180°的相位的信号。
被布置在电路图上级的差分对11由发射极耦合逻辑电路形成，其中晶体管Q1的发射极被连接到晶体管Q2的发射极。晶体管Q1和Q2的每个集电极经由集电极电阻器Rc1和Rc2中对应的一个而被连接到高电位电源VCC。第一数字信号的正相信号Din1+被输入到晶体管Q1的基极。第一数字信号的反相信号Din1-被输入到晶体管Q2的基极。
被布置在电路图上级的差分对12由发射极耦合逻辑电路形成，其中晶体管Q3的发射极被连接到晶体管Q4的发射极。晶体管Q3和Q4的每个集电极经由集电极电阻器Rc1和Rc2中对应的一个而被连接到高电位电源VCC。第二数字信号的正相信号Din2+被输入到晶体管Q3的基极。第二数字信号的反相信号Din2-被输入到晶体管Q4的基极。
输出端OUT+被连接到相应晶体管Q2和Q4的集电极。输出端OUT-被连接到相应晶体管Q1和Q3的集电极。
被布置在电路图下级的差分对13由发射极耦合逻辑电路形成，其中晶体管(第五晶体管)Q5的发射极被连接到晶体管(第六晶体管)Q6的发射极。晶体管Q5的集电极被连接到相应晶体管Q1和Q2的发射极。晶体管Q6的集电极被连接到相应晶体管Q3和Q4的发射极。时钟信号CLK的正相信号CLK+被输入到晶体管Q5的基极。时钟信号CLK的反相信号CLK-被输入到晶体管Q6的基极。
恒流源14的一端被连接到相应晶体管Q5和Q6的发射极。恒流源14的另一端被连接到低压电源VEE。恒流源14致使预定的恒定值的恒定电流IEE流动。
在图23所示的多路复用器核心电路中，当时钟信号CLK的正相信号CLK+处于高电平(H)且反相信号CLK-处于低电平(L)时，晶体管Q5被设置为导通状态，并且晶体管Q6被设置为截止状态。因此，第一数字信号Din1+和Din1-被第一差分对11(晶体管Q1和Q2)放大，并从输出端OUT+和OUT-输出。另一方面，当时钟信号的正相信号CLK+处于L且时钟信号的反相信号CLK-处于H时，晶体管Q6被设置为导通状态并且晶体管Q5被设置为截止状态。因此，第二数字信号Din2+和Din2-被第二差分对12(晶体管Q3和Q4)放大，并从输出端OUT+和OUT-输出。
以这种方式，根据在H和L之间交替改变的时钟信号CLK+和CLK-的信号电平，第一数字信号Din1+和Din1-以及第二数字信号Din2+和Din2-作为经时分复用的数字信号Dout+和Dout-从输出端OUT+和OUT-交替地输出。
然而，在图23所示的电路布置中，由于不能确保对输入信号的响应线性度，所以产生波形失真，因此难以处理模拟信号。这是因为当输入信号的幅度太大时，差分对11和12的放大受到限制并且输出信号的幅度受到限制。结果，当模拟信号被处理时，输出信号失真。
相关技术文献
非专利文献
非专利文献1：“Electronic Pre-equalization Technologies using High-Speed DAC”，ECOC2011，Tu.6.B.2
非专利文献2：“Very-high-speed selector IC using InP/InGaAsheterojunction bipolar transistors”，Electronics Letters，Vol.38，No.10，2002年5月，第480-481页
发明内容
本发明要解决的问题
因此，本发明的目的是提供一种能够以高线性度和高速度对两个或多个模拟信号进行时分多路复用的模拟多路复用器核心电路和模拟多路复用器电路。
解决问题的手段
为了实现上述目的，本发明的模拟多路复用器核心电路包括：包括第一晶体管和第二晶体管的第一差分对，所述第一晶体管包括：经由第一集电极电阻器被连接到高电位电源的集电极、第一模拟信号的正相信号被输入的基极、以及发射极，并且所述第二晶体管包括：经由第二集电极被连接到高电位电源的集电极、第一模拟信号的反相信号被输入的基极、以及发射极；包括第三晶体管和第四晶体管的第二差分对，所述第三晶体管包括：经由所述第一集电极电阻器被连接到高电位电源的集电极、第二模拟信号的正相信号被输入的基极、以及发射极，并且所述第四晶体管包括：经由第二集电极电阻器被连接到高电位电源的集电极、第二模拟信号的反相信号被输入的基极、以及发射极；被连接到第二晶体管的集电极和第四晶体管的集电极的第一输出端；被连接到第一晶体管的集电极和第三晶体管的集电极的第二输出端；包括第五晶体管和第六晶体管的第三差分对，所述第五晶体管包括集电极、时钟信号的正相信号被输入的基极、以及发射极，并且所述第六晶体管包括集电极、时钟信号的反相信号被输入的基极、以及发射极；第一电流源，其被配置为致使电流值IEE的电流流动，并且包括被连接到第五晶体管的发射极和第六晶体管的发射极的一端，以及被连接到低电位电源的另一端；第一发射极电阻器，其被连接在第一晶体管的发射极和第五晶体管的集电极之间；第二发射极电阻器，其被连接在第二晶体管的发射极和第五晶体管的集电极之间；第三发射极电阻器，其被连接在第三晶体管的发射极和第六晶体管的集电极之间；以及第四发射极电阻器，其被连接在第四晶体管的发射极和第六晶体管的集电极之间，其中第一发射极电阻器至第四发射极电阻器中的每个的电阻值REA满足
REA·IEE≥第一模拟信号和第二模拟信号中的每个的幅度…(1)
本发明的模拟多路复用器电路还包括上述模拟多路复用器核心电路和差分放大器，所述差分放大器被连接到模拟多路复用器核心电路的第一输出端和第二输出端，并被配置为差分地放大从第一输出端输出的经时分多路复用的模拟信号的正相信号和从第二端输出的经时分多路复用的模拟信号的反相信号。
本发明的效果
根据本发明，可以以高线性度和高速度对两个或更多个模拟信号进行时分复用。
附图说明
图1是示出根据本发明第一实施例的模拟多路复用器电路的框图；
图2是示出模拟多路复用器核心电路的第一详细布置示例的电路图；
图3是示出模拟多路复用器核心电路的差分对的输入/输出特性的曲线图；
图4是示出模拟多路复用器核心电路的第二详细布置示例的电路图；
图5是示出线性差分放大器的第一详细布置示例的电路图；
图6是示出线性差分放大器的第二详细布置示例的电路图；
图7A是示出根据本发明的第二实施例的模拟多路复用器电路的框图；
图7B是示出模拟多路复用器核心电路的接收/控制电路的框图；
图8是示出模拟多路复用器核心电路的第三详细布置示例的电路图；
图9是示出模拟多路复用器核心电路的第四详细布置示例的电路图；
图10A是示出根据本发明的第三实施例的模拟多路复用器电路的框图；
图10B是示出模拟多路复用器电路的接收/控制电路的框图；
图11是示出线性差分放大器的第三详细布置示例的电路图；
图12是示出线性差分放大器的第四详细布置示例的电路图；
图13A是示出根据本发明的第四实施例的模拟多路复用器电路的框图；
图13B是示出模拟多路复用器电路的检测/控制电路的框图；
图14A是示出根据本发明的第四实施例的模拟多路复用器电路的另一示例的框图；
图14B是示出模拟多路复用器电路的检测和控制电路的框图；
图15是示出模拟多路复用器核心电路以树形结构被级联连接的示例的概念图；
图16是示出模拟多路复用器核心电路以树形结构被级联连接的示例的框图；
图17A至图17D是示出正弦波(1GHz)的波形响应特性的图；
图18A至图18D是示出模拟多路复用器核心电路的特性的图；
图19是示出时间交叉的数模转换设备的框图；
图20是示出数模转换设备中的信号波形的时序图；
图21是功能上示出模拟多路复用器的布置图；
图22是示出通用模拟多路复用器核心电路的电路图；以及
图23是示出对数字信号进行处理的多路复用器核心电路的电路图。
具体实施方式
以下将参照附图详细描述根据本发明的模拟多路复用器电路的实施例。
[第一实施例]
图1示出了根据本发明的第一实施例的模拟多路复用器电路100的框图(基本系统)。模拟多路复用器电路100具有全差分结构。全差分结构是指由将所有信号用作差分信号的对称电路形成的结构。模拟信号Ain1(Ain1+、Ain1-)和Ain2(Ain2+、Ain2-)经由线性缓冲器111和112被输入到模拟多路复用器核心电路120。在模拟多路复用器核心电路120中，根据时钟信号CLK(CLK+、CLK-)执行时分多路复用处理，并且经时分多路复用的模拟信号Aout(Aout+、Aout-)经由一个或多个差分放大器130被输出。注意，时钟信号CLK经由缓冲器140被输入到模拟多路复用器核心电路120。
特别地，在第一实施例中，重要的一点是被提供有下文所描述的布置的电路将被采用作为模拟多路复用器核心电路120，并且一个或多个差分放大器130被布置紧接着在模拟多路复用器核心电路之后。
<模拟多路复用器核心电路120的第一详细布置示例>
图2示出模拟多路复用器核心电路120A，其是可以被用作图1所示的模拟多路复用器核心电路120的第一详细布置示例。
被布置在电路图的上级的第一差分对121由发射极耦合逻辑电路形成，其中晶体管(第一晶体管)Q1的发射极被连接到晶体管(第二晶体管)Q2的发射极。晶体管Q1的集电极通过集电极电阻器(第一集电极电阻器)Rc1被连接到高电位电源VCC。晶体管Q2的集电极经由集电极电阻器(第二集电极电阻器)Rc2被连接到高电位电源VCC。第一模拟信号Ain1的正相信号Ain1+被输入到晶体管Q1的基极。第一模拟信号Ain1的反相信号Ain1-被输入到晶体管Q2的基极。
被布置在电路图的上级的第二差分对122由发射极耦合逻辑电路形成，其中晶体管(第三晶体管)Q3的发射极被连接到晶体管(第四晶体管)Q4的发射极。晶体管Q3的集电极经由集电极电阻器Rc1被连接到高电位电源VCC。晶体管Q4的集电极经由集电极电阻器Rc2被连接到高电位电源VCC。第二模拟信号Ain2的正相信号Ain2+被输入到晶体管Q3的基极。第二模拟信号Ain2的反相信号Ain2-被输入到晶体管Q4的基极。
输出端(第一输出端)OUT+被连接到相应晶体管Q2和Q4的集电极。输出端(第二输出端)OUT-被连接到相应晶体管Q1和Q3的集电极。
被布置在电路图中的下级的第三差分对123由发射极耦合逻辑电路形成，其中晶体管(第五晶体管)Q5的发射极被连接到晶体管(第六晶体管)Q6的发射极。晶体管Q5的集电极被连接到相应晶体管Q1和Q2的发射极。晶体管Q6的集电极被连接到相应晶体管Q3和Q4的发射极。时钟信号CLK的正相信号CLK+被输入到晶体管Q5的基极。时钟信号CLK的反相信号CLK-被输入到晶体管Q6的基极。
恒流源(第一电流源)124的一端被连接到相应晶体管Q5和Q6的发射极。恒流源124的另一端被连接到低压电源VEE。恒流源124致使预定的恒定值的恒定电流IEE流动。
此外，在该实施例中，发射极电阻器(第一发射极电阻器)REA1被连接到晶体管Q1的发射极。同样地，发射极电阻器(第二发射极电阻器)REA2被连接到晶体管Q2的发射极，发射极电阻器(第三发射极电阻器)REA3被连接到晶体管Q3的发射极，并且发射极电阻器(第四发射极电阻器)REA4被连接到晶体管Q4的发射极。也就是说，发射极电阻器REA1被连接在晶体管Q1的发射极和晶体管Q5的集电极之间，发射极电阻器REA2被连接在晶体管Q2的发射极和晶体管Q5的集电极之间，发射极电阻器REA3被连接在晶体管Q3的发射极和晶体管Q6的集电极之间，以及发射极电阻器REA4被连接在晶体管Q4的发射极和晶体管Q6的集电极之间。注意，发射极电阻器REA1至REA4将典型地被指示为发射极电阻器REA。
该模拟多路复用器核心电路120A的特性在于满足以下方程式(1)的发射极电阻器REA已被插入到上级差分对121和122中以确保对作为输入信号的模拟信号Ain1(Ain1+、Ain1-)和Ain2(Ain2+、Ain2-)的线性响应。注意到，模拟信号的幅度指示电压幅度、是在模拟信号Ainl的情况下的模拟信号Ain1+和Ain1-的电压幅度中的每个的峰值、以及是在模拟信号Ain2的情况下的模拟信号Ain2+和Ain2-的电压幅度中的每个的峰值。
REA·IEE≥输入模拟信号的幅度…(1)
方程式(1)表示发射极电阻器REA1至REA4中的每个的电阻值REA与在恒流源124中流动的电流值IEE的乘积等于或大于模拟信号Ain1和Ain2中的每个的幅度。
在图2所示的模拟多路复用器核心电路120A中，当时钟信号CLK的正相信号CLK+处于高电平(H)并且时钟信号的反相信号CLK-处于低电平(L)时，晶体管Q5被设置为导通状态并且晶体管Q6被设置为截止状态。因此，第一模拟信号Ain1+和Ain1-被第一差分对121(晶体管Q1和Q2)放大，并从输出端OUT+和OUT-被输出。另一方面，当正相信号CLK+处于L并且反相信号CLK-处于H时，晶体管Q6被设置为导通状态并且晶体管Q5被设置为截止状态。因此，第二模拟信号Ain2+和Ain2-被第二差分对122(晶体管Q3和Q4)放大，并从输出端OUT+和OUT-被输出。
以这种方式，根据在H和L之间交替改变的时钟信号CLK+和CLK-的信号电平，第一模拟信号Ain1+和Ain1-以及第二模拟信号Ain2+和Ain2-被交替地从输出端OUT+和OUT-被输出为经时分多路复用的模拟信号Aout+和Aout-。
此时，由于模拟多路复用器核心电路120A满足了上述方程式(1)，所以可以确保对作为输入信号的模拟信号Ain1和Ain2的响应的线性度。下面将解释这种响应的线性度可以以这种方式被确保的原因。通常，只有当集电极电流随着基极电流的增加而线性增加时才能在晶体管中获得线性响应。当根据本实施例发射极电阻器REA被连接到晶体管Q1到Q4的发射极时，发射极电阻器REA用作负反馈电阻器，使得抑制了基极电流的增加。因此，即使具有比较大的幅度的模拟信号Ain1和Ain2被输入，通过抑制基极电流也能获得线性响应。结果，其扩大了差分对121和122的线性响应输入范围。然而，如果幅度太大而不满足方程式(1)的模拟信号Ain1和Ain2被输入，则不可能获得线性响应，这是因为增加集电极电流将是困难的。
图3示出差分对121和122的输入/输出特性。横坐标表示输入模拟信号的幅度ΔVin，以及纵坐标表示放大的和输出的模拟信号的幅度ΔVout。另外，实线表示在发射极电阻器REA已经被插入时的特性，以及虚线表示在发射极电阻器REA还未被插入时的特性。从图3的特性也可以看出，差分放大器121和122的线性响应输入范围已经被扩大了。
<模拟多路复用器核心电路120的第二详细布置示例>
图4示出了作为可被用作图1所示的模拟多路复用器核心电路120的第二详细布置示例的模拟多路复用器核心电路120B。
在模拟多路复用器核心电路120B中，发射极电阻器(第五发射极电阻器)REC1被连接到晶体管Q5的发射极，并且发射极电阻器(第六发射极电阻器)REC2被连接到晶体管Q6的发射极。也就是说，发射极电阻器REC1被连接在晶体管Q5的发射极和恒流源124的一端之间，并且发射极电阻器REC2被连接在晶体管Q6的发射极和恒流源124的一端之间。注意到，发射极电阻器REC1和REC2将代表性地被指示为发射极电阻器REC。其他部分与图2中的包括发射极电阻器REA的模拟多路复用器核心电路120A中所示的那些相同。
模拟多路复用器核心电路120B的特性在于满足以下方程式(1)的发射极电阻器REA被插入到上级差分对121和122，以及满足以下方程式(2)的发射极电阻器REC被插入到下级差分对123中以确保对作为输入信号的模拟信号Ain1(Ain1+、Ain-)和Ain2(Ain2+、Ain2-)的线性响应。
REA·IEE≥输入模拟信号的幅度…(1)
REC·IEE＜输入时钟信号的幅度…(2)
方程式(2)表示发射极电阻器REC1至REC2中的每个的电阻值REC与在恒流源124中流动的电流值IEE的乘积小于时钟信号CLK的幅度。
此时，由于模拟多路复用器核心电路120B满足了上述方程式(1)和(2)，因此它可以确保对作为输入信号的模拟信号Ain1(Ain1+、Ain-)和Ain2(Ain2+、Ain2-)的响应的线性度。下面将解释这种响应的线性度可以以该方式被确保的原因。
由于以上述方式由上级差分对121和122满足了方程式(1)，因此线性响应输入范围可以被扩大以确保响应的线性度。
在下级差分对123中，可以获得具有与方程式(1)的特性(扩大了线性响应范围的特性)相反的特性(没扩大线性响应范围的特性)的方程式(2)的特性。因此，可以确保晶体管Q5与晶体管Q6之间的切换操作，其中一个晶体管导通而另一晶体管截止。也就是说，这指示了尽管用作负反馈电阻器以提高操作稳定性的每个发射极电阻器REC可以被插入到下级差分对123中，但是作为满足方程式(2)的上限的电阻值应该被设置为确保切换操作。
<线性差分放大器130的第一详细布置示例>
图5示出线性差分放大器130A，其作为可以被用作图1所示的线性差分放大器130的第一详细布置示例。
通过使用图2中所示的模拟多路复用器核心电路120A或图4中所示的模拟多路复用器核心电路120B，可以确保对模拟输入信号的响应线性度。然而，这不能防止时钟信号CLK的切换噪声泄漏到输出端。因此，在图1所示的模拟多路复用器电路100中，紧接在图2或图4的模拟多路复用器核心电路120A或120B之后提供了图5所示的一个或多个线性差分放大器130A。
每个线性差分放大器130A被连接到模拟多路复用器核心电路120A(或120B)的输出端OUT+和OUT-，并差分地放大从输出端OUT+输出的经时分多路复用的模拟信号的正相信号Aout+以及从输出端OUT-输出的经时分多路复用的模拟信号的反相信号Aout-输出。线性差分放大器130A包括：前级发射极跟随器电路单元(电平移位器)131，其使经时分多路复用的模拟信号Aout+和Aout-的直流(DC)电压电平移位；和后级差分放大器电路单元，其包括作为主要构件的差分对(第四差分对)132。
发射极跟随器电路单元131包括两个发射极跟随器电路系统。第一系统的发射极跟随器电路包括：晶体管(第十一晶体管)Q11，其集电极被连接到高电位电源VCC并且其基极被连接到输入端IN+；和恒流源(第一恒流源)131a，其一端被连接到晶体管Q11的发射极且其另一端被连接到低电位电源VEE。模拟多路复用器核心电路120A(或120B)的输出端OUT+被连接到输入端IN+，并且经时分多路复用的模拟信号Aout+从输出端OUT+被输入。恒流源131a致使预定的恒定值的恒定电流IEE2流动。
第二系统的发射极跟随器电路包括：晶体管(第十二晶体管)Q12，其集电极被连接到高电位电源VCC并且其基极被连接到输入端IN-；和恒流源(第二电流源)131b，其一端被连接到晶体管Q12的发射极并且其另一端被连接到低电位电源VEE。模拟多路复用器核心电路120A(或120B)的输出端OUT-被连接到输入端IN-，并且经时分多路复用的模拟信号Aout-从输出端OUT-被输入。恒流源131b致使预定的恒定值的恒定电流IEE2流动。
差分放大器电路单元的差分对132由发射极耦合逻辑电路形成，其中晶体管(第七晶体管)Q13的发射极被连接到晶体管(第八晶体管)Q14的发射极。晶体管Q13的集电极经由集电极电阻器(第三集电极电阻器)Rcc被连接到高电位电源VCC。晶体管Q13的基极被连接到形成第一系统的发射极跟随器电路的晶体管Q11的发射极。也就是说，经时分多路复用的模拟信号Aout+经由晶体管Q11被输入到晶体管Q13的基极。晶体管Q14的集电极经由集电极电阻器(第四集电极电阻器)Rcc被连接到高电位电源VCC。晶体管Q14的基极被连接到形成第二系统的发射极跟随器电路的晶体管Q12的发射极。也就是说，经时分多路复用的模拟信号Aout-经由晶体管Q12被输入到晶体管Q14的基极。
输出端(第三输出端)OUT+被连接到晶体管Q14的集电极。输出端(第四输出端)OUT-被连接到晶体管Q13的集电极。恒流源(第二电流源)133的一端被连接到相应晶体管Q13和Q14的发射极。恒流源133的另一端被连接到低电位电源VEE。恒流源133致使预定的恒定值的恒定电流IEE1流动。
发射极电阻器(第七发射极电阻器)RE被连接到晶体管Q13的发射极，并且发射极电阻器(第八发射极电阻器)RE被连接到晶体管Q14的发射极。即，发射极电阻器RE被连接在晶体管Q13的发射极和恒流源133的一端之间，并且发射极电阻器RE被连接在晶体管Q14的发射极和恒流源133的一端之间。
为了确保响应的线性度，差分放大器电路单元的特征还在于其包括满足以下方程式(3)的发射极电阻器RE。
RE·IEE1≥输入模拟信号的幅度…(3)
方程式(3)表示每个发射极电阻器RE的电阻值RE与在恒流源133中流动的电流值IEE1的乘积等于或大于经时分多路复用的模拟信号Aout+和Aout-的每个的幅度。方程式(3)的技术含义与方程式(1)的技术含义相同，并且方程式(3)通过扩大线性响应输入范围来确保响应的线性度。
在线性差分放大器130A中，从模拟多路复用器核心电路120A(或120B)输出的经时分多路复用的模拟信号Aout+和Aout-分别被输入到输入端IN+和IN-，并且DC电平由发射极跟随器电路单元131进行调整。具有经调整的DC电平的经时分多路复用的模拟信号Aout+和Aout-由差分对132(晶体管Q13和Q14)差分地放大。被放大的经时分多路复用的模拟信号Aout+和Aout-从输出端OUT+和OUT-被输出。
当切换噪声由时钟信号CLK生成时，噪声作为同相信号噪声被叠加在经时分多路复用的模拟信号Aout+和Aout-上。因此，通过差分对132(晶体管Q13和Q14)差分地放大经时分多路复用的模拟信号Aout+和Aout-，可以移除或降低同相信号噪声(由时钟信号产生的切换噪声)。
注意到，在线性差分放大器130A中，发射极跟随器电路单元131不是所需的组件。如果线性差分放大器130A不包括发射极跟随器电路单元131，则形成差分放大器电路单元的差分对132的相应晶体管Q13和Q14的基极将被直接连接到输入端IN+和IN-。
另外，如果要在继差分放大器130A之后的级上进一步提供附加线性差分放大器130A，则前级线性差分放大器130A的输出端OUT+和OUT-将被连接到后级线性差分放大器130A的输入端IN+和IN-。
<线性差分放大器130的第二详细布置示例>
图6示出线性差分放大器130B，其是可被用作图1所示的差分放大器130的第二详细布置示例。线性差分放大器130B是图5所示的线性差分放大器130A的修改。因此，在线性差分放大器130B中，将仅描述已被添加到线性差分放大器130A的部分。
集电极被连接到其基极的晶体管Q11a已经被添加到发射极跟随器电路单元131A中的第一系统的发射极跟随器电路。晶体管Q11a的集电极和基极被连接到晶体管Q11的发射极，并且晶体管Q11a的发射极被连接到恒流源131a的一端。集电极被连接到其基极的晶体管Q12a已被添加到第二系统的发射极跟随器电路。该晶体管Q12a的集电极和基极被连接到晶体管Q12的发射极，并且晶体管Q12a的发射极被连接到恒流源131b的一端。晶体管Q11a和Q12a用作第一和第二二极管，并被用于减小DC移位电平。
在差分放大器电路单元中，晶体管(第九晶体管)Q15被级联连接到晶体管Q13，并且晶体管(第十晶体管)Q16被级联连接到晶体管Q14。晶体管Q15和Q16的发射极被分别连接到晶体管Q13和Q14的集电极，并且晶体管Q15和Q16的集电极被分别连接到输出端OUT-和OUT+。晶体管Q15和Q16的基极被连接到偏置电压Vbias，并以AC方式接地。也就是说，晶体管Q15和Q16的基极已经接地。通过将基极接地的晶体管Q15、Q16级联连接到发射极接地的晶体管Q13、Q14，在晶体管Q13和Q14中的镜像效应(基极与集电极之间的寄生电容为增益的倍数的现象)可以被抑制。
线性差分放大器130B的其他部分与图5所示的线性差分放大器130A中的那些相同。
注意到，可以将图5和6所示的线性差分放大器130A和130B应用到被布置在模拟输入信号的第一级上的线性缓冲器111和112(参见图1)，以便实现阻抗匹配。此外，可以将图5和6所示的线性差分放大器130A和130B应用到时钟信号缓冲器140(参见图1)。然而，注意到在时钟信号缓冲器140的情况下，线性度不是特别关心的问题，并且不总需要满足方程式(3)。
上面已经描述了根据本发明第一实施例的模拟多路复用器电路的基本布置。通过使用模拟多路复用器电路，可以对具有低噪声、高线性度和高速度的模拟信号进行时分多路复用。
[第二实施例]
根据本发明的模拟多路复用器电路的扩展技术接下来将被描述为第二实施例。在根据第一实施例的上述模拟多路复用器电路100中，要被输入以确保多路复用器电路的操作的线性度的模拟信号的幅度需要在设计阶段中已知。然而，由于被处理的模拟输入幅度(来自DAC的信号幅度)根据应用而不同，因此从提高通用性的视角考虑，优选能够随后将幅度范围调整到在某种程度上可被支持的范围。此外，如果幅度范围可以被适应性地且自动地调整，则可以进一步提高可用性。能够进行这种调整的电路布置将在下文中被描述为第二实施例。
图7A中示出了根据第二实施例的具有可通过接收外部信号来调整线性响应范围的布置的模拟多路复用器电路100A。模拟多路复用器电路100A被布置为使得指示出要被输入的模拟信号Ain1和Ain2的幅度值的幅度信息J从外部被输入。作为模拟多路复用器电路100A的模拟多路复用器核心电路120的详细布置示例，图8和9所示的模拟多路复用器核心电路120C和120D(稍后将被描述)已经被采用。幅度信息J被输入到接收/控制单元201。虽然细节将在后面被描述，但是接收/控制单元201接收幅度信息J，并且对模拟信号Ain1和Ain2的幅度执行控制以便满足前述方程式(1)。注意到，例如接收/控制单元201可以由诸如电压至电压转换电路的电路形成。
图8所示的模拟多路复用器核心电路120C是以下一种电路，在该电路中图2所示的模拟多路复用器核心电路120A中采用的恒流源124已经被改变为可变电流源124a。图9所示的模拟多路复用器核心电路120D是以下一种电路，在该电路中图4所示的模拟多路复用器核心电路120B所采用的恒流源124已经被改变为可变电流源124a。
如图7B所示，接收/控制单元201包括幅度信息接收电路201a和电流源控制单元201b。幅度信息接收电路201a是以下一种电路，其接收指示从外部输入的模拟信号Ain1和Ain2的幅度值的幅度信息J并将该幅度信息J输出到电流源控制单元201b。电流源控制单元201b是以下一种电路，其根据由幅度信息J所指示的模拟信号Ain1、Ain2的幅度值致使相应模拟多路复用器核心电路120C和120D的可变电流源124a引起满足上述方程式(1)或方程式(1)和(2)的电流IEE流动。
也就是说，当接收到指示模拟信号Ain1、Ain2的幅度值的幅度信息J时，接收/控制单元201控制模拟多路复用器核心电路120C和120D的每个可变电流源124a的电流值，并且设置每个电流值IEE以便相对于输入模拟信号的幅度来满足方程式(1)或方程式(1)和(2)。通过执行这种控制来调整线性响应范围。
[第三实施例]
根据图10A所示的第三实施例的模拟多路复用器电路100B在几乎所有的组件块中都包括可变电流源，并且具有可以调整线性响应范围的布置。也就是说，作为模拟多路复用器核心电路120，在上述图8和图9所示的模拟多路复用器核心电路120C和120D被使用。作为线性差分放大器130和线性缓冲器111和112，图11和12所示的线性差分放大器130C和130D(将在后面描述)被使用。
图11所示的线性差分放大器130C是以下一种放大器，在该放大器中在图5所示的线性差分放大器130A中已经被采用的恒流源133已经被改变为可变电流源133a。图12所示的线性差分放大器130D是以下一种放大器，在该放大器中图6所示的线性差分放大器130B中已经被采用的恒流源133已经被改变为可变电流源133a。
如图10B所示，接收/控制单元202包括幅度信息接收电路202a和电流源控制电路202b。幅度信息接收电路202a是与图7B的幅度信息接收电路201a相同的电路。电流源控制电路202b是以下一种电路，其根据由幅度信息J指示的模拟信号Ain1和Ain2的幅度值致使模拟多路复用器核心电路120C和120D的可变电流源124a引起满足上述方程式(1)或方程式(1)和(2)的电流IEE流动，并且致使每个差分放大器130的可变电流源133a和线性缓冲器111和112引起满足上述方程式(3)的电流IEE流动。
也就是说，在接收到指示模拟信号Ain1、Ain2的幅度的幅度信息J时，接收/控制单元202控制相应模拟多路复用器核心电路120C和120D的每个可变电流源124a中流动的电流值，并且设置电流值IEE使得相对于输入模拟信号的幅度满足方程式(1)或方程式(1)和(2)。另外，在接收到指示模拟信号Ain1、Ain2的幅度值的幅度信息J时，接收/控制单元202控制每个差分放大器130的可变电流源133a以及线性缓冲器111和112中的每个中流动的电流值，并且将电流值IEE1设置为相对于要被输入的模拟信号的幅度满足方程式(3)。通过执行这样的控制，几乎所有的组件块的线性响应范围被调整。
注意到，在图10A的示例中，控制信号不被供应给线性度是不重要的时钟信号缓冲器140。然而，也可以根据需要通过设置其中可变电流源也被提供给时钟信号缓冲器140的布置而执行控制。
[第四实施例]
图13A和图14A分别示出根据第四实施例的模拟多路复用器电路100C和100D，其自动检测输入模拟信号Ain1和Ain2的幅度以调整可变电流源。
图13A中所示的模拟多路复用器电路100C是以下一种电路，在该电路中图7A中所示的模拟多路复用器电路100A中所采用的接收/控制单元201已被改变为检测/控制电路203。如图13B所示，检测/控制电路203包括幅度检测电路203a和电流源控制电路203b。幅度检测电路203a是由TC构成的电路、检测每个模拟信号Ain1、Ain2的幅度值(峰值)、并且将指示幅度值的幅度信息J输出到电流源控制电路203b。电流源控制电路203b是与图7B的电流源控制单元201b相同的电路。也就是说，检测/控制电路203检测IC内的相应输入模拟信号Ain1和Ain2的幅度值(峰值)，并调整要在模拟多路复用器核心电路120的可变电流源124a(参见图8和9)中流动的电流IEE。
图14A中所示的模拟多路复用器电路100D是以下一种电路，在该电路中图10A中所示的模拟多路复用器电路100B中所采用的接收/控制单元202已经被改变为检测/控制电路204。如图14B所示，检测/控制电路204包括幅度检测电路204a和电流源控制电路204b。幅度检测电路204a是与图13B的幅度检测电路203a相同的电路。电流源控制电路204b是与图10B的电流源控制电路202b相同的电路。也就是说，检测/控制电路204检测IC内的相应输入模拟信号Ain1和Ain2的幅度(峰值)，并调整要在模拟多路复用器电路120中的可变电流源124a(参见图8和9)中流动的电流IEE，并且调整要流动到每个差分放大器130的可变电流源133a(参见图11和图12)以及线性缓冲器111和112的电流IEE。
以这种方式，通过设置模拟多路复用器电路100C和100D的每个块中的可变电流源的值，可以适应性地自动调整线性响应范围。
[第五实施例]
上述模拟多路复用器电路100、100A、100B、100C和100D全部是将两个模拟信号时分多路复用为一个信号的电路。为了扩大针对两个或更多个信号的系统，上述模拟多路复用器(核心)电路可以以如图15和图16所示的树形结构被级联连接。然而，在这种情况下，由于后级模拟多路复用器需要以前级模拟多路复用器的两倍的周期进行操作，所以将要被输入到后级的时钟频率变成两倍于要被输入到前级的时钟频率。
图15是概念图，以及图16是框图。模拟多路复用器核心电路M1、M2和M3表示上述模拟多路复用器核心电路120、120A、120B、120C和120D(或者包括模拟多路复用器核心电路120、120A、120B、120C和120D的模拟多路复用器电路100、100A、100B、100C和100D)。在该示例中，两个模拟多路复用器核心电路M1和M2被布置在第一级上，并且一个模拟多路复用器核心电路M3被布置在第二级上。
两个模拟信号Ain1和Ain2以及相位由移相器S11移相0°的时钟信号(第一时钟信号)CLK1(信号周期：1/fsw)被输入到模拟多路复用器核心电路(第一模拟多路复用器核心电路)M1。经时分多路复用的模拟信号Aout1从模拟多路复用器核心电路M1被输出。
不同于两个模拟信号Ain1和Ain2的两个模拟信号Ain3和Ain4以及相位由移相器S12移相180°的时钟信号(第一时钟信号)CLK1(信号周期：1/fsw)被输入到模拟多路复用器核心电路(第二模拟多路复用器核心电路)M2。注意到，只要时钟信号CLK1以与模拟多路复用器核心电路M1的相位不同的相位被输入到模拟多路复用器核心电路M2就足够了。经时分多路复用的模拟信号Aout2从模拟多路复用器核心电路M2被输出。
两个经时分多路复用的模拟信号Aout1和Aout2以及相位由移相器S13移相的时钟信号(第二时钟信号)CLK2(信号周期：1/2fsw)被输入到模拟多路复用器核心电路(第三模拟多路复用器核心电路)M3。经时分多路复用的模拟信号Aout3从模拟多路复用器核心电路M3被输出。通过执行这样的处理操作，经时分多路复用的模拟信号Aout3变成通过对四个模拟信号Ain1、Ain2、Ain3和Ain4进行时分多路复用而获得的信号。
[实施方式的效果]
将描述前述实施例的效果。模拟多路复用器核心电路120、120A、120B、120C和120D中的每个的线性度通过设置满足方程式(1)的布置而被极大提高。效果(模拟结果)被示出在图17A至17D中。
图17A至17D示出当在满足方程式(1)以及不满足方程式(1)的情况下正弦波(1GHz)作为输入信号被输入时的波形响应特性(模拟结果)。也就是说，图17A示出满足方程式(1)的情况下的时间波形特性图，图17B示出满足方程式(1)的情况下的频谱特性图，图17C示出不满足方程式(1)的情况下的时间波形特性图，图17D示出不满足方程式(1)的情况下的频谱特性。如从这些波形可以确认的，在不满足方程式(1)的情况下被输出的波形从正弦波大幅失真，而在满足方程式(1)的布置中波形失真较小。这也可以从频谱上的谐波失真已经被抑制的事实被证实。
接下来将通过操作(模拟)来例示切换降噪的效果，在该操作中，由模拟多路复用器核心电路以5GHz的时钟快速且交替地提取1GHz的正弦波和DC输入。图18A和图18B示出了在继模拟多路复用器核心电路之后的级上没有放置任何东西的情况下已经被直接输出的波形。图18B是图18A的时间轴已经被扩展的图。另一方面，图18C和18D示出了从上述实施例的布置(其中在继模拟多路复用器核心电路之后的级上提供多级差分放大器的布置)输出的波形。图18D是图18C的时间轴已被扩展的图。如从这些波形可以确认的，切换噪声已经通过实施例的布置被降低，并且波形质量已经被极大提高。
如上所述，通过使用根据上述实施例的模拟多路复用器电路或模拟多路复用器核心电路，可以以低噪声、高线性度和高速度对两个或更多个模拟信号进行时分多路复用。
工业适用性
本发明适用于模拟多路复用器电路和包括模拟多路复用器核心电路的模拟多路复用器电路。
参考数字和符号的解释
100、100A、100B、100C、100D…模拟多路复用器电路，111、112…线性缓冲器，120、120A、120B、120C、120D…模拟多路复用器核心电路，121、122、123…差分对，130、130A、130B、130C、130D…差分放大器，140…缓冲器，201、202…接收/控制单元，203、204…检测/控制电路，Rc1、Rc2…集电极电阻器，REA1、REA2、REA3、REA4…发射极电阻器，REC1、REC2…发射极电阻器，Ain1、Ain1+、Ain1-…第一模拟信号，Ain2、Ain2+、Ain1-…第二模拟信号，Aout、Aout+、Aout-…经时分多路复用的模拟信号，CLK、CLK+、CLK-…时钟信号，VCC…高电位电源，VEE…低电位电源VEE，IN+、IN-…输入端，OUT+，OUT-…输出端。

Claims (14)

1.一种模拟多路复用器核心电路，包括：
第一差分对，包括第一晶体管和第二晶体管，所述第一晶体管包括：经由第一集电极电阻器连接到高电位电源的集电极、第一模拟信号的正相信号被输入的基极、以及发射极，并且所述第二晶体管包括：经由第二集电极电阻器连接到所述高电位电源的集电极、所述第一模拟信号的反相信号被输入的基极、以及发射极；
第二差分对，包括第三晶体管和第四晶体管，所述第三晶体管包括：经由所述第一集电极电阻器连接到所述高电位电源的集电极、第二模拟信号的正相信号被输入的基极、以及发射极，所述第四晶体管包括：经由所述第二集电极电阻器连接到所述高电位电源的集电极、所述第二模拟信号的反相信号被输入的基极、以及发射极；
第一输出端，连接到所述第二晶体管的集电极和所述第四晶体管的集电极；
第二输出端，连接到所述第一晶体管的集电极和所述第三晶体管的集电极；
第三差分对，包括第五晶体管和第六晶体管，所述第五晶体管包括：集电极、时钟信号的正相信号被输入的基极、以及发射极，并且所述第六晶体管包括：集电极、时钟信号的反相信号被输入的基极、以及发射极；
第一电流源，配置为使电流值IEE的电流流动，并且包括：连接到所述第五晶体管的发射极和所述第六晶体管的发射极的一端、以及连接到低电位电源的另一端；
第一发射极电阻器，连接在所述第一晶体管的发射极和所述第五晶体管的集电极之间；
第二发射极电阻器，连接在所述第二晶体管的发射极和所述第五晶体管的集电极之间；
第三发射极电阻器，连接在所述第三晶体管的发射极和所述第六晶体管的集电极之间；以及
第四发射极电阻器，连接在所述第四晶体管的发射极和所述第六晶体管的集电极之间，
其中所述第一发射极电阻器到所述第四发射极电阻器中的每个的电阻值REA满足
REA•IEE≥所述第一模拟信号的正相信号和反相信号的峰值以及所述第二模拟信号的正相信号和反相信号的峰值（1），
所述模拟多路复用器核心电路还包括：
第五发射极电阻器，连接在所述第五晶体管的发射极和所述第一电流源的所述一端之间；以及
第六发射极电阻器，连接在所述第六晶体管的发射极和所述第一电流源的所述一端之间，
其中所述第五发射极电阻器和所述第六发射极电阻器中的每个的电阻值REC满足
REC•IEE <时钟信号的幅度（2）。
2.根据权利要求1所述的模拟多路复用器核心电路，其中所述第一电流源是恒定电流源。
3.根据权利要求1所述的模拟多路复用器核心电路，其中所述第一电流源是可变电流源。
4.一种模拟多路复用器电路，包括：
根据权利要求1所述的模拟多路复用器核心电路；以及
差分放大器，连接到所述模拟多路复用器核心电路的所述第一输出端和所述第二输出端，并且配置为差分地放大从所述第一输出端输出的经时分多路复用的模拟信号的正相信号和从所述第二输出端输出的经时分多路复用的模拟信号的反相信号。
5.根据权利要求4所述的模拟多路复用器电路，其中所述差分放大器包括：
第四差分对，包括第七晶体管和第八晶体管，所述第七晶体管包括：经由第三集电极电阻器连接到所述高电位电源的集电极、经时分多路复用的模拟信号的正相信号被输入的基极、以及发射极，并且所述第八晶体管包括：经由第四集电极电阻器连接到所述高电位电源的集电极、经时分多路复用的模拟信号的反相信号被输入的基极、以及发射极，
第三输出端，连接到所述第八晶体管的集电极，
第四输出端，连接到所述第七晶体管的集电极，
第二电流源，配置为使电流值IEE1的电流流动，并且包括一端和连接到所述低电位电源的另一端；
第七发射极电阻器，连接在所述第七晶体管的发射极和所述第二电流源的所述一端之间，以及
第八发射极电阻器，连接在所述第八晶体管的发射极和所述第二电流源的所述一端之间，
其中所述第七发射极电阻器和所述第八发射极电阻器中的每个的电阻值RE满足
RE•IEE1≥经时分多路复用的模拟信号的幅度（3）。
6.一种模拟多路复用器电路，包括：
根据权利要求3所述的模拟多路复用器核心电路；
差分放大器，连接到所述模拟多路复用器核心电路的所述第一输出端和所述第二输出端，并且配置为差分地输出从所述第一输出端输出的经时分多路复用的模拟信号的正相信号和从所述第二输出端输出的经时分多路复用的模拟信号的反相信号；以及
控制电路，根据所述第一模拟信号和所述第二模拟信号的幅度使可变电流源引起满足方程式（1）的电流流动。
7.根据权利要求6所述的模拟多路复用器电路，还包括：
接收电路，配置为接收指示所述第一模拟信号和所述第二模拟信号中的每个的幅度值的幅度信息，并将所述幅度信息输出到所述控制电路。
8.根据权利要求6所述的模拟多路复用器电路，还包括：
检测电路，配置为检测所述第一模拟信号和所述第二模拟信号中的每个的幅度值，并将指示出所述幅度值的幅度信息输出到所述控制电路。
9.根据权利要求6所述的模拟多路复用器电路，其中所述差分放大器包括：
第四差分对，包括第七晶体管和第八晶体管，所述第七晶体管包括：经由第三集电极电阻器连接到所述高电位电源的集电极、经时分多路复用的模拟信号的正相信号被输入的基极、以及发射极，并且所述第八晶体管包括：经由第四集电极电阻器连接到所述高电位电源的集电极、经时分多路复用的模拟信号的反相信号被输入的基极、以及发射极，
第三输出端，连接到所述第八晶体管的集电极，
第四输出端，连接到所述第七晶体管的集电极，
第二电流源，配置为使电流值IEE1的电流流动并且包括一端和连接到所述低电位电源的另一端；
第七发射极电阻器，连接在所述第七晶体管的发射极和所述第二电流源的所述一端之间，以及
第八发射极电阻器，连接在所述第八晶体管的发射极和所述第二电流源的所述一端之间，
其中所述第二电流源是可变电流源，以及
所述控制电路根据所述第一模拟信号和所述第二模拟信号的幅度使第二电流源引起电流流动，使得所述第七发射极电阻器和所述第八发射极电阻器中的每个的电阻值RE满足
RE•IEE1≥经时分多路复用的模拟信号的幅度（3）。
10.根据权利要求5或9所述的模拟多路复用器电路，还包括：
第九晶体管，级联连接到所述第七晶体管；以及
第十晶体管，级联连接到所述第八晶体管。
11.根据权利要求5或9所述的模拟多路复用器电路，其中所述差分放大器还包括电平移位器，所述电平移位器配置为对经时分复用的模拟信号的正相信号和经时分多路复用的模拟信号的反相信号的DC电压电平进行移位。
12.根据权利要求11所述的模拟多路复用器电路，其中所述电平移位器包括：
第十一晶体管，包括连接到高电位电源的集电极、经时分多路复用的模拟信号的反相信号被输入的基极、以及发射极，
第一恒流源，包括连接到所述第十一晶体管的发射极的一端和连接到低电位电源的另一端，
第十二晶体管，包括连接到高电位电源的集电极、经时分多路复用的模拟信号的反相信号被输入的基极、和发射极，以及
第二恒流源，包括连接到所述第十二晶体管的发射极的一端和连接到低电位电源的另一端。
13.根据权利要求12所述的模拟多路复用器电路，其中所述电平移位器还包括：
第一二极管，连接到所述第十一晶体管的发射极和所述第一恒流源的所述一端，以及
第二二极管，连接到所述第十二晶体管的发射极和所述第二恒流源的所述一端。
14.一种模拟多路复用器电路，包括：
第一模拟多路复用器核心电路，由根据权利要求1所述的模拟多路复用器核心电路形成，作为所述第一模拟信号和所述第二模拟信号的两个模拟信号被输入到所述第一模拟多路复用器核心电路，并且第一时钟信号作为所述时钟信号被输入；
第二多路复用器核心电路，由根据权利要求1所述的模拟多路复用器核心电路形成，与所述两个模拟信号不同的两个模拟信号作为所述第一模拟信号和所述第二模拟信号被输入到所述第二多路复用器核心电路，并且所述第一时钟信号作为所述时钟信号以不同于所述第一模拟多路复用器核心电路的时钟信号的相位的相位被输入；以及
第三多路复用器核心电路，由根据权利要求1所述的模拟多路复用器核心电路形成，从所述第一模拟多路复用器核心电路和所述第二模拟多路复用器核心电路输出的两个经时分多路复用的模拟信号作为所述第一模拟信号和所述第二模拟信号被输入到所述第三多路复用器核心电路，并且周期是所述第一时钟信号的周期的1/2的第二时钟信号作为所述时钟信号被输入。
CN201680043321.7A 2015-07-23 2016-07-21 模拟多路复用器核心电路和模拟多路复用器电路 Active CN107852160B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015-145430 2015-07-23
JP2015145430 2015-07-23
PCT/JP2016/071385 WO2017014262A1 (ja) 2015-07-23 2016-07-21 アナログマルチプレクサコア回路及びアナログマルチプレクサ回路

Publications (2)

Publication Number Publication Date
CN107852160A CN107852160A (zh) 2018-03-27
CN107852160B true CN107852160B (zh) 2021-05-14

Family

ID=57834409

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680043321.7A Active CN107852160B (zh) 2015-07-23 2016-07-21 模拟多路复用器核心电路和模拟多路复用器电路

Country Status (6)

Country Link
US (1) US10425051B2 (zh)
EP (1) EP3327934B1 (zh)
JP (1) JP6475335B2 (zh)
CN (1) CN107852160B (zh)
CA (1) CA2991865C (zh)
WO (1) WO2017014262A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018133761A (ja) * 2017-02-17 2018-08-23 富士通コンポーネント株式会社 増幅回路
JP6889413B2 (ja) * 2018-12-25 2021-06-18 株式会社村田製作所 マルチプレクサ、高周波フロントエンド回路、および通信装置
JP6939763B2 (ja) * 2018-12-25 2021-09-22 株式会社村田製作所 マルチプレクサ、高周波フロントエンド回路、および通信装置
US11239633B2 (en) * 2020-02-19 2022-02-01 Globalfoundries U.S. Inc. Photonic transmitter drivers with logic using cascaded differential transistor pairs stepped by supply voltage differences
CN117652100A (zh) * 2021-06-30 2024-03-05 华为技术有限公司 模拟多路复用器电路、级联多路复用器电路和用于光通信的发送器
US12074593B1 (en) * 2021-10-31 2024-08-27 Synopsys, Inc. High-voltage tolerant multiplexer
US11979151B2 (en) * 2022-09-20 2024-05-07 Nxp Usa, Inc. Integrated circuit (IC) having an analog multiplexer (MUX)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0613247A2 (en) * 1993-01-08 1994-08-31 DYNA LOGIC CORPORATION (a Californian Corporation) BICMOS reprogrammable logic
US5652545A (en) * 1995-06-22 1997-07-29 Mitsubishi Denki Kabushiki Kaisha Wide-band amplifier
CN102420612A (zh) * 2011-12-16 2012-04-18 电子科技大学 一种可抑制采样时间失配的时间交织模数转换器
CN103618536A (zh) * 2013-11-27 2014-03-05 苏州贝克微电子有限公司 一种混合模式的多协议串行接口驱动器
WO2014181869A1 (ja) * 2013-05-09 2014-11-13 日本電信電話株式会社 光変調器ドライバ回路および光送信器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08307228A (ja) * 1995-04-27 1996-11-22 Toshiba Corp 信号選択スイッチ回路
JP2002246861A (ja) 2001-02-22 2002-08-30 Hitachi Ltd 利得可変増幅器及びこれを用いた光受信器
JP4938820B2 (ja) * 2009-05-19 2012-05-23 日本電信電話株式会社 高速多重化回路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0613247A2 (en) * 1993-01-08 1994-08-31 DYNA LOGIC CORPORATION (a Californian Corporation) BICMOS reprogrammable logic
US5652545A (en) * 1995-06-22 1997-07-29 Mitsubishi Denki Kabushiki Kaisha Wide-band amplifier
CN102420612A (zh) * 2011-12-16 2012-04-18 电子科技大学 一种可抑制采样时间失配的时间交织模数转换器
WO2014181869A1 (ja) * 2013-05-09 2014-11-13 日本電信電話株式会社 光変調器ドライバ回路および光送信器
CN103618536A (zh) * 2013-11-27 2014-03-05 苏州贝克微电子有限公司 一种混合模式的多协议串行接口驱动器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
The floating capacitor as a differential building block;M. Gasulla-Fomer 等;《IEEE Transactions on Instrumentation and Measurement》;19981231;26-29 *

Also Published As

Publication number Publication date
EP3327934A1 (en) 2018-05-30
JPWO2017014262A1 (ja) 2018-01-25
EP3327934B1 (en) 2020-11-04
US20180219517A1 (en) 2018-08-02
EP3327934A4 (en) 2019-03-13
JP6475335B2 (ja) 2019-02-27
CA2991865A1 (en) 2017-01-26
WO2017014262A1 (ja) 2017-01-26
CN107852160A (zh) 2018-03-27
US10425051B2 (en) 2019-09-24
CA2991865C (en) 2021-04-13

Similar Documents

Publication Publication Date Title
CN107852160B (zh) 模拟多路复用器核心电路和模拟多路复用器电路
JP5098617B2 (ja) プリエンファシス回路
US9209789B1 (en) Apparatus to convert electrical signals from small-signal format to rail-to-rail format
KR101127461B1 (ko) 고도의 선형 가변이득 증폭기
US9590576B2 (en) Differential amplifier
CN102257727A (zh) 具有电阻式电平移位电路的ab类放大器
TW200816659A (en) A receiver for reducing intersymbol interference of a channel and compensating for signal gain loss, and method thereof
US20060214692A1 (en) Low voltage differential signal receiver
EP3439176B1 (en) Driver circuit and optical transmitter
KR102424468B1 (ko) 증폭 회로, 및 멀티패스 네스티드 밀러 증폭 회로
JP5859168B2 (ja) エンファシス回路
JP4816477B2 (ja) 増幅回路、ａｇｃ回路、およびｒｆ受信装置
CN109391248B (zh) 一种信号分发电路及信号分发电路系统
WO2014159666A1 (en) A selectable gain differential amplifier
JP4087684B2 (ja) 通信用半導体集積回路およびアンプのオフセット補正方法
US9998120B1 (en) Circuit for and method of shifting a high range input common mode voltage
US9716499B2 (en) Current amplifier and transmitter using the same
US7088163B1 (en) Circuit for multiplexing a tapped differential delay line to a single output
JP2011004174A (ja) 高周波電力増幅器および無線通信装置
WO2013157177A1 (ja) 低歪みミキサ、およびこれを備えた無線受信機
CN114079454A (zh) 电流模式逻辑驱动器和包括其的传输驱动器
JP2019213054A (ja) デジタル／アナログ変換器
JP2020043540A (ja) 差動増幅回路及びシリアル伝送回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant