CN108986744B - 电致发光显示器 - Google Patents

电致发光显示器 Download PDF

Info

Publication number
CN108986744B
CN108986744B CN201810474100.6A CN201810474100A CN108986744B CN 108986744 B CN108986744 B CN 108986744B CN 201810474100 A CN201810474100 A CN 201810474100A CN 108986744 B CN108986744 B CN 108986744B
Authority
CN
China
Prior art keywords
voltage
gate
driving
switching element
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810474100.6A
Other languages
English (en)
Other versions
CN108986744A (zh
Inventor
李昭珩
孔南容
申星修
梁祯烈
李禧成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN108986744A publication Critical patent/CN108986744A/zh
Application granted granted Critical
Publication of CN108986744B publication Critical patent/CN108986744B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0257—Reduction of after-image effects
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0266—Reduction of sub-frame artefacts
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/023—Power management, e.g. power saving using energy recovery or conservation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

提供了一种电致发光显示器。该电致发光显示器包括彼此交叉的数据线和栅极线以及布置成矩阵的像素，其中，每个像素的每个子像素包括：第一驱动器，其被配置成通过使用第一EM开关元件和第一驱动元件来驱动发光元件，其中，第一EM开关元件响应于第一发光控制信号来对被施加像素驱动电压的供电线与发光元件之间的电流路径进行通断，第一驱动元件连接在第一EM开关元件与发光元件之间；以及第二驱动器，其被配置成通过使用第二EM开关元件和第二驱动元件来驱动发光元件，其中，第二EM开关元件响应于第二发光控制信号来对供电线与发光元件之间的电流路径进行通断，第二驱动元件连接在第二EM开关元件与发光元件之间。

Description

电致发光显示器
本申请要求于2017年5月31日提交的韩国专利申请第10-2017-0067705号的权益，出于所有目的将该专利申请的全部内容通过引用并入本文，如同在本文中完全阐述一样。
技术领域
本公开涉及其中两个驱动元件连接至单个发光元件的电致发光显示器。
背景技术
平板显示器包括液晶显示器(LCD)、电致发光显示器、场致发射显示器(FED)和等离子显示面板(PDP)。
取决于发光层的材料，电致发光显示器大致分为无机发光显示器和有机发光显示器。其中，有源矩阵有机发光显示器包括自身发光的有机发光二极管(以下称为“OLED”)，并且具有响应速度快、发光效率高、亮度高以及视角宽的优点。
有机发光显示器的OLED包括阳极、阴极和位于这些电极之间的有机化合物层。有机化合物层由空穴注入层(HIL)、空穴传输层(HTL)、发射层(EML)、电子传输层(ETL)和电子注入层(EIL)组成。当电力电压施加至阳极和阴极时，穿过空穴传输层HTL的空穴和穿过电子传输层ETL的电子移动到发射层EML，从而形成激子。作为结果，发射层EML产生可见光。
为了补偿驱动元件的电气特性的变化，可以应用内部补偿和外部补偿。在内部补偿方法中，通过使用随驱动元件的电气特性变化的驱动元件的栅源电压来实时自动补偿像素之间的驱动元件的电气特性的变化。在外部补偿方法中，通过感测随驱动元件的电气特性变化的每个像素的电压并且通过经由外部电路基于感测到的电压对输入图像的数据进行调制来补偿像素之间的驱动元件的电气特性的变化。
有机发光显示器的每个像素包括用于根据输入图像的像素数据来控制流过OLED的电流的驱动元件。驱动元件可以被实现为晶体管。驱动元件的电气特性(例如阈值电压和迁移率)应当在所有像素中相同，但由于工艺条件、工作环境等而可能不一致。驱动元件随着工作时间增加而受到更多应力。驱动元件上的应力随着输入图像的像素数据而变化。随着驱动元件上的应力增加，驱动元件更快地劣化。驱动元件的阈值电压由于像素的驱动元件上的累积应力而移位，作为结果，甚至在屏幕上的图像改变之后，也可能产生鬼像(ghostimage)。
发明内容
本公开提供了一种电致发光显示器，其防止由驱动元件上的累积应力引起的鬼像，并降低功耗。
根据本公开的电致发光显示器包括彼此交叉的数据线和栅极线以及布置成矩阵的像素。
每个像素的每个子像素包括：第一驱动器，其被配置成通过使用第一EM开关元件和第一驱动元件来驱动发光元件，其中，第一EM开关元件响应于第一发光控制信号来对被施加像素驱动电压的供电线与发光元件之间的电流路径进行通断，第一驱动元件连接在第一EM开关元件与发光元件之间；以及第二驱动器，其被配置成通过使用第二EM开关元件和第二驱动元件来驱动发光元件，其中，第二EM开关元件响应于第二发光控制信号来对供电线与发光元件之间的电流路径进行通断，第二驱动元件连接在第二EM开关元件与发光元件之间。
附图说明
被包括以提供对本发明的进一步理解并且被并入本说明书中构成本说明书的一部分的附图示出了本发明的实施方式，并且与描述一起用于说明本发明的原理。在附图中：
图1是示出根据本公开的示例性实施方式的电致发光显示器的框图；
图2是示出根据本公开的第一示例性实施方式的像素电路的电路图；
图3A至图4D是示出图2的像素电路如何工作的视图；
图5是示出在正常驱动模式下的发光控制信号的示例的波形图；
图6是示出正常驱动模式和低功耗驱动模式的视图；
图7是示出晶体管中的半导体沟道层的宽度和长度的视图；
图8是示出用于正常驱动的晶体管和用于低功耗驱动的晶体管的传输特性的视图；
图9是示出在正常驱动模式和低功耗模式下的发光控制信号的示例的波形图；
图10和图11是显示面板的横截面图，其示出了根据本公开的示例性实施方式的像素电路的横截面结构；
图12是示出图10和图11的驱动元件的平面结构的平面图；
图13是示出共用公共栅极的驱动元件的另一平面结构的平面图；
图14是示出根据本公开的第二示例性实施方式的像素电路的电路图；
图15是示出其中图14的驱动元件的第一电极和第二电极同时浮置(float)的示例的视图；
图16A至图17D是示出图14的像素电路如何工作的视图；
图18A至图19D是示出根据本公开的第三示例性实施方式的像素电路的视图；
图20是示出用于感测开关元件的阈值电压的方法的视图；以及
图21是示出其中在感测模式下参考电压升高的示例的视图。
具体实施方式
通过参考以下对示例性实施方式的详细描述以及附图，可以更容易地理解本发明的各个方面和特征以及实现它们的方法。然而，本发明可以以许多不同的形式来实施，并且不应该被解释为限于本文阐述的示例性实施方式。相反，提供这些示例性实施方式是为了使本公开是充分和完整的，并且将本发明的构思完全传达给本领域技术人员，并且本发明由所附权利要求来限定。
附图中示出的用于描述本发明的示例性实施方式的形状、尺寸、比例、角度、数目等仅仅是示例，并不限于图中所示的那些。在整个说明书中，相同的附图标记指示相同的元件。在描述本发明时，将省略对相关公知技术的详细描述以避免不必要地使本发明模糊不清。
当使用术语“包括”、“具有”，“由......组成”等时，只要未使用术语“仅”，则可以添加其他部分。除非明确说明，否则单数形式可以被解释为复数形式。
即使没有明确说明，元件也可能被解释为包含误差容限。
当使用术语“在......上”、“在...上方”、“在...下方”、“在......旁边”等描述两个部分之间的位置关系时，只要未使用术语“紧接地”或“直接地”，则在这两个部分之间可以安置有一个或更多个部分。
将理解的是，尽管可以使用术语“第一”、“第二”等来区分一个元件与另一个元件，但是这些元件的功能或结构不应受这些术语的限制。例如，诸如用于标记图4的像素电路中的元件的“第一”、“第二”、“第三”和“第四”的序数用于描述通过开关元件S1至S4向数据线充电的顺序。
本发明的以下示例性实施方式可以彼此部分地或全部地耦合或组合，并且可以以各种方式在技术上交互或一起操作。示例性实施方式可以独立地或彼此相关地被执行。
根据本发明的电致发光显示器可以包括N型TFT(NMOS)或者P型TFT(PMOS)或者它们两者。TFT是具有栅极、源极和漏极的三电极器件。源极是向晶体管提供载流子的电极。TFT中的载流子流自源极。漏极是载流子离开晶体管的电极。在TFT中，载流子从源极流向漏极。在n型TFT的情况下，载流子是电子，因此源极电压低于漏极电压，使得电子从源极流向漏极。在n型TFT中，电流从漏极流向源极。在p型TFT的情况下，载流子是空穴，因此源极电压高于漏极电压，使得空穴从源极流向漏极。在p型TFT中，由于空穴从源极流向漏极，因此电流从源极流向漏极。应该注意的是，TFT的源极和漏极的位置并不固定。例如，取决于所施加的电压，TFT的源极和漏极是可互换的。因此，本发明不受TFT的源极和漏极的限制。在下面的描述中，TFT的源极和漏极被称为第一电极和第二电极。
针对用作开关元件的TFT的栅极信号在栅极接通电压和栅极关断电压之间摇摆。栅极接通电压被设置为高于TFT的阈值电压的电压，并且栅极关断电压被设置为低于TFT的阈值电压的电压。TFT响应于栅极接通电压而接通，并且响应于栅极关断电压而关断。在NMOS中，栅极接通电压可以是栅极高电压VGH，以及栅极关断电压可以是栅极低电压VGL。在PMOS中，栅极接通电压可以是栅极低电压VGL，以及栅极关断电压可以是栅极高电压VGH。
在下文中，将参照附图详细描述本发明的各个示例性实施方式。在以下示例性实施方式中，对电致发光显示器的描述将集中在包括有机发光材料的有机发光显示器上。本发明的技术构思不限于有机发光显示器，而是可以应用于包含无机发光材料的无机发光显示器。
在本发明中，为了提高电致发光显示器的图像质量和寿命，在像素电路中使用用于补偿驱动元件的劣化的补偿电路。也就是说，当驱动像素时，使用子像素中的内部补偿电路，以通过对驱动元件的阈值电压进行采样并且使输入图像的数据电压偏移阈值电压的变化，来实时补偿像素电路内的驱动元件之间的阈值电压的变化。此外，在本发明中，两个驱动元件连接至像素电路中的单个发光元件，并且驱动元件交替地操作，这减慢了驱动元件上的应力累积并减少了驱动元件的劣化，从而防止了鬼像。
参照图1，根据本公开的示例性实施方式的电致发光显示器包括显示面板100和显示面板驱动电路。
显示面板100包括在屏幕上显示输入图像的有效区域AA。像素阵列被布置在有效区域AA中。像素阵列包括多个数据线102、与数据线102交叉的多个栅极线103以及布置成矩阵的像素。
每个显示像素可以被分成红子像素、绿子像素和蓝子像素以产生颜色。每个像素还可以包括白子像素。每个子像素101包括像素电路。如图2和图14中所例示的，像素电路包括连接至单个发光元件EL的第一驱动元件DT1和第二驱动元件DT2、多个开关元件S1至S34、以及电容器Cgs。驱动元件和开关元件可以被实现为NMOS TFT或PMOS TFT。应该注意，像素电路不限于图2和图14中的那些。尽管图2和图14例示了MMOS像素电路，但像素电路的驱动元件和开关元件可以被实现为PMOS。像素电路连接至数据线102和栅极线103。
如图2和图14所示，显示面板100还包括用于向子像素101供应像素驱动电压或高电平驱动电压VDD的第一供电线21、用于向子像素101供应预定初始电压VINI以重置像素电路的第二供电线22、以及用于向像素供应低电平供电电压VSS的VSS电极。供电线和VSS电极连接至电源电路(未示出)。
可以在显示面板100上安置触摸传感器。可以使用触摸传感器或通过像素来感测触摸输入。触摸传感器可以被实现为安置在显示面板的屏幕上的单元上(on-cell)类型或附加(add-on)类型触摸传感器，或被实现为嵌入在像素阵列中的单元内(in-cell)类型触摸传感器。
显示面板驱动电路包括数据驱动器110和栅极驱动器120。在数据驱动器110和数据线102之间可以安置解复用器112。
显示面板驱动电路110、112和120在定时控制器(TCON)130的控制下将输入图像的数据写入显示面板100的像素。显示面板驱动电路还可以包括用于驱动触摸传感器的触摸传感器驱动器。在图1中省略了触摸传感器驱动器。在移动设备或可穿戴设备中，数据驱动器、定时控制器130和电源电路可以集成在一个集成电路中。
数据驱动器110按帧将从定时控制器130接收到的输入图像的数字数据转换为伽马补偿电压(gamma-compensated voltage)以产生数据电压。数据驱动器110通过各个通道的输出缓冲器输出数据信号的电压(以下称为“数据电压”)。解复用器112被安置在数据驱动器110和数据线102之间，并且使用多个开关元件将从数据驱动器110输出的数据电压分配至数据线102。由于解复用器112，数据驱动器110的一个通道是时间分割的并且连接至多条数据线，从而减少了数据线102的数目。
栅极驱动器120可以被实现为直接形成在显示面板100上的边框区域中的GIP(Gate in Panel，板内栅极)电路，以及有效区域中的TFT阵列。栅极驱动器120在定时控制器130的控制下向栅极线103输出栅极信号。栅极驱动器120可以通过经由移位寄存器使栅极信号移位来将这些信号顺序地供应至栅极线103。栅极信号包括扫描信号SC1和SC2以及发光控制信号(以下称为“EM信号”)。
栅极驱动器120可以包括第一栅极驱动器121和第二栅极驱动器122。第一栅极驱动器121输出扫描信号SC1和SC2，并且顺序地使扫描信号SC1和SC2与移位时钟同步地移位。第二栅极驱动器122输出EM信号EM，并且顺序地使EM信号EM与移位时钟同步地移位。在无边框模型的情况下，构成第一栅极驱动器121和第二栅极驱动器122的开关元件可以以分布式方式安置在有效区域AA中。
定时控制器130从主系统(未示出)接收输入图像的数字视频数据DATA，以及接收与数字视频数据DATA同步的定时信号。定时信号包括垂直同步信号Vsync、水平同步信号Hsync、点时钟信号DCLK和数据使能信号DE。主系统可以是以下中的任何一个：电视系统；机顶盒；导航系统；DVD播放器；蓝光播放器；个人计算机PC；家庭影院系统；以及电话系统。
在正常驱动模式下，定时控制器130可以将帧速率控制成高于输入帧频率。例如，定时控制器130可以通过将输入帧频率(Hz)乘以i倍(i是大于0的正整数)来控制显示面板驱动器110、112和120的操作定时。NTSC(国家电视标准委员会)系统中的帧频率是60Hz，而PAL(逐行倒相)系统中的帧频率是50Hz。在低功耗驱动模式下，定时控制器130可以将帧频率降低到1Hz至30Hz的频率，以降低像素的刷新率。
定时控制器130基于从主系统接收到的定时信号Vsync、Hsync和DE生成用于控制数据驱动器110的操作定时的数据定时控制信号、用于控制解复用器112的操作定时的开关控制信号、以及用于控制栅极驱动器120的操作定时的栅极定时控制信号。从定时控制器130输出的栅极定时控制信号的电压电平可以通过电平移位器(未示出)被转换成栅极接通电压或栅极关断电压并且被供应至栅极驱动器120。电平移位器将栅极定时控制信号的低电平电压转换成栅极低电压VGL，并且将栅极定时控制信号的高电平电压转换成栅极高电压VGH。
图2是示出根据第一示例性实施方式的像素电路的电路图。图3A至图4D是示出针对图2的像素电路的输入信号的视图。该像素电路包括使用多个开关元件的内部补偿电路。
参照图2，像素电路包括连接至单个发光元件EL的第一驱动元件DT1和第二驱动元件DT2、第一开关元件S1至第(3-2)开关元件S32、以及存储电容器Cgs。像素驱动电压VDD经由第一供电线21被供应至子像素101(n)。
当高于0V的电压施加至驱动元件DT1和DT2的栅极并且在驱动元件DT1和DT2的漏极与源极之间产生电流时，驱动TFT DT1和驱动TFT DT2上的应力增加，从而使驱动TFT DT1和驱动TFT DT2劣化。此外，当驱动TFT DT1和驱动TFT DT2的半导体沟道被照射时，会产生电流，因此使驱动元件DT1和DT2劣化。驱动元件DT1和DT2的劣化可能导致在驱动元件DT1和DT2接通时流动的接通电流减小，以及阈值电压移位。驱动元件DT1和DT2的劣化可能导致发光元件EL的亮度的变化以及导致鬼像。
本公开的像素电路包括交替操作的第一驱动器101A和第二驱动器101B。第一驱动器101A包括第(3-1)开关元件S31和第一驱动元件DT1，并且第一驱动器101A进行操作以在接收到第一EM信号EM1时向发光元件EL供应电流。第二驱动器101B包括第(3-2)开关元件S32和第二驱动元件DT2，并且第二驱动器101B进行操作以响应于第二EM信号EM2而向发光元件EL供应电流。第一驱动器101A的第(3-1)开关元件S31在第二驱动器101B的操作期间关断，并且切断像素驱动电压VDD与发光元件EL的阳极之间的电流路径。在第(3-1)开关元件S31关断的同时，第一驱动元件DT1的第一电极浮置，并且没有电流在第一驱动元件DT1的漏极与源极之间流动。第二驱动器101B的第(3-2)开关元件S32在第一驱动器101A的操作期间关断，并且切断像素驱动电压VDD与发光元件EL的阳极之间的电流路径。在第(3-2)开关元件S32关断时，第二驱动元件DT2的第一电极浮置，并且没有电流在第二驱动元件DT2的漏极与源极之间流动。
由于驱动元件DT1和DT2的第一电极(即，漏极)交替地浮置以切断在驱动元件DT1和DT2的漏极与源极之间流动的电流，因此本公开可以减少驱动元件DT1和DT2上的累积应力并且引起驱动元件DT1和DT2的恢复。本公开通过使用图3A至图4D的内部补偿方法使数据电压Vdata偏移驱动元件DT1和DT2的阈值电压Vth的变化并且交替地操作驱动元件DT1和DT2，来防止像素亮度的变化和鬼像。
驱动元件DT1和DT2以及开关元件S1至S32可以被实现为具有氧化物半导体图案的NMOS氧化物TFT。由于在TFT的关断状态下产生的泄漏电流小，因此氧化物TFT可以降低功耗，并且氧化物TFT可以通过防止由泄漏电流引起的像素电压的降低而提供较高的抗闪烁性能。
发光元件EL可以被实现为OLED。响应于数据电压Vdata，OLED通过由驱动元件DT1和DT2调节的电流来发光。OLED包含位于阳极和阴极之间的有机化合物层。有机化合物层可以包括但不限于空穴注入层(HIL)、空穴传输层(HTL)、发射层(EML)、电子传输层(ETL)和电子注入层(EIL)。OLED的阳极经由第三节点n3连接至驱动元件DT1和DT2，并且OLED的阴极连接至被施加低电平供电电压VSS的VSS电极23。存储电容器Cgs经由第一节点n1和第三节点n3连接在驱动元件DT1和DT2的栅极与源极之间。
响应于第一扫描信号SC1，第一开关元件S1将预定参考电压Vref供应至第一节点n1，并且然后将数据电压Vdata供应至第一节点n1。参考电压Vref被设置为低于像素驱动电压VDD的电压并且重置第一节点n1的电压。第一开关元件S1包括连接至被施加第一扫描信号SC1的第一栅极线的栅极、连接至数据线的第一电极、以及连接至第一节点n1的第二电极。参考电压Vref和数据电压Vdata被供应至数据线。
响应于第二扫描信号SC2，第二开关元件S2经由第三节点n3将预定初始电压VINI供应至发光元件EL的像素电极(或阳极)。初始电压VINI被设置为以下的电压：在该电压处发光元件EL不发光。初始电压VINI低于像素驱动电压VDD。第二开关元件S2包括连接至被施加第二扫描信号SC2的第二栅极线的栅极、连接至被施加初始电压VINI的第二供电线22的第一电极、以及连接至第三节点n3的第二电极。
响应于第一EM信号EM1，第(3-1)开关元件S31对被施加像素驱动电压VDD的第一供电线21与第一驱动元件DT1之间的电流路径进行通断。第(3-1)开关元件S31和第(3-2)开关元件S32交替接通和关断。因此，第(3-1)开关元件S31在第(3-2)开关元件S32的关断时间期间接通，以在第一供电线21与第一驱动元件DT1之间形成电流路径。第(3-1)开关元件S31包括连接至被施加第一EM信号EM1的第(3-1)栅极线的栅极、连接至第一供电线21的第一电极、以及经由第(2-1)节点n21连接至第一驱动元件DT1的第一电极的第二电极。
第一驱动元件DT1响应于栅源电压Vgs来调节发光元件EL的电流。第一驱动元件DT1和第二驱动元件DT2交替地驱动发光元件EL。第一驱动元件DT1包括连接至第一节点n1的栅极、连接至第(2-1)节点n21的第一电极、以及连接至第三节点n3的第二电极。
响应于第二EM信号EM2，第(3-2)开关元件S32对被施加像素驱动电压VDD的第一供电线21与第二驱动元件DT2之间的电流路径进行通断。第(3-2)开关元件S32在第(3-1)开关元件S31的关断时间期间接通，以在第一供电线21与第二驱动元件DT2之间形成电流路径。第(3-2)开关元件S32包括连接至被施加第二EM信号EM2的第(3-2)栅极线的栅极、连接至第一供电线21的第一电极、以及经由第(2-2)节点n22连接至第二驱动元件DT2的第一电极的第二电极。
第二驱动元件DT2响应于栅源电压Vgs来调节发光元件EL的电流。第二驱动元件DT2和第一驱动元件DT1交替地驱动发光元件EL。第二驱动元件DT2包括连接至第一节点n1的栅极、连接至第(2-2)节点n22的第一电极、以及连接至第三节点n3的第二电极。
图3A至图4D是示出第n子像素的像素电路101(n)如何工作的视图。每个像素电路通过图3A至图4D的内部补偿方法驱动，以对驱动元件DT1和DT2的阈值电压Vth进行采样并且使数据电压Vdata偏移阈值电压Vth的变化。图3A至图4D中的箭头指示电流的流动。图3A至图3D示出了如何通过第一驱动器101A以逐步的(step-by-step)方式来驱动发光元件EL。图4A至图4D示出了如何通过第二驱动器101B以逐步的方式来驱动发光元件EL。
参照图3A，当第一重置时间Ti1开始时，扫描信号SC1和SC2以及第一EM信号EM1变为栅极接通电压。在第一驱动器101A的操作期间，第二EM信号EM2保持在栅极关断电压处。在NMOS中，栅极接通电压被设置为栅极高电压VGH，并且栅极关断电压被设置为栅极低电压VGL。因此，除了第(3-2)开关元件S32之外，开关元件S1、S2和S31在第一重置时间Ti1期间均接通。
在第一重置时间Ti1期间，与针对输入图像的数据电压Vdata如何无关地设置的参考电压Vref被供应至数据线102。在第一重置时间Ti1期间，第一开关元件S1响应于第一扫描信号SC1的栅极接通电压而接通，并且第二开关元件S2响应于第二扫描信号SC2的栅极接通电压而接通。第(3-1)开关元件S31响应于第一EM信号EM1的栅极接通电压而接通。
像素电路中的每个节点的电压在第一重置时间Ti1期间被重置。在第一重置时间Ti1期间，第一节点n1被重置为Vref，第(2-1)节点n21被重置为VDD，并且第三节点n3被重置为VINI。
参照图3B，当第一采样时间Ts1开始时，第一EM信号EM1反转为栅极关断电压以使第(3-1)开关元件S31关断。在第一采样时间Ts1期间，第一扫描信号SC1和第二扫描信号SC2保持在栅极接通电压处，并且第二EM信号EM2保持在栅极关断电压处。因此，在第一采样时间Ts1期间，第(3-1)开关元件S31和第(3-2)开关元件关断，而第一开关元件S1和第二开关元件S2接通。
在第一采样时间Ts1期间，参考电压Vref被供应至数据线102，并且第三节点n3的电压保持在VINI处。在第一采样时间Ts1期间，第一驱动元件DT1的栅源电压Vgs升高了第一驱动元件DT1的阈值电压Vth，并且该阈值电压Vth被存储在存储电容器Cgs中。
参照图3C，当第一数据写入时间Tw1开始时，第二扫描信号SC2反转为栅极关断电压。在第一数据写入时间Tw1期间，第一扫描信号SC1保持在栅极接通电压处，并且第一EM信号EM1和第二EM信号EM2保持在栅极关断电压处。因此，在第一数据写入时间Tw1期间，第一开关元件S1保持在接通状态并且向第一节点n1供应数据电压Vdata，而其他开关元件S2、S31和S32关断。
在第一数据写入时间Tw1中，第一驱动元件DT1的栅源电压Vgs变成偏移了第一驱动元件DT1的阈值电压Vth的数据电压。
参照图3D，当第一发射时间Tem1开始时，第一扫描信号SC1反转为栅极关断电压并且第一EM信号EM1反转为栅极接通电压。在第一发射时间Tem1期间，第二扫描信号SC2保持在栅极关断电压处，并且第二EM信号EM2保持在栅极关断电压处。因此，在第一发射时间Tem1期间，第(3-1)开关元件S31接通，而其他开关元件S1、S2和S32关断。
在第一发射时间Tem1期间，响应于第一驱动元件DT1的栅源电压Vgs，电流流入发光元件EL，由此使得发光元件EL发光。在第一发射时间Tem1期间，第一EM信号EM1可以被生成为根据预设的PWM占空比(％)在栅极接通电压与栅极关断电压之间摇摆的交变电流信号。由于发光元件EL在第一发射时间Tem1期间根据预设的占空比反复地接通和关断，因此可以减少闪烁和鬼像。发光元件EL在第一驱动元件DT1的饱和区中的电流由式1表示：
[式1]
Figure BDA0001663973740000111
其中，W是晶体管的沟道宽度，并且L是晶体管的沟道长度。Cox是晶体管的寄生电容。Vgs是晶体管的栅源电压，并且Vth是晶体管的阈值电压。
如图3A至图3D所示，第一驱动器101A在实时补偿第一驱动元件DT1的阈值电压Vth之后驱动发光元件EL。在这种情况下，第二驱动器101B中没有电流流过，这防止了第二驱动元件DT2上的累积应力并且实现了劣化恢复。第一驱动器101A在图4A至图4D所示的第二驱动器101B的操作期间不操作。
参照图4A，当第二重置时间Ti2开始时，扫描信号SC1和SC2以及第二EM信号EM2变为栅极接通电压。在第二驱动器101B的操作期间，第一EM信号EM1保持在栅极关断电压处。因此，除了第(3-1)开关元件S31之外，开关元件S1、S2和S32在第二重置时间Ti2期间均接通。
在第二重置时间Ti2期间，参考电压Vref被供应至数据线102。在第二重置时间Ti2期间，第一开关元件S1响应于第一扫描信号SC1的栅极接通电压而接通，并且第二开关元件S2响应于第二扫描信号SC2的栅极接通电压而接通。第(3-2)开关元件S32响应于第二EM信号EM2的栅极接通电压而接通。
像素电路中的每个节点的电压在第二重置时间Ti2期间被重置。在第二重置时间Ti2期间，第一节点n1被重置为Vref，第(2-2)节点n22被重置为VDD，并且第三节点n3被重置为VINI。
参照图4B，当第二采样时间Ts2开始时，第二EM信号EM2反转为栅极关断电压以使第(3-2)开关元件S32关断。在第二采样时间Ts2期间，第一扫描信号SC1和第二扫描信号SC2保持在栅极接通电压处，并且第一EM信号EM1保持在栅极关断电压处。因此，在第二采样时间Ts2期间，第(3-1)开关元件S31和第(3-2)开关元件S32关断，而第一开关元件S1和第二开关元件S2接通。
在第二采样时间Ts2期间，参考电压Vref被供应至数据线102，并且第三节点n3的电压保持在VINI处。在第二采样时间Ts2期间，第二驱动元件DT2的栅源电压Vgs升高了阈值电压Vth，并且该阈值电压Vth被存储在存储电容器Cgs中。
参照图4C，当第二数据写入时间Tw2开始时，第二扫描信号SC2反转为栅极关断电压。在第二数据写入时间Tw2期间，第一扫描信号SC1保持在栅极接通电压处，并且第一EM信号EM1和第二EM信号EM2保持在栅极关断电压处。因此，在第二数据写入时间Tw2期间，第一开关元件S1保持在接通状态下并且向第一节点n1供应数据电压Vdata，而其他开关元件S2、S31和S32关断。
在第二数据写入时间Tw2中，第二驱动元件DT2的栅源电压Vgs变成偏移了第二驱动元件DT2的阈值电压Vth的数据电压。
参照图4D，当第二发射时间Tem2开始时，第一扫描信号SC1反转为栅极关断电压，并且第二EM信号EM2反转为栅极接通电压。在第二发射时间Tem2期间，第二扫描信号SC2保持在栅极关断电压处，并且第一EM信号EM1保持在栅极关断电压处。因此，在第二发射时间Tem2期间，第(3-2)开关元件S32接通，而其他开关元件S1、S2和S31关断。
在第二发射时间Tem2期间，响应于第二驱动元件DT2的栅源电压Vgs，电流流入发光元件EL，由此使得发光元件EL发光。在第二发射时间Tem2期间，第二EM信号EM2可以被生成为根据预设的PWM占空比(％)的交变电流信号。由于发光元件EL在第二发射时间Tem2期间根据预设的占空比反复地接通和关断，所以可以减少闪烁和鬼像。
如图4A至图4D所示，第二驱动器101B在实时补偿第二驱动元件DT2的阈值电压Vth之后驱动发光元件EL。在这种情况下，在第一驱动器101A中没有电流流动，这防止了第一驱动元件DT1上的累积应力并实现了劣化恢复。
在其中输入图像的数据按帧被写入到像素以在屏幕上再现输入图像的正常驱动模式下，像素电路的第一驱动器101A和第二驱动器101B可以通过如图5所示的那样交替地接通/关断的EM信号EM1和EM信号EM2来以预定时间间隔交替地操作。
在低功耗驱动模式下，由于显示面板驱动电路110、112和120以及像素的操作频率降低，所以功耗降低。例如，在正常驱动模式下，帧速率可以被设置为60Hz。显示面板驱动电路110、112和120在正常驱动模式下以每秒60帧的速度来写数据。
在低功耗驱动模式下，与在屏幕上再现图像的正常驱动模式相比，显示面板驱动电路110、112和120以及像素的操作频率可以减小。例如，低功耗驱动模式下的帧速率可以减小至1Hz。与在正常驱动模式下相比，在低功耗驱动模式下以较低的频率更新写入像素的图像数据。在这种情况下，如图6所例示的，在低功耗驱动模式下，显示面板驱动电路110、112和120在60帧中的第一帧(16.67毫秒)期间将输入图像的数据写入像素，并且在剩余的59帧期间不输出数据。在低功耗驱动模式下，每一秒在第一帧FR期间数据被写入像素一次，并且在剩余时间期间所显示的图像保持在存储在存储电容器Cgs中的数据电压处。
如果像素电路的开关元件和驱动元件被实现为具有低泄漏电流的氧化物TFT，则在低功耗驱动模式下，像素在期间不输入输入图像的数据电压的多个跳帧期间具有低的泄露电流，由此再现没有可见闪烁的图像并且降低功耗。
第一驱动器101A和第二驱动器101B中的一个可以在正常驱动模式下操作，而另一个可以在低功耗驱动模式下操作。在示例中，第一驱动器101A可以在正常驱动模式下操作并且第二驱动器101B可以在低功耗驱动模式下操作，但是本公开不限于此。在另一示例中，第一驱动器101A和第二驱动器101B可以交替地在正常驱动模式下操作，并且第二驱动器101B可以在低功耗驱动模式下操作。
通过减小在低功耗驱动模式下操作的驱动元件的沟道宽长比(W/L)，发光元件的电流可以减小，并且功耗可以进一步降低。将结合图8和图9来详细描述该示例性实施方式。W是晶体管的半导体沟道层的宽度，并且L是晶体管的半导体沟道层的长度。在图7中，“G”表示晶体管的栅极，“D”表示晶体管的漏极，并且“S”表示晶体管的源极。
在本公开中，通过考虑功耗和操作特性，用于正常驱动的晶体管和用于低功耗驱动的晶体管可以具有不同的沟道宽长比。例如，用于正常驱动的晶体管的沟道宽长比(W/L)可以低于用于低功耗驱动的晶体管的沟道宽长比(W/L)。
在本公开中，可以控制VDD以使得VDD根据对用于正常驱动的晶体管还是用于低功耗驱动的晶体管进行驱动而不同，以使得即使用于正常驱动的晶体管和用于低功耗驱动的晶体管具有不同的沟道宽长比，像素也具有相同的亮度。定时控制器或主系统可以通过控制电源电路的PWM占空比(％)来调整从电源电路输出的VDD的电压电平。
如果用于低功耗驱动的晶体管的沟道宽长比(W/L)低于用于正常驱动的晶体管的沟道宽长比(W/L)，则用于低功耗驱动的晶体管的线性区LIN是窄的，如图8的(A)所示。换言之，即使在低功耗驱动模式下将VDD设置为诸如V1的低电压，用于低功耗驱动的晶体管仍在饱和区操作。
当具有不同沟道宽长比W/L的两个晶体管连接至单个发光元件时，可以改变VDD，使得发光元件具有相同的亮度。为此，在用于正常驱动的晶体管具有相对高的沟道宽长比(W/L)的情况下，在正常驱动模式下，可以将VDD设置为高于V1的V2，如图8的(B)所示。
在用于低功耗驱动的晶体管具有相对高的沟道宽长比(W/L)的情况下，如从图8可以看到的，即使在低工作电压下流动的电流仍然较大，这会引起更多的应力和更快速的劣化。在本公开中，如图9所示，可以将用于低功耗驱动的EM信号EM1的占空比设置为低于用于正常驱动的EM信号EM2的占空比，以将用于低功耗驱动的晶体管上的累积应力减小至与用于正常驱动的晶体管的累积应力的水平相似的水平，并且提供相对长的恢复时间。
图9是示出当第二驱动元件DT2是用于正常驱动的晶体管并且第一驱动元件DT1是用于低功耗驱动的晶体管时在正常驱动模式和低功耗模式下的EM信号EM1和EM信号EM2的示例的波形图。正常驱动模式和低功耗驱动模式下的EM信号不限于图9中的那些。
参照图9，在正常驱动模式下，可以将第一EM信号EM1去激活，并且可以将第二EM信号EM2激活。在正常驱动模式的发射时间Tem1和Tem2期间，第二EM信号EM2具有预定占空比。第二EM信号EM2被生成为根据预设的PWM占空比在栅极接通电压与栅极关断电压之间摇摆以控制第二驱动器101B的电流路径的接通/关断的交变电流信号。第一EM信号EM1在正常驱动模式下被去激活以保持栅极关断电压VGL。因此，在正常驱动模式下，发光元件EL由来自第二驱动器101B的电流驱动。在正常驱动模式下，不从第一驱动器101A生成电流。
在低功耗驱动模式下，可以将第二EM信号EM2去激活，并且可以将第一EM信号EM1激活。在低功耗驱动模式的发射时间Tem1和Tem2期间，第一EM信号EM1具有相对较低的占空比。在低功耗驱动模式下，第一EM信号EM1的占空比被设置成低于针对正常驱动模式设置的第二EM信号EM2的占空比，以减小第一驱动元件EM1上的应力并提供相对长的恢复时间。作为结果，第一EM信号EM1的一个周期的接通时间ON可以设置成比关断时间OFF长。此外，第一EM信号EM1的一个周期的接通时间ON可以比第二EM信号EM2的一个周期的接通时间ON短。
在低功耗驱动模式下，第一EM信号EM1被生成为在栅极接通电压与栅极关断电压之间摇摆以控制第一驱动器101A的电流路径的接通/关断的交变电流信号。第二EM信号EM2在低功耗驱动模式下被去激活以保持栅极关断电压VGL。因此，在低功耗驱动模式下，发光元件EL由来自第一驱动器101A的电流驱动。在低功耗驱动模式下，不从第二驱动器101B生成电流。
图10和图11是显示面板的横截面图，其示出了根据本公开的示例性实施方式的像素电路的横截面结构。图10示出了在其上执行干法刻蚀工艺以减小晶体管的半导体图案中的电阻的横截面结构。图11是其中晶体管的半导体图案掺杂有离子以增加半导体图案的导电率的横截面结构。
参照图10和图11，本公开的显示面板包括布置在像素阵列区域中的多个晶体管。这些晶体管包括图2的像素电路中的驱动元件DT1和DT2以及开关元件S1至S32。与晶体管DT1、DT2以及S1至S32一起，在显示面板的衬底上设置有存储电容器Cgs、发光元件EM等。“PXL”表示发光元件的像素电极(或阳极)。晶体管DT1、DT2以及S1至S32可以被实现为NMOS氧化物TFT。通过将像素电路中的所有晶体管实现为NMOS氧化物TFT，与具有NMOS晶体管和PMOS晶体管两者的像素电路相比，可以简化制造工艺的数目和显示面板结构。
第一驱动元件DT1和第二驱动元件DT2垂直堆叠在衬底上并共用单个栅极DG。为了共用栅极，可以将第一驱动元件DT1和第二驱动元件DT2中的一个实现为顶栅极晶体管并且可以将另一个实现为底栅极晶体管，其中，在顶栅极晶体管中，栅极DG被安置于半导体图案DA1上方，在底栅极晶体管中，栅极DG被安置于半导体图案DA2下方。开关元件S1至S32可以被实现为底栅极晶体管。通过制造具有共用一个栅极DG的两个驱动元件DT1和DT2的显示面板，可以简化显示面板的制造工艺的数目和显示面板的结构。
将利用第一驱动元件DT1具有顶栅极结构并且第二驱动元件DT2具有底栅极结构的示例来给出描述，但是本公开不限于该示例。在这种情况下，第一驱动元件DT1包括第一半导体图案DA1、安置于第一半导体图案DA1上方的公共栅极DG、与第一半导体图案DA1的漏极区接触的第一电极DD1、以及与第一半导体图案DA1的源极区接触的第二电极DS1。第二驱动元件DT2包括第二半导体图案DA2、安置于第二半导体图案DA2下方的公共栅极DG、与第二半导体图案DA2的漏极区接触的第一电极DD2(如图12所示)、以及与第二半导体图案DA2的源极区接触的第二电极DS2(如图12所示)。第二驱动元件DT2的第一电极DD2和第二电极DS2在图10和图11中省略，但是在图12的平面图中示出。相反，应该注意，第二驱动元件DT2可以具有顶栅极结构并且第一驱动元件DT1可以具有底栅极结构。
第一开关元件S1和第二开关元件S2各自包括半导体图案SA、安置于半导体图案SA下方的栅极SG1、与半导体图案SA的漏极区接触的第一电极SD、以及与半导体图案SA的源极区接触的第二电极SS。第(3-1)开关元件S31和第(3-2)开关元件S32各自包括半导体图案EA、安置于半导体图案EA下方的栅极EG1、与半导体图案EA的漏极区接触的第一电极ED、以及与半导体图案EA的源极区接触的第二电极ES。
存储电容器Cgs具有大电容，其中，两个电容器垂直堆叠在衬底SUBS上。电容器Cgs包括具有第一电极C1和公共电极C2的第一电容器以及具有公共电极C2和第二电极C3的第二电容器。为了简化光掩模工艺，可以在没有公共电极C2的情况下形成存储电容器Cgs。
驱动元件DT1和DT2以及开关元件S1至S32的半导体图案DA1、DA2、SA和EA包括铟镓锌氧化物(IGZO)、铟镓氧化物(IGO)和铟锌氧化物(IZO)中的至少一种半导体材料。
在衬底SUBS的整个表面上方沉积缓冲层BUF。缓冲层BUF可以省略。在缓冲层BUF上沉积第一氧化物半导体层。在第一光掩模工艺中，第一氧化物半导体层被图案化以在缓冲层BUF上形成第一驱动元件DT1的第一半导体图案DA1。第一半导体图案DA1包括与公共栅极DG交叠的沟道区以及位于沟道区任一侧并且掺杂有n+离子的源极区和漏极区。可以执行热处理工艺以将氧注入到第一半导体图案DA1中并消除第一半导体图案DA1上的缺陷。热处理工艺可以省略。
在缓冲层BUF上形成栅极绝缘膜GI以覆盖第一半导体图案DA1，并且在栅极绝缘膜GI上沉积第一金属层。执行第二光掩模工艺以使第一金属层图案化。如图10中所例示的，第一金属层和栅极绝缘膜GI一起被图案化。如图11中所例示的，在第二光掩模工艺中仅第一金属层被图案化。通过第二光掩模工艺，由第一金属层形成驱动元件DT1和DT2的公共栅极DG、开关晶体管S1至S32的栅极SG1和EG1、以及存储电容器Cgs的第一电极C1。
如图10中所例示的，对可以用作栅极绝缘膜材料的氧化硅(SiO2)进行干法刻蚀。通过氧化硅(SiO2)的干法刻蚀被离子化的反应性气体的粒子被供应至第一半导体图案DA1，并且由于半导体图案DA1的源极区和漏极区之间的电阻的减小而变得导电。由于当由干法刻蚀工艺产生的离子化杂质被注入时电阻减小，因此氧化物半导体变得导电。如图11所示，为了减小第一半导体图案DA1的源极区和漏极区之间的电阻，可以通过将公共栅极DG的图案用作掩模，使由栅极绝缘膜GI覆盖的第一半导体图案DA1被离子掺杂。
第一层间绝缘膜ILD1覆盖第一金属层图案DG、SG1和EG1。在第一层间绝缘膜ILD1上形成存储电容器Cgs的公共电极C2。在第一层间绝缘膜ILD1上形成第二层间绝缘膜ILD2以覆盖公共电极C2。为了减少光掩模工艺的数目，可以省略公共电极C2，并且可以形成由单层构成的层间绝缘膜。
在第二层间绝缘膜ILD2上沉积第二氧化物半导体层。在第三光掩模工艺中，第二氧化物半导体层被图案化以在第二层间绝缘膜ILD2上形成第二驱动元件DT2的第二半导体图案DA2以及开关元件S1至S32的半导体图案SA和EA。第二半导体图案DA2包括与公共栅极DG交叠的沟道区以及位于沟道区任一侧并且掺杂有n+离子的源极区和漏极区。可以执行热处理工艺以将氧注入到第二半导体图案DA2中并消除第二半导体图案DA2上的缺陷。热处理工艺可以省略。
在第四光掩模工艺中，通过绝缘膜形成接触孔CH1和CH2，以暴露第一半导体图案DA1的源极区和漏极区。之后，在第二层间绝缘膜ILD2上沉积第二金属层。执行第五光掩模工艺以使第二金属层图案化。通过第五光掩模工艺，由第一金属层形成驱动元件DT1和DT2的第一电极和第二电极DD1、DS1、DD2、DS2、ES和ED以及存储电容器Cgs的第二电极。
第一钝化膜PAS覆盖晶体管DT1、DT2以及S1至S32。可以执行热处理工艺以使第一钝化膜PAS稳定并且将氧供应至半导体图案DA2、SA和EA。在第一钝化膜PAS上堆叠第二钝化膜PLN。可以执行第六光掩模工艺以暴露第二半导体图案DA2的源极区。之后，在第七光掩模工艺中，在第二钝化膜PLN上形成像素电极PXL。像素电极PXL经由被形成通过钝化膜PAS和PLN的接触孔与驱动元件DT1的第二电极DS1和驱动元件DT2的第二电极DS2接触。可以执行热处理工艺以提高晶体管DT1、DT2以及S1至S32的可靠性。
在第二钝化膜PLN上形成堤图案(bank pattern)BNK以限定发光元件EL的发光区域。在发光区域中，堆叠包括发射层的有机化合物层，并且在其顶部形成图中省略的阴极。面密封FSEAL覆盖发光元件EL以保护发光元件EL使其免于暴露于湿气。
如上所述，第一驱动元件DT1和第二驱动元件DT2垂直堆叠在显示面板100的衬底上并且具有公共栅极DG。图12是示出彼此堆叠的两个驱动元件DT1和DT2的平面图。在图10和图11中示出沿着图12中的线I-I’截取的驱动元件DT1和DT2的横截面结构。
驱动元件DT1和DT2可以以图13所示的方式共用公共栅极。图13的(A)示出了其中第一驱动元件DT1和第二驱动元件DT2两者都具有顶栅极结构并且公共栅极DG具有第二金属层图案的示例。第一驱动元件DT1包括位于半导体图案DA1和DA2上方的公共栅极DG以及经由接触孔CH1和CH2连接至第一半导体图案DA1的第一电极DD1和第二电极DS1。第二驱动元件DT2包括位于半导体图案DA1和DA2上方的公共栅极DG以及经由接触孔CH3和CH4连接至第二半导体图案DA2的第一电极DD2和第二电极DS2。
图13的(B)示出第一驱动元件DT1和第二驱动元件DT2两者都具有底栅极结构并且公共栅极DG具有第一金属层图案的示例。第一驱动元件DT1包括位于半导体图案DA1和DA2下方的公共栅极DG以及不通过接触孔而直接连接至第一半导体图案DA1的第一电极DD1和第二电极DS1。第二驱动元件DT2包括位于半导体图案DA1和DA2下方的公共栅极DG以及不通过接触孔而直接连接至第二半导体图案DA2的第一电极DD2和第二电极DS2。
图14是示出根据本公开的第二示例性实施方式的像素电路的电路图。图15是示出其中图14的驱动元件的第一电极和第二电极同时浮置的示例的视图。图16A至图17D是示出图14的像素电路如何工作的视图。可以以与前述第一示例性实施方式的方式相同的方式来应用用于在正常驱动模式和低功耗驱动模式下驱动图14的像素电路的方法。可以以与第一示例性实施方式的方式相同的方式来应用图14的驱动元件的沟道宽长比和VDD。此外，图14的驱动元件可以基本上具有与前述第一示例性实施方式的平面结构和横截面结构相同的平面结构和横截面结构。
参照图14，像素电路包括连接至单个发光元件EL的第一驱动元件DT1和第二驱动元件DT2、第一开关元件S1至第(3-4)开关元件S34、以及存储电容器Cgs。经由第一供电线21将VDD供应至子像素101(n)。
该像素电路包括交替操作的第一驱动器101A和第二驱动器101B。第一驱动器101A包括第一驱动元件DT1以及第(3-1)开关元件S31和第(3-3)开关元件S33，其中，第一驱动元件DT1位于第(3-1)开关元件S31与第(3-3)开关元件S33之间。第一驱动器101A响应于第一EM信号EM1和第三EM信号EM3向发光元件EL供应电流。第二驱动器101B包括第二驱动元件DT2以及第(3-2)开关元件S32和第(3-4)开关元件S34，其中，第二驱动元件DT2位于第(3-2)开关元件S32与第(3-4)开关元件S34之间。第二驱动器101B响应于第二信号EM2和第四EM信号EM4向发光元件EL供应电流。
在第二驱动器101B的操作期间，第(3-1)开关元件S31和第(3-3)开关元件S33关断，并且切断连接至第一驱动元件DT1的第一电极和第二电极的电流路径。在第(3-1)开关元件S31和第(3-3)开关元件S33关断时，第一驱动元件DT1的第一电极和第二电极浮置，并且没有电流在第一驱动元件DT1的漏极与源极之间流动。在第一驱动器101A的操作期间，第(3-2)开关元件S32和第(3-4)开关元件S34关断，并且切断连接至第二驱动元件DT2的第一电极和第二电极的电流路径。在第(3-2)开关元件S32和第(3-4)开关元件S34关断时，第二驱动元件DT2的第一电极和第二电极浮置，并且没有电流在第二驱动元件DT2的漏极与源极之间流动。
由于驱动元件DT1和DT2的第一电极交替浮置以切断在驱动元件DT1和DT2的漏极与源极之间流动的电流，所以本公开可以减小驱动元件DT1和DT2上的累积应力并且引起驱动元件DT1和DT2的恢复。本公开通过使用图16A至图17D的内部补偿方法使数据电压Vdata偏移驱动元件DT1和DT2的阈值电压Vth的变化并且交替地操作驱动元件DT1和DT2，来防止像素的亮度的变化并且防止鬼像。
驱动元件DT1和DT2以及开关元件S1至S32可以被实现为具有氧化物半导体图案的NMOS氧化物TFT。由于在TFT的关断状态下产生的泄漏电流小，因此氧化物TFT可以降低功耗，并且氧化物TFT可以通过防止由泄漏电流引起的像素电压的降低而提供更高的抗闪烁性能。如图10至图13所示，驱动元件DT1和DT2可以具有不同的沟道宽长比W/L并且共用公共栅极DG。
发光元件EL可以被实现为OLED。响应于数据电压Vdata，OLED通过由驱动元件DT1和DT2调节的电流而发光。OLED包含位于阳极与阴极之间的有机化合物层。有机化合物层可以包括但不限于空穴注入层(HIL)、空穴传输层(HTL)、发射层(EML)、电子传输层(ETL)和电子注入层(EIL)。OLED的阳极经由第四节点n4连接至驱动元件DT1和DT2，并且OLED的阴极连接至被施加低电平供电电压VSS的VSS电极23。存储电容器Cgs经由第一节点n1和第四节点n4连接在驱动元件DT1和DT2的栅极与源极之间。
响应于第一扫描信号SC1，第一开关元件S1将Vref供应至第一节点n1，然后将数据电压Vdata供应至第一节点n1。Vref被设置为低于像素驱动电压VDD的电压，并且重置第一节点n1的电压。第一开关元件S1包括连接至被施加第一扫描信号SC1的第一栅极线的栅极、连接至数据线的第一电极、以及连接至第一节点n1的第二电极。Vref和Vdata被供应至数据线。
响应于第二扫描信号SC2，第二开关元件S2经由第四节点n4向发光元件EL的像素电极(或阳极)供应预定初始电压VINI。初始电压VINI被设置为以下电压：在该电压处发光元件EL不发光。初始电压VINI低于VDD。第二开关元件S2包括连接至被施加第二扫描信号SC2的第二栅极线的栅极、连接至被施加VINI的第二供电线22的第一电极、以及连接至第四节点n4的第二电极。
响应于第一EM信号EM1，第(3-1)开关元件S31对VDD与第一驱动元件DT1的第一电极之间的电流路径进行通断。第(3-1)开关元件S31包括连接至被施加第一EM信号EM1的第(3-1)栅极线的栅极、连接至第一供电线21的第一电极、以及经由第(2-1)节点n21连接至第一驱动元件DT1的第一电极的第二电极。
响应于第三EM信号EM3，第(3-3)开关元件S33对VDD与第一驱动元件DT1的第二电极之间的电流路径进行通断。第(3-3)开关元件S33包括连接至被施加第三EM信号EM3的第(3-3)栅极线的栅极、经由第(3-1)节点n31连接至第一驱动元件DT1的第二电极的第一电极、以及经由第四节点n4连接至发光元件EL的阳极的第二电极。
第一驱动元件DT1响应于栅源电压Vgs来调节发光元件EL的电流。第一驱动元件DT1和第二驱动元件DT2交替地驱动发光元件EL。第一驱动元件DT1包括连接至第一节点n1的栅极、连接至第(2-1)节点n21的第一电极、以及连接至第(3-1)节点n31的第二电极。
响应于第二EM信号EM2，第(3-2)开关元件S32对被施加VDD的第一供电线21与第二驱动元件DT2之间的电流路径进行通断。第(3-2)开关元件S32和第(3-4)开关元件S34在光发射时间期间接通以在VDD与发光元件EL之间形成电流路径，其中，在该光发射时间期间第(3-1)开关元件S31和第(3-3)开关元件S33关断。第(3-2)开关元件S32包括连接至被施加第二EM信号EM2的第(3-2)栅极线的栅极、连接至第一供电线21的第一电极、以及经由第(2-2)节点n22连接至第二驱动元件DT2的第一电极的第二电极。
响应于第四EM信号EM4，第(3-4)开关元件S34对VDD与第二驱动元件DT2的第二电极之间的电流路径进行通断。第(3-4)开关元件S34包括连接至被施加第四EM信号EM4的第(3-4)栅极线的栅极、经由第(3-2)节点n32连接至第二驱动元件DT2的第二电极的第一电极、以及经由第四节点n4连接至发光元件EL的阳极的第二电极。
第二驱动元件DT2响应于栅源电压Vgs来调节发光元件EL的电流。第二驱动元件DT2和第一驱动元件DT1交替地驱动发光元件EL。第二驱动元件DT2包括连接至第一节点n1的栅极、连接至第(2-2)节点n22的第一电极、以及连接至第(3-2)节点n32的第二电极。
图16A至图17D是示出第n子像素的像素电路101(n)如何工作的视图。每个像素电路通过图16A至图17D的内部补偿方法驱动，以对驱动元件DT1和DT2的阈值电压Vth进行采样，并且使数据电压Vdata偏移阈值电压Vth。图16A至图16D示出了如何通过第一驱动器101A以逐步的方式来驱动发光元件EL。图17A至图17D示出了如何通过第二驱动器101B以逐步的方式来驱动发光元件EL。
参照图16A，当第一重置时间Ti1开始时，第一扫描信号SC1和第二扫描信号SC2以及第一EM信号EM1和第三EM信号EM3变为栅极接通电压。第二EM信号EM2和第四EM信号EM4在第一驱动器101A的操作期间保持在栅极关断电压处。在NMOS中，栅极接通电压被设置为栅极高电压VGH，并且栅极关断电压被设置为栅极低电压VGL。因此，除了第(3-2)开关元件S32和第(3-4)开关元件S34之外，开关元件S1、S2、S31和S33在第一重置时间Ti1期间均接通。
在第一重置时间Ti1期间，Vref被供应至数据线102。在第一重置时间Ti1期间，第一开关元件S1响应于第一扫描信号SC1的栅极接通电压而接通，并且第二开关元件S2响应于第二扫描信号SC2的栅极接通电压而接通。第(3-1)开关元件S31响应于第一EM信号EM1的栅极接通电压而接通。第(3-3)开关元件S31响应于第三EM信号EM3的栅极接通电压而接通。像素电路中的每个节点的电压在第一重置时间Ti1期间被重置。在第一重置时间Ti1期间，第一节点n1被重置为Vref，第(2-1)节点n21被重置为VDD，并且第四节点n4被重置为VINI。
参照图16B，当第一采样时间Ts1开始时，第一EM信号EM1反转为栅极关断电压以使第(3-1)开关元件S31关断。在第一采样时间Ts1期间，第三EM信号EM3以及第一扫描信号SC1和第二扫描信号SC2保持在栅极接通电压处，并且第二EM信号EM2和第四EM信号EM4保持在栅极关断电压处。因此，在第一采样时间Ts1期间，第(3-1)开关元件S31、第(3-2)开关元件S32和第(3-4)开关元件S34关断，而第(3-3)开关元件S33以及第一开关元件S1和第二开关元件S2接通。
在第一采样时间Ts1期间，Vref被供应至数据线102，并且第三节点n3的电压保持在VINI处。在第一采样时间Ts1期间，第一驱动元件DT1的栅源电压Vgs升高了第一驱动元件DT1的阈值电压Vth，并且该阈值电压Vth被存储在存储电容器Cgs中。
参照图16C，当第一数据写入时间Tw1开始时，第二扫描信号SC2和第三EM信号EM3反转为栅极关断电压。在第一数据写入时间Tw1期间，第一扫描信号SC1保持在栅极接通电压处，并且第一EM信号EM1、第二EM信号EM2和第四EM信号EM4保持在栅极关断电压处。因此，在第一数据写入时间Tw1期间，第一开关元件S1保持在接通状态下并且向第一节点n1供应数据电压Vdata，而其他开关元件S2以及S31至S34关断。
在第一数据写入时间Tw1中，第一驱动元件DT1的栅源电压Vgs变成偏移了第一驱动元件DT1的阈值电压Vth的数据电压。
参照图16D，当第一发射时间Tem1开始时，第一扫描信号SC1反转为栅极关断电压，并且第一EM信号EM1和第三EM信号EM3反转为栅极接通电压。在第一发射时间Tem1期间，第二扫描信号SC2保持在栅极关断电压处，并且第二EM信号EM2和第四EM信号EM4保持在栅极关断电压处。因此，在第一发射时间Tem1期间，第(3-1)开关元件S31和第(3-3)开关元件S33接通，而其他开关元件S1、S2、S32和S34关断。
在第一发射时间Tem1期间，响应于第一驱动元件DT1的栅源电压Vgs，电流流入发光元件EL，由此使得发光元件EL发光。在第一发射时间Tem1期间，第一EM信号EM1可以被生成为根据预设的PWM占空比(％)在栅极接通电压和栅极关断电压之间摇摆的交变电流信号。由于发光元件EL在第一发射时间Tem1期间根据预设的占空比反复地接通和关断，因此可以减少闪烁和鬼像。发光元件EL在第一驱动元件DT1的饱和区中的电流由式1表示。
如图16A至图16D所示，第一驱动器101A在实时补偿第一驱动元件DT1的阈值电压Vth之后驱动发光元件EL。在这种情况下，第二驱动器101B中没有电流流动，这防止了第二驱动元件DT2上的累积应力并且实现了劣化恢复。第一驱动器101A在图17A至图17D所示的第二驱动器101B的操作期间不操作。
参照图17A，当第二重置时间Ti2开始时，第一扫描信号SC1和第二扫描信号SC2以及第二EM信号EM2和第四EM信号EM4变为栅极接通电压。在第二驱动器101B的操作期间，第一EM信号EM1和第三EM信号EM3保持在栅极关断电压处。因此，除了第(3-1)开关元件S31和第(3-3)开关元件S33之外，开关元件S1、S2、S32和S34在第二重置时间Ti2期间均接通。
在第二重置时间Ti2期间，Vref被供应至数据线102。在第二重置时间Ti2期间，第一开关元件S1响应于第一扫描信号SC1的栅极接通电压而接通，并且第二开关元件S2响应于第二扫描信号SC2的栅极接通电压而接通。第(3-2)开关元件S32响应于第二EM信号EM2的栅极接通电压而接通。第(3-4)开关元件S34响应于第四EM信号EM4的栅极接通电压而接通。
像素电路中的每个节点的电压在第二重置时间Ti2期间被重置。在第二重置时间Ti2期间，第一节点n1被重置为Vref，第(2-2)节点n22被重置为VDD，并且第四节点n4被重置为VINI。
参照图17B，当第二采样时间Ts2开始时，第二EM信号EM2反转为栅极关断电压以使第(3-2)开关元件S32关断。在第二采样时间Ts2期间，第四EM信号EM4以及第一扫描信号SC1和第二扫描信号SC2保持在栅极接通电压处，并且第一EM信号EM1和第三EM信号EM3保持在栅极关断电压处。因此，在第二采样时间Ts2期间，第(3-1)开关元件S31、第(3-2)开关元件S32和第(3-3)开关元件S33关断，而第一开关元件S1和第二开关元件S2接通。
在第二采样时间Ts2期间，Vref被供应至数据线102，并且第三节点n3的电压保持在VINI处。在第二采样时间Ts2期间，第二驱动元件DT2的栅源电压Vgs升高了阈值电压Vth，并且该阈值电压Vth被存储在存储电容器Cgs中。
参照图17C，当第二数据写入时间Tw2开始时，第二扫描信号SC2和第四EM信号EM4反转为栅极关断电压。在第二数据写入时间Tw2期间，第一扫描信号SC1保持在栅极接通电压处，并且第一EM信号EM1、第二EM信号EM2和第三EM信号EM3保持在栅极关断电压处。因此，在第二数据写入时间Tw2期间，第一开关元件S1保持在接通状态下并且向第一节点n1供应数据电压Vdata，而其他开关元件S2以及S31至S34关断。
在第二数据写入时间Tw2中，第二驱动元件DT2的栅源电压Vgs变成偏移了第二驱动元件DT2的阈值电压Vth的数据电压。
参照图17D，当第二发射时间Tem2开始时，第一扫描信号SC1反转为栅极关断电压，并且第二EM信号EM2和第四EM信号EM4反转为栅极接通电压。在第二发射时间Tem2期间，第二扫描信号SC2保持在栅极关断电压处，并且第一EM信号EM1和第三EM信号EM3保持在栅极关断电压处。因此，在第二发射时间Tem2期间，第(3-2)开关元件S32和第(3-4)开关元件S34接通，而其他开关元件S1、S2、S31和S33关断。
在第二发射时间Tem2期间，响应于第二驱动元件DT2的栅源电压Vgs，电流流入发光元件EL，由此使得发光元件EL发光。在第二发射时间Tem2期间，第二EM信号EM2可以被生成为根据预设的PWM占空比(％)的交变电流信号。由于发光元件EL在第二发射时间Tem2期间根据预设的占空比反复接通和关断，因此可以减少闪烁和鬼像。
如图17A至图17D所示，第二驱动器101B在实时补偿第二驱动元件DT2的阈值电压Vth之后驱动发光元件EL。在这种情况下，第一驱动器101A中没有电流流动，这防止了第一驱动元件DT1上的累积应力并实现了劣化恢复。
在前述示例性实施方式中，第一开关元件S1将通过单个数据线接收到的参考电压Vref和数据电压Vdata顺序地供应至第一节点n1。在本公开的第三示例性实施方式中，如图18A至图19D中所示，数据电压Vdata和参考电压Vref被分别供应。
图18A至图19D是示出根据本公开的第三示例性实施方式的像素电路的视图。
参照图18A至图19D，像素电路包括连接至单个发光元件EL的第一驱动元件DT1和第二驱动元件DT2、第一开关元件S11至第(3-2)开关元件S32以及存储电容器Cgs。
本公开的像素电路包括交替操作的第一驱动器和第二驱动器。第一驱动器101A包括第(3-1)开关元件S31和第一驱动元件DT1，并且进行操作以在接收到第一EM信号EM1时向发光元件EL供应电流。第二驱动器101B包括第(3-2)开关元件S32和第二驱动元件DT2，并且进行操作以响应于第二EM信号EM2向发光元件EL供应电流。
由于驱动元件DT1和DT2的第一电极(即，漏极)交替地浮置以切断在驱动元件DT1和DT2的漏极与源极之间流动的电流，因此本公开可以减少驱动元件DT1和DT2上的累积应力并且引起驱动元件DT1和DT2的恢复。本公开通过使数据电压Vdata偏移驱动元件DT1和DT2的阈值电压Vth的变化并且交替操作驱动元件DT1和DT2，来防止像素的亮度变化并且防止鬼像。
驱动元件DT1和DT2以及开关元件S11至S32可以被实现为具有氧化物半导体图案的NMOS氧化物TFT。由于在TFT的关断状态下产生的泄漏电流小，因此氧化物TFT可以降低功耗，并且氧化物TFT可以通过防止由泄露电流引起的像素电压的降低而提供较高的抗闪烁性能。
发光元件EL可以被实现为OLED。响应于数据电压Vdata，OLED通过由驱动元件DT1和DT2调节的电流来发光。OLED包含位于阳极与阴极之间的有机化合物层。有机化合物层可以包括但不限于空穴注入层(HIL)、空穴传输层(HTL)、发射层(EML)、电子传输层(ETL)和电子注入层(EIL)。OLED的阳极经由第三节点n3连接至驱动元件DT1和DT2，并且VSS被施加至OLED的阴极。存储电容器Cgs经由第一节点n1和第三节点n3连接在驱动元件DT1和DT2的栅极与源极之间。
第一开关元件S12和第三开关元件S11使得连接至像素电路的数据电压路径和参考电压路径彼此分离。通过使数据电压路径和参考电压路径分离，期间施加参考电压的采样时间Ts1和Ts2可以长于1个水平周期，例如多达2个水平周期。1个水平周期是将数据写入显示面板的1条像素线所需的时间。1个水平周期等于水平同步信号Hsync和数据使能信号DE的一个循环。像素线LINE1和LINE2需要单独的数据写入时间，使得数据被分别写入显示面板的像素线。由于可以通过使像素电路的数据电压路径和参考电压路径彼此分离来独立于数据写入时间限定采样时间，所以具有短水平周期的高分辨率和快速显示面板可以提供足够的采样时间Ts1和TS2。另一方面，如果通过单条数据线以时分方式将数据电压Vdata和参考电压Vref供应至像素电路，则采样时间Ts1和Ts2以及数据写入时间Tw1和Tw2在1个水平周期内分开，这可能导致采样时间不足，特别是对于高分辨率和快速显示面板而言。
在使得数据电压路径和参考电压路径彼此分开的第一开关元件S12和第三开关元件S11接通时，该像素电路可以在感测模式下感测第三开关元件S11的阈值电压。
响应于第三扫描信号SC3，第三开关元件S11在数据写入时间Tw1和Tw2期间将输入图像的数据电压Vdata供应至第一节点n1。第三开关元件S11包括连接至被施加第三扫描信号SC3的第(1-1)栅极线的栅极、连接至数据线1021的第一电极、以及连接至第一节点n1的第二电极。
响应于第一扫描信号SC1，第一开关元件S12在重置时间Ti1和Ti2以及采样时间Ts1和Ts2期间将Vref供应至第一节点n1。在输入图像被显示在屏幕上的正常驱动模式和低功耗驱动模式下，Vref被设置为比VDD低的电压，例如图21的Vref1。在感测模式下，Vref可以被设置为足够高的电压(例如，图21的Vref2)，以向包括第一开关元件S12和第三开关元件S11的电流路径供应电流。第一开关元件S12包括连接至被施加第一扫描信号SC1的第(1-2)栅极线的栅极、连接至参考电压线1022的第一电极、以及连接至第一节点n1的第二电极。Vref经由参考电压线1022被供应至像素。
响应于第二扫描信号SC2，第二开关元件S2经由第三节点n3将VINI供应至发光元件EL的像素电极(或阳极)。VINI被设置为以下电压：在该电压处发光元件EL不发光。VINI低于VDD。第二开关元件S2包括连接至被施加第二扫描信号SC2的第二栅极线的栅极、连接至被施加VINI的第二供电线的第一电极、以及连接至第三节点n3的第二电极。
响应于第一EM信号EM1，第(3-1)开关元件S31对被施加VDD的第一供电线与第一驱动元件DT1之间的电流路径进行通断。第(3-1)开关元件S31和第(3-2)开关元件S32交替地接通和关断。因此，第(3-1)开关元件S31在第(3-2)开关元件S32的关断时间期间接通，以在第一供电线21与第一驱动元件DT1之间形成电流路径。第(3-1)开关元件S31包括连接至被施加第一EM信号EM1的第(3-1)栅极线的栅极、连接至第一供电线的第一电极、以及经由第(2-1)节点n21连接至第一驱动元件DT1的第一电极的第二电极。
第一驱动元件DT1响应于栅源电压Vgs来调节发光元件EL的电流。第一驱动元件DT1和第二驱动元件DT2交替地驱动发光元件EL。第一驱动元件DT1包括连接至第一节点n1的栅极、连接至第(2-1)节点n21的第一电极、以及连接至第三节点n3的第二电极。
响应于第二EM信号EM2，第(3-2)开关元件S32对被施加VDD的第一供电线与第二驱动元件DT2之间的电流路径进行通断。第(3-2)开关元件S32在第(3-1)开关元件S31的关断时间期间接通，以在第一供电线和第二驱动元件DT2之间形成电流路径。第(3-2)开关元件S32包括连接至被施加第二EM信号EM2的第(3-2)栅极线的栅极、连接至第一供电线的第一电极、以及经由第(2-2)节点n22连接至第二驱动元件DT2的第一电极的第二电极。
第二驱动元件DT2响应于栅源电压Vgs来调节发光元件EL的电流。第二驱动元件DT2和第一驱动元件DT1交替地驱动发光元件EL。第二驱动元件DT2包括连接至第一节点n1的栅极、连接至第(2-2)节点n22的第一电极、以及连接至第三节点n3的第二电极。
参照图18A，当第一重置时间Ti1开始时，第一扫描信号SC1和第二扫描信号SC2以及第一EM信号EM1变为栅极接通电压。第二EM信号EM2在第一驱动器101A的操作期间保持在栅极关断电压处。第三扫描信号SC3在第一重置时间Ti1期间被设置为栅极关断电压。在NMOS中，栅极接通电压被设置为VGH，并且栅极关断电压被设置为VGL。因此，除第三开关元件S11和第(3-2)开关元件S32之外，开关元件S12、S2和S31在第一重置时间Ti1期间均接通。
像素电路中的每个节点的电压在第一重置时间Ti1期间被重置。在第一重置时间Ti1期间，第一节点n1被重置为Vref，第(2-1)节点n21被重置为VDD，并且第三节点n3被重置为VINI。
参照图18B所示，当第一采样时间Ts1开始时，第一EM信号EM1反转为栅极关断电压以使第(3-1)开关元件S31关断。在第一采样时间Ts1期间，第一扫描信号SC1和第二扫描信号SC2保持在栅极接通电压处，并且第三扫描信号SC3和第二EM信号EM2保持在栅极关断电压处。因此，在第一采样时间Ts1期间，第三开关元件S11以及第(3-1)开关元件S31和第(3-2)开关元件S32关断，而第一开关元件S12和第二开关元件S2接通。
在第一采样时间Ts1期间，第一驱动元件DT1的栅源电压Vgs升高了第一驱动元件DT1的阈值电压Vth，并且该阈值电压Vth被存储在存储电容器Cgs中。
参照图18C，当第一数据写入时间Tw1开始时，第一扫描信号SC1和第二扫描信号SC2反转为栅极关断电压，而第三扫描信号SC3反转为栅极接通电压。在第一数据写入时间Tw1期间，第一EM信号EM1和第二EM信号EM2保持在栅极关断电压处。因此，在第一数据写入时间Tw1期间，第三开关元件S11接通以向第一节点n1供应数据电压Vdata，而其他开关元件S12、S2、S31和S32关断。
在第一数据写入时间Tw1中，第一驱动元件DT1的栅源电压Vgs变成偏移了第一驱动元件DT1的阈值电压Vth的数据电压。
参照图18D，当第一发射时间Tem1开始时，第三扫描信号SC3反转为栅极关断电压，并且第一EM信号EM1反转为栅极接通电压。在第一发射时间Tem1期间，第二EM信号EM2以及第一扫描信号SC1和第二扫描信号SC2保持在栅极关断电压处。因此，在第一发射时间Tem1期间，第(3-1)开关元件S31接通，而其他开关元件S11、S12、S2和S32关断。
在第一发射时间Tem1期间，响应于第一驱动元件DT1的栅源电压Vgs，电流流入发光元件EL，由此使得发光元件EL发光。在第一发射时间Tem1期间，第一EM信号EM1可以被生成为根据预设的PWM占空比(％)在栅极接通电压与栅极关断电压之间摇摆的交变电流信号。
如图18A至图18D所示，第一驱动器在实时补偿第一驱动元件DT1的阈值电压Vth之后驱动发光元件EL。在这种情况下，第二驱动器中没有电流流动，这防止了第二驱动元件DT2上的累积应力并且实现了劣化恢复。在图19A至图19D所示的第二驱动器的操作期间，第一驱动器不操作。
参照图19A，当第二重置时间Ti2开始时，第一扫描信号SC1和第二扫描信号SC2以及第二EM信号EM2变成栅极接通电压。在第二驱动器的操作期间，第一EM信号EM1保持在栅极关断电压处。在第二重置时间Ti2期间，第三扫描信号SC3被设置为栅极关断电压。因此，除了第三开关元件S11和第(3-1)开关元件S31之外，开关元件S12、S2和S32在第二重置时间Ti2期间均接通。
像素电路中的每个节点的电压在第二重置时间Ti2期间被重置。在第二重置时间Ti2期间，第一节点n1被重置为Vref，第(2-1)节点n21被重置为VDD，并且第三节点n3被重置为VINI。
参照图19B，当第二采样时间Ts2开始时，第二EM信号EM2反转为栅极关断电压以使第(3-2)开关元件S32关断。在第二采样时间Ts2期间，第一扫描信号SC1和第二扫描信号SC2保持在栅极接通电压处，并且第三扫描信号SC3和第一EM信号EM1保持在栅极关断电压处。因此，在第二采样时间Ts2期间，第三开关元件S11以及第(3-1)开关元件S31和第(3-2)开关元件S32关断，而第一开关元件S12和第二开关元件S2接通。
在第二采样时间Ts2期间，第二驱动元件DT2的栅源电压Vgs升高了阈值电压Vth，并且该阈值电压Vth被存储在存储电容器Cgs中。
参照图19C，当第二数据写入时间Tw2开始时，第一扫描信号SC1和第二扫描信号SC2反转为栅极关断电压，而第三扫描信号SC3反转为栅极接通电压。在第二数据写入时间Tw2期间，第一EM信号EM1和第二EM信号EM2保持在栅极接通电压处。因此，在第二数据写入时间Tw2期间，第三开关元件S11接通以向第一节点n1供应数据电压Vdata，而其他开关元件S12、S2、S31和S32关断。
在第二数据写入时间Tw2中，第二驱动元件DT2的栅源电压Vgs变成偏移了第二驱动元件DT2的阈值电压Vth的数据电压。
参照图19D，当第二发射时间Tem2开始时，第三扫描信号SC3反转为栅极关断电压，并且第二EM信号EM2反转为栅极接通电压。在第二发射时间Tem2期间，第一EM信号EM1以及第一扫描信号SC1和第二扫描信号SC2保持在栅极关断电压处。因此，在第二发射时间Tem2期间，第(3-2)开关元件S32接通，而其他开关元件S11、S12、S2和S31关断。
在第二发射时间Tem2期间，响应于第二驱动元件DT2的栅源电压Vgs，电流流入发光元件EL，由此使得发光元件EL发光。在第二发射时间Tem2期间，第二EM信号EM2可以被生成为根据预设的PWM占空比(％)在栅极接通电压与栅极关断电压之间摇摆的交变电流信号。
如图18A至图19D所示，由于连接至该像素电路的数据电压路径和参考电压路径彼此分开，因此采样时间Ts1和Ts2可以长于1个水平周期。该像素电路允许通过使用以下的电流路径来感测开关元件S11的阈值电压：经由该电流路径，数据电压路径和参考电压路径上的开关元件S11和S12相连接。与感测驱动元件的阈值电压的过程不同，使用这种感测方法，可以在感测模式下容易地感测开关元件的阈值电压。
图20和图21是示出用于在感测模式下感测开关元件的阈值电压的方法的视图。
参照图20和图21，在感测模式Tsens下，参考电压Vref上升至VDD或更高的电压Vref2。在输入图像被显示在屏幕上的正常驱动模式Tnor或低功耗驱动模式下，参考电压Vref可以被设置为在-2V与2V之间的低电压Vref1。
在感测模式Tsens下，第一扫描信号SC1和第三扫描信号SC3被生成为处于栅极接通电压VGH处。在感测模式Tsens下，第二扫描信号SC2以及EM信号EM1和EM2保持在栅极关断电压VGL处。因此，在感测模式Tsens下，第一开关元件S12和第三开关元件S11可以接通以形成电流从参考电压线1022流至数据线1021的电流路径。
在感测模式Tsens下，第三扫描信号SC3的电压高于Vref2，并且当第一开关元件S12接通时，第一开关元件S12的沟道完全打开。当第三开关元件S11的栅源电压变为等于阈值电压时，第三开关元件S11关断。通过将存储在数据线1021中的电压(即，存储在数据线1021的寄生电容C处的电压)与Vref2进行比较，可以检测第三开关元件S11的阈值电压。在感测模式Tsens下，数据线1022的电压与Vref2之间的差异电压(differential voltage)对应于第三开关元件S11的阈值电压。因此，在感测模式Tsens下，第三开关元件S11的阈值电压可以被感测为数据线1022的电压与Vref2之间的差异电压。
在图18A至图21所示的根据第三示例性实施方式的像素电路中，图2至图4D的像素电路的开关元件S1被分成第一开关元件S12和第三开关元件S11。图18A至图21的开关元件S11和S12可以代替根据第二示例性实施方式的(图14至图17D的)像素电路的开关元件S1。
如上所述，在本发明中，当发光元件被驱动时，通过使用包括内部补偿电路的像素电路来补偿两个驱动元件的阈值电压，并且交替地操作驱动元件，由此减少累积应力并确保足够的时间来恢复驱动元件的电气特性。在本发明中，在低功耗驱动模式下，帧速率降低，并且具有较低沟道宽长比的驱动元件进行操作。因此，本发明防止了由电致发光显示器中的驱动元件上的累积应力引起的鬼像，并且降低了功耗。
本发明通过控制施加到具有不同沟道宽长比的驱动元件的像素驱动电压，来在正常驱动模式和低功耗驱动模式下提供相同的亮度。
本发明通过将连接至像素电路的数据电压路径和参考电压路径分离而允许高分辨率和快速显示面板中的驱动元件具有足够的采样时间，并且允许通过使用数据电压路径和参考电压路径上的开关元件经由其相连接的电流路径而感测这些开关元件的阈值电压。
尽管已经参考实施方式的多个说明性实施方式描述了实施方式，但是应该理解，本领域技术人员可以设计出落入本公开的原理的范围内的许多其他修改和实施方式。更特别地，在本公开、附图和所附权利要求的范围内，在主题组合布置的组成部分和/或布置中可以进行各种变化和修改。除了组成部分和/或布置的变化和修改之外，替代使用对于本领域技术人员也将是明显的。

Claims (13)

1.一种电致发光显示器，包括彼此交叉的数据线和栅极线以及布置成矩阵的像素，
其中，每个像素的每个子像素包括：
第一驱动器，被配置成通过使用第一EM开关元件和第一驱动元件来驱动发光元件，其中，所述第一EM开关元件响应于第一发光控制信号来对被施加像素驱动电压的供电线与所述发光元件之间的电流路径进行通断，所述第一驱动元件连接在所述第一EM开关元件与所述发光元件之间；以及
第二驱动器，被配置成通过使用第二EM开关元件和第二驱动元件来驱动所述发光元件，其中，所述第二EM开关元件响应于第二发光控制信号来对所述供电线与所述发光元件之间的电流路径进行通断，所述第二驱动元件连接在所述第二EM开关元件与所述发光元件之间，
其中，在正常驱动模式下按帧将数据写入所述像素中，在低功耗驱动模式下数据被写入所述像素的帧速率低于正常驱动模式下的帧速率，在正常驱动模式下所述第一发光控制信号和所述第二发光控制信号被生成为处于栅极接通电压处以交替操作所述第一驱动器和所述第二驱动器，并且在低功耗驱动模式下所述第二发光控制信号被生成为处于所述栅极接通电压处以操作所述第二驱动器，以及
其中，在低功耗模式下，所述第二发光控制信号的占空比被设置成比用于正常驱动模式的所述第一发光控制信号的占空比低。
2.根据权利要求1所述的电致发光显示器，其中，所述驱动元件和所述EM开关元件的半导体图案包括氧化物半导体。
3.根据权利要求2所述的电致发光显示器，其中，所述第一驱动元件和所述第二驱动元件共用单个栅极。
4.根据权利要求3所述的电致发光显示器，其中，所述第一驱动元件和所述第二驱动元件垂直堆叠在衬底上，并且所述第一驱动元件和所述第二驱动元件中的一个是其中所述栅极被安置于第一半导体图案上方的顶栅极晶体管，而另一个是其中所述栅极被安置于第二半导体图案下方的底栅极晶体管。
5.根据权利要求3所述的电致发光显示器，其中，所述第一驱动元件和所述第二驱动元件是共用所述栅极的顶栅极晶体管。
6.根据权利要求3所述的电致发光显示器，其中，所述第一驱动元件和所述第二驱动元件是共用所述栅极的底栅极晶体管。
7.根据权利要求1所述的电致发光显示器，其中，所述第二驱动元件的沟道宽长比W/L低于所述第一驱动元件的沟道宽长比W/L。
8.根据权利要求1所述的电致发光显示器，其中，在所述第二驱动器的操作期间施加至所述第二驱动器的像素驱动电压低于在所述第一驱动器的操作期间施加至所述第一驱动器的像素驱动电压。
9.根据权利要求1所述的电致发光显示器，还包括连接在所述发光元件与所述驱动元件的栅极之间的存储电容器，
其中，所述第一驱动元件和所述第二驱动元件的阈值电压在预设的阈值电压采样时间期间被存储在所述存储电容器中，并且在所述阈值电压采样时间之后的数据写入时间期间数据电压被供应至所述驱动元件的栅极。
10.根据权利要求1所述的电致发光显示器，其中，所述第一驱动器还包括第三EM开关元件，所述第三EM开关元件位于所述第一驱动元件与所述发光元件之间并且响应于第三发光控制信号来对所述第一驱动元件与所述发光元件之间的电流路径进行通断，并且所述第二驱动器还包括第四EM开关元件，所述第四EM开关元件位于所述第二驱动元件与所述发光元件之间并且响应于第四发光控制信号来对所述第二驱动元件与所述发光元件之间的电流路径进行通断。
11.根据权利要求1或10所述的电致发光显示器，还包括：
第一开关元件，其响应于第一扫描信号，在重置时间和所述重置时间之后的采样时间期间向所述第一驱动元件和所述第二驱动元件的栅极供应预定参考电压，并且然后在所述采样时间之后的数据写入时间期间向所述第一驱动元件和所述第二驱动元件的栅极供应数据电压；以及
第二开关元件，其响应于第二扫描信号，在所述重置时间期间向所述发光元件的阳极以及所述第一驱动元件和所述第二驱动元件的源极电极供应预定初始电压。
12.根据权利要求1或10所述的电致发光显示器，还包括：
第一开关元件，其响应于第一扫描信号，在重置时间和所述重置时间之后的采样时间期间向所述第一驱动元件和所述第二驱动元件的栅极供应预定参考电压；
第二开关元件，其响应于第二扫描信号，在所述重置时间期间向所述发光元件的阳极以及所述第一驱动元件和所述第二驱动元件的源极电极供应预定初始电压；以及
第三开关元件，其响应于第三扫描信号，在所述采样时间之后的数据写入时间期间向所述第一驱动元件和所述第二驱动元件的栅极供应数据电压。
13.根据权利要求12所述的电致发光显示器，其中，所述第一扫描信号和所述第三扫描信号在感测模式下被同时生成为处于栅极接通电压处以使所述第一开关元件和所述第三开关元件同时接通，并且所述第三开关元件的阈值电压经由如下电流路径而被感测：所述电流路径包括被供应所述参考电压的参考电压线、所述第一开关元件和所述第三开关元件以及被供应所述数据电压的数据线。
CN201810474100.6A 2017-05-31 2018-05-17 电致发光显示器 Active CN108986744B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170067705A KR102347796B1 (ko) 2017-05-31 2017-05-31 전계 발광 표시장치
KR10-2017-0067705 2017-05-31

Publications (2)

Publication Number Publication Date
CN108986744A CN108986744A (zh) 2018-12-11
CN108986744B true CN108986744B (zh) 2021-10-22

Family

ID=64458330

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810474100.6A Active CN108986744B (zh) 2017-05-31 2018-05-17 电致发光显示器

Country Status (4)

Country Link
US (1) US10529277B2 (zh)
JP (1) JP6917945B2 (zh)
KR (1) KR102347796B1 (zh)
CN (1) CN108986744B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107731163B (zh) * 2017-10-30 2019-10-18 合肥鑫晟光电科技有限公司 像素驱动电路及其驱动方法、显示装置
KR102531413B1 (ko) * 2018-08-07 2023-05-15 삼성디스플레이 주식회사 표시 장치
US11271181B1 (en) 2018-09-21 2022-03-08 Apple Inc. Electronic display visual artifact mitigation
CN109584799A (zh) 2019-02-02 2019-04-05 京东方科技集团股份有限公司 一种像素驱动电路、像素电路、显示面板和显示装置
CN110047435B (zh) * 2019-04-23 2020-12-04 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板和显示装置
CN110111712B (zh) * 2019-05-30 2021-12-17 合肥鑫晟光电科技有限公司 阈值电压漂移检测方法和阈值电压漂移检测装置
KR20200139297A (ko) * 2019-06-03 2020-12-14 삼성디스플레이 주식회사 표시 장치
CN110675816A (zh) * 2019-07-31 2020-01-10 华为技术有限公司 一种显示模组及其控制方法、显示驱动电路、电子设备
CN112419963A (zh) * 2019-08-19 2021-02-26 群创光电股份有限公司 发光装置及显示设备
US11322086B2 (en) 2019-08-19 2022-05-03 Innolux Corporation Light emitting apparatus and display device
US11353991B2 (en) 2020-05-07 2022-06-07 Novatek Microelectronics Corp. Method for driving touch-and-display device, driving circuit, and touch-and-display device
US11609657B2 (en) 2020-05-07 2023-03-21 Novatek Microelectronics Corp. Method for driving touch-and-display device, driving circuit, and touch-and-display device
KR20220018119A (ko) * 2020-08-05 2022-02-15 삼성디스플레이 주식회사 유기 발광 표시 장치의 표시 패널, 및 유기 발광 표시 장치
TWI740655B (zh) * 2020-09-21 2021-09-21 友達光電股份有限公司 顯示裝置的驅動方法
US11532282B2 (en) 2020-12-09 2022-12-20 Apple Inc. Displays with reduced temperature luminance sensitivity
EP4229622A1 (en) * 2020-12-09 2023-08-23 Apple Inc. Displays with reduced temperature luminance sensitivity
CN114333690A (zh) * 2021-12-28 2022-04-12 厦门天马微电子有限公司 驱动电路、显示面板及显示设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1409289A (zh) * 2001-09-21 2003-04-09 株式会社半导体能源研究所 半导体器件
CN101861615A (zh) * 2007-11-21 2010-10-13 佳能株式会社 薄膜晶体管电路、其驱动方法和发光显示装置
US7928945B2 (en) * 2003-05-16 2011-04-19 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
CN104752426A (zh) * 2013-12-26 2015-07-01 昆山国显光电有限公司 共栅极立体式cmos器件、oled器件及其制造方法
CN105513539A (zh) * 2014-10-08 2016-04-20 Nlt科技股份有限公司 像素电路及其驱动方法以及显示装置

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3733582B2 (ja) * 1999-07-22 2006-01-11 セイコーエプソン株式会社 Ｅｌ表示装置
JP2001284597A (ja) * 2000-03-31 2001-10-12 Toshiba Corp 半導体装置及びその製造方法
JP2002280558A (ja) * 2001-03-15 2002-09-27 Toshiba Corp 相補型スイッチ回路
KR100841850B1 (ko) * 2001-08-09 2008-06-27 이데미쓰 고산 가부시키가이샤 유기 전자 발광 표시 장치 및 이의 구동 방법
JP2004054200A (ja) * 2001-09-21 2004-02-19 Semiconductor Energy Lab Co Ltd 半導体装置
KR100489272B1 (ko) * 2002-07-08 2005-05-17 엘지.필립스 엘시디 주식회사 유기 전계발광소자 및 그의 구동방법
CN1720567A (zh) * 2002-12-04 2006-01-11 皇家飞利浦电子股份有限公司 具有多个驱动晶体管的有源矩阵像素单元及该像素的驱动方法
JP4583724B2 (ja) * 2003-05-16 2010-11-17 株式会社半導体エネルギー研究所 表示装置
KR101142996B1 (ko) * 2004-12-31 2012-05-08 재단법인서울대학교산학협력재단 표시 장치 및 그 구동 방법
FR2913818B1 (fr) * 2007-03-16 2009-04-17 Thales Sa Matrice active d'un ecran electroluminescent organique
KR100939211B1 (ko) 2008-02-22 2010-01-28 엘지디스플레이 주식회사 유기발광다이오드 표시장치와 그 구동방법
KR101491152B1 (ko) * 2008-09-26 2015-02-09 엘지디스플레이 주식회사 유기발광다이오드 표시장치
JP5491835B2 (ja) * 2009-12-02 2014-05-14 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー 画素回路および表示装置
KR20150004554A (ko) * 2013-07-03 2015-01-13 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR20150043075A (ko) * 2013-10-14 2015-04-22 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
CN105849796B (zh) * 2013-12-27 2020-02-07 株式会社半导体能源研究所 发光装置
EP2911199B1 (en) 2014-02-24 2020-05-06 LG Display Co., Ltd. Thin film transistor substrate and display using the same
US9721973B2 (en) 2014-02-24 2017-08-01 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
US10903246B2 (en) 2014-02-24 2021-01-26 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
US9881986B2 (en) 2014-02-24 2018-01-30 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
KR101672091B1 (ko) * 2014-02-25 2016-11-02 엘지디스플레이 주식회사 복합형 박막 트랜지스터를 갖는 유기 전계 발광 표시 장치
US10360864B2 (en) * 2014-04-22 2019-07-23 Sharp Kabushiki Kaisha Active-matrix substrate and display device including the same
CN104318883B (zh) * 2014-10-10 2017-02-01 北京大学深圳研究生院 移位寄存器及其单元、显示器和阈值电压补偿电路
KR102324865B1 (ko) * 2014-12-29 2021-11-12 엘지디스플레이 주식회사 유기발광 표시장치와 그의 휘도 제어 방법
US9812555B2 (en) * 2015-05-28 2017-11-07 Semiconductor Components Industries, Llc Bottom-gate thin-body transistors for stacked wafer integrated circuits
US20160365370A1 (en) * 2015-06-12 2016-12-15 Eastman Kodak Company Dual-gate vtft
US9780779B2 (en) * 2015-08-07 2017-10-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic component, and electronic device
CN205080892U (zh) * 2015-09-28 2016-03-09 合肥鑫晟光电科技有限公司 像素驱动电路、像素电路、显示面板和显示装置
KR102453950B1 (ko) * 2015-09-30 2022-10-17 엘지디스플레이 주식회사 표시장치와 그 구동 방법
CN105139805B (zh) * 2015-10-19 2017-09-22 京东方科技集团股份有限公司 一种像素驱动电路及其驱动方法、显示装置
US20170186782A1 (en) * 2015-12-24 2017-06-29 Innolux Corporation Pixel circuit of active-matrix light-emitting diode and display panel having the same
CN105913793A (zh) * 2016-06-30 2016-08-31 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路
CN107818759B (zh) * 2016-09-14 2023-09-19 合肥鑫晟光电科技有限公司 像素驱动电路及像素驱动方法、阵列基板以及显示装置
CN106409845B (zh) * 2016-12-01 2023-10-20 合肥京东方光电科技有限公司 开关元件及其制备方法、阵列基板以及显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1409289A (zh) * 2001-09-21 2003-04-09 株式会社半导体能源研究所 半导体器件
US7928945B2 (en) * 2003-05-16 2011-04-19 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
CN101861615A (zh) * 2007-11-21 2010-10-13 佳能株式会社 薄膜晶体管电路、其驱动方法和发光显示装置
CN104752426A (zh) * 2013-12-26 2015-07-01 昆山国显光电有限公司 共栅极立体式cmos器件、oled器件及其制造方法
CN105513539A (zh) * 2014-10-08 2016-04-20 Nlt科技股份有限公司 像素电路及其驱动方法以及显示装置

Also Published As

Publication number Publication date
JP2018205707A (ja) 2018-12-27
JP6917945B2 (ja) 2021-08-11
KR102347796B1 (ko) 2022-01-07
CN108986744A (zh) 2018-12-11
US10529277B2 (en) 2020-01-07
US20180350286A1 (en) 2018-12-06
KR20180131706A (ko) 2018-12-11

Similar Documents

Publication Publication Date Title
CN108986744B (zh) 电致发光显示器
US11915651B2 (en) Electroluminescent display
US10665176B2 (en) Display panel and electroluminescent display using the same
US10672346B2 (en) Double sided display
CN108122542B (zh) 显示面板及使用该显示面板的电致发光显示器
CN108091303B (zh) 显示装置和补偿该显示装置的劣化的方法
US10847090B2 (en) Electroluminescent display device and driving method of the same
CN101770745B (zh) 显示装置、显示装置驱动方法及电子设备
KR20190122056A (ko) 전계 발광 표시장치와 그 구동 방법
KR20190052822A (ko) 전계 발광 표시장치
KR20200030415A (ko) 표시장치
KR20180127882A (ko) 전계 발광 표시장치
TWI828189B (zh) 像素電路及包含該像素電路的顯示裝置
KR102358043B1 (ko) 전계 발광 표시장치
CN115602118A (zh) 像素电路和包括该像素电路的显示装置
KR102361370B1 (ko) 전계 발광 표시장치와 그 구동 방법
KR102348657B1 (ko) 전계 발광 표시 장치
JP2012168358A (ja) 表示装置、表示装置の駆動方法、及び、電子機器
US20230217759A1 (en) Display panel and display device
US20230197003A1 (en) Electroluminescent Display Apparatus
KR20240076943A (ko) 픽셀 회로와 이를 포함한 표시장치
KR20240091666A (ko) 전계 발광 표시장치와 그 구동 방법
KR20230034823A (ko) 픽셀 회로와 이를 포함한 표시장치
CN118230678A (zh) 像素电路和包括该像素电路的显示装置
CN115602113A (zh) 像素电路和包括该像素电路的显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant