CN118230678A - 像素电路和包括该像素电路的显示装置 - Google Patents

Abstract

本发明公开了一种像素电路。该像素电路包括：连接到第一节点、第二节点和第三节点的驱动元件；第一开关元件，被配置为导通以向第四节点提供数据电压；第二开关元件，被配置为导通以向所述第四节点提供参考电压或初始化电压；第三开关元件，被配置为导通以将所述第一节点连接到所述第二节点；第四开关元件，被配置为导通以向所述第三节点提供所述参考电压；第五开关元件，被配置为响应于第四栅极信号导通以向所述第一节点提供像素驱动电压；以及第六开关元件，被配置为导通以将第三节点连接到第五节点。

Description

像素电路和包括该像素电路的显示装置

相关申请的交叉引用

本申请要求于2022年12月21日提交的韩国专利申请第10-2022-0180065号的优先权和权益，通过引用将该韩国专利申请的全部内容并入本申请。

技术领域

本发明涉及一种像素电路和包括该像素电路的显示装置。

背景技术

根据发光层的材料，电致发光显示装置通常被分为无机发光显示装置和有机发光显示装置。有源矩阵型有机发光显示装置包括自身发光的有机发光二极管(下文中称为“OLED”)，并且具有诸如响应速度快、发光效率高、亮度高和宽视角的优点。

在有机发光显示装置中，在像素中形成OLED。由于有机发光显示装置具有快的响应速度，并且发光效率、亮度和视角方面优异，并且能够在全黑色中呈现黑色灰度，因此有机发光显示装置在对比度和颜色再现性方面十分优秀。

有机发光显示(OLED)装置的像素包括像素电路，该像素电路包括用于驱动OLED的驱动元件和连接到驱动元件的电容器。

由于由显示面板的制造工艺而导致的工艺偏差和器件特性偏差，每个像素的驱动元件的电特性可能存在差异。这些差异可能随着像素的驱动时间的流逝而增加。为了补偿每个像素的驱动元件的电特性的差异，可以将内部补偿电路添加到像素电路。内部补偿电路可以对驱动元件的阈值电压进行采样，并通过驱动元件的阈值电压的值来补偿驱动元件的栅极电压。

内部补偿电路的一个版本可以被分为源极跟随器电路和二极管连接电路。

发明内容

发明人已经认识到，虽然由于驱动元件的阈值电压损失小，二极管连接电路可以具有良好的补偿性能，但是因为在寻址数据电压的同时采样驱动元件的阈值电压，所以可能具有不足的采样时间。他们已经认识到，在使用二极管连接电路的内部补偿电路的情况下，因为当驱动高分辨率显示面板时或当以高速驱动显示面板时水平时段变小，所以难以确保驱动元件的阈值电压的采样时间。

本公开提供了一种像素电路和包括该像素电路的显示装置，该像素电路能够充分确保驱动元件的采样时间并改善具有二极管连接电路的像素电路中的驱动元件的阈值电压的补偿性能。

本公开的技术优点和改进不限于上文所述，并且本领域技术人员将从以下描述中清楚地理解未提及的其他技术优点和改进。

根据本公开的一个实施方式的像素电路包括：驱动元件，所述驱动元件包括连接到第一节点的第一电极、连接到第二节点的栅极以及连接到第三节点的第二电极；第一电容器，所述第一电容器连接在所述第二节点与第四节点之间；第二电容器，所述第二电容器连接在所述第三节点和所述第四节点之间；第一开关元件，所述第一开关元件被配置为响应于第一栅极信号而导通，以将像素数据的数据电压提供到所述第四节点；第二开关元件，所述第二开关元件被配置为响应于第二栅极信号而导通，以向所述第四节点提供参考电压或初始化电压；第三开关元件，所述第三开关元件被配置为响应于所述第二栅极信号而导通，以将所述第一节点电连接到所述第二节点；第四开关元件，所述第四开关元件被配置为响应于第三栅极信号而导通，以向所述第三节点提供所述参考电压；第五开关元件，被配置为响应于第四栅极信号而导通，以向所述第一节点提供像素驱动电压；第六开关元件，被配置为响应于第五栅极信号而导通，以将所述第三节点电连接到第五节点；以及包括阳极和阴极的发光元件，包括连接到第五节点的阳极和施加阴极电压的阴极。

在驱动元件的阈值电压被存储在第一电容器中之后，数据电压可被存储在第二电容器中。

像素电路的驱动时段可以包括第一时段、第二时段、第三时段、第四时段和第五时段。第一栅极信号的电压在第三时段期间可以生成为与数据电压同步的栅极导通电压的脉冲，并且在第一、第二、第四和第五时段期间可以是栅极截止电压。第二栅极信号的电压在第一和第二时段期间可以是栅极导通电压且在第三至第五时段期间是栅极截止电压。第三栅极信号的电压在第二至第四时段期间可以是栅极导通电压且在第一和第五时段期间是栅极截止电压。第四栅极信号的电压在第一和第五时段期间可以是栅极导通电压且在第二至第四时段期间是栅极截止电压。第五栅极信号的电压在第四和第五时段期间可以是栅极导通电压且在第一至第三时段期间是栅极截止电压。第一开关元件可以响应于第一栅极信号的栅极导通电压而导通，并且根据第一栅极信号的栅极截止电压而截止。第二和第三开关元件可以响应于第二栅极信号的栅极导通电压而导通，并且根据第二栅极信号的栅极截止电压而截止。第四开关元件可以响应于第三栅极信号的栅极导通电压而导通，并且根据第三栅极信号的栅极截止电压而截止。第五开关元件可响应于第四栅极信号的栅极导通电压而导通，并且根据第四栅极信号的栅极截止电压而截止。第六开关元件可以响应于第五栅极信号的栅极导通电压而导通，并且根据第五栅极信号的栅极截止电压而截止。

在第四栅极信号的电压被反转为栅极截止电压之后经过预定的第一延迟时间之后，第三栅极信号的电压可以被反转为栅极导通电压。在第三栅极信号的电压被反转为栅极截止电压之后经过预定的第二延迟时间之后，第四栅极信号的电压可以被反转为栅极导通电压。

在第二栅极信号的电压被反转为栅极截止电压之后经过预定的第三延迟时间之后，第一栅极信号的电压可以被反转为栅极导通电压。在第一栅极信号的电压被反转为栅极截止电压之后经过预定的第四延迟时间之后，第五栅极信号的电压可以被反转为栅极导通电压。

像素电路还可以包括第七开关元件，第七开关元件被配置为响应于第三栅极信号而导通，以将阳极复位电压施加到第五节点。

根据本公开的一个实施方式的显示装置包括该像素电路。

根据本公开，通过在具有二极管连接电路的像素电路的驱动时段期间在时间上分离感测阈值电压的步骤和将像素数据写入像素的步骤，可以充分确保用于感测驱动元件的阈值电压的时间，从而在以高分辨率和高速驱动显示面板时充分确保驱动元件的阈值电压感测时段。

根据本公开，通过将存储驱动元件的阈值电压的电容器和存储数据电压的电容器分开，可以防止误差分量被充电到像素电路的多个节点，从而提高补偿性能。

根据本公开，通过将阳极复位电压与参考电压分开设置，当像素的驱动频率随着刷新率变化而变化时，可以优化阳极复位电压。

根据本发明，通过将初始化栅极电压的初始化电压与参考电压分开设置，可以在刷新率变化时改善亮度均匀性以抵消亮度波动。

根据本公开，通过减少包括具有二极管连接电路的像素电路的显示装置中的漏电流和功耗，可以实现低功率驱动，并且可以防止像素电路的节点之间的短路或电性干扰。

可以通过本公开实现的效果不限于上述效果。也就是说，本发明所属领域的技术人员可以从以下描述中明显地理解未提及的其他目的。

附图说明

通过参考附图详细描述本公开的示例实施方式，本发明的上述和其他目的、特征和优点对于本领域普通技术人员将变得更加明显，其中：

图1是示出根据本公开的第一实施方式的像素电路的电路图；

图2和图3是示出施加到图1所示的像素电路的栅极信号的波形的波形图；

图4A至8B是分阶段示出图1所示像素电路的驱动时段的示意图；

图9是示出根据本公开的第二实施方式的像素电路的电路图；

图10和图11是示出施加到图9所示的像素电路的栅极信号的波形的波形图；

图12至14是示出在时段2至4期间流过图9所示的像素电路的电流的示意图；

图15是示出根据本公开的第三实施方式的像素电路的电路图；

图16是示出根据本公开的第四实施方式的像素电路的电路图；

图17是示出根据本公开的一个实施方式的显示装置的框图；以及

图18是示出图17所示的显示面板的截面结构的截面图。

具体实施方式

参考附图，根据下面描述的实施方式，将更清楚地理解本发明的优点和特征以及用于实现这些优点和特征的方法。然而，本公开不限于以下实施方式，而是可以以各种不同的形式实现。相反，这些实施方式将使本公开的公开内容完整，并允许本领域技术人员完全理解本公开的范围。

在用于描述本公开的实施方式的附图中示出的形状、尺寸、比例、角度、数量等仅仅是示例，并且本公开不限于此。在整个本说明书中，相同的附图标记通常表示相同的元件。此外，在描述本公开时，可以省略对已知相关技术的详细描述，以避免不必要地模糊本公开的主题。

本文中使用的诸如“包含”、“包括”、“具有”和“由...组成”的术语通常旨在允许添加其他组件，除非这些术语与术语“仅”一起使用。除非另有明确说明，否则对单数的任何引用可以包括复数。

即使没有明确声明，组件也被解释为包括普通的误差范围。

当描述两个组件之间的位置或互连关系时，例如“在……之上”、“在……上方”、“在……下方”、“紧邻”、“与……连接或耦合”、“交叉”、“相交”等，除非使用“立即”或“直接”，否则可以在它们之间插入一个或多个其他组件。

当描述时间先后关系时，诸如“在...以后”、“在...之后”、“紧挨着”、“在...之前”等，除非使用“立即”或“直接”，否则在时基上可以不是连续的。

术语“第一”、“第二”等可以用于将组件彼此区分开，但是组件的功能或结构不受组件前面的序数或组件名称的限制。

以下实施方式可以部分地或完全地彼此结合或组合，并且在技术上可以以各种方式连接和操作。可以彼此独立地或彼此相关联地执行多个实施方式。

每个像素包括具有不同颜色的多个子像素以用于呈现颜色。像素电路及栅极驱动电路可以包括多个晶体管。每个子像素包括像素电路。多个晶体管用作开关元件或驱动元件。晶体管可以实现为TFT(薄膜晶体管)。晶体管可以实现为包括氧化物半导体的氧化物薄膜晶体管(TFT)、包括低温多晶硅的低温多晶硅TFT(LTPS TFT)等。在下文中，将关注用n沟道氧化物TFT实现的示例来描述构成像素电路和栅极驱动电路的晶体管，但是本公开不限于此。

晶体管是包括栅极、源极及漏极的三电极元件。源极是向在晶体管中提供载流子的电极。在晶体管中，载流子从源极开始流动。漏极是接收由源极提供的载流子的电极。在晶体管中，载流子从源极流到漏极。在n沟道晶体管(n沟道金属氧化物半导体(NMOS))的情况下，由于载流子是电子，因此源极电压低于漏极电压，使得电子可以从源极流到漏极。n沟道晶体管具有从漏极流到源极的电流方向。在p沟道晶体管(p沟道金属氧化物半导体(PMOS))的情况下，由于载流子是空穴，因此源极电压高于漏极电压，使得空穴可以从源极流到漏极。在p沟道晶体管中，由于空穴从源极流到漏极，所以电流从源极流到漏极。注意，晶体管的源极和漏极不是固定的。例如，源极和漏极可以根据施加的电压而改变。因此，本发明不受晶体管的源极和漏极的限制。在下面的说明中，将晶体管的源极和漏极被称为第一电极和第二电极。

栅极信号在栅极导通电压和栅极截止电压之间摆动。晶体管响应于栅极导通电压而导通，并且响应于栅极截止电压而截止。在n沟道晶体管的情况下，栅极导通电压可以是栅极高电压，并且栅极截止电压可以是栅极低电压。

在下文中，将参考附图详细描述本公开的各种实施方式。

图1是示出根据本公开的第一实施方式的像素电路的电路图。图2和图3是示出施加到图1所示的像素电路的栅极信号的波形的波形图。

参照图1至3，像素电路包括发光元件EL、用于驱动发光元件EL的驱动元件DT、多个开关元件T1至T6、第一电容器C1和第二电容器C2。驱动元件DT和开关元件T1至T6可以实现为n沟道氧化物TFT。

像素电路连接到被施加数据电压VDATA的数据线DL，并且连接到被施加栅极信号SCAN1、SCAN2、SCAN3、EM1和EM2的栅极线GL1至GL5。像素电路还连接到被施加DC电压(即恒定电压)的电源节点，诸如被施加像素驱动电压EVDD的第一恒压节点PL1、被施加阴极电压EVSS的第二恒压节点PL2以及被施加参考电压VREF的第三恒压节点PL3。在显示面板上，与恒压节点连接的电源线可以同时连接到所有像素。

像素驱动电压EVDD被设置为可以高于数据电压VDATA的最大电压的电压，并且在该电压下，驱动元件DT可以在其饱和区域中工作。参考电压VREF可以被设置为使得驱动元件DT在数据电压VDATA的最大电压和最小电压之间的电压范围内可以导通的电压。阴极电压ELVSS被设置为低于数据电压VDATA的最小电压的电压。栅极导通电压VGH可被设置为高于像素驱动电压EVDD的电压，并且栅极截止电压VGL可被设置为低于阴极电压EVSS的电压。例如，像素驱动电压EVDD可被设置为在10V至17V的电压范围内选择的电压，阴极电压EVSS可被设置为在-8V至-0.5V内选择的电压，栅极导通电压VGH可被设置为在15V至22V的电压范围内选择的电压，栅极截止电压VGL可被设置为在-20V至-5V的电压范围内选择的电压，并且参考电压VREF可被设置为在-2V至5V的电压范围内选择的电压。

栅极信号SCAN1、SCAN2、SCAN3、EM1和EM2包括在栅极导通电压VGH和栅极截止电压VGL之间摆动的脉冲。栅极信号SCAN1、SCAN2、SCAN3、EM1及EM2包括第一栅极信号SCAN1、第二栅极信号SCAN2、第三栅极信号SCAN3、第四栅极信号EM1及第五栅极信号EM2。

像素电路的驱动时段可被划分为第一至第五时段I1至I5。第一至第五时段I1至I5可以由栅极信号SCAN1、SCAN2、SCAN3、EM1和EM2的波形确定，并且是可调节的。

第一栅极信号SCAN1的电压生成为在第三时段I3期间与像素数据的数据电压VDATA同步的栅极导通电压VGH的脉冲，并且在除了第三时段I3之外的其他时段I1、I2、I4和I5期间是栅极截止电压VGL。第一开关元件T1响应于第一栅极信号SCAN1的栅极导通电压VGH而导通。

第二栅极信号SCAN2的电压在第一时段I1和第二时段I2期间是栅极导通电压VGH，并且在第三至第五时段I3、I4和I5期间是栅极截止电压VGL。第二和第三开关元件T2和T3响应于第二栅极信号SCAN2的栅极导通电压VGH而导通。

第三栅极信号SCAN3的电压在第二至第四时段I2至I4期间是栅极导通电压VGH，并且在第一时段I1和第五时段I5期间是栅极截止电压VGL。第四开关元件T4响应于第三栅极信号SCAN3的栅极导通电压VGH而导通。

第四栅极信号EM1的电压在第一时段I1和第五时段I5期间是栅极导通电压VGH，并且在第二至第四时段I2至I4期间是栅极截止电压VGL。第五开关元件T5响应于第四栅极信号EM1的栅极导通电压VGH而导通。

第五栅极信号EM2的电压在第四时段I4和第五时段I5期间是栅极导通电压VGH，并且在第一至第三时段I1、I2和I3期间是栅极截止电压VGL。第六开关元件T6响应于第五栅极信号EM2的栅极导通电压VGH而导通。

驱动元件DT根据栅-源电压Vgs产生电流以驱动发光元件EL。驱动元件DT包括连接到第一节点D的第一电极、连接到第二节点G的栅极和连接到第三节点S的第二电极。

发光元件EL可以实现为OLED。发光元件EL包括阳极、阴极和形成于电极之间的有机化合物层。发光元件EL的阳极连接到第五节点n5，阴极连接到被施加阴极电压EVSS的第二恒压节点PL2。有机化合物层可以包括但不限于空穴注入层HIL、空穴传输层HTL、发光层EML、电子传输层ETL和电子注入层EIL。当向发光元件EL的阳极和阴极施加电压时，穿过空穴传输层HTL的空穴和穿过电子传输层ETL的电子移动到发光层EML以形成激子。在这种情况下，从发光层EML发射可见光。发光元件EL可以实现为多个发光层堆叠在彼此之上的串联结构。具有串联结构的发光元件EL可以改善像素的亮度和寿命。

在驱动元件DT的阈值电压Vth被存储在第一电容器C1中之后，像素数据的数据电压VDATA被存储在第二电容器C2中。第一电容器C1连接在第二节点G和第四节点n4之间，以在第二时段I2期间存储驱动元件DT的阈值电压Vth。第二电容器C2连接在第三节点S和第四节点n4之间，以在第三时段I3期间存储像素数据的数据电压VDATA。在第五时段I5期间，驱动元件DT被存储在串联连接的第一电容器C1和第二电容器C2中的栅-源电压Vgs驱动，以产生驱动发光元件EL的电流。第一电容器C1及第二电容器C2可被设计为具有相同的电容，但不受相同的电容的限制。

在第三时段I3期间，第一开关元件T1响应于作为栅极导通电压VGH产生的第一栅极信号SCAN1的脉冲而导通。当第一开关元件T1导通时，像素数据的数据电压VDATA被施加到第四节点n4。第一开关元件T1在除第三时段I3之外的时段I1、I2、I4和I5期间截止。第一开关元件T1包括连接到被施加数据电压VDATA的数据线DL的第一电极、连接到被施加第一栅极信号SCAN1的第一栅极线GL1的栅极、以及连接到第四节点n4的第二电极。

在第一时段I1和第二时段I2期间，第二开关元件T2响应于第二栅极信号SCAN2的栅极导通电压VGH而导通。当第二开关元件T2导通时，参考电压VREF被施加到第四节点n4。第二开关元件T2在第三至第五时段I3至I5期间截止。第二开关元件T2包括连接到被施加参考电压VREF的第三恒压节点PL3的第一电极、连接到被施加第二栅极信号SCAN2的第二节点GL2的栅极、以及连接到第四节点n4的第二电极。

在第一时段I1和第二时段I2期间，第三开关元件T3响应于第二栅极信号SCAN2的栅极导通电压VGH而导通。当第三开关元件T3导通时，第一节点D电连接到第二节点G，使得驱动元件DT作为二极管被驱动。第三开关元件T3在第三到第五时段I3到I5期间截止。第三开关元件T3包括连接到第一节点D的第一电极、连接到被施加第二栅极信号SCAN2的第二栅极线GL2的栅极、以及连接到第二节点G的第二电极。

在第二至第四时段I2至I4期间，第四开关元件T4响应于第三栅极信号SCAN3的栅极导通电压VGH而导通。当第四开关元件T4导通时，参考电压VREF施加到第三节点S。第四开关元件T4在第一时段I1和第五时段I5期间截止。第四开关元件T4包括连接到第三节点S的第一电极、连接到被施加第三栅极信号SCAN3的第三栅极线GL3的栅极、以及连接到被施加参考电压VREF的第三恒压节点PL3的第二电极。

在第一时段I1和第五时段I5期间，第五开关元件T5响应于作为栅极导通电压VGH而产生的第四栅极信号EM1而导通。当第五开关元件T5导通时，像素驱动电压EVDD被施加到驱动元件DT的第一电极。第五开关元件T5在第二至第四时段I2至I4期间截止。第五开关元件T5包括连接到被施加像素驱动电压EVDD的第一恒压节点PL1的第一电极、连接到被施加第四栅极信号EM1的第四栅极线GL4的栅极、以及连接到第一节点D的第二电极。

在第四时段I4和第五时段I5期间，第六开关元件T6响应于作为栅极导通电压VGH而产生第五栅极信号EM2而导通。当第六开关元件T6导通时，第三节点S与发光元件EL的阳极电连接。第六开关元件T6在第一到第三时段I1至I3期间截止。第六开关元件T6包括连接到第三节点S的第一电极、连接到被施加第五栅极信号EM2的第五栅极线GL5的栅极、以及连接到第五节点n5的第二电极。

当在内部补偿电路的相位变化期间在电源节点之间发生短路时，可能由于泄漏电流而消耗功率，并且节点的电压可能改变。例如，当第四开关元件T4和第五开关元件T5的导通区段重叠时，可能发生泄漏电流。为了防止这种情况，可以如图3所示改变栅极信号SCAN1、SCAN2、SCAN3、EM1和EM2的波形。

参考图3，可以在第三栅极信号SCAN3和第四栅极信号EM1的导通区段之间设置延迟时间I21，以防止第四开关元件T4和第五开关元件T5在第一时段I1和第二时段I2之间同时切换。在第四栅极信号EM1的电压在第一时段I1结束时被反转为栅极截止电压VGL之后经过第一延迟时间I21之后，第三栅极信号SCAN3的电压可以被反转为栅极导通电压VGH。第三栅极信号SCAN3的电压可以在第四时段I4结束时被反转为栅极截止电压VGL。第四栅极信号EM1的电压可以在第一时段I1结束时被反转为栅极截止电压VGL，然后在从第四时段I4结束起经过第二延迟时间I51之后被反转为栅极导通电压VGH。

在像素数据被写入(即寻址)到像素行中的像素的第三时段I3期间，可调整第一栅极信号SCAN1的脉冲宽度以防止节点之间的干扰。在第二栅极信号SCAN2的电压被反转为栅极截止电压VGL并且然后经过第三延迟时间I31之后，第一栅极信号SCAN1的电压可以被反转为栅极导通电压VGH。在第一栅极信号SCAN1的脉冲宽度区段I32期间，第一栅极信号SCAN1的电压保持在栅极导通电压VGH。在第一栅极信号SCAN1的电压被反转为栅极导通电压VGL之后并且然后经过第四延迟时间I33之后，第五栅极信号EM2的电压可以被反转为栅极导通电压VGH。

图4A至8B是分阶段示出图1所示的像素电路的驱动时段的示意图。

图4A是示出在第一时段I1期间流过像素电路的电流的电路图。

参考图4A和图4B，在第一时段I1期间，像素电路的节点被初始化。在第一时段I1期间，第二栅极信号SCAN2和第四栅极信号EM1的电压是栅极导通电压VGH。在第一时段I1期间，第一、第三和第五栅极信号SCAN1、SCAN3、EM2的电压是栅极截止电压VGL。因此，在第一时段I1期间，第二、第三和第五开关元件T2、T3和T5导通，并且第一、第四和第六开关元件T1、T4和T6截止。在第一时段I1期间，像素驱动电压EVDD被施加到第二节点G以导通驱动元件DT。此时，第三节点S的电压为EVDD-Vth，第四节点n4的电压为VREF。“Vth”是驱动元件DT的阈值电压。在第一时段I1结束时，第一电容器C1的电压为EVDD-VREF，并且第二电容器C2的电压为EVDD-Vth-VREF。注意，由于开关晶体管T2、T5和T3的阈值电压和导通特性几乎不影响电路的操作，因此在阐释电容器C1、C2的电压时忽略它们。在本文的描述中，开关晶体管T1、T2、T3、T4、T5和T6的阈值电压在阐释电路的操作时全部被忽略，这不影响对本发明的理解。在第一时段I1结束时，驱动元件DT的栅-源电压Vgs是驱动元件DT的阈值电压Vth。

图5A是示出在第二时间段I2期间流过像素电路的电流的电路图。

参照图5A和图5B，在第二时段I2期间，驱动元件DT的阈值电压Vth被存储在第一电容器C1中。在第二时段I2期间，第二栅极信号SCAN2和第三栅极信号SCAN3的电压是栅极导通电压VGH。在第二时段I2期间，第一、第四和第五栅极信号SCAN1、EM1、EM2的电压是栅极截止电压VGL。在第二时段I2期间，第二、第三和第四开关元件T2、T3、T4和驱动元件DT导通，第一、第五和第六开关元件T1、T5和T6截止。在第二时段I2结束时，第三节点S的电压为VREF，并且第二节点G的电压为VREF-Vth。在第二时段I2结束时，驱动元件DT截止，第一电容器C1的电压为Vth，并且第二电容器C2的电压为零。

图6A是示出在第三时段I3期间流过像素电路的电流的电路图。

参照图6A和6B，在第三时段I3期间，像素数据的数据电压VDATA被存储在第二电容器C2中。在第三时段I3期间，第一栅极信号SCAN1和第三栅极信号SCAN3的电压是栅极导通电压VGH，并且第二、第四和第五栅极信号SCAN2、EM1、EM2的电压是栅极截止电压VGL。在第三时段I3期间，第一开关元件T1和第四开关元件T4导通，并且第二、第三、第五和第六开关元件T2、T3、T5和T6截止。在第三时段I3期间，数据电压VDATA被施加到节点n4并且参考电压VREF被施加到节点S。因此，在第三时段I3结束时，第二节点G的电压为VDATA-Vth并且第三节点S的电压为VREF。在第三时段I3结束时，第二电容器C2的电压为VDATA-VREF，并且第一电容器C1的电压为Vth。在第三时段I3结束时，驱动元件DT的栅-源电压Vgs为VDATA-VREF+Vth。

可以将输入图像的帧频降低到低速驱动模式条件的频率。在低速驱动模式下，第三节点S的电压可以被放电，从而改变驱动元件DT的栅-源电压。参考电压VREF在第三时段I3期间被提供给第三节点S，以抑制驱动元件DT的栅-源电压Vgs的变化，并将发光元件EL的阳极初始化为参考电压VREF。

图7A是示出在第四时段I4期间流过像素电路的电流的电路图。

参考图7A和图7B，在第四时段I4期间，第三栅极信号SCAN3和第五栅极信号EM2的电压是栅极导通电压VGH，并且第一、第二和第四栅极信号SCAN1、SCAN2、EM1的电压是栅极截止电压VGL。在第四时段I4期间，第四开关元件T4和第六开关元件T6导通，并且第一、第二、第三和第五开关元件T1、T2、T3、T5截止。在第四时段I4期间，参考电压VREF施加到第三节点S和发光元件EL的阳极。此时，由于第二节点G和第四节点n4浮置，因此驱动元件DT的栅-源电压保持在VDATA-VREF+Vth，并且电容器C1和C2的电压也保持不变。在第四时段I4结束时，第二节点G的电压为VDATA-Vth，并且第三节点S的电压为VREF。

图8A是示出在第五时段I5期间流过像素电路的电流的电路图。

参照图8A和8B，在第五时段I5期间，驱动元件DT根据栅-源电压Vgs产生电流以驱动发光元件EL。发光元件EL可以根据流过驱动元件DT的电流按照与像素数据的灰度值对应的亮度发光。在第五时段I5期间，第四栅极信号EM1和第五栅极信号EM2的电压是栅极导通电压VGH，并且其他栅极信号SCAN1、SCAN2和SCAN3的电压是栅极截止电压VGL。在第五时段I5期间，第五开关元件T5和第六开关元件T6导通，并且第一至第四开关元件T1至T4截止。驱动元件DT导通。

图9是示出根据本公开的第二实施方式的像素电路的电路图。图10和图11是示出施加到图9所示的像素电路的栅极信号的波形的波形图。

在图9所示的像素电路的情况下，可以将阳极复位电压VAR设置为独立于参考电压VREF的电压，以便减小例如在低速驱动模式和高速驱动模式下驱动像素电路时像素的驱动频率发生变化时出现的亮度差异。阳极复位电压VAR可以被设置为与参考电压VREF不同的电压电平，并且该电压电平可以根据保持时间而变化，在该保持时间期间，在低速驱动模式下，像素电路保持先前的数据电压而不写入数据电压。

参照图9-11，像素电路包括发光元件EL、用于驱动发光元件EL的驱动元件DT、多个开关元件T1至T7、第一电容器C1和第二电容器C2。驱动元件DT和开关元件T1至T7可以实现为n沟道氧化物TFT。

该实施方式可以通过增加第七开关元件T7来优化低速驱动模式下的阳极复位电压VAR，第七开关元件T7切换像素电路的单个阳极复位电压VAR。阳极复位电压VAR可以被设置为高于阴极电压EVSS的电压，并且可以是可变的。在该实施方式中，由相同的附图标记表示与上述第一实施方式的部件基本相同的部件，并且省略对这些部件的详细描述。

栅极信号SCAN1、SCAN2、SCAN3、EM1和EM2包括在栅极导通电压VGH和栅极截止电压VGL之间摆动的脉冲。栅极信号SCAN1、SCAN2、SCAN3、EM1及EM2包括第一栅极信号SCAN1、第二栅极信号SCAN2、第三栅极信号SCAN3、第四栅极信号EM1及第五栅极信号EM2。

像素电路的驱动时段可被划分为第一至第五时段I1至I5。第一至第五时段I1至I5可以由栅极信号SCAN1、SCAN2、SCAN3、EM1和EM2的波形确定，并且是可调节的。

第一栅极信号SCAN1的电压生成为在第三时段I3期间与像素数据的数据电压VDATA同步的栅极导通电压VGH的脉冲，并且在除了第三时段I3之外的其他时段I1、I2、I4和I5期间是栅极截止电压VGL。第一开关元件T1响应于第一栅极信号SCAN1的栅极导通电压VGH而导通。

第二栅极信号SCAN2的电压在第一和第二时段I1和I2期间是栅极导通电压VGH，并且在第三至第五时段I3至I5期间是栅极截止电压VGL。第二和第三开关元件T2和T3响应于第二栅极信号SCAN2的栅极导通电压VGH而导通。

第三栅极信号SCAN3的电压在第二至第四时段I2至I4期间是栅极导通电压VGH，并且在第一时段I1和第五时段I5期间是栅极导通电压VGL。第四开关元件T4和第七开关元件T7响应于第三栅极信号SCAN3的栅极导通电压VGH而导通。

第四栅极信号EM1的电压在第一时段I1和第五时段I5期间是栅极导通电压VGH，并且在第二至第四时段I2至I4期间是栅极截止电压VGL。第五开关元件T5响应于第四栅极信号EM1的栅极导通电压VGH而导通。

第五栅极信号EM2的电压在第五时段I5期间是栅极导通电压VGH，并且在第一至第四时段I1至I4期间是栅极截止电压VGL。第六开关元件T6响应于第五栅极信号EM2的栅极导通电压VGH而导通。

当在内部补偿电路的相位变化期间在电源节点之间发生短路时，可能由于泄漏电流而消耗功率，并且节点的电压可能改变。例如，当第四开关元件T4和第五开关元件T5的导通区段重叠时以及当第五开关元件T5和第六开关元件T6的导通区段重叠时，可能发生泄漏电流。为了防止这种情况，可以如图11所示改变栅极信号SCAN1、SCAN2、SCAN3、EM1和EM2的波形。

参考图11，可以在第三栅极信号SCAN3和第四栅极信号EM1的导通区段之间设置延迟时间I21，以防止第四开关元件T4和第五开关元件T5在第一时段I1和第二时段I2之间同时切换。在第四栅极信号EM1的电压在第一时段I1结束时被反转为栅极截止电压VGL之后经过第一延迟时间I21之后,第三栅极信号SCAN3的电压可以被反转为栅极导通电压VGH，然后可以在第四时段I4结束时被反转为栅极截止电压VGL。第四栅极信号EM1的电压可以在第一时段I1结束时被反转为栅极截止电压VGL，然后在从第四时段I4结束起经过第二延迟时间I51之后被反转为栅极导通电压VGH。第五栅极信号EM2的电压可在第二延迟时间I51内在第三栅极信号SCAN3的下降沿与第四栅极信号EM1的上升沿之间反转为栅极导通电压VGH。

在从第二时段I2结束经过第三延迟时间I31之后，第一栅极信号SCAN1的电压可以被反转为栅极导通电压VGH。第一栅极信号SCAN1的电压可以在第一栅极信号SCAN1的脉冲宽度区段I32期间保持在栅极导通电压VGH。

在第二至第四时段I2至I4期间，第四开关元件T4和第七开关元件T7响应于第三栅极信号SCAN3的栅极导通电压VGH而导通。

第四开关元件T4包括连接到第三节点S的第一电极、被施加第三栅极信号SCAN3的栅极、以及被施加参考电压VREF的第二电极。第七开关元件T7包括连接到第五节点n5的第一电极、被施加第三栅极信号SCAN3的栅极、以及被施加阳极复位电压VAR的第二电极。阳极复位电压VAR可以经由单独的电源线PL4同时施加到多个像素，所述电源线PL4与第三恒压节点PL3电性绝缘。

在第一时段I1期间，流过图9所示的像素电路的电流与流过图4A所示的像素电路的电流基本相同。

图12是示出在第二时段I2期间流过图9所示的像素电路的电流的电路图。

参照图10至图12，在第二时段I2期间，驱动元件DT的阈值电压Vth被存储在第一电容器C1中。在第二时段I2期间，第二栅极信号SCAN2和第三栅极信号SCAN3的电压是栅极导通电压VGH。在第二时段I2期间，第一、第四和第五栅极信号SCAN1、EM1、EM2的电压是栅极截止电压VGL。在第二时段I2期间，第二、第三、第四和第七开关元件T2、T3、T4和T7以及驱动元件DT导通，并且第一、第五和第六开关元件T1、T5和T6截止。在第二时段I2结束时，第三节点S的电压为VREF，并且第二节点G的电压为VREF-Vth。在第二时段I2结束时，发光元件EL的阳极电压是阳极复位电压VAR。在第二时段I2结束时，第一电容器C1的电压为Vth，并且第二电容器C2的电压为零。

图13是示出在第三时段I3期间流过图9所示的像素电路的电流的电路图。

参照图10、11和13，在第三时段I3期间，像素数据的数据电压VDATA被存储在第二电容器C2中。在第三时段I3期间，第一栅极信号SCAN1和第三栅极信号SCAN3的电压是栅极导通电压VGH，并且第二、第四和第五栅极信号SCAN2、EM1、EM2的电压是栅极截止电压VGL。在第三时段I3期间，第一、第四和第七开关元件T1、T4和T7导通，并且第二、第三、第五和第六开关元件T2、T3、T5和T6截止。在第三时段I3期间，数据电压VDATA被施加到节点n4，并且参考电压VREF被施加到第三节点S。在第三时段I3期间，节点复位电压VAR被施加到第五节点n5。因此，在第三时段I3结束时，第二节点G的电压为VDATA-Vth，并且第三节点S的电压为VREF。在第三时段I3结束时，发光元件EL的阳极电压是阳极复位电压VAR。在第三时段I3结束时，第二电容器C2的电压为VDATA-VREF，并且第一电容器C1的电压为Vth。在第三时段I3结束时，驱动元件DT的栅-源电压Vgs为VDATA-VREF+Vth。

图14是示出在第四时段I4期间流过图9所示的像素电路的电流的电路图。

参考图10、图11和图14，在第四时段I4期间，第三栅极信号SCAN3的电压是栅极导通电压VGH，并且第一、第二、第四和第五栅极信号SCAN1、SCAN2、EM1、EM2的电压是栅极截止电压VGL。在第四时段I4期间，第四开关元件T4和第七开关元件T7导通，并且第一、第二、第三、第五和第六开关元件T1、T2、T3、T5和T6截止。在第四时段I4期间，参考电压VREF施加到第三节点S，并且阳极复位电压VAR施加到发光元件EL的阳极。此时，由于第二节点G和第四节点n4浮置，驱动元件DT的栅-源电压保持在VDATA-VREF+Vth，并且电容器C1和C2的电压也保持不变。

在第五时段I5期间，流过图9所示的像素电路的电流与流过图8A所示的像素电路的电流基本相同。

图15是示出根据本发明的第三实施方式的像素电路的电路图。该像素电路可以接收图2或图3中所示的栅极信号作为输入。在该实施方式中，施加到第四节点n4的初始化电压VINI可以被设置为独立于参考电压VREF的电压，由此参考电压VREF的电压可以被优化为高速驱动模式和低速驱动模式之间的不同电压，并且参考电压VREF在低速操作模式下可以和像素的亮度一起发生变化。在该实施方式中，与上述第一实施方式的部件基本相同的部件由相同的附图标记表示，并且省略对这些部件的详细描述。

参考图2、图3和图15，在第一时段I1和第二时段I2期间，第二开关元件T02响应于第二栅极信号SCAN2的栅极导通电压VGH而导通。当第二开关元件T02导通时，初始化电压VINI被施加到第四节点n4。第二开关元件T02在第三至第五时段I3至I5期间截止。第二开关元件T02包括连接到被施加初始化电压VINI的初始化电压节点PLI的第一电极、连接到被施加第二栅极信号SCAN2的第二栅极线GL2的栅极、以及连接到第四节点n4的第二电极。

在第二至第四时段I2至I4期间，第四开关元件T4响应于第三栅极信号SCAN3的栅极导通电压VGH而导通。第四开关元件T4包括连接到第三节点S的第一电极、连接到被施加第三栅极信号SCAN3的第三栅极线GL3的栅极、以及连接到被施加参考电压VREF的参考电压节点PLR的第二电极。

图16是示出根据本发明的第四实施方式的像素电路的电路图。该像素电路可以接收图10或图11所示的栅极信号作为输入。在该实施方式中，施加到第四节点n4的初始化电压VINI可以被设置为独立于参考电压VREF的电压，由此参考电压VREF的电压可以在高速驱动模式和低速驱动模式之间变化。在该实施方式中，与上述第二和第三实施方式的部件基本相同的部件由相同的附图标记表示，并且省略对这些部件的详细描述。

参照图10、11和16，在第一时段I1和第二时段I2期间，第二开关元件T02响应于第二栅极信号SCAN2的栅极导通电压VGH而导通。在第二至第四时段I2、I3和I4期间，第四开关元件T4响应于第三栅极信号SCAN3的栅极导通电压VGH而导通。

图17是示出根据本发明的一个实施方式的显示装置的框图。图18是示出图17所示的显示面板的截面结构的截面图。

参照图17至图18，根据本发明的实施方式的显示装置包括显示面板100、用于将像素数据写入显示面板100的像素的显示面板驱动电路、以及用于产生驱动像素和显示面板驱动电路所需的电力的电源140。

显示面板100可以是具有X轴方向上的长度、Y轴方向上的宽度和Z轴方向上的厚度的矩形结构的面板。显示面板100的显示区域包括用于显示输入图像的像素阵列。像素阵列包括多条数据线102、与数据线102交叉的多条栅极线103以及以矩阵形式布置的像素。显示面板100还可以包括同时连接到多个像素的电源线。电源线连接到像素电路的恒压节点，并向像素101提供驱动像素101所需的恒压。

像素101中的每一个可以被划分为用于颜色呈现的红色子像素、绿色子像素和蓝色子像素。每个像素还可以包括白色子像素。每个子像素可以用上文所述的任意像素电路来实现。每个像素电路连接到数据线、栅极线和电源线。

像素可以被布置为真彩色像素和五边形像素。通过使用预设的像素渲染算法驱动具有不同颜色的两个子像素作为一个像素101，五边形像素可以实现比真彩色像素更高的分辨率。像素渲染算法可以利用从相邻像素发射的光的颜色来补偿每个像素中的不足的颜色呈现。

像素阵列包括多个像素行L1至Ln。像素行L1至Ln中的每一个包括沿着显示面板100的像素阵列中的行方向(X轴方向)布置的一行像素。布置在一个像素行中的像素共用栅极线103。沿着数据线方向在列方向Y上布置的子像素共用相同的数据线102。一个水平时段是通过将一个帧时段除以像素行L1至Ln的总数而获得的时间。

可以用非透射显示面板或透射显示面板来实现显示面板100。透射显示面板可以应用于图像被显示在屏幕上并且背景中的真实对象是可见的的透明显示装置。显示面板100可以被制造为柔性显示面板。

显示面板100的横截面结构可以包括堆叠在基板SUBS上的电路层CIR、发光元件层EMIL和封装层ENC，如图18所示。

电路层CIR可包括薄膜晶体管(TFT)阵列、解复用器阵列112和栅极驱动器120，薄膜晶体管(TFT)阵列包括连接到诸如数据线、栅极线、电源线等的布线的像素电路。电路层CIR包括多个金属层和半导体材料层，所述多个金属层利用插入其间的绝缘层绝缘。在电路层CIR中形成的所有晶体管可以实现为n沟道氧化物TFT。

发光元件层EMIL可包括由像素电路驱动的发光元件EL。发光元件EL可以包括红色子像素的发光元件、绿色子像素的发光元件和蓝色子像素的发光元件。发光元件层EMIL还可以包括白色子像素的发光元件。每个子像素中的发光元件层EMIL可以具有堆叠发光元件和滤色器的结构。发光元件层EMIL中的发光元件EL可以被包括有机膜和无机膜的多个保护层覆盖。

封装层ENC覆盖发光元件层EMIL，以密封电路层CIR和发光元件层EMIL。封装层ENC还可以具有交替堆叠有机膜和无机膜的多绝缘膜结构。无机膜阻挡水分和氧气的渗透。有机膜使无机膜的表面平坦化。当有机层和无机层以多层堆叠时，水分和氧气的移动路径变得比单层的移动路径更长，使得可以有效地阻挡影响发光元件层EMIL的水分和氧气的渗透。

可以在封装层ENC上形成触摸传感器层(未示出)，并且可以在封装层ENC上设置偏振片或滤色器层。触摸传感器层可以包括基于触摸输入之前和之后的电容变化来感测触摸输入的电容式触摸传感器。触摸传感器层可以包括用于形成触摸传感器的电容的金属布线图案和绝缘膜。绝缘膜可以使金属布线图案相交的部分绝缘，并且可以使触摸传感器层的表面平坦化。偏振片通过转换由触摸传感器层及电路层的金属反射的外部光的偏振，可以提高可见度及对比度。偏振片可以实现为粘合有线性偏振器和相位延迟膜的偏振器或圆偏振器。可以将盖玻片粘附到偏振片。滤色器层可以包括红色、绿色和蓝色滤色器。滤色器层还可以包括黑色矩阵图案。滤色器层可以通过吸收从电路层和触摸传感器层反射的光的一部分波长来代替偏振片，并且可以提高在像素阵列中再现的图像的色纯度。

电源140产生驱动显示面板100的像素阵列和显示面板驱动电路所需的DC电压(即恒定电压)。DC-DC转换器可以包括电荷泵、稳压器、降压转换器、升压转换器等。电源140可以调整从主机系统200施加的DC输入电压的电平，以产生例如伽马参考电压VGMA、栅极导通电压VGH、栅极截止电压VGL、像素驱动电压EVDD、阴极电压EVSS、初始化电压VINI、参考电压VREF、阳极复位电压VAR等的恒定电压。伽马参考电压VGMA被提供给数据驱动器110。栅极导通电压VGH及栅极截止电压VGL被提供到栅极驱动器120。经由同时连接到多个像素101的电源线将例如像素驱动电压EVDD、阴极电压EVSS、初始化VINI和参考电压VREF、阳极复位电压VAR等的恒定电压提供给像素101。

显示面板驱动电路在定时控制器130的控制下将输入图像的像素数据写入显示面板100的像素。

显示面板驱动电路包括数据驱动器110和栅极驱动器120。显示面板驱动电路还可以包括设置在数据驱动器110和数据线102之间的解复用器阵列112。

解复用器阵列112使用多个解复用器顺序地将从数据驱动器110的通道输出的数据电压提供给数据线102。解复用器可以包括设置在显示面板100上的多个开关元件。当解复用器设置在数据驱动器110的输出端子与数据线102之间时，可以减少数据驱动器110的通道数量。可以省略解复用器阵列112。

显示面板驱动电路还可以包括用于驱动触摸传感器的触摸传感器驱动器。图17中省略了触摸传感器驱动器。数据驱动器110和触摸传感器驱动器可以集成到一个驱动IC(集成电路)中。在移动设备或可穿戴设备中，定时控制器130、电源140、数据驱动器110等可以集成到一个驱动IC中。

显示面板驱动电路可以在定时控制器130的控制下以低速驱动模式操作。当分析输入图像的结果是在预定数量的帧期间输入图像没有变化时，可以设置低速驱动模式以降低显示装置的功耗。在低速驱动模式下，当在预定时间或更长时间内输入静止图像时，可以通过降低用于将像素数据写入像素的帧频(即，刷新率)来降低显示面板驱动电路和显示面板100中的功耗。低速驱动模式不局限于输入静止图像的情况。例如，当显示装置在待机模式下操作时，或者当在预定时间或更长时间内没有将用户命令或输入图像输入到显示面板驱动电路时，显示面板驱动电路可以在低速驱动模式下操作。

数据驱动器110从定时控制器130接收作为数字信号接收的输入图像的像素数据，并输出数据电压。数据驱动器110使用数模转换器(DAC)，在正常驱动模式下在每个帧时段中将输入图像的像素数据转换为伽马补偿电压，并输出数据电压VDATA。数据驱动器110在低速驱动模式下仅在刷新帧中使用DAC将输入图像的像素数据转换为伽马补偿电压以输出数据电压VDATA，并且在保持帧中停止自身的操作以不输出数据电压。在低速驱动模式下，像素101在刷新帧中被像素数据电压充电，并且在保持帧中保持先前的数据电压。

伽马参考电压VGMA由分压器电路分压为对应于每个灰度级的伽马补偿电压。每个灰度级的伽马补偿电压被提供给数据驱动器110中的DAC。通过数据驱动器110的每个通道中的输出缓冲器输出数据电压VDATA。

栅极驱动器120可以与像素阵列的TFT阵列和布线一起被实现为形成在显示面板100上的电路层CIR中的面板中栅极(GIP)电路。栅极驱动器120可以被设置在作为显示面板100的非显示区域的边框区域BZ上，或者可以分布地设置在再现输入图像的像素阵列中。

栅极驱动器120可以被设置在显示面板100的相对侧上的边框BZ中，显示面板的显示区域位于栅极驱动器120，并且可以以双馈送法从栅极线103的相对侧提供栅极脉冲。栅极驱动器120在定时控制器130的控制下将栅极信号的脉冲顺序地输出到栅极线103。栅极驱动器120可通过使用移位寄存器移位栅极信号来将栅极信号顺序地提供给栅极线103。

栅极驱动器120可包括顺序输出第一栅极信号SCAN1的第一移位寄存器和顺序输出第二栅极信号SCAN2的第二移位寄存器、顺序输出第三栅极信号SCAN3的第三移位寄存器、顺序输出第四栅极信号EM1的第四移位寄存器和顺序输出第五栅极信号EM2的第五移位寄存器。

定时控制器130从主机系统200接收输入图像的数字视频数据DATA、与数字视频数据DATA同步的定时信号以及刷新率信息。定时信号可以包括垂直同步信号Vsync、水平同步信号Hsync、时钟CLK和数据使能信号DE。因为可以通过对数据使能信号DE进行计数来知道垂直时段和水平时段，所以可以省略垂直同步信号Vsync和水平同步信号Hsync。数据使能信号DE具有一个水平时段(1H)的周期。

主机系统200可以是电视(TV)系统、平板计算机、笔记本计算机、导航系统、个人计算机(PC)、家庭影院系统、移动设备、可穿戴设备和车辆系统中的任何一个。主机系统可以缩放来自视频源的图像信号以匹配显示面板100的分辨率，并且可以将该图像信号发送到定时控制器130。

定时控制器130可以在正常驱动模式下将输入帧频乘以i(i是自然数)，使得它可以以输入帧频×i Hz的帧频控制显示面板驱动电路的操作定时。输入帧频在国家电视标准委员会(NTSC)系统中为60Hz，在逐行倒相(PAL)系统中为50Hz。

主机系统200或定时控制器130可以改变刷新率或帧频以匹配输入图像的运动或内容特性，或者可以基于输入图像的内容来改变刷新率或帧频。

与正常驱动模式相比，定时控制器130在低速驱动模式下降低将像素数据被写入像素的帧速率的频率。例如，在正常驱动模式下将像素数据写入到像素的帧频可以为60Hz或更高的频率，例如60Hz、120Hz、144Hz或240Hz中的任一个，并且在低速驱动模式下的帧频可以为低于正常驱动模式的频率。定时控制器130可以通过降低帧频来降低显示面板驱动电路的驱动频率，以在低速驱动模式下降低像素的刷新率。

定时控制器130基于从主机系统200接收的定时信号，生成用于控制数据驱动器110的操作定时的数据定时控制信号、用于控制解复用器阵列112的操作定时的控制信号、以及用于控制栅极驱动器120的操作定时的栅极定时控制信号。定时控制器130通过控制显示面板驱动电路的操作定时来同步数据驱动器110、解复用器阵列112、触摸传感器驱动器和栅极驱动器120。

从定时控制器130输出的多路复用控制信号和栅极定时控制信号可以通过电平移位器150输入到解复用器阵列112和栅极驱动器120。电平移位器150可以接收栅极定时控制信号以生成起始脉冲和移位时钟。从电平移位器150输出的信号在栅极导通电压VGH和栅极截止电压VGL之间摆动。

本公开的技术优点和改进及实现技术优点和改进的装置、以及上文所述的本发明的优点和效果没有指定权利要求的特征，因此，权利要求的范围不限于本发明的公开内容。

尽管已经参考附图更详细地描述了本发明的实施方式，但是本发明不限于此，并且可以在不脱离本发明的技术概念的情况下以许多不同的形式实施。因此，本发明中公开的实施方式仅出于说明性目的而提供，并不旨在限制本发明的技术概念。本发明的技术概念的范围不限于此。因此，应当理解，上述实施方式在所有方面都是说明性的，并且不限制本发明。本发明的保护范围应当基于权利要求来解释，并且其等同范围内的所有技术概念应当被解释为落入本发明的范围内。

可以组合上述各种实施方式以提供进一步的实施方式。在本说明书中提及和/或在申请数据表中列出的所有美国专利、美国专利申请公开、美国专利申请、外国专利、外国专利申请和非专利出版物通过引用已被整体并入本文。如果需要，可以修改实施方式的各个方面，以采用各种专利、申请和出版物的概念来提供其他的实施方式。

根据以上详细描述，可以对实施方式进行这些和其他改变。通常，在以下权利要求中，所使用的术语不应被解释为将权利要求限制于说明书和权利要求中公开的特定实施方式，而应被解释为包括所有可能的实施方式以及这些权利要求所赋予的等同物的全部范围。因此，权利要求不受本发明的限制。

Claims (20)

1.一种像素电路，包括：

驱动元件，包括连接到第一节点的第一电极、连接到第二节点的栅极和连接到第三节点的第二电极；

连接在所述第二节点与第四节点之间的第一电容器；

连接在所述第三节点和所述第四节点之间的第二电容器；

第一开关元件，被配置为响应于第一栅极信号而导通，以将像素数据的数据电压提供到所述第四节点；

第二开关元件，被配置为响应于第二栅极信号而导通，以向所述第四节点提供参考电压或初始化电压；

第三开关元件，被配置为响应于第二栅极信号而导通，以将所述第一节点电连接到所述第二节点；

第四开关元件，被配置为响应于第三栅极信号而导通，以向所述第三节点提供所述参考电压；

第五开关元件，被配置为响应于第四栅极信号而导通，以向所述第一节点提供像素驱动电压；

第六开关元件，被配置为响应于第五栅极信号而导通，以将所述第三节点电连接到第五节点；以及

发光元件，包括连接到所述第五节点的阳极和被施加阴极电压的阴极。

2.如权利要求1所述的像素电路，其中在操作中，在所述驱动元件的阈值电压被存储在所述第一电容器中之后，所述数据电压被存储在所述第二电容器中。

3.如权利要求1所述的像素电路，其中，所述像素电路的驱动时段包括第一时段、第二时段、第三时段、第四时段和第五时段；

所述第一栅极信号的电压在所述第三时段期间处于与所述数据电压同步的栅极导通电平，并且在所述第一、第二、第四和第五时段期间处于栅极截止电平；

所述第二栅极信号的电压在所述第一时段和所述第二时段期间处于栅极导通电平，并且在所述第三、第四和第五时段期间处于栅极截止电平；

所述第三栅极信号的电压在所述第二、第三和第四时段期间处于栅极导通电平，并且在所述第一时段和所述第五时段期间处于栅极截止电平；

所述第四栅极信号的电压在所述第一时段和所述第五时段期间处于栅极导通电平，并且在所述第二、第三和第四时段期间处于栅极截止电平；以及

第五栅极信号的电压在所述第四和第五时段期间处于栅极导通电平，并且在所述第一、第二和第三时段期间处于栅极截止电平。

4.如权利要求3所述的像素电路，其中在操作中，在所述第四栅极信号的电压已被反转为栅极截止电平之后经过第一延迟时间之后，所述第三栅极信号的电压被反转所述栅极导通电平；以及

在所述第三栅极信号的电压已经被反转为栅极截止电平之后经过第二延迟时间之后，所述第四栅极信号的电压被反转为栅极导通电平。

5.如权利要求4所述的像素电路，其中在操作中，在所述第二栅极信号的电压已被反转为栅极截止电平之后经过第三延迟时间之后，所述第一栅极信号的电压被反转为栅极导通电平；以及

在所述第一栅极信号的电压已经被反转为栅极截止电压之后经过第四延迟时间之后，所述第五栅极信号的电压被反转为栅极导通电平。

6.如权利要求1所述的像素电路，还包括：

第七开关元件，被配置为响应于第三栅极信号而导通，以将阳极复位电压施加到所述第五节点。

7.如权利要求6所述的像素电路，其中，所述像素电路的驱动时段包括第一时段、第二时段、第三时段、第四时段和第五时段；

所述第一栅极信号的电压在所述第三时段期间处于与所述数据电压同步的栅极导通电压，并且在所述第一、第二、第四和第五时段期间处于栅极截止电平；

所述第二栅极信号的电压在所述第一时段和所述第二时段期间处于栅极导通电平，并且在所述第三、第四和第五时段期间处于栅极截止电平；

所述第三栅极信号的电压在所述第二、第三和第四时段期间处于栅极导通电平，并且在所述第一时段和所述第五时段期间处于栅极截止电平；

所述第四栅极信号的电压在所述第一时段和所述第五时段期间处于栅极导通电平，并且在所述第二、第三和第四时段期间处于栅极截止电平；以及

所述第五栅极信号的电压在所述第五时段期间处于栅极导通电平，并且在所述第一、第二、第三和第四时段期间处于栅极截止电平。

8.如权利要求7所述的像素电路，其中，在所述第四栅极信号的电压已经被反转为栅极截止电平之后经过第一延迟时间之后，所述第三栅极信号的电压被反转为栅极导通电平；

在所述第三栅极信号的电压已被反转为栅极截止电平之后经过第二延迟时间之后，所述第四栅极信号的电压被反转为栅极导通电平；以及

所述第五栅极信号的电压在所述第二延迟时间期间在所述第三栅极信号的下降沿与所述第四栅极信号的上升沿之间被反转为栅极导通电平。

9.一种显示装置，包括：

显示面板，在所述显示面板中设置有多条数据线、多条栅极线、多条电源线和多个像素电路；

数据驱动器，被配置为将像素数据的数据电压输出到所述数据线；以及

栅极驱动器，被配置为向所述栅极线提供栅极信号，

其中每个所述像素电路包括：

驱动元件，所述驱动元件包括连接到第一节点的第一电极、连接到第二节点的栅极和连接到第三节点的第二电极；

连接在所述第二节点与第四节点之间的第一电容器；

连接在所述第三节点和所述第四节点之间的第二电容器；

第一开关元件，被配置为响应于第一栅极信号的栅极导通电压而导通，以将像素数据的数据电压提供给所述第四节点；

第二开关元件，被配置为响应于第二栅极信号而导通，以向所述第四节点提供参考电压或初始化电压；

第三开关元件，被配置为响应于第二栅极信号而导通，以将所述第一节点电连接到所述第二节点；

第四开关元件，被配置为响应于第三栅极信号而导通，以向所述第三节点提供所述参考电压；

第五开关元件，被配置为响应于第四栅极信号而导通，以向所述第一节点提供像素驱动电压；

第六开关元件，被配置为响应于第五栅极信号而导通，以将所述第三节点电连接到第五节点；以及

发光元件，所述发光元件包括连接到所述第五节点的阳极和被施加阴极电压的阴极。

10.如权利要求9所述的显示装置，其中每个所述像素电路还包括：

第七开关元件，被配置为响应于第三栅极信号的栅极导通电压而导通，以将阳极复位电压施加到所述第五节点。

11.如权利要求9所述的显示装置，其中在操作中，在所述驱动元件的阈值电压被存储在所述第一电容器中之后，所述数据电压被存储在所述第二电容器中。

12.根据权利要求9所述的显示装置，其中，所述像素电路的驱动时段包括第一时段、第二时段、第三时段、第四时段和第五时段；

所述第一栅极信号的电压在所述第三时段期间处于与所述数据电压同步的栅极导通电平，并且在所述第一、第二、第四和第五时段期间处于栅极截止电平；

所述第二栅极信号的电压在所述第一时段和所述第二时段期间处于栅极导通电平，并且在所述第三、第四和第五时段期间处于栅极截止电平；

所述第三栅极信号的电压在所述第二、第三和第四时段期间处于栅极导通电平，并且在所述第一时段和所述第五时段期间处于栅极截止电平；

所述第四栅极信号的电压在所述第一时段和所述第五时段期间处于栅极导通电平，并且在所述第二、第三和第四时段期间处于栅极截止电平；以及

第五栅极信号的电压在所述第四和第五时段期间处于栅极导通电平，并且在所述第一、第二和第三时段期间处于栅极截止电平。

13.如权利要求12所述的显示装置，其中在操作中，在所述第四栅极信号的电压已被反转为栅极截止电平之后经过第一延迟时间之后，所述第三栅极信号的电压被反转为栅极导通电平；以及

在所述第三栅极信号的电压已被反转为栅极截止电平之后经过第二延迟时间之后，所述第四栅极信号的电压被反转为栅极导通电平。

14.如权利要求13所述的显示装置，其中在操作中，在所述第二栅极信号的电压已被反转为栅极截止电平之后经过第三延迟时间之后，所述第一栅极信号的电压被反转为栅极导通电平；以及

在所述第一栅极信号的电压被反转为栅极截止电压之后经过第四延迟时间之后，所述第五栅极信号的电压被反转为栅极导通电平。

15.如权利要求10所述的显示装置，其中，所述像素电路的驱动时段包括第一时段、第二时段、第三时段、第四时段和第五时段；

所述第一栅极信号的电压在所述第三时段期间处于与所述数据电压同步的栅极导通电压，并且在所述第一、第二、第四和第五时段期间处于栅极截止电平；

所述第二栅极信号的电压在所述第一时段和所述第二时段期间处于栅极导通电平，并且在所述第三、第四和第五时段期间处于栅极截止电平；

所述第三栅极信号的电压在所述第二、第三和第四时段期间处于栅极导通电平，并且在所述第一时段和所述第五时段期间处于栅极截止电平；

所述第四栅极信号的电压在所述第一时段和所述第五时段期间处于栅极导通电平，并且在所述第二、第三和第四时段期间处于栅极截止电平；以及

所述第五栅极信号的电压在所述第五时段期间处于栅极导通电平，并且在所述第一、第二、第三和第四时段期间处于栅极截止电平。

16.如权利要求15所述的显示装置，其中，在所述第四栅极信号的电压被反转为栅极截止电平之后经过第一延迟时间之后，所述第三栅极信号的电压被反转为栅极导通电平；

在所述第三栅极信号的电压被反转为栅极截止电平之后经过第二延迟时间之后，所述第四栅极信号的电压被反转为栅极导通电平；以及

所述第五栅极信号的电压在所述第二延迟时间期间在所述第三栅极信号的下降沿与所述第四栅极信号的上升沿之间被反转为栅极导通电平。

17.一种具有显示面板的显示装置，所述显示面板包括多个像素，所述多个像素中的每个像素包括：

驱动元件，所述驱动元件包括连接到第一节点的第一电极、连接到第二节点的栅极和连接到第三节点的第二电极；

连接在所述第二节点与第四节点之间的第一电容器；

连接在所述第三节点和所述第四节点之间的第二电容器；

耦合在所述第一节点和所述第二节点之间的第一开关元件；

发光元件，包括阳极和被施加阴极电压的阴极；以及

连接在所述第三节点与所述发光元件的所述阳极之间的第二开关元件。

18.根据权利要求17所述的显示装置，其中，所述像素包括连接在所述第四节点和第一电压之间的第三开关元件，所述第三开关元件和所述第一开关元件被配置为由相同的栅极控制信号控制。

19.根据权利要求17所述的显示装置，其中，所述像素包括连接在所述第四节点和第二电压之间的第四开关元件，所述第四开关元件和所述第三开关元件被配置为由不同的栅极控制信号控制，所述第二电压不同于所述第一电压。

20.根据权利要求18所述的显示装置，其中，所述像素包括连接在所述第三节点和所述第一电压之间的第五开关元件。