CN108962892A - 半导体元件及其制作方法 - Google Patents

半导体元件及其制作方法 Download PDF

Info

Publication number
CN108962892A
CN108962892A CN201710385077.9A CN201710385077A CN108962892A CN 108962892 A CN108962892 A CN 108962892A CN 201710385077 A CN201710385077 A CN 201710385077A CN 108962892 A CN108962892 A CN 108962892A
Authority
CN
China
Prior art keywords
layer
gate
gate trench
semiconductor element
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710385077.9A
Other languages
English (en)
Other versions
CN108962892B (zh
Inventor
张峰溢
童宇诚
李甫哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujian Jinhua Integrated Circuit Co Ltd
United Microelectronics Corp
Original Assignee
Fujian Jinhua Integrated Circuit Co Ltd
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujian Jinhua Integrated Circuit Co Ltd, United Microelectronics Corp filed Critical Fujian Jinhua Integrated Circuit Co Ltd
Priority to CN201710385077.9A priority Critical patent/CN108962892B/zh
Priority to US15/942,568 priority patent/US10431679B2/en
Publication of CN108962892A publication Critical patent/CN108962892A/zh
Priority to US16/509,475 priority patent/US10505039B2/en
Application granted granted Critical
Publication of CN108962892B publication Critical patent/CN108962892B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7825—Lateral DMOS transistors, i.e. LDMOS transistors with trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H01L21/0229—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating liquid atomic layer deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/469—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers
    • H01L21/4757—After-treatment
    • H01L21/47573—Etching the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1052—Formation of thin functional dielectric layers
    • H01L2221/1057—Formation of thin functional dielectric layers in via holes or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开一种半导体元件及其制作方法，包含提供基底，在基底中形成一栅极沟槽，沿着第一方向延伸。形成栅极介电层，覆盖该栅极沟槽的底面和侧壁。在该栅极沟槽内填充牺牲层，并于牺牲层中形成开口，暴露出部分该栅极介电层。在该开口内沉积一中介材料层，然后回蚀刻该中介材料层至剩余的该中介材料层仅位于开口的下部，成为一中介层。移除该牺牲层后，形成一栅极金属填充该栅极沟槽，其中该中介层被埋设在该栅极金属与该栅极介电层之间。

Description

半导体元件及其制作方法
技术领域
本发明涉及一种半导体元件及其制作方法，特别是涉及一种动态随机存取存储器(Dynamic Random Access Memory,DRAM)及其制作方法。
背景技术
动态随机存取存储器(dynamic random access memory,DRAM)属于一种挥发性存储器，包含由多个存储单元(memory cell)构成的阵列区(array area)以及由控制电路构成的周边区(peripheral area)。各存储单元包含一晶体管(transistor)电连接至一电容器(capacitor)，由该晶体管控制该电容器中电荷的存储或释放来达到存储数据的目的。控制电路通过横跨阵列区并与各存储单元电连接的字符线(word line,WL)与位线(bitline,BL)，可定位至每一存储单元以控制其数据的存取。
随着制作工艺世代演进，为了缩小存储单元尺寸而获得更高的集密度，存储器的结构已朝向三维(three-dimensional)发展。埋入式字符线(buried wordline)结构即是将字符线与晶体管整合制作在基底的沟槽中并且横切各存储单元的主动区，形成沟槽式栅极，不仅可提升存储器的操作速度与密集度，还能避免短通道效应造成的漏电情形。
然而，现有的沟槽式栅极仍存在一些问题。当存储器的尺寸持续微缩，埋入式字符线(buried word line)切过两主动区之间的通过栅极(passing gate)区域，在重复性读写时，会在两侧的主动区中产生累积的寄生电子。当寄生电子通过与该行(column)埋入式字符线相邻的另一埋入式字符线底部而流至与一位线电连接的源/漏极时，会造成该列(row)位线数据读写错误，此现象称为列锤效应(row hammer effect)。
发明内容
本发明目的之一在于提出一种可避免列锤效应的动态随机存取存储器及其制作方法，通过在埋入式字符线底部，特别是其作为通过栅极区域的底部设置一中介层，可减少寄生电子的累积，同时避免寄生电子流过相邻行埋入式字符线底部至与源/漏极区的机会。
本发明一方面提供一种半导体元件，包含一基底，其中包含一栅极沟槽，沿一第一方向延伸。一栅极介电层，沿着该栅极沟槽的底面和侧壁覆盖。一栅极金属，位于该栅极介电层上并且部分填充该栅极沟槽。多个中介层，位于该栅极沟槽的一下部，并沿着该第一方向埋设在该栅极金属与该栅极介电层之间。
本发明另一方面提供一种半导体元件的制作方法，包含提供一基底，形成一栅极沟槽，沿着一第一方向延伸。形成一栅极介电层，覆盖该栅极沟槽的底面和侧壁。在该栅极沟槽内填充一牺牲层，在该牺牲层中形成一开口，暴露出部分该栅极介电层。在该开口内沉积一中介材料层，再回蚀刻该中介材料层至剩余的该中介材料层仅位于该开口的一下部，形成一中介层。移除该牺牲层，然后形成一栅极金属填充该栅极沟槽，其中该中介层被埋设在该栅极金属与该栅极介电层之间。
附图说明
图1至图9为根据本发明一实施例的半导体元件的制作方法步骤示意图；
图10至图11为图1至图9所述实施例的第一变化型的示意图；
图12至图14为图1至图9所述实施例的第二变化型的示意图；
图15至图16为图1至图9所述实施例的第三变化型的示意图。
主要元件符号说明
1 半导体元件
10 基底
12 栅极沟槽
14 硬掩模层
16 栅极介电层
18 牺牲层
20 抗反射层
22 图案化光致抗
蚀剂层
24 中介材料层
26 阻障层
28 栅极金属
30 盖层
10a 主动区
10b 绝缘结构
10c 端点
12a 第一区域
12b 第二区域
18a 开口
18b 区段
22a 开口
24a 中介层
A-A' 切线
B-B' 切线
d1 深度
d2 深度
d3 深度
具体实施方式
图1至图9为根据本发明一实施例的半导体元件的制作方法步骤示意图。半导体元件1例如是具有沟槽式栅极(或埋入式字符线)的动态随机存取存储器1。
请参考图1。图1上半部是顶视图，下半部分别是沿着该顶视图中A-A’切线方向和B-B’切线方向的剖视图。首先提供一基底10，例如是一硅基底或硅覆绝缘(SOI)基底，但不限于此。基底10中形成有绝缘结构10b，在基底10中定义出多个沿着A-A’切线方向延伸的主动区10a。形成绝缘结构10b的方法例如，在基底10上形成一图案化掩模层(图未示)，然后利用该图案化掩模层为蚀刻掩模对基底10进行蚀刻以定义出一绝缘沟槽，接着于该绝缘沟槽填入绝缘材料，例如氧化硅，再利用平坦化制作工艺移除该绝缘沟槽外多余的绝缘材料，形成绝缘结构10b。可选择性的在基底10上设置一硬掩模层14，将该图案化掩模层的图案先转移至硬掩模层14后，再以硬掩模层14作为蚀刻硬掩模对基底10进行蚀刻。形成绝缘结构10b并且定义出主动区10a后，接着在基底10中形成多条栅极沟槽12，沿着B-B’切线方向延伸，同时切过主动区10a和绝缘结构10b。图1左下方大致上是沿着主动区10a的长度方向纵切两连续相邻的主动区10a及两者之间(即通过栅极区域)的绝缘结构10b，显露出栅极沟槽12的剖面形状。图1右下方大致上是沿着栅极沟槽12的长度方向纵切过该栅极沟槽12，显露出该栅极沟槽12底部的剖面形状。由于材质的不同，基底10(主动区10a)和绝缘结构10b在形成栅极沟槽12的蚀刻步骤中具有不同的蚀刻率，因此栅极沟槽12切过主动区10a和绝缘结构10b的部分会具有不同深度，如图1右下方所示，栅极沟槽12沿着其长度方向(B-B’切线方向)是由多个第一区域12a(切过主动区10a)和多个第二区域12b(切过绝缘结构10b)交错构成，其中第一区域12a的深度d1小于第二区域12b的深度d2。绝缘结构10b具有深度d3，d3大于d1和d2。
请参考图2。接着利用原子层沉积(ALD)制作工艺或现场蒸气成长(in-situ steamgeneration,ISSG)制作工艺形成一栅极介电层16，共型地沿着栅极沟槽12底面和侧壁覆盖。栅极介电层16的材料可以是氧化硅、氮化硅或其他高介电常数(high-k)介电材料，但不限于此。
请参考图3。接着形成一牺牲层18，完全覆盖基底10并填满栅极沟槽12，然后于牺牲层18上形成一图案化光致抗蚀剂层22，包含多个开口22a，对准在于A-A’切线方向上相邻两主动区10a的相邻端点10c之间的绝缘结构10b正上方，暴露出部分牺牲层。牺牲层18较佳包含有机材料，例如旋涂式玻璃(spin-on-glass,SOG)、底抗反射层(bottom anti-reflective coating,BARC)或光致抗蚀剂材料。较佳者，可在图案化光致抗蚀剂层22与牺牲层之间设置一抗反射层20。
请参考图4。接着以图案化光致抗蚀剂层22为掩模进行一蚀刻制作工艺，自开口22a移除暴露的牺牲层18以于牺牲层18中定义出开口18a，显露出部分栅极沟槽12底面的栅极介电层16。然后移除图案化光致抗蚀剂层22、抗反射层20和栅极沟槽12外的牺牲层18，使得剩余的牺牲层18仅填充在栅极沟槽12内且略低于主动区10a(或硬掩模层14)的上表面。参考图4上部顶视图所示，各栅极沟槽12内剩余的牺牲层18被多个开口18a区隔成多个不连续的区段18b，较佳者，各区段18b末端是位于绝缘结构10b的正上方。开口18a的宽度由栅极沟槽12界定，长度由图案化光致抗蚀剂层22的开口22a界定。换句话说，开口18a是由栅极沟槽12的侧壁和剩余牺牲层18的侧壁包围出的一封闭图形。参考图4下部剖视图，在A-A’切线方向上相邻两主动区10a的相邻端点10c的侧壁以及覆盖在该侧壁上的栅极介电层16自开口18a暴露出来。
请参考图5。接着全面性的沉积一中介材料层24，覆盖基底10、牺牲层18并共型的沿着开口18a的底面和侧壁覆盖。中介材料层24可以是利用原子层沉积(ALD)制作工艺形成的一绝缘层，材料例如是氧化硅、氮化硅、氮氧化硅或者其他绝缘材料。
请参考图6和图7。接着可利用回蚀刻制作工艺移除部份中介材料层24至剩余的中介材料层24仅位于开口18a的底部，成为中介层24a，然后移除栅极沟槽12内的牺牲层18。中介层24a自对准于开口18a的位置和形状，因此中介层24a会沿着栅极沟槽12的长度方向排列在栅极沟槽12内，特别位于A-A’切线方向上相邻两主动区10a的相邻端点10c之间(即通过栅极区域)的绝缘结构10b的正上方。由于中介层24a是通过回蚀刻中介材料层24形成，因此本实施例的中介层24a会是杯状结构，并且具有U型的剖面形状。中介层24a会覆盖主动区10a端点10c的部分侧壁，特别是下部的侧壁，与该侧壁上的栅极介电层16直接接触。中介层24a的高度(或厚度)H较佳略大于或等于第一深度d1与第二深度d2的差值。在一些情况下，回蚀刻中介材料层24的步骤也会移除位于开口18a底部的中介材料层24，因此形成中空环形柱体的中介层(图未示)。
请参考图8和图9。接着可直接在栅极介电层16上，或者是移除栅极介电层16再重新于栅极沟槽12底面和侧壁上形成新的栅极介电层上，形成一阻障层26，共型地沿着基底10、栅极沟槽12和中介层24a覆盖，然后于阻障层26上形成一栅极金属28填满栅极沟槽12。阻障层26的材料例如是钛(Ti)、氮化钛(TiN)、钽(Ta)、氮化钽(TaN)、氮化钨(TiW)等或其组合，但不限于此。栅极金属28的材料例如是钛(Ti)、钨(W)、铝(Al)、铜(Cu)、金(Au)、功函数金属(work function metal)或低阻值金属(low resistance metal)等材料，但不限于此。接者进行平坦化制作工艺及/或回蚀刻制作工艺，移除栅极沟槽12外多余的栅极金属28和阻障层26，并进一步凹陷栅极沟槽12内的栅极金属28和阻障层26至一低于主动区10a表面的深度，然后沉积一绝缘材料层(图未示)填满该凹陷的部分，再进行另一平坦化制作工艺及/或回蚀刻制作工艺，移除栅极沟槽12外多余的绝缘材料层，而剩余在栅极沟槽12内的绝缘材料层即为盖层30，完成如图9所示结构。较佳者，基底10上的硬掩模层14可在移除栅极金属28和阻障层26的平坦化制作工艺及/或回蚀刻制作工艺中作为研磨停止层或蚀刻停止层，更佳者还可剩有部分硬掩模层14，在后续移除绝缘材料层以形成盖层30的平坦化制作工艺及/或回蚀刻制作工艺中，再次做为研磨停止层或蚀刻停止层。如图9所示，中介层24a会位于属于通过栅极区域的第二区域12b的正上方，并且埋设在栅极金属28和栅极介电层16之间。
图10至图11为图1至图9所述实施例的第一变化型。本变化型与前文所述内容差异处仅在于中介材料层24的填充样态，其余制作方法大致相同。图10对应到图5的步骤，图11对应到图7的步骤。如图10所示，本变化型的中介材料层24完全填满开口18a，因此回蚀刻后形成的中介层24a会是实心柱体，如图11所示。
图12至图14为图1至图9所述实施例的第二变化型。本变化型与前文所述内容差异处仅在于开口18a的长度(由开口22a界定)，其余制作方法大致相同。图12对应到图4，图13对应到图5，图14对应到图7。如图12所示，各栅极沟槽12内剩余的牺牲层18被多个开口18a区隔成多个不连续的区段18b，但是图12中的开口18a具有较长的长度，使得各区段18b的末端与被其所在的栅极沟槽12切过的主动区10a的长度方向上的侧壁对齐，或是位于该主动区10a的正上方，因此暴露出主动区10a的长度方向上的侧壁。后续如图13和图14所示，形成中介材料层24并回蚀刻中介材料层24形成中介层24a，然后移除各栅极沟槽12内的牺牲层18。值得注意的是，本变化型的中介层24a不仅会覆盖主动区10a端点10c的下部侧壁，也会覆盖前文所述的主动区10a长度方向上的侧壁，如图14右下剖视图所示。
图15至图16为图1至图9所述实施例的第三变化型。本变化型与前文所述内容差异处在于开口18a的长度(由开口22a界定)以及中介材料层24的填充样态，其余制作方法大致相同。也就是说，第三变化型是前文所述第一变化型和第二变化型的组合。图15对应到图5，图16对应到图7。本变化型的开口18a同时暴露出相邻主动区10a端点10c的侧壁和被其所在的栅极沟槽12切过的主动区10a的长度方向上的侧壁，后续形成完全填满开口18a的中介材料层24，然后回蚀刻中介材料层24形成中介层24a。该变化型的中介层24a较佳会填平在于A-A’切线方向上相邻两主动区10a的相邻端点10c之间的第二区域12b(通过栅极区域)的底部，使后续形成的栅极金属不会填入该底部。
本发明在埋入式字符线的栅极沟槽中设置多个由绝缘材料构成的中介层，特别位于主动区的长度方向上相邻的两主动区的相邻端点之间(即通过栅极区域)，增加了通过栅极和其两侧主动区之间的整体介电材料厚度，使得寄生电子较不易累积在通过栅极的底部侧壁，或者是通过中介层垫高了通过栅极的底部，使寄生电子较不易流过其相邻沟槽式栅极的底部至与位线相连的源/汲区，可改善列锤效应。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。

Claims (18)

1.一种半导体元件，包含:
基底，包含一栅极沟槽，沿一第一方向延伸；
栅极介电层，沿着该栅极沟槽的底面和侧壁覆盖；
栅极金属，位于该栅极介电层上并且部分填充该栅极沟槽；以及
多个中介层，位于该栅极沟槽的一下部，并沿着该第一方向埋设在该栅极金属与该栅极介电层之间。
2.如权利要求1所述的半导体元件，其中该中介层为中空环形柱体。
3.如权利要求1所述的半导体元件，其中该中介层为杯状。
4.如权利要求1所述的半导体元件，其中该中介层为实心柱体。
5.如权利要求1所述的半导体元件，其中该栅极沟槽包含多个第一区域以及多个第二区域交错设置，其中该第一区域的深度d1小于该第二区域的深度d2。
6.如权利要求5所述的半导体元件，其中该中介层是设置在该第二区域中。
7.如权利要求6所述的半导体元件，其中该中介层的高度大于或等于d2-d1。
8.如权利要求5所述的半导体元件，其中该基底另包含一绝缘结构，该绝缘结构定义出多个沿着一第二方向延伸的主动区。
9.如权利要求8所述的半导体元件，其中该栅极沟槽切过该绝缘结构的部分为该第一区域，切过各该主动区的部分为该第二区域。
10.如权利要求8所述的半导体元件，其中该中介层是位于该第二方向上相邻的该主动区的相邻端点之间。
11.一种半导体元件的制作方法，包含:
提供一基底；
形成一栅极沟槽，沿着一第一方向延伸；
形成一栅极介电层，覆盖该栅极沟槽的底面和侧壁；
在该栅极沟槽内填充一牺牲层；
在该牺牲层中形成一开口，暴露出部分该栅极介电层；
在该开口内沉积一中介材料层；
回蚀刻该中介材料层，至剩余的该中介材料层仅位于该开口的一下部，形成一中介层；
移除该牺牲层；以及
形成一栅极金属，填充该栅极沟槽，其中该中介层被埋设在该栅极金属与该栅极介电层之间。
12.如权利要求11所述的制作方法，其中形成该栅极沟槽前，另包含于该基底中形成一绝缘结构，定义出多个沿着一第二方向延伸的主动区。
13.如权利要求12所述的制作方法，其中该栅极沟槽切过该主动区的部分具有一深度d1，切过该绝缘结构的部分具有一深度d2，d1小于d2。
14.如权利要求13所述的制作方法，其中该开口位于该第二方向上相邻的该主动区的两相邻端点之间。
15.如权利要求13所述的制作方法，其中该中介层的高度大于或等于d2-d1。
16.如权利要求11所述的制作方法，其中该中介层是由原子层沉积制作工艺形成。
17.如权利要求11所述的制作方法，其中该回蚀刻前，该中介材料层是沿着该开口的侧壁和底部沉积至部分填充该开口。
18.如权利要求11所述的制作方法，其中该回蚀刻前，该中介材料层完全填充该开口。
CN201710385077.9A 2017-05-26 2017-05-26 半导体元件及其制作方法 Active CN108962892B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710385077.9A CN108962892B (zh) 2017-05-26 2017-05-26 半导体元件及其制作方法
US15/942,568 US10431679B2 (en) 2017-05-26 2018-04-01 Semiconductor device and method for forming the same
US16/509,475 US10505039B2 (en) 2017-05-26 2019-07-11 Semiconductor device and method for forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710385077.9A CN108962892B (zh) 2017-05-26 2017-05-26 半导体元件及其制作方法

Publications (2)

Publication Number Publication Date
CN108962892A true CN108962892A (zh) 2018-12-07
CN108962892B CN108962892B (zh) 2021-02-26

Family

ID=64400240

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710385077.9A Active CN108962892B (zh) 2017-05-26 2017-05-26 半导体元件及其制作方法

Country Status (2)

Country Link
US (2) US10431679B2 (zh)
CN (1) CN108962892B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113035956A (zh) * 2021-02-26 2021-06-25 中之半导体科技(东莞)有限公司 一种具有凹陷沟槽的场效应晶体管
CN113363327A (zh) * 2021-05-28 2021-09-07 福建省晋华集成电路有限公司 半导体器件及其形成方法
CN113690185A (zh) * 2020-05-18 2021-11-23 长鑫存储技术有限公司 半导体结构及其形成方法
CN114748690A (zh) * 2022-03-14 2022-07-15 清华大学 一种可排卵的人工卵巢支架及其制备方法和应用
CN115988877A (zh) * 2023-03-16 2023-04-18 长鑫存储技术有限公司 一种半导体结构及其制作方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI702711B (zh) * 2019-07-04 2020-08-21 華邦電子股份有限公司 動態隨機存取記憶體及其製造方法
KR20210098198A (ko) 2020-01-31 2021-08-10 에스케이하이닉스 주식회사 메모리 장치
CN113471200B (zh) * 2020-03-31 2023-12-12 长鑫存储技术有限公司 存储器及其形成方法
EP3955296A4 (en) 2020-05-18 2022-09-07 Changxin Memory Technologies, Inc. SEMICONDUCTOR STRUCTURE AND METHOD FOR FORMING IT
TWI769797B (zh) * 2021-04-27 2022-07-01 華邦電子股份有限公司 動態隨機存取記憶體及其製造法方法
CN115249660B (zh) * 2021-04-28 2024-05-14 长鑫存储技术有限公司 半导体结构的制作方法
CN115811880A (zh) * 2021-09-13 2023-03-17 长鑫存储技术有限公司 一种半导体结构及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070264771A1 (en) * 2006-05-11 2007-11-15 Venkatesan Ananthan Dual work function recessed access device and methods of forming
CN104638011A (zh) * 2015-01-23 2015-05-20 无锡同方微电子有限公司 一种沟槽mosfet器件及其制作方法
US20150144990A1 (en) * 2013-11-27 2015-05-28 Samsung Electro-Mechanics Co., Ltd. Power semiconductor device and method of manufacturing the same
US20170047430A1 (en) * 2014-12-31 2017-02-16 Super Group Semiconductor Co., Ltd. Manufacturing method of trench power mosfet

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101749055B1 (ko) * 2010-10-06 2017-06-20 삼성전자주식회사 반도체 장치 및 반도체 장치의 형성 방법
EP2802003B1 (en) * 2013-05-07 2019-08-28 IMEC vzw Method for providing a gate metal layer of a transistor device
US9190478B2 (en) * 2013-12-22 2015-11-17 Alpha And Omega Semiconductor Incorporated Method for forming dual oxide trench gate power MOSFET using oxide filled trench
KR102055333B1 (ko) * 2014-01-29 2020-01-22 에스케이하이닉스 주식회사 듀얼일함수 매립게이트형 트랜지스터 및 그 제조 방법, 그를 구비한 전자장치
KR102162733B1 (ko) * 2014-05-29 2020-10-07 에스케이하이닉스 주식회사 듀얼일함수 매립게이트형 트랜지스터 및 그 제조 방법, 그를 구비한 전자장치
US9281368B1 (en) * 2014-12-12 2016-03-08 Alpha And Omega Semiconductor Incorporated Split-gate trench power MOSFET with protected shield oxide
KR102250583B1 (ko) * 2014-12-16 2021-05-12 에스케이하이닉스 주식회사 듀얼일함수 게이트구조를 구비한 반도체장치 및 그 제조 방법, 그를 구비한 메모리셀, 그를 구비한 전자장치
US9953984B2 (en) * 2015-02-11 2018-04-24 Lam Research Corporation Tungsten for wordline applications
KR102455869B1 (ko) * 2015-12-23 2022-10-20 에스케이하이닉스 주식회사 매립게이트구조를 구비한 반도체장치 및 그 제조 방법, 그를 구비한 메모리셀
KR102432719B1 (ko) * 2015-12-23 2022-08-17 에스케이하이닉스 주식회사 매립금속게이트구조를 구비한 반도체장치 및 그 제조 방법, 그를 구비한 메모리셀, 그를 구비한 전자장치
CN108962891B (zh) * 2017-05-18 2019-11-19 联华电子股份有限公司 用以避免列锤击问题的半导体结构及其制作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070264771A1 (en) * 2006-05-11 2007-11-15 Venkatesan Ananthan Dual work function recessed access device and methods of forming
US20150144990A1 (en) * 2013-11-27 2015-05-28 Samsung Electro-Mechanics Co., Ltd. Power semiconductor device and method of manufacturing the same
US20170047430A1 (en) * 2014-12-31 2017-02-16 Super Group Semiconductor Co., Ltd. Manufacturing method of trench power mosfet
CN104638011A (zh) * 2015-01-23 2015-05-20 无锡同方微电子有限公司 一种沟槽mosfet器件及其制作方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113690185A (zh) * 2020-05-18 2021-11-23 长鑫存储技术有限公司 半导体结构及其形成方法
CN113690185B (zh) * 2020-05-18 2023-09-29 长鑫存储技术有限公司 半导体结构及其形成方法
CN113035956A (zh) * 2021-02-26 2021-06-25 中之半导体科技(东莞)有限公司 一种具有凹陷沟槽的场效应晶体管
CN113363327A (zh) * 2021-05-28 2021-09-07 福建省晋华集成电路有限公司 半导体器件及其形成方法
CN114748690A (zh) * 2022-03-14 2022-07-15 清华大学 一种可排卵的人工卵巢支架及其制备方法和应用
CN114748690B (zh) * 2022-03-14 2022-11-22 清华大学 一种可排卵的人工卵巢支架及其制备方法和应用
CN115988877A (zh) * 2023-03-16 2023-04-18 长鑫存储技术有限公司 一种半导体结构及其制作方法
CN115988877B (zh) * 2023-03-16 2023-09-08 长鑫存储技术有限公司 一种半导体结构及其制作方法

Also Published As

Publication number Publication date
US10431679B2 (en) 2019-10-01
CN108962892B (zh) 2021-02-26
US20180342613A1 (en) 2018-11-29
US10505039B2 (en) 2019-12-10
US20190341487A1 (en) 2019-11-07

Similar Documents

Publication Publication Date Title
CN108962892A (zh) 半导体元件及其制作方法
CN107369686B (zh) 半导体存储器元件及其制作方法
US10103169B1 (en) Method of making a three-dimensional memory device using a multi-step hot phosphoric acid wet etch process
US8809162B2 (en) Method for manufacturing a semiconductor device comprising a guard ring between a cell region and a peripheral region
KR102242963B1 (ko) 에어갭을 구비한 반도체장치 및 그 제조 방법
KR101194890B1 (ko) 반도체 소자 및 그 형성방법
CN109390285B (zh) 接触结构及其制作方法
US20230180465A1 (en) Semiconductor structure and method for manufacturing same
US8956961B2 (en) Semiconductor device and method for making the same
CN108346666A (zh) 半导体元件及其制作方法
KR101935007B1 (ko) 반도체 소자 및 그 제조 방법
CN109935588B (zh) 存储器及其制作方法
US8487363B2 (en) Method for manufacturing semiconductor device
CN108346665A (zh) 半导体元件及其制作方法
TWI802469B (zh) 記憶體裝置及其形成方法
CN104517854A (zh) 具有垂直沟道晶体管的半导体装置及其制造方法
CN116133375A (zh) 存储器件及其形成方法
CN112071838A (zh) 存储器及其形成方法
EP1717852A2 (en) Manufacturing method for a trench capacitor for use in a semiconductor memory cell
CN113707612A (zh) 存储器件及其形成方法
KR101205067B1 (ko) 반도체 소자의 형성방법
CN109509751B (zh) 具有字符线的半导体结构及其制作方法
CN110943130A (zh) 晶体管、半导体存储器及其制造方法
CN111785718B (zh) 动态随机存取存储器及其制造方法
KR20120102449A (ko) 반도체 메모리 소자 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant