CN108898988A - 移位寄存器单元、驱动方法、移位寄存器和显示装置 - Google Patents

移位寄存器单元、驱动方法、移位寄存器和显示装置 Download PDF

Info

Publication number
CN108898988A
CN108898988A CN201810966367.7A CN201810966367A CN108898988A CN 108898988 A CN108898988 A CN 108898988A CN 201810966367 A CN201810966367 A CN 201810966367A CN 108898988 A CN108898988 A CN 108898988A
Authority
CN
China
Prior art keywords
control
transistor
output
couple
pole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810966367.7A
Other languages
English (en)
Other versions
CN108898988B (zh
Inventor
王志良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Technology Development Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Technology Development Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Technology Development Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201810966367.7A priority Critical patent/CN108898988B/zh
Publication of CN108898988A publication Critical patent/CN108898988A/zh
Application granted granted Critical
Publication of CN108898988B publication Critical patent/CN108898988B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3433—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices
    • G09G3/344—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices based on particles moving in a fluid or in a gas, e.g. electrophoretic devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Abstract

本发明提供一种移位寄存器单元、驱动方法、移位寄存器和显示装置。本发明提供了一种移位寄存器单元，包括发光控制信号输出端、第一输出电路、第二输出电路、第一输出控制电路和第二输出控制电路，第一输出电路分别与第一输出控制端和发光控制信号输出端耦接，所述第二输出电路分别与第二输出控制端和发光控制信号输出端耦接；第一输出控制电路配置为向第一输出控制端提供第一输出控制信号；第二输出控制电路配置为向第二输出控制端提供第二输出控制信号，并当第一输出控制信号为无效控制信号时，控制第二输出控制信号为有效控制信号。本发明能够使得发光控制信号输出更稳定。

Description

移位寄存器单元、驱动方法、移位寄存器和显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种移位寄存器单元、驱动方法、移位寄存器和显示装置。
背景技术
现有的显示装置包括用于生成多级发光控制信号的移位寄存器，该移位寄存器包括多级移位寄存器单元。现有的用于生成发光控制信号的移位寄存器单元可以包括第一输出晶体管和第二输出晶体管，所述第一输出晶体管的栅极与第一输出控制端耦接，所述第二输出晶体管的栅极与第二输出控制端耦接，所述第一输出晶体管和所述第二输出晶体管都与相应的发光控制信号输出端耦接。现有的用于生成发光控制信号的移位寄存器单元在工作时，会产生所述第一输出控制端输出的第一输出控制信号和所述第二输出控制端输出的第二输出控制信号都为无效控制信号，从而导致所述第一输出晶体管和所述第二输出晶体管都关断，以使得发光控制信号输出不稳定。
发明内容
本发明的主要目的在于提供一种移位寄存器单元、驱动方法、移位寄存器和显示装置，解决现有的用于生成发光控制信号的移位寄存器的发光控制信号输出不稳定的问题。
为了达到上述目的，本发明提供了一种移位寄存器单元，包括发光控制信号输出端、第一输出电路、第二输出电路、第一输出控制电路和第二输出控制电路，其中，
所述第一输出电路分别与第一输出控制端和所述发光控制信号输出端耦接，所述第二输出电路分别与第二输出控制端和所述发光控制信号输出端耦接；
所述第一输出控制电路配置为向所述第一输出控制端提供第一输出控制信号；
所述第二输出控制电路配置为向所述第二输出控制端提供第二输出控制信号，并当所述第一输出控制信号为无效控制信号时，控制所述第二输出控制信号为有效控制信号。
实施时，所述第二输出控制电路包括第一控制电路、第二控制电路和第一储能电路，其中，
所述第一控制电路配置为在第一控制节点的控制下，控制所述第二输出控制端与有效控制信号输入端连通；
所述第二控制电路配置为在第二控制节点和第一时钟信号输入端的控制下，控制所述第二输出控制端与无效控制信号输入端连通；
所述第一储能电路配置为维持所述第二输出控制端的电位。
实施时，所述第一控制电路包括第一控制晶体管，所述第二控制电路包括第二控制晶体管和第三控制晶体管，所述第一储能电路包括第一存储电容；
所述第一控制晶体管的控制极与所述第一控制节点耦接，所述第一控制晶体管的第一极与所述第二输出控制端耦接，所述第一控制晶体管的第二极与所述有效控制信号输入端耦接；
所述第二控制晶体管的控制极与第二控制节点耦接，所述第二控制晶体管的第一极与所述无效控制信号输入端耦接；
所述第三控制晶体管的控制极与所述第一时钟信号输入端耦接，所述第三控制晶体管的第一极与所述第二控制晶体管的第二极耦接，所述第三控制晶体管的第二极与所述第二输出控制端耦接；
所述第一存储电容的第一端与所述第二输出控制端耦接，所述第一存储电容的第二端与所述第一时钟信号输入端耦接。
实施时，本发明实施例所述的移位寄存器单元还包括第一控制节点控制电路和第二控制节点控制电路，其中，
所述第一控制节点控制电路配置为在第一时钟信号输入端、第二时钟信号输入端和所述第二控制节点的控制下，控制所述第一控制节点的电位；
所述第二控制节点控制电路配置为在所述第二时钟信号输入端和所述第一控制节点的控制下，控制所述第二控制节点的电位。
实施时，所述移位寄存器单元还包括输入端；
所述第一控制节点控制电路包括第四控制晶体管、第五控制晶体管、第六控制晶体管和第二存储电容，其中，
所述第四控制晶体管的控制极与所述第二控制节点耦接，所述第四控制晶体管的第一极与第一电压端耦接；
所述第五控制晶体管的控制极与所述第一时钟信号输入端耦接，所述第五控制晶体管的第一极与所述第四控制晶体管的第二极耦接，所述第五控制晶体管的第二极与所述第一控制节点耦接；
所述第六控制晶体管的控制极与所述第二时钟信号输入端耦接，所述第六控制晶体管的第一极与所述第一控制节点耦接，所述第六控制晶体管的第二极与输入端耦接；
所述第二存储电容的第一端与所述第一控制节点耦接，所述第二存储电容的第二端与所述第一时钟信号输入端耦接；
所述第二控制节点控制电路包括第七控制晶体管和第八控制晶体管；
所述第七控制晶体管的控制极与所述第二时钟信号输入端耦接，所述第七控制晶体管的第一极与所述第二控制节点耦接，所述第七控制晶体管的第二极与第二电压端耦接；
所述第八控制晶体管的控制极与所述第一控制节点耦接，所述第八控制晶体管的第一极与所述第二控制节点耦接，所述第八控制晶体管的第二极与所述第二时钟信号输入端耦接。
实施时，第一输出控制电路包括第九控制晶体管、第十控制晶体管、第十一控制晶体管、第三存储电容和第四存储电容，其中，
所述第九控制晶体管的控制极与第一控制节点耦接，所述第九控制晶体管的第一极与无效控制信号输入端耦接，所述第九控制晶体管的第二极与所述第一输出控制端耦接；
所述第十控制晶体管的控制极与所述第一时钟信号输入端耦接，所述第十控制晶体管的第一极与所述第一输出控制端耦接；
所述第十一控制晶体管的控制极与第二控制节点耦接，所述第十一控制晶体管的第一极与所述第十控制晶体管的第二极耦接，所述第十一控制晶体管的第二极与所述第一时钟信号输入端耦接；
所述第三存储电容的第一端与所述第二控制节点耦接，所述第三存储电容的第二端与所述第十控制晶体管的第二极耦接；
所述第四存储电容的第一端与所述第一输出控制端耦接，所述第四存储电容的第二端与所述无效控制信号输入端耦接。
实施时，所述第一输出电路配置为在所述第一输出控制端的控制下，控制所述发光控制信号输出端与第一电压端连通；
所述第二输出电路配置为在所述第一输出控制端的控制下，控制所述发光控制信号输出端与第二电压端连通。
实施时，所述第一输出电路包括第一输出晶体管，所述第二输出电路包括第二输出晶体管；
所述第一输出晶体管的控制极与所述第一输出控制端耦接，所述第一输出晶体管的第一极与所述第一电压端耦接，所述第一输出晶体管的第二极与所述发光控制信号输出端耦接；
所述第二输出晶体管的控制极与所述第二输出控制端耦接，所述第二输出晶体管的第一极与所述发光控制信号输出端耦接，所述第二输出晶体管的第二极与所述第二电压端耦接。
本发明还提供了一种移位寄存器单元，包括第一控制晶体管、第二控制晶体管、第三控制晶体管、第一存储电容、第四控制晶体管、第五控制晶体管、第六控制晶体管、第二存储电容、第七控制晶体管、第八控制晶体管、第九控制晶体管、第十控制晶体管、第十一控制晶体管、第三存储电容、第四存储电容、第一输出晶体管和第二输出晶体管，其中，
所述第一控制晶体管的控制极与第一控制节点耦接，所述第一控制晶体管的第一极与第二输出控制端耦接，所述第一控制晶体管的第二极与有效控制信号输入端耦接；
所述第二控制晶体管的控制极与第二控制节点耦接，所述第二控制晶体管的第一极与无效控制信号输入端耦接；
所述第三控制晶体管的控制极与第一时钟信号输入端耦接，所述第三控制晶体管的第一极与第二控制晶体管的第二极耦接，所述第三控制晶体管的第二极与第二输出控制端耦接；
所述第一存储电容的第一端与所述第二输出控制端耦接，所述第一存储电容的第二端与第一时钟信号输入端耦接；
所述第四控制晶体管的控制极与所述第二控制节点耦接，所述第四控制晶体管的第一极与第一电压端耦接；
所述第五控制晶体管的控制极与第一时钟信号输入端耦接，所述第五控制晶体管的第一极与所述第四控制晶体管的第二极耦接，所述第五控制晶体管的第二极与第一控制节点耦接；
所述第六控制晶体管的控制极与第二时钟信号输入端耦接，所述第六控制晶体管的第一极与所述第一控制节点耦接，所述第六控制晶体管的第二极与输入端耦接；
所述第二存储电容的第一端与所述第一控制节点耦接，所述第二存储电容的第二端与所述第一时钟信号输入端耦接；
所述第七控制晶体管的控制极与所述第二时钟信号输入端耦接，所述第七控制晶体管的第一极与所述第二控制节点耦接，所述第七控制晶体管的第二极与第二电压端耦接；
所述第八控制晶体管的控制极与所述第一控制节点耦接，所述第八控制晶体管的第一极与所述第二控制节点耦接，所述第八控制晶体管的第二极与所述第二时钟信号输入端耦接；
所述第九控制晶体管的控制极与所述第一控制节点耦接，所述第九控制晶体管的第一极与无效控制信号输入端耦接，所述第九控制晶体管的第二极与第一输出控制端耦接；
所述第十控制晶体管的控制极与所述第一时钟信号输入端耦接，所述第十控制晶体管的第一极与所述第一输出控制端耦接；
所述第十一控制晶体管的控制极与所述第二控制节点耦接，所述第十一控制晶体管的第一极与所述第十控制晶体管的第二极耦接，所述第十一控制晶体管的第二极与所述第一时钟信号输入端耦接；
所述第三存储电容的第一端与所述第二控制节点耦接，所述第三存储电容的第二端与所述第十控制晶体管的第二极耦接；
所述第四存储电容的第一端与所述第一输出控制端耦接，所述第四存储电容的第二端与所述无效控制信号输入端耦接；
所述第一输出晶体管的控制极与所述第一输出控制端耦接，所述第一输出晶体管的第一极与所述第一电压端耦接，所述第一输出晶体管的第二极与发光控制信号输出端耦接；
所述第二输出晶体管的控制极与所述第二输出控制端耦接，所述第一输出晶体管的第一极与所述发光控制信号输出端耦接，所述第一输出晶体管的第二极与所述第二电压端耦接。
本发明还提供了一种移位寄存器单元的驱动方法，应用于上述的移位寄存器单元，所述移位寄存器单元的驱动方法包括：
第一输出控制电路向第一输出控制端提供第一输出控制信号；
第二输出控制电路向所述第二输出控制端提供第二输出控制信号，并当所述第一输出控制信号为无效控制信号时，所述第二输出控制电路控制所述第二输出控制信号为有效控制信号。
本发明还提供了一种移位寄存器，包括多个上述的移位寄存器单元。
实施时，所述移位寄存器单元包括输入端，所述多个移位寄存器单元相互级联；
除了第一级移位寄存器单元之外，每一级移位寄存器单元的输入端与相邻上一级移位寄存器单元的发光控制信号输出端耦接。
本发明还提供了一种显示装置，包括上述的移位寄存器。
与现有技术相比，本发明所述的移位寄存器单元、驱动方法、移位寄存器和显示装置能够在第一输出控制信号为无效控制信号时，控制第二输出控制信号为有效控制信号，避免出现第一输出控制信号和第二输出控制信号都为无效控制信号的情况，以使得发光控制信号输出更稳定。
附图说明
图1是本发明实施例所述的移位寄存器单元的结构图；
图2是本发明另一实施例所述的移位寄存器单元的结构图；
图3是本发明又一实施例所述的移位寄存器单元的结构图；
图4是本发明再一实施例所述的移位寄存器单元的结构图；
图5是本发明又一实施例所述的移位寄存器单元的结构图；
图6是本发明所述的移位寄存器单元的一具体实施例的电路图；
图7是本发明如图6所示的移位寄存器单元的具体实施例的工作时序图；
图8是本发明如图6所示的移位寄存器单元的具体实施例的工作仿真时序图；
图9是包括本发明图6所示的移位寄存器单元的具体实施例的移位寄存器在工作时的输入端IN输入的信号、OUT输出的发光控制信号以及OUT(2)输出的相邻下一级的发光控制信号的仿真时序图；
图10是本发明实施例所述的移位寄存器单元包括的三级移位寄存器单元之间的级联关系示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明所有实施例中采用的晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件。在本发明实施例中，为区分晶体管除控制极之外的两极，将其中一极称为第一极，另一极称为第二极。在实际操作时，所述控制极可以为栅极，所述第一极可以为漏极，所述第二极可以为源极；或者，所述控制极可以为栅极，所述第一极可以为源极，所述第二极可以为漏极。
本发明实施例所述的移位寄存器单元包括发光控制信号输出端、第一输出电路、第二输出电路、第一输出控制电路和第二输出控制电路，其中，
所述第一输出电路分别与第一输出控制端和所述发光控制信号输出端耦接，所述第二输出电路分别与第二输出控制端和所述发光控制信号输出端耦接；
所述第一输出控制电路配置为向所述第一输出控制端提供第一输出控制信号；
所述第二输出控制电路配置为向所述第二输出控制端提供第二输出控制信号，并当所述第一输出控制信号为无效控制信号时，控制所述第二输出控制信号为有效控制信号。
本发明实施例所述的移位寄存器单元用于生成发光控制信号，并为一行像素单元提供所述发光控制信号。
本发明实施例所述的移位寄存器单元能够在第一输出控制信号为无效控制信号时，控制第二输出控制信号为有效控制信号，避免出现第一输出控制信号和第二输出控制信号都为无效控制信号的情况，以使得发光控制信号输出更稳定。
在具体实施时，所述有效控制信号指的是能够使得相应的输出电路中的输出晶体管打开的控制信号，所述无效控制信号指的是使得相应的输出电路中的输出晶体管关断的控制信号。例如，当所述输出晶体管为p型晶体管时，所述有效控制信号可以为低电压信号，所述无效控制信号可以为高电压信号；当所述输出晶体管为n型晶体管时，所述有效控制信号可以为高电压信号，所述无效控制信号可以为低电压信号。
在实际操作时，所述第一输出电路可以配置为在所述第一输出控制端的控制下，控制所述发光控制信号输出端输出第一电压，所述第二输出电路可以在所述第二输出控制端的控制下，控制所述发光控制信号输出端输出第二电压。
更具体的，所述第一输出电路可以包括第一输出晶体管，所述第二输出电路可以包括第二输出晶体管。
如图1所示，本发明实施例所述的移位寄存器单元包括发光控制信号输出端OUT、第一输出电路11、第二输出电路12、第一输出控制电路13和第二输出控制电路14，其中，
所述第一输出电路11分别与第一输出控制端N3和所述发光控制信号输出端OUT耦接，配置为在所述第一输出控制端N3的控制下，控制所述发光控制信号输出端OUT输出第一电压；
所述第二输出电路12分别与第二输出控制端N4和所述发光控制信号输出端OUT耦接，配置为在所述第二输出控制端N4的控制下，控制所述发光控制信号输出端OUT输出第二电压；
所述第一输出控制电路13与所述第一输出控制端N3耦接，配置为向所述第一输出控制端N3提供第一输出控制信号；
所述第二输出控制电路14与所述第二输出控制端N4耦接，配置为向所述第二输出控制端N4提供第二输出控制信号，并当所述第一输出控制信号为无效控制信号时，控制所述第二输出控制信号为有效控制信号。
如图2所示，在图1所示的移位寄存器单元的实施例的基础上，所述第一输出电路11包括第一输出晶体管T12，所述第二输出电路12包括第二输出晶体管T13；T12和T13都为p型晶体管；
由于T12和T13都为p型晶体管，因此在图2所示的实施例中，所述有效控制信号为低电压信号，所述无效控制信号为高电压信号；
T12的栅极与第一输出控制端N3耦接，T12的源极接入高电压VGH，T12的漏极与发光控制信号输出端OUT耦接；
T13的栅极与第二输出控制端N4耦接，T13的源极与所述发光控制信号输出端OUT耦接，T13的漏极接入低电压VGL；
所述第二输出控制电路13配置为当所述第一输出控制信号为高电压信号时，控制所述第二输出控制信号为低电压信号，以能够控制T13打开，实现发光控制信号输出稳定。
在具体实施时，所述第二输出控制电路可以包括第一控制电路、第二控制电路和第一储能电路，其中，
所述第一控制电路配置为在第一控制节点的控制下，控制所述第二输出控制端与有效控制信号输入端连通；
所述第二控制电路配置为在第二控制节点和第一时钟信号输入端的控制下，控制所述第二输出控制端与无效控制信号输入端连通；
所述第一储能电路配置为维持所述第二输出控制端的电位。
如图3所示，在图1所示的移位寄存器单元的实施例的基础上，所述第二输出控制电路包括第一控制电路141、第二控制电路142和第一储能电路143；
所述第一控制电路141分别与第一控制节点N1、第二输出控制端N4和有效控制信号输入端SI1连通，配置为在第一控制节点N1的控制下，控制所述第二输出控制端N4与有效控制信号输入端SI1连通；
所述第二控制电路142分别与第二控制节点N2、第一时钟信号输入端CLK1、第二输出控制端N4和无效控制信号输入端SI2耦接，配置为在第二控制节点N2和第一时钟信号输入端CLK1的控制下，控制所述第二输出控制端N4与无效控制信号输入端SI2连通；
所述第一储能电路143与所述第二输出控制端N4耦接，配置为维持所述第二输出控制端N4的电位。
在具体实施时，当所述第一输出电路包括的第一输出晶体管和所述第二输出电路包括的第二输出晶体管都为p型晶体管时，所述有效控制信号输入端为低电压端，所述无效控制信号输入端为高电压端；当所述第一输出电路包括的第一输出晶体管和所述第二输出电路包括的第二输出晶体管都为n型晶体管时，所述有效控制信号输入端为高电压端，所述无效控制信号输入端为低电压端。
具体的，所述第一控制电路可以包括第一控制晶体管，所述第二控制电路可以包括第二控制晶体管和第三控制晶体管，所述第一储能电路可以包括第一存储电容；
所述第一控制晶体管的控制极与所述第一控制节点耦接，所述第一控制晶体管的第一极与所述第二输出控制端耦接，所述第一控制晶体管的第二极与所述有效控制信号输入端耦接；
所述第二控制晶体管的控制极与第二控制节点耦接，所述第二控制晶体管的第一极与所述无效控制信号输入端耦接；
所述第三控制晶体管的控制极与所述第一时钟信号输入端耦接，所述第三控制晶体管的第一极与所述第二控制晶体管的第二极耦接，所述第三控制晶体管的第二极与所述第二输出控制端耦接；
所述第一存储电容的第一端与所述第二输出控制端耦接，所述第一存储电容的第二端与所述第一时钟信号输入端耦接。
如图4所示，在图3所示的移位寄存器单元的实施例的基础上，所述第一控制电路141包括第一控制晶体管TC1，所述第二控制电路142包括第二控制晶体管TC2和第三控制晶体管TC3，所述第一储能电路143包括第一存储电容Cs1；
所述第一控制晶体管TC1的栅极与所述第一控制节点N1耦接，所述第一控制晶体管TC1的源极与所述第二输出控制端N4耦接，所述第一控制晶体管TC1的漏极与所述有效控制信号输入端SI1耦接；
所述第二控制晶体管TC2的栅极与第二控制节点N2耦接，所述第二控制晶体管TC2的源极与所述无效控制信号输入端SI2耦接；
所述第三控制晶体管TC3的栅极与所述第一时钟信号输入端CLK1耦接，所述第三控制晶体管TC3的源极与所述第二控制晶体管T6的漏极耦接，所述第三控制晶体管TC3的漏极与所述第二输出控制端N4耦接；
所述第一存储电容Cs1的第一端与所述第二输出控制端N4耦接，所述第一存储电容Cs1的第二端与所述第一时钟信号输入端CLK1耦接。
在图4所示的实施例中，TC1、TC2和TC3都为p型晶体管，但不以此为限。
具体的，本发明实施例所述的移位寄存器单元还可以包括第一控制节点控制电路和第二控制节点控制电路，其中，
所述第一控制节点控制电路配置为在第一时钟信号输入端、第二时钟信号输入端和第二控制节点的控制下，控制第一控制节点的电位；
所述第二控制节点控制电路配置为在所述第二时钟信号输入端和所述第一控制节点的控制下，控制所述第二控制节点的电位。
如图5所示，在图3所示的移位寄存器单元的实施例的基础上，本发明实施例所述的移位寄存器单元还包括第一控制节点控制电路15和第二控制节点控制电路16，其中，
所述第一控制节点控制电路15分别与所述第一时钟信号输入端CLK1、第二时钟信号输入端CLK2、第一控制节点N1和第二控制节点N2耦接，配置为在第一时钟信号输入端CLK1、第二时钟信号输入端CLK2和第二控制节点N2的控制下，控制第一控制节点N1的电位；
所述第二控制节点控制电路16分别与所述第二时钟信号输入端CLK2、所述第一控制节点N1和所述第二控制节点N2耦接，配置为在所述第二时钟信号输入端CLK2和所述第一控制节点N1的控制下，控制所述第二控制节点N2的电位。
在具体实施时，所述移位寄存器单元还可以包括输入端；
所述第一控制节点控制电路包括第四控制晶体管、第五控制晶体管、第六控制晶体管和第二存储电容，其中，
所述第四控制晶体管的控制极与所述第二控制节点耦接，所述第四控制晶体管的第一极与第一电压端耦接；
所述第五控制晶体管的控制极与所述第一时钟信号输入端耦接，所述第五控制晶体管的第一极与所述第四控制晶体管的第二极耦接，所述第五控制晶体管的第二极与所述第一控制节点耦接；
所述第六控制晶体管的控制极与所述第二时钟信号输入端耦接，所述第六控制晶体管的第一极与所述第一控制节点耦接，所述第六控制晶体管的第二极与输入端耦接；
所述第二存储电容的第一端与所述第一控制节点耦接，所述第二存储电容的第二端与所述第一时钟信号输入端耦接；
所述第二控制节点控制电路包括第七控制晶体管和第八控制晶体管；
所述第七控制晶体管的控制极与所述第二时钟信号输入端耦接，所述第七控制晶体管的第一极与所述第二控制节点耦接，所述第七控制晶体管的第二极与第二电压端耦接；
所述第八控制晶体管的控制极与所述第一控制节点耦接，所述第八控制晶体管的第一极与所述第二控制节点耦接，所述第八控制晶体管的第二极与所述第二时钟信号输入端耦接。
具体的，第一输出控制电路可以包括第九控制晶体管、第十控制晶体管、第十一控制晶体管、第三存储电容和第四存储电容，其中，
所述第九控制晶体管的控制极与所述第一控制节点耦接，所述第九控制晶体管的第一极与无效控制信号输入端耦接，所述第九控制晶体管的第二极与所述第一输出控制端耦接；
所述第十控制晶体管的控制极与所述第一时钟信号输入端耦接，所述第十控制晶体管的第一极与所述第一输出控制端耦接；
所述第十一控制晶体管的控制极与所述第二控制节点耦接，所述第十一控制晶体管的第一极与所述第十控制晶体管的第二极耦接，所述第十一控制晶体管的第二极与所述第一时钟信号输入端耦接；
所述第三存储电容的第一端与所述第二控制节点耦接，所述第三存储电容的第二端与所述第十控制晶体管的第二极耦接；
所述第四存储电容的第一端与所述第一输出控制端耦接，所述第四存储电容的第二端与所述无效控制信号输入端耦接。
在具体实施时，所述第一输出电路可以配置为在所述第一输出控制端的控制下，控制所述发光控制信号输出端与第一电压端连通；
所述第二输出电路可以配置为在所述第一输出控制端的控制下，控制所述发光控制信号输出端与第二电压端连通。
具体的，所述第一输出电路可以包括第一输出晶体管，所述第二输出电路可以包括第二输出晶体管；
所述第一输出晶体管的控制极与所述第一输出控制端耦接，所述第一输出晶体管的第一极与所述第一电压端耦接，所述第一输出晶体管的第二极与所述发光控制信号输出端耦接；
所述第二输出晶体管的控制极与所述第二输出控制端耦接，所述第二输出晶体管的第一极与所述发光控制信号输出端耦接，所述第二输出晶体管的第二极与所述第二电压端耦接。
下面通过一具体实施例来说明本发明所述的移位寄存器单元，在该具体实施例中，第一电压端为高电压端，第二电压端为低电压端，有效控制信号输入端为低电压端，无效控制信号输入端为高电压端。
如图6所示，本发明所述的移位寄存器单元的一具体实施例包括输入端IN、发光控制信号输出端OUT、第一输出电路、第二输出电路、第一输出控制电路、第二输出控制电路、第一控制节点控制电路和第二控制节点控制电路，其中，
所述第一输出电路包括第一输出晶体管T12，所述第二输出电路包括第二输出晶体管T13；
所述第二输出控制电路包括第一控制电路、第二控制电路和第一储能电路；
所述第一控制电路包括第一控制晶体管TC1，所述第二控制电路142包括第二控制晶体管TC2和第三控制晶体管TC3，所述第一储能电路143包括第一存储电容Cs1；
所述第一控制节点控制电路15包括第四控制晶体管TC4、第五控制晶体管TC5、第六控制晶体管TC6和第二存储电容Cs2；
所述第二控制节点控制电路16包括第七控制晶体管TC7和第八控制晶体管TC8；
第一输出控制电路13包括第九控制晶体管TC9、第十控制晶体管TC10、第十一控制晶体管TC11、第三存储电容Cs3和第四存储电容Cs4；
所述第一输出晶体管T12的栅极与第一输出控制端N3耦接，所述第一输出晶体管T12的源极与高电压端耦接，所述第一输出晶体管T12的漏极与所述发光控制信号输出端OUT耦接；所述高电压端用于输入高电压VGH；
所述第二输出晶体管T13的栅极与所述第二输出控制端N4耦接，所述第二输出晶体管T13的源极与所述发光控制信号输出端OUT耦接，所述第二输出晶体管T13的漏极与低电压端耦接；所述低电压端用于输入低电压VGL；
所述第一控制晶体管TC1的栅极与所述第一控制节点N1耦接，所述第一控制晶体管TC1的源极与所述第二输出控制端N4耦接，所述第一控制晶体管TC1的漏极与输入低电压VGL的低电压端耦接；
所述第二控制晶体管TC2的栅极与第二控制节点N2耦接，所述第二控制晶体管TC2的源极与输入高电压VGH的高电压端耦接；
所述第三控制晶体管TC3的栅极与所述第一时钟信号输入端CLK1耦接，所述第三控制晶体管TC3的源极与所述第二控制晶体管TC2的漏极耦接，所述第三控制晶体管TC3的漏极与所述第二输出控制端N4耦接；
所述第一存储电容Cs1的第一端与所述第二输出控制端N4耦接，所述第一存储电容Cs1的第二端与所述第一时钟信号输入端CLK1耦接；
所述第四控制晶体管TC4的栅极与所述第二控制节点N2耦接，所述第四控制晶体管TC4的源极与输入高电压VGH的高电压端耦接；
所述第五控制晶体管TC5的栅极与所述第一时钟信号输入端CLK1耦接，所述第五控制晶体管TC5的源极与所述第四控制晶体管TC4的漏极耦接，所述第五控制晶体管TC5的漏极与所述第一控制节点N1耦接；
所述第六控制晶体管TC6的栅极与第二时钟信号输入端CLK2耦接，所述第六控制晶体管TC6的源极与所述第一控制节点N1耦接，所述第六控制晶体管TC6的漏极与所述输入端IN耦接；
所述第二存储电容Cs2的第一端与所述第一控制节点N1耦接，所述第二存储电容Cs2的第二端与所述第一时钟信号输入端CLK1耦接；
所述第七控制晶体管TC7的栅极与所述第二时钟信号输入端CLK2耦接，所述第七控制晶体管TC7的源极与所述第二控制节点N2耦接，所述第七控制晶体管TC7的漏极与输入低电压VGL的低电压端耦接；
所述第八控制晶体管TC8的栅极与所述第一控制节点N1耦接，所述第八控制晶体管TC8的源极与所述第二控制节点N2耦接，所述第八控制晶体管TC8的漏极与所述第二时钟信号输入端CLK2耦接；
所述第九控制晶体管TC9的栅极与所述第一控制节点N1耦接，所述第九控制晶体管TC9的源极与输入高电压VGH的高电压端耦接，所述第九控制晶体管TC9的漏极与所述第一输出控制端N3耦接；
所述第十控制晶体管TC10的栅极与所述第一时钟信号输入端CLK1耦接，所述第十控制晶体管TC10的源极与所述第一输出控制端N3耦接；
所述第十一控制晶体管TC11的栅极与所述第二控制节点N2耦接，所述第十一控制晶体管TC11的源极与所述第十控制晶体管TC10的漏极耦接，所述第十一控制晶体管TC11的漏极与所述第一时钟信号输入端CLK1耦接；
所述第三存储电容Cs3的第一端与所述第二控制节点N2耦接，所述第三存储电容Cs2的第二端与所述第十控制晶体管TC10的漏极耦接；
所述第四存储电容Cs4的第一端与所述第一输出控制端N3耦接，所述第四存储电容Cs4的第二端接入高电压VGH。
在图6所示的移位寄存器单元的具体实施例中，所有的晶体管都为p型晶体管，但不以此为限。
如图7所示，本发明如图6所示的移位寄存器单元的具体实施例在工作时，
在起始阶段P0，IN输入低电平，CLK1和CLK2都输入高电平，N1的电位为低电平，N2的电位为高电平，TC1打开，以使得N4接入VGL，从而N4的电位为低电压VGL，并TC9打开，以使得N3接入VGH，则N3的电位为高电压VGL，此时T12关断，T13打开，OUT输出低电压VGL；
在输入阶段P1，IN输入高电平，CLK1输入高电平，在P1开始时CLK2输入低电平，则在P1开始时TC7和TC6打开，以使得N2的电位为低电压VGL，N1的电位为高电平，TC3和TC1都关断，由N4的电位维持为低电压，TC10和TC11都打开，以使得N3的电位为高电压，从而使得T12关断，T13打开，OUT输出低电压VGL；
在第一输出阶段P2，IN输入高电平，CLK2输入高电平，在P2开始时CLK1输入低电平，TC7关断，以使得N2的电位维持为低电压，TC4打开，则在P2开始时，TC5打开，以使得N1的电位为高电压，TC1关断，TC3打开，TC2打开，以使得N4的电位为高电压，TC9关断，TC10打开，TC11打开，以使得N3的电位为低电压；在CLK1输入的第一时钟信号由低电平跳变为高电平后，此时TC9和TC10都关断，以控制N3的电位维持为低电压；在第一输出阶段P2，T12打开，T13关断，OUT输出高电压VGH；
在第二输出阶段P3，IN输入高电平，CLK1输入高电平，在P3开始时CLK2输入低电平，TC7和TC6都打开，N2的电位为低电压，N1的电位为高电平，TC3和TC1都关断，由N4的电位维持为高电压，TC10和TC11都打开，以使得N3的电位为低电压；在CLK2输入的第二时钟信号由低电平跳变为高电平后，TC9和TC10都关断，以使得N3的电位维持为低电压；在第二输出阶段P3，T12打开，T13关断，OUT输出高电压VGH；
在第三输出阶段P4，IN输入低电平，CLK2输入高电平，在P4开始时，CLK1输入低电平，TC7和TC6都关断，N2的电位维持为低电压，TC5打开，TC4打开，从而使得N1的电位维持为高电压，TC2打开，TC3打开，TC1关断，以使得N4的电位为高电压，TC10打开，TC11打开，以使得N3的电位为低电平；在CLK1输入的第以时钟信号由低电平跳变为高电平后，TC10关断，TC9关断，以使得N3的电位维持为低电平；在第三输出阶段P4，T12打开，T13关断，OUT输出高电压VGH；
在复位阶段P5，IN输入低电平，CLK1输入高电平，在P5开始时，CLK2输入低电平，TC7和TC6打开，以控制N2的电位为低电压，N1的电位为低电压，TC2打开，TC3关断，TC1打开，从而N4的电位变为低电压，TC9打开，TC10关断，从而N3的电位为高电压，T12关断，T13打开，OUT输出低电压VGL；在CLK2输入的第二时钟信号由低电平跳变为高电平后，由于N1控制TC8打开，N2的电位由低电压跳变为高电压，以控制TC2关断，并N1控制TC1打开，从而使得N4的电为低电压，使得T13开启，OUT输出低电压。
本发明如图6所示的移位寄存器单元的具体实施例在工作时，有效控制信号为低电压信号，无效控制信号为高电压信号，但不以此为限。
由图7所示的工作时序图可知，当N3的电位为高电压时，N4的电位为低电压；当N4的电位为高电压时，N3的电位为低电压，从而避免发生T12和T13都关断，从而导致发光控制信号输出不稳定的现象，消除不稳定发光控制信号的输出，使得发光亮度均匀。
在图7中，标号为OUT(2)的为OUT的相邻下一级发光控制信号输出端，与OUT输出的发光控制信号相比，OUT(2)输出的相邻下一级发光控制信号后移。
图8是本发明如图6所示的移位寄存器单元的具体实施例的工作仿真时序图，图9是包括本发明图6所示的移位寄存器单元的具体实施例的移位寄存器在工作时的输入端IN输入的信号、OUT输出的发光控制信号以及OUT(2)输出的相邻下一级的发光控制信号的仿真时序图。
本发明实施例所述的移位寄存器单元包括第一控制晶体管、第二控制晶体管、第三控制晶体管、第一存储电容、第四控制晶体管、第五控制晶体管、第六控制晶体管、第二存储电容、第七控制晶体管、第八控制晶体管、第九控制晶体管、第十控制晶体管、第十一控制晶体管、第三存储电容、第四存储电容、第一输出晶体管和第二输出晶体管，其中，
所述第一控制晶体管的控制极与第一控制节点耦接，所述第一控制晶体管的第一极与第二输出控制端耦接，所述第一控制晶体管的第二极与有效控制信号输入端耦接；
所述第二控制晶体管的控制极与第二控制节点耦接，所述第二控制晶体管的第一极与无效控制信号输入端耦接；
所述第三控制晶体管的控制极与第一时钟信号输入端耦接，所述第三控制晶体管的第一极与第二控制晶体管的第二极耦接，所述第三控制晶体管的第二极与第二输出控制端耦接；
所述第一存储电容的第一端与所述第二输出控制端耦接，所述第一存储电容的第二端与第一时钟信号输入端耦接；
所述第四控制晶体管的控制极与所述第二控制节点耦接，所述第四控制晶体管的第一极与第一电压端耦接；
所述第五控制晶体管的控制极与第一时钟信号输入端耦接，所述第五控制晶体管的第一极与所述第四控制晶体管的第二极耦接，所述第五控制晶体管的第二极与第一控制节点耦接；
所述第六控制晶体管的控制极与第二时钟信号输入端耦接，所述第六控制晶体管的第一极与所述第一控制节点耦接，所述第六控制晶体管的第二极与输入端耦接；
所述第二存储电容的第一端与所述第一控制节点耦接，所述第二存储电容的第二端与所述第一时钟信号输入端耦接；
所述第七控制晶体管的控制极与所述第二时钟信号输入端耦接，所述第七控制晶体管的第一极与所述第二控制节点耦接，所述第七控制晶体管的第二极与第二电压端耦接；
所述第八控制晶体管的控制极与所述第一控制节点耦接，所述第八控制晶体管的第一极与所述第二控制节点耦接，所述第八控制晶体管的第二极与所述第二时钟信号输入端耦接；
所述第九控制晶体管的控制极与所述第一控制节点耦接，所述第九控制晶体管的第一极与无效控制信号输入端耦接，所述第九控制晶体管的第二极与第一输出控制端耦接；
所述第十控制晶体管的控制极与所述第一时钟信号输入端耦接，所述第十控制晶体管的第一极与所述第一输出控制端耦接；
所述第十一控制晶体管的控制极与所述第二控制节点耦接，所述第十一控制晶体管的第一极与所述第十控制晶体管的第二极耦接，所述第十一控制晶体管的第二极与所述第一时钟信号输入端耦接；
所述第三存储电容的第一端与所述第二控制节点耦接，所述第三存储电容的第二端与所述第十控制晶体管的第二极耦接；
所述第四存储电容的第一端与所述第一输出控制端耦接，所述第四存储电容的第二端与所述第一输出控制端耦接；
所述第一输出晶体管的控制极与所述第一输出控制端耦接，所述第一输出晶体管的第一极与所述第一电压端耦接，所述第一输出晶体管的第二极与所述发光控制信号输出端耦接；
所述第二输出晶体管的控制极与所述第二输出控制端耦接，所述第一输出晶体管的第一极与所述发光控制信号输出端耦接，所述第一输出晶体管的第二极与所述第二电压端耦接。
本发明实施例所述的移位寄存器单元的驱动方法应用于上述的移位寄存器单元，所述移位寄存器单元的驱动方法包括：
第一输出控制电路向第一输出控制端提供第一输出控制信号；
第二输出控制电路向所述第二输出控制端提供第二输出控制信号，并当所述第一输出控制信号为无效控制信号时，所述第二输出控制电路控制所述第二输出控制信号为有效控制信号。
本发明实施例所述的移位寄存器单元的驱动方法采用第二输出控制电路，以在第一输出控制信号为无效控制信号时，控制第二输出控制信号为有效控制信号，避免出现第一输出控制信号和第二输出控制信号都为无效控制信号的情况，以使得发光控制信号输出更稳定。
本发明实施例所述的移位寄存器包括多个上述的移位寄存器单元。
本发明实施例所述的移位寄存器用于生成多级发光控制信号，以为显示面板上的多行像素单元分别提供相应的发光控制信号。
具体的，所述移位寄存器单元包括输入端，所述多个移位寄存器单元相互级联；
除了第一级移位寄存器单元之外，每一级移位寄存器单元的输入端与相邻上一级移位寄存器单元的发光控制信号输出端耦接。
如图10所示，标号为P(N)的为本发明实施例所述的移位寄存器包括的第N级移位寄存器单元，标号为P(N+1)的为本发明实施例所述的移位寄存器包括的第N+1级移位寄存器单元，标号为P(N+2)的为本发明实施例所述的移位寄存器包括的第N+2级移位寄存器单元，其中，N为大于1的整数。P(N)的输入端IN(N)与第N-1级发光控制信号输出端OUT(N-1)耦接，OUT(N)为P(N)的发光控制信号输出端，OUT(N+1)为P(N+1)的发光控制信号输出端，OUT(N+2)为P(N+2)的发光控制信号输出端，P(N+1)的输入端IN(N+1)与OUT(N)耦接，P(N+2)的输入端IN(N+2)与OUT(N+1)耦接；在图10中，标号为CLK1的为第一时钟信号输入端，标号为CLK2的为第二时钟信号输入端。
本发明实施例所述的显示装置包括上述的移位寄存器。
所述显示装置例如可以为：电子纸、OLED(Organic Light-Emitting Diode，有机发光二极管)显示装置、手机、平板电脑、电视机、显示器、笔记本电脑、数码向框、导航仪等任何具有显示功能的产品或部件。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (13)

1.一种移位寄存器单元，其特征在于，包括发光控制信号输出端、第一输出电路、第二输出电路、第一输出控制电路和第二输出控制电路，其中，
所述第一输出电路分别与第一输出控制端和所述发光控制信号输出端耦接，所述第二输出电路分别与第二输出控制端和所述发光控制信号输出端耦接；
所述第一输出控制电路配置为向所述第一输出控制端提供第一输出控制信号；
所述第二输出控制电路配置为向所述第二输出控制端提供第二输出控制信号，并当所述第一输出控制信号为无效控制信号时，控制所述第二输出控制信号为有效控制信号。
2.如权利要求1所述的移位寄存器单元，其特征在于，所述第二输出控制电路包括第一控制电路、第二控制电路和第一储能电路，其中，
所述第一控制电路配置为在第一控制节点的控制下，控制所述第二输出控制端与有效控制信号输入端连通；
所述第二控制电路配置为在第二控制节点和第一时钟信号输入端的控制下，控制所述第二输出控制端与无效控制信号输入端连通；
所述第一储能电路配置为维持所述第二输出控制端的电位。
3.如权利要求2所述的移位寄存器单元，其特征在于，所述第一控制电路包括第一控制晶体管，所述第二控制电路包括第二控制晶体管和第三控制晶体管，所述第一储能电路包括第一存储电容；
所述第一控制晶体管的控制极与所述第一控制节点耦接，所述第一控制晶体管的第一极与所述第二输出控制端耦接，所述第一控制晶体管的第二极与所述有效控制信号输入端耦接；
所述第二控制晶体管的控制极与第二控制节点耦接，所述第二控制晶体管的第一极与所述无效控制信号输入端耦接；
所述第三控制晶体管的控制极与所述第一时钟信号输入端耦接，所述第三控制晶体管的第一极与所述第二控制晶体管的第二极耦接，所述第三控制晶体管的第二极与所述第二输出控制端耦接；
所述第一存储电容的第一端与所述第二输出控制端耦接，所述第一存储电容的第二端与所述第一时钟信号输入端耦接。
4.如权利要求2或3所述的移位寄存器单元，其特征在于，还包括第一控制节点控制电路和第二控制节点控制电路，其中，
所述第一控制节点控制电路配置为在第一时钟信号输入端、第二时钟信号输入端和所述第二控制节点的控制下，控制所述第一控制节点的电位；
所述第二控制节点控制电路配置为在所述第二时钟信号输入端和所述第一控制节点的控制下，控制所述第二控制节点的电位。
5.如权利要求4所述的移位寄存器单元，其特征在于，所述移位寄存器单元还包括输入端；
所述第一控制节点控制电路包括第四控制晶体管、第五控制晶体管、第六控制晶体管和第二存储电容，其中，
所述第四控制晶体管的控制极与所述第二控制节点耦接，所述第四控制晶体管的第一极与第一电压端耦接；
所述第五控制晶体管的控制极与所述第一时钟信号输入端耦接，所述第五控制晶体管的第一极与所述第四控制晶体管的第二极耦接，所述第五控制晶体管的第二极与所述第一控制节点耦接；
所述第六控制晶体管的控制极与所述第二时钟信号输入端耦接，所述第六控制晶体管的第一极与所述第一控制节点耦接，所述第六控制晶体管的第二极与输入端耦接；
所述第二存储电容的第一端与所述第一控制节点耦接，所述第二存储电容的第二端与所述第一时钟信号输入端耦接；
所述第二控制节点控制电路包括第七控制晶体管和第八控制晶体管；
所述第七控制晶体管的控制极与所述第二时钟信号输入端耦接，所述第七控制晶体管的第一极与所述第二控制节点耦接，所述第七控制晶体管的第二极与第二电压端耦接；
所述第八控制晶体管的控制极与所述第一控制节点耦接，所述第八控制晶体管的第一极与所述第二控制节点耦接，所述第八控制晶体管的第二极与所述第二时钟信号输入端耦接。
6.如权利要求1至3中任一权利要求所述的移位寄存器单元，其特征在于，第一输出控制电路包括第九控制晶体管、第十控制晶体管、第十一控制晶体管、第三存储电容和第四存储电容，其中，
所述第九控制晶体管的控制极与第一控制节点耦接，所述第九控制晶体管的第一极与无效控制信号输入端耦接，所述第九控制晶体管的第二极与所述第一输出控制端耦接；
所述第十控制晶体管的控制极与第一时钟信号输入端耦接，所述第十控制晶体管的第一极与所述第一输出控制端耦接；
所述第十一控制晶体管的控制极与第二控制节点耦接，所述第十一控制晶体管的第一极与所述第十控制晶体管的第二极耦接，所述第十一控制晶体管的第二极与所述第一时钟信号输入端耦接；
所述第三存储电容的第一端与所述第二控制节点耦接，所述第三存储电容的第二端与所述第十控制晶体管的第二极耦接；
所述第四存储电容的第一端与所述第一输出控制端耦接，所述第四存储电容的第二端与所述无效控制信号输入端耦接。
7.如权利要求1至3中任一权利要求所述的移位寄存器单元，其特征在于，
所述第一输出电路配置为在所述第一输出控制端的控制下，控制所述发光控制信号输出端与第一电压端连通；
所述第二输出电路配置为在所述第一输出控制端的控制下，控制所述发光控制信号输出端与第二电压端连通。
8.如权利要求7所述的移位寄存器单元，其特征在于，所述第一输出电路包括第一输出晶体管，所述第二输出电路包括第二输出晶体管；
所述第一输出晶体管的控制极与所述第一输出控制端耦接，所述第一输出晶体管的第一极与所述第一电压端耦接，所述第一输出晶体管的第二极与所述发光控制信号输出端耦接；
所述第二输出晶体管的控制极与所述第二输出控制端耦接，所述第二输出晶体管的第一极与所述发光控制信号输出端耦接，所述第二输出晶体管的第二极与所述第二电压端耦接。
9.一种移位寄存器单元，其特征在于，包括第一控制晶体管、第二控制晶体管、第三控制晶体管、第一存储电容、第四控制晶体管、第五控制晶体管、第六控制晶体管、第二存储电容、第七控制晶体管、第八控制晶体管、第九控制晶体管、第十控制晶体管、第十一控制晶体管、第三存储电容、第四存储电容、第一输出晶体管和第二输出晶体管，其中，
所述第一控制晶体管的控制极与第一控制节点耦接，所述第一控制晶体管的第一极与第二输出控制端耦接，所述第一控制晶体管的第二极与有效控制信号输入端耦接；
所述第二控制晶体管的控制极与第二控制节点耦接，所述第二控制晶体管的第一极与无效控制信号输入端耦接；
所述第三控制晶体管的控制极与第一时钟信号输入端耦接，所述第三控制晶体管的第一极与第二控制晶体管的第二极耦接，所述第三控制晶体管的第二极与第二输出控制端耦接；
所述第一存储电容的第一端与所述第二输出控制端耦接，所述第一存储电容的第二端与第一时钟信号输入端耦接；
所述第四控制晶体管的控制极与所述第二控制节点耦接，所述第四控制晶体管的第一极与第一电压端耦接；
所述第五控制晶体管的控制极与第一时钟信号输入端耦接，所述第五控制晶体管的第一极与所述第四控制晶体管的第二极耦接，所述第五控制晶体管的第二极与第一控制节点耦接；
所述第六控制晶体管的控制极与第二时钟信号输入端耦接，所述第六控制晶体管的第一极与所述第一控制节点耦接，所述第六控制晶体管的第二极与输入端耦接；
所述第二存储电容的第一端与所述第一控制节点耦接，所述第二存储电容的第二端与所述第一时钟信号输入端耦接；
所述第七控制晶体管的控制极与所述第二时钟信号输入端耦接，所述第七控制晶体管的第一极与所述第二控制节点耦接，所述第七控制晶体管的第二极与第二电压端耦接；
所述第八控制晶体管的控制极与所述第一控制节点耦接，所述第八控制晶体管的第一极与所述第二控制节点耦接，所述第八控制晶体管的第二极与所述第二时钟信号输入端耦接；
所述第九控制晶体管的控制极与所述第一控制节点耦接，所述第九控制晶体管的第一极与无效控制信号输入端耦接，所述第九控制晶体管的第二极与第一输出控制端耦接；
所述第十控制晶体管的控制极与所述第一时钟信号输入端耦接，所述第十控制晶体管的第一极与所述第一输出控制端耦接；
所述第十一控制晶体管的控制极与所述第二控制节点耦接，所述第十一控制晶体管的第一极与所述第十控制晶体管的第二极耦接，所述第十一控制晶体管的第二极与所述第一时钟信号输入端耦接；
所述第三存储电容的第一端与所述第二控制节点耦接，所述第三存储电容的第二端与所述第十控制晶体管的第二极耦接；
所述第四存储电容的第一端与所述第一输出控制端耦接，所述第四存储电容的第二端与所述无效控制信号输入端耦接；
所述第一输出晶体管的控制极与所述第一输出控制端耦接，所述第一输出晶体管的第一极与所述第一电压端耦接，所述第一输出晶体管的第二极与发光控制信号输出端耦接；
所述第二输出晶体管的控制极与所述第二输出控制端耦接，所述第一输出晶体管的第一极与所述发光控制信号输出端耦接，所述第一输出晶体管的第二极与所述第二电压端耦接。
10.一种移位寄存器单元的驱动方法，其特征在于，应用于如权利要求1至8中任一权利要求所述的移位寄存器单元，所述移位寄存器单元的驱动方法包括：
第一输出控制电路向第一输出控制端提供第一输出控制信号；
第二输出控制电路向所述第二输出控制端提供第二输出控制信号，并当所述第一输出控制信号为无效控制信号时，所述第二输出控制电路控制所述第二输出控制信号为有效控制信号。
11.一种移位寄存器，其特征在于，包括多个如权利要求1至8中任一权利要求所述的移位寄存器单元，或者，包括多个如权利要求9所述的移位寄存器单元。
12.如权利要求11所述的移位寄存器，其特征在于，所述移位寄存器单元包括输入端，所述多个移位寄存器单元相互级联；
除了第一级移位寄存器单元之外，每一级移位寄存器单元的输入端与相邻上一级移位寄存器单元的发光控制信号输出端耦接。
13.一种显示装置，其特征在于，包括如权利要求11或12所述的移位寄存器。
CN201810966367.7A 2018-08-23 2018-08-23 移位寄存器单元、驱动方法、移位寄存器和显示装置 Active CN108898988B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810966367.7A CN108898988B (zh) 2018-08-23 2018-08-23 移位寄存器单元、驱动方法、移位寄存器和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810966367.7A CN108898988B (zh) 2018-08-23 2018-08-23 移位寄存器单元、驱动方法、移位寄存器和显示装置

Publications (2)

Publication Number Publication Date
CN108898988A true CN108898988A (zh) 2018-11-27
CN108898988B CN108898988B (zh) 2022-04-15

Family

ID=64358365

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810966367.7A Active CN108898988B (zh) 2018-08-23 2018-08-23 移位寄存器单元、驱动方法、移位寄存器和显示装置

Country Status (1)

Country Link
CN (1) CN108898988B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110364121A (zh) * 2019-06-27 2019-10-22 昆山国显光电有限公司 扫描电路、显示面板和显示装置
CN110689844A (zh) * 2019-09-26 2020-01-14 昆山工研院新型平板显示技术中心有限公司 一种移位寄存器及显示面板
CN111276084A (zh) * 2020-01-22 2020-06-12 北京京东方技术开发有限公司 移位寄存器单元、驱动方法、移位寄存器和显示装置
CN111613171A (zh) * 2020-06-23 2020-09-01 京东方科技集团股份有限公司 信号选择电路和显示装置
CN112992042A (zh) * 2021-03-01 2021-06-18 中国科学院微电子研究所 一种发光驱动电路、方法及显示驱动电路

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060027026A (ko) * 2004-09-22 2006-03-27 삼성에스디아이 주식회사 주사 구동부 및 이를 이용한 발광 표시장치와 그의 구동방법
KR20120076994A (ko) * 2010-12-30 2012-07-10 엘지디스플레이 주식회사 발광표시장치용 발광제어라인구동부
CN102708795A (zh) * 2012-02-29 2012-10-03 京东方科技集团股份有限公司 阵列基板行驱动单元、阵列基板行驱动电路以及显示装置
CN104599629A (zh) * 2014-12-16 2015-05-06 上海天马有机发光显示技术有限公司 一种驱动电路及发光控制电路、显示面板、显示装置
CN105304013A (zh) * 2015-06-30 2016-02-03 上海天马有机发光显示技术有限公司 移位寄存器、移位寄存电路和显示装置
CN105609054A (zh) * 2016-02-29 2016-05-25 信利（惠州）智能显示有限公司 一种发光控制电路及移位寄存器
CN108122538A (zh) * 2016-11-30 2018-06-05 乐金显示有限公司 显示装置的发光控制器和包括发光控制器的发光显示装置
CN108205999A (zh) * 2016-12-20 2018-06-26 乐金显示有限公司 选通驱动器和包括该选通驱动器的显示装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060027026A (ko) * 2004-09-22 2006-03-27 삼성에스디아이 주식회사 주사 구동부 및 이를 이용한 발광 표시장치와 그의 구동방법
KR20120076994A (ko) * 2010-12-30 2012-07-10 엘지디스플레이 주식회사 발광표시장치용 발광제어라인구동부
CN102708795A (zh) * 2012-02-29 2012-10-03 京东方科技集团股份有限公司 阵列基板行驱动单元、阵列基板行驱动电路以及显示装置
CN104599629A (zh) * 2014-12-16 2015-05-06 上海天马有机发光显示技术有限公司 一种驱动电路及发光控制电路、显示面板、显示装置
CN105304013A (zh) * 2015-06-30 2016-02-03 上海天马有机发光显示技术有限公司 移位寄存器、移位寄存电路和显示装置
CN105609054A (zh) * 2016-02-29 2016-05-25 信利（惠州）智能显示有限公司 一种发光控制电路及移位寄存器
CN108122538A (zh) * 2016-11-30 2018-06-05 乐金显示有限公司 显示装置的发光控制器和包括发光控制器的发光显示装置
CN108205999A (zh) * 2016-12-20 2018-06-26 乐金显示有限公司 选通驱动器和包括该选通驱动器的显示装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110364121A (zh) * 2019-06-27 2019-10-22 昆山国显光电有限公司 扫描电路、显示面板和显示装置
CN110689844A (zh) * 2019-09-26 2020-01-14 昆山工研院新型平板显示技术中心有限公司 一种移位寄存器及显示面板
CN111276084A (zh) * 2020-01-22 2020-06-12 北京京东方技术开发有限公司 移位寄存器单元、驱动方法、移位寄存器和显示装置
CN111276084B (zh) * 2020-01-22 2023-08-08 北京京东方技术开发有限公司 移位寄存器单元、驱动方法、移位寄存器和显示装置
CN111613171A (zh) * 2020-06-23 2020-09-01 京东方科技集团股份有限公司 信号选择电路和显示装置
CN111613171B (zh) * 2020-06-23 2023-11-21 京东方科技集团股份有限公司 信号选择电路和显示装置
CN112992042A (zh) * 2021-03-01 2021-06-18 中国科学院微电子研究所 一种发光驱动电路、方法及显示驱动电路

Also Published As

Publication number Publication date
CN108898988B (zh) 2022-04-15

Similar Documents

Publication Publication Date Title
CN108898988A (zh) 移位寄存器单元、驱动方法、移位寄存器和显示装置
CN107316613B (zh) 像素电路、其驱动方法、有机发光显示面板及显示装置
CN105702295B (zh) 移位寄存器单元、栅极驱动电路、显示面板及显示装置
CN106782337B (zh) 移位寄存器单元、栅极驱动电路及有机电致发光显示面板
CN105185320B (zh) 一种goa单元、goa电路、显示驱动电路和显示装置
CN106601190B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置
CN109147637A (zh) 移位寄存器及包括其的显示装置
WO2020015569A1 (zh) 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN106782338B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN114495829B (zh) 移位寄存器单元及驱动方法、栅极驱动电路、显示装置
CN107808630A (zh) 一种像素补偿电路、其驱动方法、显示面板及显示装置
CN104809979B (zh) 一种反相器及驱动方法、goa单元、goa电路和显示装置
CN109509433A (zh) 像素电路、显示装置和像素驱动方法
CN104751799A (zh) 像素电路及其驱动方法、显示装置
CN108231034B (zh) 移位寄存器单元、栅极驱动电路、显示面板及显示装置
CN107919091B (zh) 一种oled像素驱动电路及驱动方法、oled显示装置
CN107657918A (zh) 发光控制信号生成电路、其驱动方法及装置
CN105741744A (zh) 一种移位寄存器单元、栅极驱动电路及显示装置
WO2019037457A1 (zh) 一种移位寄存器、其驱动方法、驱动控制电路及显示装置
CN109036250A (zh) 显示基板、显示面板及驱动方法、显示装置
CN107464526A (zh) 一种像素补偿电路、其驱动方法及显示装置
CN109147641A (zh) 关机残影消除电路、移位寄存器单元和显示装置
CN107331351A (zh) 一种像素补偿电路、其驱动方法、显示面板及显示装置
CN106782406B (zh) 移位寄存器电路及其驱动方法、栅极驱动电路、显示面板
CN108288451A (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant