CN110689844A - 一种移位寄存器及显示面板 - Google Patents

一种移位寄存器及显示面板 Download PDF

Info

Publication number
CN110689844A
CN110689844A CN201910919181.0A CN201910919181A CN110689844A CN 110689844 A CN110689844 A CN 110689844A CN 201910919181 A CN201910919181 A CN 201910919181A CN 110689844 A CN110689844 A CN 110689844A
Authority
CN
China
Prior art keywords
transistor
signal input
electrically connected
node
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910919181.0A
Other languages
English (en)
Other versions
CN110689844B (zh
Inventor
胡祖权
孙增标
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kunshan New Flat Panel Display Technology Center Co Ltd
Kunshan Govisionox Optoelectronics Co Ltd
Kunshan Guoxian Photoelectric Co Ltd
Original Assignee
Kunshan New Flat Panel Display Technology Center Co Ltd
Kunshan Guoxian Photoelectric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kunshan New Flat Panel Display Technology Center Co Ltd, Kunshan Guoxian Photoelectric Co Ltd filed Critical Kunshan New Flat Panel Display Technology Center Co Ltd
Priority to CN201910919181.0A priority Critical patent/CN110689844B/zh
Publication of CN110689844A publication Critical patent/CN110689844A/zh
Application granted granted Critical
Publication of CN110689844B publication Critical patent/CN110689844B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements

Abstract

本发明实施例公开了一种移位寄存器及显示面板。其中，该移位寄存器包括：输入模块、第一输出模块、第二输出模块、第一输出控制模块、第二输出控制模块第一时钟信号输入端、第二时钟信号输入端、第一电位信号输入端、第二电位信号输入端、移位信号输入端和扫描信号输出端，输入模块用于控制第一节点的电位，第一节点控制第一输出模块的导通状态；第一输出控制模块用于使第一电位信号输入端输入的第一电位传输至第二节点；第二输出控制模块用于使第二时钟信号输入端输入的第二电位传输至第二节点，第二节点控制第二输出模块的导通状态。本发明实施例提供的技术方案中的移位寄存器可设置于显示面板中，以控制像素发光。

Description

一种移位寄存器及显示面板
技术领域
本发明涉及显示技术领域，尤其涉及一种移位寄存器及显示面板。
背景技术
OLED(Organic Light-Emitting Diode，有机发光二极管)显示器，因为具备轻薄、省电等特性，越来越广泛地应用在了各种便携式电子设备中。OLED显示器中，通常包括多个像素、数据驱动电路、扫描驱动电路以及发光控制电路。其中，多个像素用于显示图像，数据驱动电路用于为像素提供数据电压，扫描驱动电路用于为像素提供扫描信号，发光控制电路用于为像素提供发光控制信号，并控制像素的发光时间。
发明内容
本发明实施例提供一种移位寄存器及显示面板，该移位寄存器可设置于显示面板的发光控制电路中，以控制显示面板的像素发光。
第一方面，本发明实施例提供了一种移位寄存器，包括：输入模块、第一输出模块、第二输出模块、第一输出控制模块、第二输出控制模块、第一时钟信号输入端、第二时钟信号输入端、第一电位信号输入端、第二电位信号输入端、移位信号输入端和扫描信号输出端，
输入模块与第一时钟信号输入端和移位信号输入端电连接，输入模块通过第一节点与第一输出模块电连接，输入模块用于控制第一节点的电位，第一节点控制第一输出模块的导通状态；
第一输出控制模块与第一电位信号输入端电连接；第一输出控制模块通过第一节点与输入模块电连接，第一输出控制模块通过第二节点与第二输出模块电连接，第一输出控制模块用于使第一电位信号输入端输入的第一电位传输至第二节点；
第二输出控制模块与第二电位信号输入端、第一时钟信号输入端和第二时钟信号输入端电连接，第二输出控制模块通过第一节点与输入模块电连接，第二输出控制模块通过第二节点与第二输出模块电连接，第二输出控制模块用于使第二时钟信号输入端输入的第二电位传输至第二节点，第一电位信号输入端和第二时钟信号输入端向第二节点传输信号的时间不同，第二节点控制第二输出模块的导通状态；
第一输出模块与第二电位信号输入端和扫描信号输出端电连接；第一输出模块导通期间，第二电位信号输入端输入的信号传输至扫描信号输出端；
第二输出模块与第一电位信号输入端和扫描信号输出端电连接；第二输出模块导通期间，第一电位信号输入端输入的信号传输至扫描信号输出端。
进一步地，输入模块包括第一晶体管，第一晶体管的控制端与第一时钟信号输入端电连接，第一晶体管的第一端与移位信号输入端电连接，第一晶体管的第二端通过第一节点，与第一输出模块、第一输出控制模块和第二输出控制模块电连接。
进一步地，第一输出控制模块包括第二晶体管，第二晶体管的控制端通过第一节点与输入模块电连接，第二晶体管的第一端与第一电位信号输入端电连接，第二晶体管的第二端通过第二节点与第二输出模块电连接。
进一步地，第二输出控制模块包括第一控制模块和传输模块，
第一控制模块与第一时钟信号输入端、第二电位信号输入端电连接，第一控制模块通过第一节点与输入模块电连接，第一控制模块通过第三节点与传输模块电连接，第一控制模块用于控制第三节点的电位，第三节点控制传输模块的导通状态；
传输模块与第二时钟信号输入端电连接，传输模块通过第二节点与第二输出模块电连接，传输模块导通期间，第二时钟信号输入端输入的第二电位传输至第二节点。
进一步地，传输模块包括第三晶体管、第四晶体管和第一电容，
第三晶体管的控制端，以及第一电容的第一端，均通过第三节点与第一控制模块电连接，第三晶体管的第一端，以及第四晶体管的控制端均与第二时钟信号输入端电连接，第三晶体管的第二端，以及第一电容的第二端均与第四晶体管的第一端电连接，第四晶体管的第二端通过第二节点与第二输出模块电连接。
进一步地，第一控制模块包括第五晶体管和第六晶体管；
第五晶体管的控制端通过第一节点与输入模块电连接，第五晶体管的第一端，以及第六晶体管的控制端均与第一时钟信号输入端电连接，第五晶体管的第二端，以及第六晶体管的第一端均通过第三节点与传输模块电连接，第六晶体管的第二端与第二电位信号输入端电连接。
进一步地，第一输出模块包括第七晶体管，第七晶体管的控制端通过第一节点与输入模块电连接，第七晶体管的第一端与第二电位信号输入端电连接，第七晶体管的第二端与扫描信号输出端电连接。
进一步地，第二输出模块包括第八晶体管和第二电容，第八晶体管的控制端，以及第二电容的第一端均通过第二节点，与第一输出控制模块和第二输出控制模块电连接，第八晶体管的第一端，以及第二电容的第二端均与第一电位信号输入端电连接，第八晶体管的第二端与扫描信号输出端电连接。
进一步地，移位寄存器还包括第三电容，第三电容的第一端通过第一节点与第一输出模块电连接，第三电容的第二端与第二时钟信号输入端电连接。
第二方面，本发明实施例还提供了一种显示面板，包括第一时钟信号线、第二时钟信号线、第一电位信号线、第二电位信号线、启动信号线和至少两个本发明任意实施例提供的移位寄存器；
至少两个移位寄存器级联连接，第一级移位寄存器的移位信号输入端与启动信号线电连接；前一级移位寄存器的扫描信号输出端与后一级移位寄存器的移位信号输入端电连接；
任一移位寄存器的第一电位信号输入端与第一电位信号线电连接，第二电位信号输入端与第二电位信号线电连接；
第奇数级移位寄存器的第一时钟信号输入端与第一时钟信号线电连接，第二时钟信号输入端与第二时钟信号线电连接；
第偶数级移位寄存器的第一时钟信号输入端与第二时钟信号线电连接，第二时钟信号输入端与第一时钟信号线电连接。
本发明实施例的技术方案中移位寄存器包括：输入模块、第一输出模块、第二输出模块、第一输出控制模块和第二输出控制模块，可实现移位功能，该移位寄存器可设置于显示面板的发光控制电路中，以控制显示面板的像素发光。
附图说明
图1为本发明实施例提供的一种移位寄存器的结构示意图；
图2为本发明实施例提供的一种时序波形图；
图3为本发明实施例提供的又一种移位寄存器的结构示意图；
图4为本发明实施例提供的又一种移位寄存器的结构示意图；
图5为本发明实施例提供的又一种移位寄存器的结构示意图；
图6为本发明实施例提供的又一种移位寄存器的结构示意图；
图7为本发明实施例提供的又一种移位寄存器的结构示意图；
图8为本发明实施例提供的又一种移位寄存器的结构示意图；
图9为本发明实施例提供的又一种移位寄存器的结构示意图；
图10为本发明实施例提供的又一种移位寄存器的结构示意图；
图11至图16为与图2的t1阶段至t6阶段对应的各晶体管的导通状态示意图；
图17为本发明实施例提供的一种显示面板的结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
图1为本发明实施例提供的一种移位寄存器的结构示意图。该移位寄存器可设置于显示面板的扫描电路，例如发光控制电路中。该移位寄存器包括：输入模块10、第一输出模块20、第二输出模块30、第一输出控制模块40、第二输出控制模块50、第一时钟信号输入端ECK1、第二时钟信号输入端ECK2、第一电位信号输入端VG1、第二电位信号输入端VG2、移位信号输入端EIN和扫描信号输出端GOUT。
输入模块10与第一时钟信号输入端ECK1和移位信号输入端EIN电连接，输入模块10通过第一节点N1与第一输出模块20电连接，输入模块10用于控制第一节点N1的电位，第一节点N1控制第一输出模块20的导通状态。
第一输出控制模块40与第一电位信号输入端VG1电连接，第一输出控制模块40通过第一节点N1与输入模块10电连接，第一输出控制模块40通过第二节点N2与第二输出模块30电连接；第一输出控制模块40用于使第一电位信号输入端VG1输入的第一电位传输至第二节点N2。
第二输出控制模块50与第二电位信号输入端VG2、第一时钟信号输入端ECK1和第二时钟信号输入端ECK2电连接，第二输出控制模块50通过第一节点N1与输入模块10电连接，第二输出控制模块50通过第二节点N2与第二输出模块30电连接，第二输出控制模块50用于使第二时钟信号输入端ECK2输入的第二电位传输至第二节点N2，第一电位信号输入端VG1和第二时钟信号输入端ECK2向第二节点N2传输信号的时间不同，第二节点N2控制第二输出模块30的导通状态。
第一输出模块20与第二电位信号输入端VG2和扫描信号输出端GOUT电连接；第一输出模块20导通期间，第二电位信号输入端VG2输入的信号传输至扫描信号输出端GOUT。
第二输出模块30与第一电位信号输入端VG1和扫描信号输出端GOUT电连接；第二输出模块30导通期间，第一电位信号输入端VG1输入的信号传输至扫描信号输出端GOUT。
其中，第一时钟信号输入端ECK1和第二时钟信号输入端ECK2输入的时钟信号可以相位相反，周期相同。第一电位信号输入端VG1可以输入恒定的高电位或低电位。第一电位可以是高电位或低电位。第二电位和第一电位逻辑相反，即第一电位信号输入端VG1和第二电位信号输入端VG2输入的电位逻辑相反。示例性的，第一电位信号输入端VG1输入的第一电位为恒定的高电位，第二电位信号输入端VG2输入的第二电位为恒定的低电位。
输入模块10响应于第一时钟信号输入端ECK1输入的信号而导通或关断，从而控制移位信号输入端EIN与第一节点N1的导通状态，并在输入模块10导通时，即控制移位信号输入端EIN与第一节点N1之间导通时，将移位信号输入端EIN输入的信号传输至第一节点N1，以控制第一节点N1的电位。第一输出控制模块40响应于第一节点N1的信号而导通或关断，从而控制第一电位信号输入端VG1与第二节点N2之间的导通状态，并在第一输出控制模块40导通时，即控制第一电位信号输入端VG1与第二节点N2之间导通时，将第一电位信号输入端VG1输入的第一电位传输至第二节点N2，此时，第二输出控制模块50会使第二时钟信号输入端ECK2与第二节点N2之间为断路；在第二输出控制模块50使第二时钟信号输入端ECK2输入的第二电位传输至第二节点N2时，第一输出控制模块40会使第一电位信号输入端VG1与第二节点N2之间为断路。
第一输出模块20响应于第一节点N1的信号而导通或关断，从而控制第二电位信号输入端VG2和扫描信号输出端GOUT的导通状态，并在第一输出模块20导通时，即控制第二电位信号输入端VG2和扫描信号输出端GOUT之间导通时，将第二电位信号输入端VG2输入的第二电位传输至扫描信号输出端GOUT。第二输出模块30响应于第二节点N2的信号而导通或关断，从而控制第一电位信号输入端VG1和扫描信号输出端GOUT的导通状态，并在第二输出模块30导通时，可控制第一电位信号输入端VG1和扫描信号输出端GOUT之间导通时，将第一电位信号输入端VG1输入的第一电位传输至扫描信号输出端GOUT。第一输出模块20和第二输出模块30的导通状态决定了扫描信号输出端GOUT的扫描信号的输出状态。
为清楚说明本发明实施例的工作原理，本发明以第一电位信号输入端VG1输入的电位为恒定的高电位，第二电位信号输入端VG2输入的电位为恒定的低电位进行说明。图2为本发明实施例提供的一种时序波形图。其中，将第一时钟信号SECK1输入至第一时钟信号输入端ECK1，将第二时钟信号SECK2输入至第二时钟信号输入端ECK2，将移位信号SEIN输入至移位信号输入端EIN，扫描信号输出端GOUT将输出扫描信号SGOUT。具体工作工程为：
在第一阶段t1，第一时钟信号输入端ECK1输入的第一时钟信号SECK1为低电位，第二时钟信号输入端ECK2输入的第二时钟信号SECK2为高电位，移位信号输入端EIN输入端输入的移位信号SEIN为低电位，输入模块10响应于第一时钟信号输入端ECK1输入的低电位信号而导通，即控制移位信号输入端EIN与第一节点N1之间导通，将移位信号输入端EIN输入的低电位信号传输至第一节点N1，第一输出控制模块40响应于第一节点N1的低电位信号而导通，即控制第一电位信号输入端VG1与第二节点N2之间导通，将第一电位信号输入端VG1输入的高电位传输至第二节点N2，此时，第二输出控制模块50的第二时钟信号输入端ECK2与第二节点N2之间为断路，第一输出模块20响应于第一节点N1的低电位信号而导通，即控制第二电位信号输入端VG2和扫描信号输出端GOUT之间导通，将第二电位信号输入端VG2输入的低电位传输至扫描信号输出端GOUT，第二输出模块30响应于第二节点N2的高电位信号而关断，即控制第一电位信号输入端VG1和扫描信号输出端GOUT之间断路，故扫描信号输出端GOUT输出低电位。
在第二阶段t2，第一时钟信号输入端ECK1输入的第一时钟信号SECK1为高电位，第二时钟信号输入端ECK2输入的第二时钟信号SECK2为低电位，移位信号输入端EIN输入端输入的移位信号SEIN为低电位，输入模块10响应于第一时钟信号输入端ECK1输入的高电位信号而关断，即控制移位信号输入端EIN与第一节点N1之间断路，第一节点N1将保持上一阶段的低电位，第一输出控制模块40响应于第一节点N1的低电位信号而导通，即控制第一电位信号输入端VG1与第二节点N2之间导通，将第一电位信号输入端VG1输入的高电位传输至第二节点N2，此时，第二输出控制模块50的第二时钟信号输入端ECK2与第二节点N2之间为断路，第一输出模块20响应于第一节点N1的低电位信号而导通，即控制第二电位信号输入端VG2和扫描信号输出端GOUT之间导通，将第二电位信号输入端VG2输入的低电位传输至扫描信号输出端GOUT，第二输出模块30响应于第二节点N2的高电位信号而关断，即控制第一电位信号输入端VG1和扫描信号输出端GOUT之间断路，故扫描信号输出端GOUT输出低电位。
在第三阶段t3，第一时钟信号输入端ECK1输入的第一时钟信号SECK1为低电位，第二时钟信号输入端ECK2输入的第二时钟信号SECK2为高电位，移位信号输入端EIN输入端输入的移位信号SEIN为高电位，输入模块10响应于第一时钟信号输入端ECK1输入的低电位信号而导通，即控制移位信号输入端EIN与第一节点N1之间导通，将移位信号输入端EIN输入的高电位信号传输至第一节点N1，第一输出控制模块40响应于第一节点N1的高电位信号而关断，即控制第一电位信号输入端VG1与第二节点N2之间断路，第二节点N2保持上一阶段的高电位，此时，第二输出控制模块50关断而使第二时钟信号输入端ECK2与第二节点N2之间为断路，第一输出模块20响应于第一节点N1的高电位信号而关断，即控制第二电位信号输入端VG2和扫描信号输出端GOUT之间断路，第二输出模块30响应于第二节点N2的高电位信号而关断，即控制第一电位信号输入端VG1和扫描信号输出端GOUT之间断路，故扫描信号输出端GOUT保持上一阶段的低电位。
在第四阶段t4，第一时钟信号输入端ECK1输入的第一时钟信号SECK1为高电位，第二时钟信号输入端ECK2输入的第二时钟信号SECK2为低电位，移位信号输入端EIN输入端输入的移位信号SEIN为高电位，输入模块10响应于第一时钟信号输入端ECK1输入的高电位信号而关断，即控制移位信号输入端EIN与第一节点N1之间断路，第一节点N1保持上一阶段的高电位，第一输出控制模块40响应于第一节点N1的高电位信号而关断，即控制第一电位信号输入端VG1与第二节点N2之间断路，第二输出控制模块50导通而使第二时钟信号输入端ECK2与第二节点N2之间导通，使第二时钟信号输入端ECK2输入的低电位传输至第二节点N2，第一输出模块20响应于第一节点N1的高电位信号而关断，即控制第二电位信号输入端VG2和扫描信号输出端GOUT之间断路，第二输出模块30响应于第二节点N2的低电位信号而导通，即控制第一电位信号输入端VG1和扫描信号输出端GOUT之间导通，将第一电位信号输入端VG1输入的高电位传输至扫描信号输出端GOUT。
在第五阶段t5，第一时钟信号输入端ECK1输入的第一时钟信号SECK1为低电位，第二时钟信号输入端ECK2输入的第二时钟信号SECK2为高电位，移位信号输入端EIN输入端输入的移位信号SEIN为高电位，输入模块10响应于第一时钟信号输入端ECK1输入的低电位信号而导通，即控制移位信号输入端EIN与第一节点N1导通，将移位信号输入端EIN输入的高电位信号传输至第一节点N1，第一输出控制模块40响应于第一节点N1的高电位信号而关断，即控制第一电位信号输入端VG1与第二节点N2之间断路，第二输出控制模块50关断而使第二时钟信号输入端ECK2与第二节点N2之间断路，第二节点N2保持上一阶段的低电位，第一输出模块20响应于第一节点N1的高电位信号而关断，即控制第二电位信号输入端VG2和扫描信号输出端GOUT之间断路，第二输出模块30响应于第二节点N2的低电位信号而导通，即控制第一电位信号输入端VG1和扫描信号输出端GOUT之间导通，将第一电位信号输入端VG1输入的高电位传输至扫描信号输出端GOUT。
在第六阶段t6，第一时钟信号输入端ECK1输入的第一时钟信号SECK1为高电位，第二时钟信号输入端ECK2输入的第二时钟信号SECK2为低电位，移位信号输入端EIN输入端输入的移位信号SEIN为低电位，输入模块10响应于第一时钟信号输入端ECK1输入的高电位信号而关断，即控制移位信号输入端EIN与第一节点N1之间断路，第一节点N1保持上一阶段的高电位，第一输出控制模块40响应于第一节点N1的高电位信号而关断，即控制第一电位信号输入端VG1与第二节点N2之间断路，第二输出控制模块50导通而使第二时钟信号输入端ECK2与第二节点N2导通，使第二时钟信号输入端ECK2输入的低电位传输至第二节点N2，第一输出模块20响应于第一节点N1的高电位信号而关断，即控制第二电位信号输入端VG2和扫描信号输出端GOUT之间断路，第二输出模块30响应于第二节点N2的低电位信号而导通，即控制第一电位信号输入端VG1和扫描信号输出端GOUT之间导通，将第一电位信号输入端VG1输入的高电位传输至扫描信号输出端GOUT。
在第七阶段t7，第一时钟信号输入端ECK1输入的第一时钟信号SECK1为低电位，第二时钟信号输入端ECK2输入的第二时钟信号SECK2为高电位，移位信号输入端EIN输入端输入的移位信号SEIN为低电位，输入模块10响应于第一时钟信号输入端ECK1输入的低电位信号而导通，即控制移位信号输入端EIN与第一节点N1之间导通，将移位信号输入端EIN输入的低电位信号传输至第一节点N1，第一输出控制模块40响应于第一节点N1的低电位信号而导通，即控制第一电位信号输入端VG1与第二节点N2之间导通，将第一电位信号输入端VG1输入的高电位传输至第二节点N2，第二输出控制模块50关断而使第二时钟信号输入端ECK2与第二节点N2之间断路，第一输出模块20响应于第一节点N1的低电位信号而导通，即控制第二电位信号输入端VG2和扫描信号输出端GOUT之间导通，将第二电位信号输入端VG2输入的低电位传输至扫描信号输出端GOUT，第二输出模块30响应于第二节点N2的高电位信号而关断，即控制第一电位信号输入端VG1和扫描信号输出端GOUT之间断路，故扫描信号输出端GOUT输出低电位。
移位寄存器在第七阶段t7中的工作状态与第一阶段t1的相同。第七阶段t7之后，在移位信号SEIN再次由低电位变为高电位之前，重复执行第二阶段t2和第一阶段t1。如图2所示，扫描信号输出端GOUT输出的扫描信号SGOUT的有效电位(图2中为高电位)起始时刻滞后于移位信号SEIN的有效电位(图2中为高电位)起始时刻半个时钟信号周期，从而实现了移位功能。
本实施例的技术方案中移位寄存器包括：输入模块、第一输出模块、第二输出模块、第一输出控制模块和第二输出控制模块，可实现移位功能，该移位寄存器可设置于显示面板的发光控制电路中，以控制显示面板的像素发光。
图3为本发明实施例提供的又一种移位寄存器的结构示意图。在上述实施例的基础上，输入模块10包括第一晶体管M1，第一晶体管M1的控制端与第一时钟信号输入端ECK1电连接，第一晶体管M1的第一端与移位信号输入端EIN电连接，第一晶体管M1的第二端通过第一节点N1，与第一输出模块20、第一输出控制模块40和第二输出控制模块50电连接。
其中，第一晶体管可以是N型晶体管或P型晶体管。第一晶体管M1的控制端响应于第一时钟信号SECK1的电位而导通或关断，并在导通时，将移位信号SEIN传输至第一节点N1。示例性的，第一晶体管M1为P型晶体管，第一晶体管M1响应第一时钟信号SCK1的低电位而导通，将移位信号SEIN传输至第一节点N1。
图4为本发明实施例提供的又一种移位寄存器的结构示意图。在上述实施例的基础上，第一输出控制模块40包括第二晶体管M2，第二晶体管M2的控制端通过第一节点N1与输入模块10电连接，第二晶体管M2的第一端与第一电位信号输入端VG1电连接，第二晶体管M2的第二端通过第二节点N2与第二输出模块30电连接。
其中，第二晶体管M2可以是P型晶体管或N型晶体管。第二晶体管M2响应第一节点N1的电位而导通或关断，并在第二晶体管M2导通时，将第一电位信号输入端VG1输入的第一电位传输至第一节点N1。示例性的，第二晶体管M2是P型晶体管，第二晶体管M2响应第一节点N1的低电位而导通，将第一电位传输至第一节点N1。
图5为本发明实施例提供的又一种移位寄存器的结构示意图。在上述实施例的基础上，第二输出控制模块50包括第一控制模块51和传输模块52。
第一控制模块51与第一时钟信号输入端ECK1、第二电位信号输入端VG2电连接，第一控制模块51通过第一节点N1与输入模块10电连接，第一控制模块51通过第三节点N3与传输模块52电连接，第一控制模块51用于控制第三节点N3的电位，第三节点N3控制传输模块52的导通状态。传输模块52与第二时钟信号输入端ECK2电连接，传输模块52通过第二节点N2与第二输出模块30电连接，传输模块52导通期间，第二时钟信号输入端ECK2输入的第二电位传输至第二节点N2。
其中，第一控制模块51响应第一节点N1的第二电位，将第一时钟信号输入端ECK1输入的第一电位传输至第三节点N3，以使传输模块52关断，即控制第二时钟信号输入端ECK2与第二节点N2之间断路。第一控制模块51响应第一时钟信号输入端ECK1输入的第二电位，而使第二电位信号输入端VG2输入的第二电位传输至第三节点N3。传输模块52响应第三节点N3的第二电位，使第二时钟信号输入端ECK2输入的第二电位传输至第二节点N2。
图6为本发明实施例提供的又一种移位寄存器的结构示意图。在上述实施例的基础上，传输模块52包括第三晶体管M3、第四晶体管M4和第一电容C1。
第三晶体管M3的控制端，以及第一电容C1的第一端，均通过第三节点N3与第一控制模块51电连接，第三晶体管M3的第一端，以及第四晶体管M4的控制端均与第二时钟信号输入端ECK2电连接，第三晶体管M3的第二端，以及第一电容C1的第二端均与第四晶体管M4的第一端电连接，第四晶体管M4的第二端通过第二节点N2与第二输出模块30电连接。
其中，第三晶体管M3可以是P型晶体管或N型晶体管。第四晶体管M4可以是P型晶体管或N型晶体管。第三晶体管M3响应第三节点N3的电位而导通或关断。第四晶体管M4响应第二时钟信号SECK2的电位而导通或关断，并在第三晶体管M3和第四晶体管M4均导通时，将第二时钟信号SECK2的第二电位传输至第二节点N2。第一电容C1具有存储功能，以实现电荷保持作用，在传输第一电位或第二电位至第三节点N3时，第一电容C1会进行充放电，以在没有电位传输至第三节点N3时，维持第三节点N3的电位与上一阶段的电位相同。
可选的，在上述实施例的基础上，继续参见图6，第一控制模块51包括第五晶体管M5和第六晶体管M6。
第五晶体管M5的控制端通过第一节点N1与输入模块10电连接，第五晶体管M5的第一端，以及第六晶体管M6的控制端均与第一时钟信号输入端ECK1电连接，第五晶体管M5的第二端，以及第六晶体管M6的第一端均通过第三节点N3与传输模块52电连接，第六晶体管M6的第二端与第二电位信号输入端VG2电连接。
其中，第五晶体管M5可以是P型晶体管或N型晶体管。第六晶体管M6可以是P型晶体管或N型晶体管。第五晶体管M5响应第一节点N1的电位而导通或关断，并在导通时，将第一时钟信号输入端ECK1输入的第一电位传输至第三节点N3，以使传输模块52的第二时钟信号输入端ECK2与第二节点N2之间断路。第四晶体管M4响应第二时钟信号SECK2的电位而导通或关断，并在导通时，将第二电位传输至第三节点N3。
图7为本发明实施例提供的又一种移位寄存器的结构示意图。在上述实施例的基础上，第一输出模块20包括第七晶体管M7，第七晶体管M7的控制端通过第一节点N1与输入模块10电连接，第七晶体管M7的第一端与第二电位信号输入端VG2电连接，第七晶体管M7的第二端与扫描信号输出端GOUT电连接。
其中，第七晶体管M7可以是P型晶体管或N型晶体管。第七晶体管M7响应第一节点N1的电位而导通或者关断，并在导通时，将第二电位传输至扫描信号输出端GOUT。
图8为本发明实施例提供的又一种移位寄存器的结构示意图。在上述实施例的基础上第二输出模块30包括第八晶体管M8和第二电容C2，第八晶体管M8的控制端，以及第二电容C2的第一端均通过第二节点N2，与第一输出控制模块40和第二输出控制模块50电连接，第八晶体管M8的第一端，以及第二电容C2的第二端均与第一电位信号输入端VG1电连接，第八晶体管M8的第二端与扫描信号输出端GOUT电连接。
其中，第八晶体管M8可以是P型晶体管或N型晶体管。第八晶体管M8响应第二节点N2的电位而导通或者关断，并在导通时，将第一电位传输至扫描信号输出端GOUT。第二电容C2具有存储功能，以实现电荷保持作用，在传输第一电位或第二电位至第二节点N2时，第二电容C2会进行充放电，以在没有电位传输至第二节点N2时，维持第二节点N2的电位与上一阶段的电位相同。
图9为本发明实施例提供的又一种移位寄存器的结构示意图。在上述实施例的基础上，该移位寄存器还包括第三电容C3，第三电容C3的第一端通过第一节点N1与第一输出模块20电连接，第三电容C3的第二端与第二时钟信号输入端ECK2电连接。
其中，第三电容C3具有存储功能，以实现电荷保持作用，在传输第一电位或第二电位至第三电容C3时，第三电容C3会进行充放电，以在没有电位传输至第三电容C3时，维持第三电容C3的电位与上一阶段的电位相同。
可选的，第一晶体管M1至第八晶体管M8可以是P型晶体管。第一电位可以是高电位。移位信号输入端EIN输入的高电位可作为有效电位。图2的波形为第一晶体管M1至第八晶体管M8为P型晶体管时各信号端的波形。
可选的，第一晶体管M1至第八晶体管M8可以是N型晶体管。第一电位可以是低电位。移位信号输入端EIN输入的低电位可作为有效电位。将图2中各信号端的波形的电平取反后，即为第一晶体管M1至第八晶体管M8为N型晶体管时各信号端的波形。
本发明实施例中移位寄存器仅包括8颗晶体管，相比于现有技术中移位寄存器包括10颗晶体管的方案，本发明实施例可以减少显示面板的非显示区处的周边电路的元件的数量，节省布线空间，可以减小显示面板的边框宽度，提高屏占比。
图10为本发明实施例提供的又一种移位寄存器的结构示意图。图11至图16为与图2的t1阶段至t6阶段对应的各晶体管的导通状态示意图。其中，画叉的晶体管表示处于关断状态，未画叉的晶体管表示处于导通状态。具体工作过程如下：
在第一阶段t1，结合图2和图11所示，第一时钟信号SECK1为低电位，第一晶体管M1和第六晶体管M6导通，移位信号SEIN为低电位，移位信号输入端EIN输入的低电位信号经导通的第一晶体管M1传输至第一节点N1，第二晶体管M2、第五晶体管M5和第七晶体管M7导通，第二电位信号输入端VG2输入的低电位经导通的第七晶体管M7传输至扫描信号输出端GOUT，第二电位信号输入端VG2输入的低电位信号经导通的第六晶体管M6传输至第三节点N3，第三晶体管M3导通，第一电位信号输入端VG1输入的高电位经导通的第二晶体管M2传输至第二节点N2，第八晶体管M8关断，第二时钟信号SECK2为高电位，第四晶体管M4关断。
在第二阶段t2，结合图2和图12所示，移位信号SEIN为低电位，第一时钟信号SECK1为高电位，第一晶体管M1和第六晶体管M6关断，第一节点N1将保持上一阶段的低电位，第二晶体管M2、第五晶体管M5和第七晶体管M7导通，第二电位信号输入端VG2输入的低电位传输至扫描信号输出端GOUT，第一时钟信号输入端ECK1输入的高电位信号经导通的第五晶体管M5传输至第三节点N3，第三晶体管M3关断，第一电位信号输入端VG1输入的高电位经导通的第二晶体管M2传输至第二节点N2，第八晶体管M8关断，第二时钟信号SECK2为低电位，第四晶体管M4导通。
在第三阶段t3，结合图2和图13所示，第一时钟信号SECK1为低电位，第一晶体管M1和第六晶体管M6导通，移位信号SEIN为高电位，移位信号输入端EIN输入的高电位信号经导通的第一晶体管M1传输至第一节点N1，第二晶体管M2、第五晶体管M5和第七晶体管M7关断，扫描信号输出端GOUT保持上一阶段的低电位，第二电位信号输入端VG2输入的低电位信号经导通的第六晶体管M6传输至第三节点N3，第三晶体管M3导通，由于第二电容C2的电荷保持作用，第二节点N2保持上一阶段的高电位，第八晶体管M8关断，第二时钟信号SECK2为高电位，第四晶体管M4关断。
在第四阶段t4，结合图2和图14所示，移位信号SEIN为高电位，第一时钟信号SECK1为高电位，第一晶体管M1和第六晶体管M6关断，第一节点N1将保持上一阶段的高电位，第二晶体管M2、第五晶体管M5和第七晶体管M7关断，由于第一电容C1的电荷保持作用，第三节点N3保持上一阶段的低电位，第三晶体管M3导通，第二时钟信号SECK2为低电位，第四晶体管M4导通，第二时钟信号输入端ECK2输入的低电位经导通的第三晶体管M3和第四晶体管M4传输至第二节点N2，第八晶体管M8导通，第一电位信号输入端VG1输入的高电位传输至扫描信号输出端GOUT。
在第五阶段t5，结合图2和图15所示，第一时钟信号SECK1为低电位，第一晶体管M1和第六晶体管M6导通，移位信号SEIN为高电位，移位信号输入端EIN输入的高电位信号经导通的第一晶体管M1传输至第一节点N1，第二晶体管M2、第五晶体管M5和第七晶体管M7关断，第二电位信号输入端VG2输入的低电位信号经导通的第六晶体管M6传输至第三节点N3，第三晶体管M3导通，第二时钟信号SECK2为高电位，第四晶体管M4关断，第二节点N2将保持上一阶段的低电位，第八晶体管M8导通，第一电位信号输入端VG1输入的高电位传输至扫描信号输出端GOUT。
在第六阶段t6，结合图2和图16所示，移位信号SEIN为低电位，第一时钟信号SECK1为高电位，第一晶体管M1和第六晶体管M6关断，第一节点N1将保持上一阶段的高电位，第二晶体管M2、第五晶体管M5和第七晶体管M7关断，由于第一电容C1的电荷保持作用，第三节点N3保持上一阶段的低电位，第三晶体管M3导通，第二时钟信号SECK2为低电位，第四晶体管M4导通，第二时钟信号输入端ECK2输入的低电位经导通的第三晶体管M3和第四晶体管M4传输至第二节点N2，第八晶体管M8导通，第一电位信号输入端VG1输入的高电位传输至扫描信号输出端GOUT。
在第七阶段t7，第一时钟信号SECK1为低电位，第一晶体管M1和第六晶体管M6导通，移位信号SEIN为低电位，移位信号输入端EIN输入的低电位信号经导通的第一晶体管M1传输至第一节点N1，第二晶体管M2、第五晶体管M5和第七晶体管M7导通，第二电位信号输入端VG2输入的低电位经导通的第七晶体管M7传输至扫描信号输出端GOUT，第二电位信号输入端VG2输入的低电位信号经导通的第六晶体管M6传输至第三节点N3，第三晶体管M3导通，第二时钟信号SECK2为高电位，第四晶体管M4关断，第一电位信号输入端VG1输入的高电位经导通的第二晶体管M2传输至第二节点N2，第八晶体管M8关断。第七阶段t7的各晶体管的导通状态与第一阶段t1的相同。
本发明实施例提供一种显示面板。图17为本发明实施例提供的一种显示面板的结构示意图。该显示面板100包括第一时钟信号线1、第二时钟信号线2、第一电位信号线3、第二电位信号线4、启动信号线5和至少两个本发明任意实施例提供的移位寄存器6。
至少两个移位寄存器6级联连接，第一级移位寄存器6的移位信号输入端EIN与启动信号线5电连接；前一级移位寄存器6的扫描信号输出端GOUT与后一级移位寄存器6的移位信号输入端EIN电连接。
任一移位寄存器6的第一电位信号输入端VG1与第一电位信号线3电连接，第二电位信号输入端VG2与第二电位信号线4电连接。
第奇数级移位寄存器6的第一时钟信号输入端ECK1与第一时钟信号线1电连接，第二时钟信号输入端ECK2与第二时钟信号线2电连接。
第偶数级移位寄存器6的第一时钟信号输入端ECK1与第二时钟信号线2电连接，第二时钟信号输入端ECK2与第一时钟信号线1电连接。
其中，该显示面板可以是有机发光显示面板或液晶显示面板等。第一时钟信号线1和第二时钟信号线2的时钟信号可以相位相反，周期相同。第一电位信号线3和第二电位信号线4的电位逻辑相反。第一时钟信号线1、第二时钟信号线2、第一电位信号线3、第二电位信号线4、启动信号线5和至少两个移位寄存器6可位于显示面板100的非显示区102。该显示面板100还包括多条发光控制线7，位于显示区101。任一移位寄存器6的驱动信号输出端GOUT与一条发光控制线电连接。由于相邻的第奇数级移位寄存器6和第偶数级移位寄存器6的移位信号输入端EIN的波形不同，有效电位的起始时刻相差半个时钟信号周期，故将第奇数级移位寄存器6的第一时钟信号输入端ECK1与第一时钟信号线1电连接，第二时钟信号输入端ECK2与第二时钟信号线2电连接，第偶数级移位寄存器6的第一时钟信号输入端ECK1与第二时钟信号线2电连接，第二时钟信号输入端ECK2与第一时钟信号线1电连接，以使任一移位寄存器6进入第三阶段t3时，移位信号输入端EIN输入的移位信号SEIN、第一时钟信号输入端ECK1输入的第一时钟信号SECK1和第二时钟信号输入端ECK2输入的第二时钟信号SECK2的电位与图2中的电位一致。
本发明实施例提供的显示面板包括上述实施例中的移位寄存器，因此本发明实施例提供的显示面板也具备上述实施例中所描述的有益效果，此处不再赘述。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整、相互结合和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种移位寄存器，其特征在于，包括：输入模块、第一输出模块、第二输出模块、第一输出控制模块、第二输出控制模块、第一时钟信号输入端、第二时钟信号输入端、第一电位信号输入端、第二电位信号输入端、移位信号输入端和扫描信号输出端，
所述输入模块与所述第一时钟信号输入端和所述移位信号输入端电连接，所述输入模块通过第一节点与所述第一输出模块电连接，所述输入模块用于控制所述第一节点的电位，所述第一节点控制所述第一输出模块的导通状态；
所述第一输出控制模块与所述第一电位信号输入端电连接，所述第一输出控制模块通过所述第一节点与所述输入模块电连接，所述第一输出控制模块通过第二节点与所述第二输出模块电连接；所述第一输出控制模块用于使所述第一电位信号输入端输入的第一电位传输至所述第二节点；
所述第二输出控制模块与所述第二电位信号输入端、第一时钟信号输入端和第二时钟信号输入端电连接，所述第二输出控制模块通过所述第一节点与所述输入模块电连接，所述第二输出控制模块通过所述第二节点与所述第二输出模块电连接，所述第二输出控制模块用于使所述第二时钟信号输入端输入的第二电位传输至所述第二节点，所述第一电位信号输入端和所述第二时钟信号输入端向所述第二节点传输信号的时间不同，所述第二节点控制所述第二输出模块的导通状态；
所述第一输出模块与所述第二电位信号输入端和所述扫描信号输出端电连接；所述第一输出模块导通期间，所述第二电位信号输入端输入的信号传输至所述扫描信号输出端；
所述第二输出模块与所述第一电位信号输入端和所述扫描信号输出端电连接；所述第二输出模块导通期间，所述第一电位信号输入端输入的信号传输至所述扫描信号输出端。
2.根据权利要求1所述的移位寄存器，其特征在于，所述输入模块包括第一晶体管，所述第一晶体管的控制端与所述第一时钟信号输入端电连接，所述第一晶体管的第一端与所述移位信号输入端电连接，所述第一晶体管的第二端通过所述第一节点，与所述第一输出模块、所述第一输出控制模块和所述第二输出控制模块电连接。
3.根据权利要求1所述的移位寄存器，其特征在于，所述第一输出控制模块包括第二晶体管，所述第二晶体管的控制端通过所述第一节点与所述输入模块电连接，所述第二晶体管的第一端与所述第一电位信号输入端电连接，所述第二晶体管的第二端通过所述第二节点与所述第二输出模块电连接。
4.根据权利要求1所述的移位寄存器，其特征在于，所述第二输出控制模块包括第一控制模块和传输模块，
所述第一控制模块与所述第一时钟信号输入端和第二电位信号输入端电连接，所述第一控制模块通过所述第一节点与所述输入模块电连接，所述第一控制模块通过第三节点与所述传输模块电连接，所述第一控制模块用于控制第三节点的电位，所述第三节点控制所述传输模块的导通状态；
所述传输模块与所述第二时钟信号输入端电连接，所述传输模块通过所述第二节点与所述第二输出模块电连接，所述传输模块导通期间，所述第二时钟信号输入端输入的第二电位传输至所述第二节点。
5.根据权利要求4所述的移位寄存器，其特征在于，所述传输模块包括第三晶体管、第四晶体管和第一电容，
所述第三晶体管的控制端，以及所述第一电容的第一端，均通过所述第三节点与所述第一控制模块电连接，所述第三晶体管的第一端，以及所述第四晶体管的控制端均与所述第二时钟信号输入端电连接，所述第三晶体管的第二端，以及所述第一电容的第二端均与所述第四晶体管的第一端电连接，所述第四晶体管的第二端通过所述第二节点与所述第二输出模块电连接。
6.根据权利要求4所述的移位寄存器，其特征在于，所述第一控制模块包括第五晶体管和第六晶体管；
所述第五晶体管的控制端通过所述第一节点与所述输入模块电连接，所述第五晶体管的第一端，以及所述第六晶体管的控制端均与所述第一时钟信号输入端电连接，所述第五晶体管的第二端，以及所述第六晶体管的第一端均通过所述第三节点与所述传输模块电连接，所述第六晶体管的第二端与所述第二电位信号输入端电连接。
7.根据权利要求1所述的移位寄存器，其特征在于，所述第一输出模块包括第七晶体管，所述第七晶体管的控制端通过所述第一节点与所述输入模块电连接，所述第七晶体管的第一端与所述第二电位信号输入端电连接，所述第七晶体管的第二端与所述扫描信号输出端电连接。
8.根据权利要求1所述的移位寄存器，其特征在于，所述第二输出模块包括第八晶体管和第二电容，所述第八晶体管的控制端，以及所述第二电容的第一端均通过所述第二节点，与所述第一输出控制模块和所述第二输出控制模块电连接，所述第八晶体管的第一端，以及所述第二电容的第二端均与所述第一电位信号输入端电连接，所述第八晶体管的第二端与所述扫描信号输出端电连接。
9.根据权利要求1所述的移位寄存器，其特征在于，还包括第三电容，所述第三电容的第一端通过所述第一节点与所述第一输出模块电连接，所述第三电容的第二端与所述第二时钟信号输入端电连接。
10.一种显示面板，其特征在于，包括第一时钟信号线、第二时钟信号线、第一电位信号线、第二电位信号线、启动信号线和至少两个如权利要求1-9任一项所述的移位寄存器；
至少两个所述移位寄存器级联连接，第一级所述移位寄存器的移位信号输入端与所述启动信号线电连接；前一级所述移位寄存器的扫描信号输出端与后一级所述移位寄存器的移位信号输入端电连接；
任一所述移位寄存器的第一电位信号输入端与所述第一电位信号线电连接，所述第二电位信号输入端与所述第二电位信号线电连接；
第奇数级所述移位寄存器的第一时钟信号输入端与所述第一时钟信号线电连接，所述第二时钟信号输入端与所述第二时钟信号线电连接；
第偶数级所述移位寄存器的第一时钟信号输入端与所述第二时钟信号线电连接，所述第二时钟信号输入端与所述第一时钟信号线电连接。
CN201910919181.0A 2019-09-26 2019-09-26 一种移位寄存器及显示面板 Active CN110689844B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910919181.0A CN110689844B (zh) 2019-09-26 2019-09-26 一种移位寄存器及显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910919181.0A CN110689844B (zh) 2019-09-26 2019-09-26 一种移位寄存器及显示面板

Publications (2)

Publication Number Publication Date
CN110689844A true CN110689844A (zh) 2020-01-14
CN110689844B CN110689844B (zh) 2021-03-12

Family

ID=69110530

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910919181.0A Active CN110689844B (zh) 2019-09-26 2019-09-26 一种移位寄存器及显示面板

Country Status (1)

Country Link
CN (1) CN110689844B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022160888A1 (zh) * 2021-01-29 2022-08-04 云谷（固安）科技有限公司 移位寄存器、栅极驱动电路和显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105405383A (zh) * 2015-12-25 2016-03-16 上海天马有机发光显示技术有限公司 移位寄存单元、移位寄存器及其驱动方法、显示装置
CN108597452A (zh) * 2018-03-30 2018-09-28 上海天马有机发光显示技术有限公司 移位寄存器及其驱动方法、扫描驱动电路和显示装置
CN108898988A (zh) * 2018-08-23 2018-11-27 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、移位寄存器和显示装置
CN110189677A (zh) * 2019-06-20 2019-08-30 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105405383A (zh) * 2015-12-25 2016-03-16 上海天马有机发光显示技术有限公司 移位寄存单元、移位寄存器及其驱动方法、显示装置
CN108597452A (zh) * 2018-03-30 2018-09-28 上海天马有机发光显示技术有限公司 移位寄存器及其驱动方法、扫描驱动电路和显示装置
CN108898988A (zh) * 2018-08-23 2018-11-27 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、移位寄存器和显示装置
CN110189677A (zh) * 2019-06-20 2019-08-30 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022160888A1 (zh) * 2021-01-29 2022-08-04 云谷（固安）科技有限公司 移位寄存器、栅极驱动电路和显示面板
US11893922B2 (en) 2021-01-29 2024-02-06 Yungu (Gu'an) Technology Co., Ltd. Shift register, gate drive circuit and display panel

Also Published As

Publication number Publication date
CN110689844B (zh) 2021-03-12

Similar Documents

Publication Publication Date Title
US11127478B2 (en) Shift register unit and driving method thereof, gate driving circuit, and display device
EP3333843B1 (en) Shift register, gate driving circuit, display panel driving method, and display device
US11315471B2 (en) Shift register unit, driving device, display device and driving method
CN107424649B (zh) 一种移位寄存器、其驱动方法、发光控制电路及显示装置
CN114495829B (zh) 移位寄存器单元及驱动方法、栅极驱动电路、显示装置
US11875748B2 (en) Gate driving circuit, display substrate, display device and gate driving method for realizing frequency doubling output
CN107358902B (zh) 显示面板驱动器、显示装置及驱动显示面板的方法
US11837147B2 (en) Display substrate, display panel, display apparatus and display driving method
CN110503913B (zh) 一种扫描电路、显示面板和显示面板的驱动方法
US11373576B2 (en) Shift register and method of driving the same, gate driving circuit
CN113299223B (zh) 一种显示面板和显示装置
CN114596807A (zh) 显示面板及其驱动方法、显示装置
CN111710302B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN109389926B (zh) 移位寄存器、栅极驱动电路、阵列基板
CN113113071A (zh) 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN110689844B (zh) 一种移位寄存器及显示面板
CN112331126A (zh) 移位寄存器及其驱动方法、显示面板及显示装置
CN116631325A (zh) 一种显示面板及其驱动方法、显示装置
CN111739475B (zh) 一种移位寄存器及显示面板
CN111739476B (zh) 一种移位寄存器及显示面板
CN110767177B (zh) 一种扫描电路及其驱动方法、显示面板和显示装置
CN114207704B (zh) 栅极驱动电路、显示基板、显示装置和栅极驱动方法
US20220406244A1 (en) Shift register and driving method thereof, gate driver and display device
CN215527203U (zh) 移位寄存器单元、栅极驱动电路及显示面板
CN116030747A (zh) 扫描电路和显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant