KR20120076994A - 발광표시장치용 발광제어라인구동부 - Google Patents
발광표시장치용 발광제어라인구동부 Download PDFInfo
- Publication number
- KR20120076994A KR20120076994A KR1020100138792A KR20100138792A KR20120076994A KR 20120076994 A KR20120076994 A KR 20120076994A KR 1020100138792 A KR1020100138792 A KR 1020100138792A KR 20100138792 A KR20100138792 A KR 20100138792A KR 20120076994 A KR20120076994 A KR 20120076994A
- Authority
- KR
- South Korea
- Prior art keywords
- node
- turned
- output
- clock
- pulse
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 15
- 239000000872 buffer Substances 0.000 claims description 50
- 230000005540 biological transmission Effects 0.000 claims description 40
- 230000001360 synchronised effect Effects 0.000 claims description 2
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 abstract description 24
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 abstract description 24
- 230000000087 stabilizing effect Effects 0.000 abstract 1
- 102100040856 Dual specificity protein kinase CLK3 Human genes 0.000 description 17
- 101000749304 Homo sapiens Dual specificity protein kinase CLK3 Proteins 0.000 description 17
- 102100040858 Dual specificity protein kinase CLK4 Human genes 0.000 description 15
- 101000749298 Homo sapiens Dual specificity protein kinase CLK4 Proteins 0.000 description 15
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 12
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 12
- 229910003844 NSO2 Inorganic materials 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000000593 degrading effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2230/00—Details of flat display driving waveforms
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
- G09G2310/061—Details of flat display driving waveforms for resetting or blanking
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
본 발명은 발광제어신호를 안정적으로 출력하여 화질을 향상시킬 수 있는 발광표시장치용 발광제어라인구동부에 대한 것으로, 쉬프트 레지스터로부터 순차적으로 출력되는 출력펄스들을 공급받아 이들을 반전시키고 버퍼링하여 n개의 발광제어신호들을 순차적으로 출력하는 발광제어신호출력부를 구비하며; 상기 발광제어신호출력부는 상기 n개의 발광제어신호들을 순차적으로 출력하는 n개의 반전버퍼부들을 포함하며; 각 반전버퍼부는, 상기 쉬프트 레지스터로부터의 출력펄스에 응답하여 고전압전송라인으로부터의 고전압을 스위칭하여 출력하는 고전압스위칭부; 상기 쉬프트 레지스터로부터의 출력펄스에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 고전압전송라인과 이 반전버퍼부의 출력단자를 서로 전기적으로 연결하는 풀업 스위칭소자; 외부로부터의 4상 이상의 클럭펄스들 중 서로 다른 상을 갖는 3상의 클럭펄스들에 근거하여 부트스트랩핑된 제 1 노드제어신호를 출력하는 제 1 노드제어신호출력부; 상기 고전압스위칭부로부터의 고전압 및 상기 4상 이상의 클럭펄스들 중 서로 다른 상을 갖는 3상의 클럭펄스들에 근거하여 부트스트랩핑된 제 2 노드제어신호를 출력하는 제 2 노드제어신호출력부; 상기 제 1 및 제 2 노드제어신호출력부로부터의 제 1 및 제 2 노드제어신호와 상기 고전압스위칭부로부터의 고전압에 근거하여 리세트노드의 전압을 제어하는 노드제어부; 및, 상기 리세트노드의 신호상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 저전압을 전송하는 저전압전송라인과 상기 출력단자를 서로 전기적으로 연결하는 풀다운 스위칭소자를 포함함을 특징으로 한다.
Description
본 발명은 발광표시장치용 발광제어라인구동부에 관한 것으로, 특히 발광제어신호를 안정적으로 출력하여 화질을 향상시킬 수 있는 발광표시장치용 발광제어라인구동부에 대한 것이다.
종래의 발광제어라인구동부는 출력 이후 리세트노드가 플로팅 상태로 유지되기 때문에 외부로부터의 노이즈에 취약한 구조였다. 이에 따라 이 발광제어라인구동부로부터 출력된 발광제어신호가 왜곡되어 발광표시장치의 화질이 저하되는 문제점이 있었다.
본 발명은 상술된 바와 같은 문제점을 해결하기 위하여 안출된 것으로, 리세트노드에 주기적으로 저전압을 제공하여 이 리세트노드의 전압 레벨을 안정화시킴으로써 발광제어신호를 안정하고, 이에 따라 발광표시장치의 화질을 향상시킬 수 있는 발광표시장치용 발광제어라인구동부를 제공하는데 그 목적이 있다.
본 발명에 따른 발광표시장치용 발광제어라인구동부는, 쉬프트 레지스터로부터 순차적으로 출력되는 출력펄스들을 공급받아 이들을 반전시키고 버퍼링하여 n개의 발광제어신호들을 순차적으로 출력하는 발광제어신호출력부를 구비하며; 상기 발광제어신호출력부는 상기 n개의 발광제어신호들을 순차적으로 출력하는 n개의 반전버퍼부들을 포함하며; 각 반전버퍼부는, 상기 쉬프트 레지스터로부터의 출력펄스에 응답하여 고전압전송라인으로부터의 고전압을 스위칭하여 출력하는 고전압스위칭부; 상기 쉬프트 레지스터로부터의 출력펄스에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 고전압전송라인과 이 반전버퍼부의 출력단자를 서로 전기적으로 연결하는 풀업 스위칭소자; 외부로부터의 4상 이상의 클럭펄스들 중 서로 다른 상을 갖는 3상의 클럭펄스들에 근거하여 부트스트랩핑된 제 1 노드제어신호를 출력하는 제 1 노드제어신호출력부; 상기 고전압스위칭부로부터의 고전압 및 상기 4상 이상의 클럭펄스들 중 서로 다른 상을 갖는 3상의 클럭펄스들에 근거하여 부트스트랩핑된 제 2 노드제어신호를 출력하는 제 2 노드제어신호출력부; 상기 제 1 및 제 2 노드제어신호출력부로부터의 제 1 및 제 2 노드제어신호와 상기 고전압스위칭부로부터의 고전압에 근거하여 리세트노드의 전압을 제어하는 노드제어부; 및, 상기 리세트노드의 신호상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 저전압을 전송하는 저전압전송라인과 상기 출력단자를 서로 전기적으로 연결하는 풀다운 스위칭소자를 포함함을 특징으로 한다.
제 n 반전버퍼부에 구비된 고전압스위칭부는, 상기 쉬프트 레지스터로부터의 제 n 출력펄스에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 고전압전송라인으로부터의 상기 고전압을 스위칭하여 출력하는 제 1 스위칭소자; 및, 상기 쉬프트 레지스터로부터의 제 n 출력펄스에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 고전압전송라인과 상기 리세트노드를 서로 전기적으로 연결하는 제 2 스위칭소자를 포함함을 특징으로 한다.
상기 4상의 클럭펄스들은 순차적인 위상차를 갖는 제 1 내지 제 4 클럭펄스들을 포함하며; 상기 제 n 반전버퍼부에 구비된 제 1 노드제어신호출력부는, 상기 제 1 클럭펄스에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 제 1 부트스트랩노드와 상기 제 2 클럭펄스를 전송하는 제 2 클럭전송라인을 서로 전기적으로 연결하는 제 3 스위칭소자; 상기 제 1 부트스트랩노드에 공급된 전압에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 3 클럭펄스를 전송하는 제 3 클럭전송라인과 제 1 제어노드를 서로 전기적으로 연결하는 제 4 스위칭소자; 및, 상기 제 1 부트스트랩노드와 상기 제 1 제어노드 사이에 접속된 제 1 부트스트랩커패시터를 포함함을 특징으로 한다.
상기 제 n 반전버퍼부에 구비된 제 2 노드제어신호출력부는, 상기 제 3 클럭펄스에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 제 2 부트스트랩노드와 상기 제 4 클럭펄스를 전송하는 제 4 클럭전송라인을 서로 전기적으로 연결하는 제 5 스위칭소자; 상기 제 2 부트스트랩노드에 공급된 전압에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 1 클럭펄스를 전송하는 제 1 클럭전송라인과 제 2 제어노드를 서로 전기적으로 연결하는 제 6 스위칭소자; 및, 상기 제 2 부트스트랩노드와 상기 제 2 제어노드 사이에 접속된 제 2 부트스트랩커패시터를 포함하며; 상기 제 1 스위칭소자로부터의 스위칭되어 출력된 고전압이 상기 제 2 부트스트랩노드에 공급됨을 특징으로 한다.
상기 제 n 반전버퍼부에 구비된 노드제어부는, 상기 제 1 부트스트랩노드에 공급된 전압에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 리세트노드와 상기 저전압전송라인을 서로 전기적으로 연결하는 제 7 스위칭소자; 및, 상기 제 2 부트스트랩노드에 공급된 전압에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 리세트노드와 상기 저전압전송라인을 서로 전기적으로 연결하는 제 8 스위칭소자를 포함함을 특징으로 한다.
상기 제 1 내지 제 4 클럭펄스들 중 서로 인접한 기간에 순차적으로 출력되는 클럭펄스들의 펄스폭들이 중첩된 것을 특징으로 한다.
먼저 출력된 클럭펄스의 펄스폭의 후반 1/2 구간이 이후에 출력된 클럭펄스의 펄스폭의 전반 1/2 구간과 중첩된 것을 특징으로 한다.
제 1 내지 제 4 클럭펄스들 중 어느 하나와 상기 제 n 반전버퍼부에 공급되는 제 n 출력펄스가 동기된 것을 특징으로 한다.
상기 쉬프트 레지스터로부터 출력된 n개의 출력펄스들 각각의 펄스폭은 상기 제 1 내지 제 4 클럭펄스들 중 어느 하나의 펄스폭과 동일하며; 상기 n개의 출력펄스들은 중첩하지 않는 것을 특징으로 한다.
본 발명에 따른 발광표시장치용 발광제어라인구동부는 다음과 같은 효과를 갖는다.
본 발명에 따르면, 제 1 노드제어신호출력부와 제 2 노드제어신호출부가 매 기간마다 번갈아 가며 동작하면서, 부트스트랩핑된 제 1 노드제어신호와 제 2 노드제어신호를 교번하여 출력한다. 이에 따라, 제 7 스위칭소자와 제 8 스위칭소자가 매 기간마다 교번적으로 턴-온되고, 이로 인해 리세트노드가 매 주기마다 저전압을 공급받게 된다. 이에 따라, 리세트노드가 일정한 저전압으로 안정화되고, 그로 인해 풀다운 스위칭소자가 발광제어신호라인의 신호상태를 안정화할 수 있다.
도 1은 본 발명의 실시예에 따른 발광표시장치용 발광제어라인구동부를 나타낸 도면
도 2는 도 1의 발광제어신호출력부에 공급되는 각종 신호들을 나타낸 도면
도 3은 발광제어신호출력부의 상세 구성을 나타낸 도면
도 4는 도 3의 제 1 반전버퍼부의 회로 구성을 나타낸 도면
도 5a 및 도 5b는 본 발명과 종래의 기술을 비교 설명하기 위한 도면
도 2는 도 1의 발광제어신호출력부에 공급되는 각종 신호들을 나타낸 도면
도 3은 발광제어신호출력부의 상세 구성을 나타낸 도면
도 4는 도 3의 제 1 반전버퍼부의 회로 구성을 나타낸 도면
도 5a 및 도 5b는 본 발명과 종래의 기술을 비교 설명하기 위한 도면
도 1은 본 발명의 실시예에 따른 발광표시장치용 발광제어라인구동부를 나타낸 도면이다.
본 발명에 따른 발광제어라인구동부는, 도 1에 도시된 바와 같이, 쉬프트 레지스터(SR) 및 발광제어신호출력부(ESO)를 포함한다.
쉬프트 레지스터(SR)는 스타트 펄스 및 서로 다른 위상을 갖는 다수의 클럭펄스들에 근거하여 n개의 출력펄스들(OP1 내지 OPn)을 순차적으로 출력한다. 그리고, 이 n개의 출력펄스들(OP1 내지 OPn)을 발광제어신호출력부(ESO)로 공급한다.
발광제어신호출력부(ESO)는 쉬프트 레지스터(SR)로부터 순차적으로 출력되는 n개의 출력펄스들(OP1 내지 OPn)을 공급받아 이들을 반전시키고 버퍼링하여 n개의 발광제어신호들(ES1 내지 ESn)을 순차적으로 출력한다.
이 발광제어신호출력부(ESO)로부터 출력된 n개의 발광제어신호들(ES1 내지 ESn)은 발광표시장치의 화소에 공급된다. 즉, 이 화소는 발광소자와 데이터 신호에 따른 구동전류를 발생시켜 이 발광소자에 공급하는 화소회로를 포함하는 바, 이 발광제어신호는 화소회로에 공급된다. 좀 더 구체적으로, 이러한 화소회로는 구동전류를 스위칭하는 구동스위칭소자를 포함한 다수의 스위칭소자들을 포함하는 바, 이 발광제어신호는 이들 스위칭소자들 중 발광소자의 발광을 제어하는 발광제어스위칭소자의 게이트전극에 공급된다. 이 발광제어스위칭소자는 이 발광제어신호가 로우전압으로 유지될 때 구동스위칭소자와 발광소자간을 전기적으로 접속시킨다. 물론, 상술된 화소의 구조는 어디까지나 하나의 실시예일 뿐, 본 발명에 따른 발광제어라인구동부는 발광제어스위칭소자를 포함하는 공지된 어떠한 화소에도 사용될 수 있다.
도 2는 도 1의 발광제어신호출력부(ESO)에 공급되는 각종 신호들을 나타낸 도면이다.
도 2에는 n개의 출력펄스들(OP1 내지 OPn) 중 4개의 출력펄스들(OP1 내지 OP4)이 도시되어 있는 바, 이 출력펄스들(OP1 내지 OP4)은 순차적으로 출력된다. 이 출력펄스들(OP1 내지 OP4)의 펄스폭(로우전압의 펄스폭)은 모두 동일하다. 또한, 각 출력펄스들(OP1 내지 OP4)의 펄스폭은 중첩되지 않는다.
발광제어신호출력부(ESO)는 서로 다른 위상을 갖는 적어도 4상의 클럭펄스들이 공급될 수 있는 바, 도 2에는 하나의 예로서 4상의 클럭펄스(CLK1 내지 CLK4)들이 도시되어 있다. 이 제 1 내지 제 4 클럭펄스들(CLK1 내지 CLK4) 중 서로 인접한 기간에 순차적으로 출력되는 클럭펄스들의 펄스폭들은 중첩되어 있다. 예를 들어, 도 2에 도시된 바와 같이, 먼저 출력된 클럭펄스의 펄스폭의 후반 1/2 구간이 이후에 출력된 클럭펄스의 펄스폭의 전반 1/2 구간과 중첩된다.
도 2에는 n개의 발광제어신호들(ES1 내지 ESn) 중 4개의 발광제어신호들이 도시되어 있는 바, 각 발광제어신호들(ES1 내지 ES4)은 출력펄스와 동일한 펄스폭을 가진다. 이 발광제어신호들(ES1 내지 ES4)은 출력펄스들(OP1 내지 OP4)에 대하여 반전된 형태를 갖는다.
도 3은 발광제어신호출력부(ESO)의 상세 구성을 나타낸 도면이다.
발광제어신호출력부(ESO)는, 도 3에 도시된 바와 같이, n개의 발광제어신호들(ES1 내지 ESn)을 출력하는 n개의 반전버퍼부들(IB1 내지 IBn)을 포함한다. n개의 반전버퍼부들(IB1 내지 IBn)은 n개의 출력단자들(OT1 내지 OTn)을 통해 n개의 발광제어신호들(ES1 내지 ESn)을 출력한다.
n개의 반전버퍼부들(IB1 내지 IBn) 각각은 쉬프트 레지스터(SR)로부터의 해당 출력펄스, 서로 다른 위상을 갖는 4상의 클럭펄스들(CLK1 내지 CLK4), 고전압(VGH) 및 저전압(VGL)에 근거하여 n개의 발광제어신호들(ES1 내지 ESn)을 순차적으로 출력한다. 이 4상의 클럭펄스들(CLK1 내지 CLK4)은 제 1 내지 제 4 클럭펄스(CLK1 내지 CLK4)를 의미하는 바, 제 1 클럭펄스(CLK1)는 제 1 클럭전송라인(CL1)에 공급되며, 제 2 클럭펄스(CLK2)는 제 2 클럭전송라인(CL2)에 공급되며, 제 3 클럭펄스(CLK3)는 제 3 클럭전송라인(CL3)에 공급되며, 그리고 제 4 클럭펄스(CLK4)는 제 4 클럭전송라인(CL4)에 공급된다.
이들 반전버퍼부(IB1 내지 IBn)는 모두 동일한 회로 구성을 갖는 바, 대표적으로 제 1 반전버퍼부(IB1)를 예를 들어 그 회로 구성을 설명하면 다음과 같다.
도 4는 도 3의 제 1 반전버퍼부(IB1)의 회로 구성을 나타낸 도면이다.
제 1 반전버퍼부(IB1)는, 도 3에 도시된 바와 같이, 고전압스위칭부(HVO), 풀업 스위칭소자(TrU), 제 1 노드제어신호출력부(NSO1), 제 2 노드제어신호출력부(NSO2) 및 풀다운 스위칭소자(TrD)를 포함한다.
제 1 반전버퍼부(IB1)에 구비된 고전압스위칭부(HVO)는 쉬프트 레지스터(SR)로부터의 제 1 출력펄스(OP1)에 응답하여 고전압전송라인(HL)으로부터의 고전압(VGH)을 스위칭하여 출력한다.
제 1 반전버퍼부(IB1)에 구비된 풀업 스위칭소자(TrU)는 쉬프트 레지스터(SR)로부터의 제 1 출력펄스(OP1)에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 고전압전송라인(HL)과 이 제 1 출력단자(OT1)를 서로 전기적으로 연결한다.
제 1 반전버퍼부(IB1)에 구비된 제 1 노드제어신호출력부(NSO1)는 4상 클럭펄스들 중 서로 다른 위상을 갖는 3상의 클럭펄스들에 근거하여, 부트스트랩핑된 제 1 노드제어신호를 출력한다. 즉, 제 1 노드제어신호출력부(NSO1)에는 제 1, 제 2 및 제 3 클럭펄스(CLK1, CLK2, CLK3)들이 공급된다.
제 1 반전버퍼부(IB1)에 구비된 제 2 노드제어신호출력부(NSO2)는 고전압스위칭부(HVO)로부터의 고전압(VGH) 및 4상 클럭펄스들 중 서로 다른 위상을 갖는 3상의 클럭펄스들에 근거하여, 부트스트랩핑된 제 2 노드제어신호를 출력한다. 즉, 제 2 노드제어신호출력부(NSO2)에는 제 1, 제 3 및 제 4 클럭펄스(CLK1, CLK3, CLK4)들이 공급된다.
제 1 반전버퍼부(IB1)에 구비된 노드제어부(NCB)는 제 1 및 제 2 노드제어신호출력부(NSO2)로부터의 제 1 및 제 2 노드제어신호와 고전압스위칭부(HVO)로부터의 고전압(VGH)에 근거하여 리세트노드(RN)의 전압을 제어한다.
제 1 반전버퍼부(IB1)에 구비된 풀다운 스위칭소자(TrD)는 리세트노드(RN)의 신호상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 저전압(VGL)을 전송하는 저전압전송라인(LL)과 제 1 출력단자(OT1)를 서로 전기적으로 연결한다.
여기서, 고전압스위칭부(HVO), 제 1 노드제어신호출력부(NSO1), 제 2 노드제어신호출력부(NSO2) 및 노드제어부(NCB)의 상세 구성을 설명하면 다음과 같다.
제 1 반전버퍼부(IB1)에 구비된 고전압스위칭부(HVO)는 제 1 및 제 2 스위칭소자(Tr1, Tr2)를 포함한다.
제 1 스위칭소자(Tr1)는 쉬프트 레지스터(SR)로부터의 제 1 출력펄스(OP1)에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 고전압전송라인(HL)으로부터의 고전압(VGH)을 스위칭하여 출력한다.
제 2 스위칭소자(Tr2)는 쉬프트 레지스터(SR)로부터의 제 1 출력펄스(OP1)에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 고전압전송라인(HL)과 리세트노드(RN)를 서로 전기적으로 연결한다.
제 1 반전버퍼부(IB1)에 구비된 제 1 노드제어신호출력부(NSO1)는 제 3 및 제 4 스위칭소자(Tr3, Tr4)와 제 1 부트스트랩커패시터(C1)를 포함한다.
제 3 스위칭소자(Tr3)는 제 1 클럭펄스(CLK1)에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 제 1 부트스트랩노드(BN1)와 제 2 클럭전송라인(CL2)을 서로 전기적으로 연결한다.
제 4 스위칭소자(Tr4)는 제 1 부트스트랩노드(BN1)에 공급된 전압에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 제 3 클럭전송라인(CL3)과 제 1 제어노드(CN1)를 서로 전기적으로 연결한다.
제 1 부트스트랩커패시터(C1)는 제 1 부트스트랩노드(BN1)와 제 1 제어노드(CN1) 사이에 접속된다.
제 1 반전버퍼부(IB1)에 구비된 제 2 노드제어신호출력부(NSO2)는, 제 5 및 제 6 스위칭소자(Tr5, Tr6)와 제 2 부트스트랩커패시터(C2)를 포함한다.
제 5 스위칭소자(Tr5)는 제 3 클럭펄스(CLK3)에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 제 2 부트스트랩노드(BN2)와 제 4 클럭전송라인(CL4)을 서로 전기적으로 연결한다.
제 6 스위칭소자(Tr6)는 제 2 부트스트랩노드(BN2)에 공급된 전압에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 제 1 클럭전송라인(CL1)과 제 2 제어노드(CN2)를 서로 전기적으로 연결한다.
제 2 부트스트랩커패시터(C2)는 제 2 부트스트랩노드(BN2)와 제 2 제어노드(CN2) 사이에 접속된다.
여기서, 제 1 스위칭소자(Tr1)로부터의 스위칭되어 출력된 고전압(VGH)은 제 2 부트스트랩노드(BN2)에 공급된다.
제 1 반전버퍼부(IB1)에 구비된 노드제어부(NCB)는, 제 7 및 제 8 스위칭소자(Tr7, Tr8)를 포함한다.
제 7 스위칭소자(Tr7)는 제 1 부트스트랩노드(BN1)에 공급된 전압에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 리세트노드(RN)와 저전압전송라인(LL)을 서로 전기적으로 연결한다.
제 8 스위칭소자(Tr8)는 제 2 부트스트랩노드(BN2)에 공급된 전압에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 리세트노드(RN)와 저전압전송라인(LL)을 서로 전기적으로 연결한다.
상술된 풀업 스위칭소자(TrU), 풀다운 스위칭소자(TrD), 그리고 제 1 내지 제 8 스위칭소자(Tr1 내지 Tr8)들은 모두 P타입 트랜지스터이다.
이와 같이 구성된 제 1 반전버퍼부(IB1)부의 동작을, 도 2 및 도 4를 참조하여, 상세히 설명하면 다음과 같다.
제 1 기간(T1)
먼저, 제 1 기간(T1)에서의 제 1 반전버퍼부(IB1)의 동작을 설명하면 다음과 같다.
제 1 기간(T1)에는 제 1 출력펄스(OP1), 제 1 클럭펄스(CLK1) 및 제 2 클럭펄스(CLK2)가 액티브 상태(로우전압의 상태)로 유지된다. 이때, 이 제 2 클럭펄스(CLK2)는 제 1 기간(T1)의 후반부에만 액티브 상태로 유지된다.
이에 따라, 액티브 상태의 제 1 출력펄스(OP1)에 의해 제 1 스위칭소자(Tr1), 제 2 스위칭소자(Tr2) 및 풀업 스위칭소자(TrU)가 모두 턴-온된다. 또한, 액티브 상태의 제 1 클럭펄스(CLK1)에 의해 제 3 스위칭소자(Tr3)가 턴-온된다.
그러면, 턴-온된 제 1 스위칭소자(Tr1)를 통해 고전압(VGH)이 제 2 부트스트랩노드(BN2)에 공급되며, 이 제 2 부트스트랩노드(BN2)에 게이트전극을 통해 접속된 제 6 스위칭소자(Tr6)는 턴-오프된다.
그리고, 턴-온된 제 2 스위칭소자(Tr2)를 통해 고전압(VGH)이 리세트노드(RN)에 공급된다. 이에 따라 이 리세트노드(RN)에 게이트전극을 통해 접속된 풀다운 스위칭소자(TrD)가 턴-오프된다.
그리고, 턴-온된 제 3 스위칭소자(Tr3)를 통해 제 1 부트스트랩노드(BN1)로 제 2 클럭펄스(CLK2)가 공급된다. 이때, 이 제 2 클럭펄스(CLK2)는 제 1 기간(T1)의 전반부에 비액티브 상태(하이전압 상태)이고 후반부에 액티브 상태(로우전압 상태)이므로, 이 제 1 기간(T1)동안 제 1 부트스트랩노드(BN1)는 고전압(VGH)에 해당하는 레벨에서 저전압(VGL)에 해당하는 레벨로 변환된다. 이 제 1 부트스트랩노드(BN1)가 저전압(VGL)에 해당하는 레벨로 변경됨에 따라, 이 제 1 부트스트랩노드(BN1)에 게이트전극을 통해 접속된 제 4 스위칭소자(Tr4)가 턴-온된다. 그러면, 이 턴-온된 제 4 스위칭소자(Tr4)를 통해 제 3 클럭펄스(CLK3)가 제 1 제어노드(CN1)에 공급된다. 이 제 1 제어노드(CN1)에 공급된 제 3 클럭펄스(CLK3)는 비액티브 상태이므로, 이 제 1 제어노드(CN1)에 게이트전극을 통해 접속된 제 7 스위칭소자(Tr7)는 턴-오프된다.
그리고, 상술된 비액티브 상태의 제 3 클럭펄스(CLK3)를 게이트전극을 통해 공급받는 제 5 스위칭소자(Tr5)도 턴-오프된다.
한편, 상술된 턴-온된 풀업 스위칭소자(TrU)를 통해 고전압(VGH)이 제 1 출력단자(OT1)로 공급된다. 이에 따라, 이 제 1 기간(T1)동안 제 1 출력단자(OT1) 및 이에 접속된 제 1 발광제어신호라인에는 비액티브 상태(하이전압 상태)의 제 1 발광제어신호(ES1)가 공급된다.
제 2 기간(T2)
이어서, 제 2 기간(T2)에서의 제 1 반전버퍼부(IB1)의 동작을 설명하면 다음과 같다.
제 2 기간(T2)에는 제 2 출력펄스(OP2), 제 2 클럭펄스(CLK2), 제 3 클럭펄스(CLK3) 및 제 4 클럭펄스(CLK4)가 액티브 상태(로우전압의 상태)로 유지된다. 이때, 이 제 2 클럭펄스(CLK2)는 제 2 기간(T2)의 전반부에만 액티브 상태로 유지되며, 제 4 클럭펄스(CLK4)는 제 2 기간(T2)의 후반부에만 액티브 상태로 유지된다. 반면, 제 1 출력펄스(OP1) 및 제 1 클럭펄스(CLK1)는 비액티브 상태로 유지된다.
이에 따라, 비액티브 상태의 제 1 출력펄스(OP1)에 의해 제 1 스위칭소자(Tr1), 제 2 스위칭소자(Tr2) 및 풀업 스위칭소자(TrU)가 모두 턴-오프된다. 또한, 비액티브 상태의 제 1 클럭펄스(CLK1)에 의해 제 3 스위칭소자(Tr3)도 턴-오프된다.
이 제 3 스위칭소자(Tr3)가 턴-오프됨에 따라, 제 1 부트스트랩노드(BN1)가 플로팅 상태로 된다. 이때, 제 4 스위칭소자(Tr4)의 소스전극으로 액티브 상태의 제 3 클럭펄스(CLK3)가 공급됨에 따라 이 제 4 스위칭소자(Tr4)의 기생 커패시터에 의해 플로팅 상태의 제 1 부트스트랩노드(BN1)의 전압이 부극성 방향으로 크게 상승한다. 이에 따라 제 4 스위칭소자(Tr4)가 완전하게 턴-온되어, 이 제 4 스위칭소자(Tr4)로부터 액티브 상태의 제 3 클럭펄스(CLK3)가 제 1 제어노드(CN1)를 통해 안정적으로 출력된다. 이때, 제 1 제어노드(CN1)에 공급된 제 3 클럭펄스(CLK3) 및 제 1 부트스트랩커패시터(C1)에 의해 제 1 부트스트랩노드(BN1)의 전압이 다시 한번 부극성 방향으로 크게 증가한다. 이에 따라, 제 4 스위칭소자(Tr4)가 완전하게 턴-온된 상태를 유지할 수 있다. 이때, 이 제 1 제어노드(CN1)에 게이트전극을 통해 접속된 제 7 스위칭소자(Tr7)가 턴-온되며, 이 턴-온된 제 7 스위칭소자(Tr7)를 통해 저전압(VGL)이 리세트노드(RN)에 공급된다. 그러면, 이 리세트노드(RN)에 게이트전극을 통해 접속된 풀다운 스위칭소자(TrD)가 턴-온되고, 이 턴-온된 풀다운 스위칭소자(TrD)를 통해 저전압(VGL)이 출력된다. 이 출력된 저전압(VGL)은 제 1 출력단자(OT1)를 통해 제 1 발광제어라인으로 공급된다.
이에 따라, 이 제 2 기간(T2)동안 제 1 출력단자(OT1) 및 이에 접속된 제 1 발광제어신호라인에는 액티브 상태(로우전압 상태)의 제 1 발광제어신호(ES1)가 공급된다.
한편, 이 제 2 기간(T2)에는 제 3 클럭펄스(CLK3)가 액티브 상태로 유지되므로, 이를 공급받는 제 5 스위칭소자(Tr5)가 턴-온된다.그러면, 이 턴-온된 제 5 스위칭소자(Tr5)를 통해 제 2 부트스트랩노드(BN2)로 제 4 클럭펄스(CLK4)가 공급된다. 이때, 이 제 4 클럭펄스(CLK4)는 제 2 기간(T2)의 전반부에 비액티브 상태(하이전압 상태)이고 후반부에 액티브 상태(로우전압 상태)이므로, 이 제 2 기간(T2)동안 제 2 부트스트랩노드(BN2)는 고전압(VGH)에 해당하는 레벨에서 저전압(VGL)에 해당하는 레벨로 변환된다. 이 제 2 부트스트랩노드(BN2)가 저전압(VGL)에 해당하는 레벨로 변경됨에 따라, 이 제 2 부트스트랩노드(BN2)에 게이트전극을 통해 접속된 제 6 스위칭소자(Tr6)가 턴-온된다. 그러면, 이 턴-온된 제 6 스위칭소자(Tr6)를 통해 제 1 클럭펄스(CLK1)가 제 2 제어노드(CN2)에 공급된다. 이 제 2 제어노드(CN2)에 공급된 제 1 클럭펄스(CLK1)는 비액티브 상태이므로, 이 제 2 제어노드(CN2)에 게이트전극을 통해 접속된 제 8 스위칭소자(Tr8)는 턴-오프된다.
이와 같이 제 2 기간(T2)에는 제 1 노드제어신호출력부(NSO1)가 부스트트래핑된 제 1 노드제어신호(제 3 클럭펄스(CLK3))를 출력하여 제 7 스위칭소자(Tr7)를 턴-온 상태로 유지함으로써 결국 리세트노드(RN)가 로우상태로 안정적으로 유지되게끔 한다.
한편, 도면에 도시하지 않았지만, 이 제 2 기간(T2)에는 제 2 반전버퍼부(IB2)가 상술된 제 1 기간(T1)의 제 1 반전버퍼부(IB1)와 같은 동작을 수행한다. 즉, 이 제 2 반전버퍼부(IB2)는 이 제 2 기간(T2)에 비액티브 상태의 제 2 발광제어신호(ES2)를 출력한다.
제 3 기간(T3)
이어서, 제 3 기간(T3)에서의 제 1 반전버퍼부(IB1)의 동작을 상세히 설명하면 다음과 같다.
제 3 기간(T3)에는 제 3 출력펄스(OP3), 제 1 클럭펄스(CLK1), 제 2 클럭펄스(CLK2) 및 제 4 클럭펄스(CLK4)가 액티브 상태(로우전압의 상태)로 유지된다. 이때, 이 제 2 클럭펄스(CLK2)는 제 3 기간(T3)의 후반부에만 액티브 상태로 유지되며, 제 4 클럭펄스(CLK4)는 제 3 기간(T3)의 전반부에만 액티브 상태로 유지된다. 반면, 제 1 및 제 2 출력펄스(OP2)는 비액티브 상태로 유지된다.
이에 따라, 비액티브 상태의 제 1 출력펄스(OP1)에 의해 제 1 스위칭소자(Tr1), 제 2 스위칭소자(Tr2) 및 풀업 스위칭소자(TrU)가 모두 턴-오프된다. 또한, 비액티브 상태의 제 3 클럭펄스(CLK3)에 의해 제 5 스위칭소자(Tr5)도 턴-오프된다.
이 제 5 스위칭소자(Tr5)가 턴-오프됨에 따라, 제 2 부트스트랩노드(BN2)가 플로팅 상태로 된다. 이때, 제 6 스위칭소자(Tr6)의 소스전극으로 액티브 상태의 제 1 클럭펄스(CLK1)가 공급됨에 따라 이 제 6 스위칭소자(Tr6)의 기생 커패시터에 의해 플로팅 상태의 제 2 부트스트랩노드(BN2)의 전압이 부극성 방향으로 크게 상승한다. 이에 따라 제 6 스위칭소자(Tr6)가 완전하게 턴-온되어, 이 제 6 스위칭소자(Tr6)로부터 액티브 상태의 제 1 클럭펄스(CLK1)가 제 2 제어노드(CN2)를 통해 안정적으로 출력된다. 이때, 제 2 제어노드(CN2)에 공급된 제 1 클럭펄스(CLK1) 및 제 2 부트스트랩커패시터(C2)에 의해 제 2 부트스트랩노드(BN2)의 전압이 다시 한번 부극성 방향으로 크게 증가한다. 이에 따라, 제 6 스위칭소자(Tr6)가 완전하게 턴-온된 상태를 유지할 수 있다. 이때, 이 제 2 제어노드(CN2)에 게이트전극을 통해 접속된 제 8 스위칭소자(Tr8)가 턴-온되며, 이 턴-온된 제 8 스위칭소자(Tr8)를 통해 저전압(VGL)이 리세트노드(RN)에 공급된다. 그러면, 이 리세트노드(RN)에 게이트전극을 통해 접속된 풀다운 스위칭소자(TrD)가 턴-온되고, 이 턴-온된 풀다운 스위칭소자(TrD)를 통해 저전압(VGL)이 출력된다. 이 출력된 저전압(VGL)은 제 1 출력단자(OT1)를 통해 제 1 발광제어라인으로 공급된다.
이에 따라, 이 제 3 기간(T3)동안 제 1 출력단자(OT1) 및 이에 접속된 제 1 발광제어신호라인에는 액티브 상태(로우전압 상태)의 제 1 발광제어신호가 공급된다.
한편, 이 제 3 기간(T3)에는 제 1 클럭펄스(CLK1)가 액티브 상태로 유지되므로, 이를 공급받는 제 3 스위칭소자(Tr3)가 턴-온된다. 그러면, 이 턴-온된 제 3 스위칭소자(Tr3)를 통해 제 1 부트스트랩노드(BN1)로 제 2 클럭펄스(CLK2)가 공급된다. 이때, 이 제 2 클럭펄스(CLK2)는 제 3 기간(T3)의 전반부에 비액티브 상태(하이전압 상태)이고 후반부에 액티브 상태(로우전압 상태)이므로, 이 제 3 기간(T3)동안 제 1 부트스트랩노드(BN1)는 고전압(VGH)에 해당하는 레벨에서 저전압(VGL)에 해당하는 레벨로 변환된다. 이 제 1 부트스트랩노드(BN1)가 저전압(VGL)에 해당하는 레벨로 변경됨에 따라, 이 제 1 부트스트랩노드(BN1)에 게이트전극을 통해 접속된 제 4 스위칭소자(Tr4)가 턴-온된다. 그러면, 이 턴-온된 제 4 스위칭소자(Tr4)를 통해 제 3 클럭펄스(CLK3)가 제 2 제어노드(CN2)에 공급된다. 이 제 2 제어노드(CN2)에 공급된 제 3 클럭펄스(CLK3)는 비액티브 상태이므로, 이 제 2 제어노드(CN2)에 게이트전극을 통해 접속된 제 7 스위칭소자(Tr7)는 턴-오프된다.
이와 같이 제 3 기간(T3)에는 제 2 노드제어신호출력부(NSO2)가 부스트트래핑된 제 1 노드제어신호(제 1 클럭펄스(CLK1))를 출력하여 제 8 스위칭소자(Tr8)를 턴-온 상태로 유지함으로써 결국 리세트노드(RN)가 로우상태로 안정적으로 유지되게끔 한다.
이 제 1 반전버퍼부(IB1)는 한 프레임 이후 제 1 출력펄스(OP1)가 다시 공급될 때까지 상술된 제 2 기간(T2) 및 제 3 기간(T3)의 동작을 교번적으로 반복함으로써 리세트노드(RN)에 주기적으로 저전압(VGL)을 공급한다.
한편, 도면에 도시하지 않았지만, 이 제 3 기간(T3)에는 제 3 반전버퍼부(IB3)가 상술된 제 1 기간(T1)의 제 1 반전버퍼부(IB1)와 같은 동작을 수행한다. 즉, 이 제 3 반전버퍼부(IB3)는 이 제 3 기간(T3)에 비액티브 상태의 제 3 발광제어신호(ES3)를 출력한다. 또한, 이 제 3 기간(T3)에는 제 2 반전버퍼부(IB2)가 상술된 제 2 기간(T2)의 제 1 반전버퍼부(IB1)와 같은 동작을 수행한다.
이와 같이 본 발명에 따르면, 제 1 노드제어신호출력부(NSO1)와 제 2 노드제어신호출부가 매 기간마다 번갈아 가며 동작하면서, 부트스트랩핑된 제 1 노드제어신호와 제 2 노드제어신호를 교번하여 출력한다. 이에 따라, 제 7 스위칭소자(Tr7)와 제 8 스위칭소자(Tr8)가 매 기간마다 교번적으로 턴-온되고, 이로 인해 리세트노드(RN)가 매 주기마다 저전압(VGL)을 공급받게 된다. 이에 따라, 리세트노드(RN)가 일정한 저전압(VGL)으로 안정화되고, 그로 인해 풀다운 스위칭소자(TrD)가 발광제어신호라인의 신호상태를 안정화할 수 있다.
도 5a 및 도 5b는 본 발명과 종래의 기술을 비교 설명하기 위한 도면이다. 즉, 도 5a에는 종래의 발광제어라인구동부로부터 출력된 발광제어신호들의 파형을 타나낸 것이고, 도 5b는 본 발명에 따른 발광제어라인구동부로부터 출력된 발광제어신호들의 파형을 나타낸 것이다.
도 5a 및 도 5b에 도시된 바와 같이, 본 발명에 따른 발광제어라인구동부로부터 출력된 발광제어신호들의 라이징 타임 및 폴링 타임이 종래의 발광제어라인구동부로부터 출력된 발광제어신호들의 라이징 타임 및 폴링 타임보다 더 짧음을 알 수 있다. 즉, 본 발명에서는 리세트노드(RN)가 안정화되기 때문에 발광제어신호들이 종래와 같이 왜곡되지 않고 안정적으로 출력된다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
Tr1 내지 Tr8: 제 1 내지 제 8 스위칭소자
CLK1 내지 CLK4: 제 1 내지 제 4 클럭펄스
OP1: 제 1 출력펄스
OT1: 제 1 출력단자
HVO: 고전압스위칭부
NSO1 및 NSO2: 제 1 및 제 2 노드제어신호출력부
NCB: 노드제어부
CN1 및 CN2: 제 1 및 제 2 제어노드
BN1 및 BN2: 제 1 및 제 2 부트스트랩노드
C1 및 C2: 제 1 및 제 2 부트스트랩커패시터
RN: 리세트노드
TrU: 풀업 스위칭소자
TrD: 풀다운 스위칭소자
VGH: 고전압
VGL: 저전압
HL: 고전압전송라인
LL: 저전압전송란인
ES1: 제 1 발광제어신호
CLK1 내지 CLK4: 제 1 내지 제 4 클럭펄스
OP1: 제 1 출력펄스
OT1: 제 1 출력단자
HVO: 고전압스위칭부
NSO1 및 NSO2: 제 1 및 제 2 노드제어신호출력부
NCB: 노드제어부
CN1 및 CN2: 제 1 및 제 2 제어노드
BN1 및 BN2: 제 1 및 제 2 부트스트랩노드
C1 및 C2: 제 1 및 제 2 부트스트랩커패시터
RN: 리세트노드
TrU: 풀업 스위칭소자
TrD: 풀다운 스위칭소자
VGH: 고전압
VGL: 저전압
HL: 고전압전송라인
LL: 저전압전송란인
ES1: 제 1 발광제어신호
Claims (9)
- 쉬프트 레지스터로부터 순차적으로 출력되는 출력펄스들을 공급받아 이들을 반전시키고 버퍼링하여 n개의 발광제어신호들을 순차적으로 출력하는 발광제어신호출력부를 구비하며;
상기 발광제어신호출력부는 상기 n개의 발광제어신호들을 순차적으로 출력하는 n개의 반전버퍼부들을 포함하며;
각 반전버퍼부는,
상기 쉬프트 레지스터로부터의 출력펄스에 응답하여 고전압전송라인으로부터의 고전압을 스위칭하여 출력하는 고전압스위칭부;
상기 쉬프트 레지스터로부터의 출력펄스에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 고전압전송라인과 이 반전버퍼부의 출력단자를 서로 전기적으로 연결하는 풀업 스위칭소자;
외부로부터의 4상 이상의 클럭펄스들 중 서로 다른 상을 갖는 3상의 클럭펄스들에 근거하여 부트스트랩핑된 제 1 노드제어신호를 출력하는 제 1 노드제어신호출력부;
상기 고전압스위칭부로부터의 고전압 및 상기 4상 이상의 클럭펄스들 중 서로 다른 상을 갖는 3상의 클럭펄스들에 근거하여 부트스트랩핑된 제 2 노드제어신호를 출력하는 제 2 노드제어신호출력부;
상기 제 1 및 제 2 노드제어신호출력부로부터의 제 1 및 제 2 노드제어신호와 상기 고전압스위칭부로부터의 고전압에 근거하여 리세트노드의 전압을 제어하는 노드제어부; 및,
상기 리세트노드의 신호상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 저전압을 전송하는 저전압전송라인과 상기 출력단자를 서로 전기적으로 연결하는 풀다운 스위칭소자를 포함함을 특징으로 하는 발광표시장치용 발광제어라인구동부. - 제 1 항에 있어서,
제 n 반전버퍼부에 구비된 고전압스위칭부는,
상기 쉬프트 레지스터로부터의 제 n 출력펄스에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 고전압전송라인으로부터의 상기 고전압을 스위칭하여 출력하는 제 1 스위칭소자; 및,
상기 쉬프트 레지스터로부터의 제 n 출력펄스에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 고전압전송라인과 상기 리세트노드를 서로 전기적으로 연결하는 제 2 스위칭소자를 포함함을 특징으로 하는 발광표시장치용 발광제어라인구동부. - 제 2 항에 있어서,
상기 4상의 클럭펄스들은 순차적인 위상차를 갖는 제 1 내지 제 4 클럭펄스들을 포함하며;
상기 제 n 반전버퍼부에 구비된 제 1 노드제어신호출력부는,
상기 제 1 클럭펄스에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 제 1 부트스트랩노드와 상기 제 2 클럭펄스를 전송하는 제 2 클럭전송라인을 서로 전기적으로 연결하는 제 3 스위칭소자;
상기 제 1 부트스트랩노드에 공급된 전압에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 3 클럭펄스를 전송하는 제 3 클럭전송라인과 제 1 제어노드를 서로 전기적으로 연결하는 제 4 스위칭소자; 및,
상기 제 1 부트스트랩노드와 상기 제 1 제어노드 사이에 접속된 제 1 부트스트랩커패시터를 포함함을 특징으로 하는 발광표시장치용 발광제어라인구동부. - 제 3 항에 있어서,
상기 제 n 반전버퍼부에 구비된 제 2 노드제어신호출력부는,
상기 제 3 클럭펄스에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 제 2 부트스트랩노드와 상기 제 4 클럭펄스를 전송하는 제 4 클럭전송라인을 서로 전기적으로 연결하는 제 5 스위칭소자;
상기 제 2 부트스트랩노드에 공급된 전압에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 1 클럭펄스를 전송하는 제 1 클럭전송라인과 제 2 제어노드를 서로 전기적으로 연결하는 제 6 스위칭소자; 및,
상기 제 2 부트스트랩노드와 상기 제 2 제어노드 사이에 접속된 제 2 부트스트랩커패시터를 포함하며;
상기 제 1 스위칭소자로부터의 스위칭되어 출력된 고전압이 상기 제 2 부트스트랩노드에 공급됨을 특징으로 하는 발광표시장치용 발광제어라인구동부. - 제 4 항에 있어서,
상기 제 n 반전버퍼부에 구비된 노드제어부는,
상기 제 1 부트스트랩노드에 공급된 전압에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 리세트노드와 상기 저전압전송라인을 서로 전기적으로 연결하는 제 7 스위칭소자; 및,
상기 제 2 부트스트랩노드에 공급된 전압에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 리세트노드와 상기 저전압전송라인을 서로 전기적으로 연결하는 제 8 스위칭소자를 포함함을 특징으로 하는 발광표시장치용 발광제어라인구동부. - 제 3 항에 있어서,
상기 제 1 내지 제 4 클럭펄스들 중 서로 인접한 기간에 순차적으로 출력되는 클럭펄스들의 펄스폭들이 중첩된 것을 특징으로 하는 발광표시장치용 발광제어라인구동부. - 제 6 항에 있어서,
먼저 출력된 클럭펄스의 펄스폭의 후반 1/2 구간이 이후에 출력된 클럭펄스의 펄스폭의 전반 1/2 구간과 중첩된 것을 특징으로 하는 발광표시장치용 발광제어라인 구동부. - 제 6 항에 있어서,
제 1 내지 제 4 클럭펄스들 중 어느 하나와 상기 제 n 반전버퍼부에 공급되는 제 n 출력펄스가 동기된 것을 특징으로 하는 발광표시장치용 발광제어라인 구동부. - 제 8 항에 있어서,
상기 쉬프트 레지스터로부터 출력된 n개의 출력펄스들 각각의 펄스폭은 상기 제 1 내지 제 4 클럭펄스들 중 어느 하나의 펄스폭과 동일하며;
상기 n개의 출력펄스들은 중첩하지 않는 것을 특징으로 하는 발광표시장치용 발광제어라인 구동부.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100138792A KR101675858B1 (ko) | 2010-12-30 | 2010-12-30 | 발광표시장치용 발광제어라인구동부 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100138792A KR101675858B1 (ko) | 2010-12-30 | 2010-12-30 | 발광표시장치용 발광제어라인구동부 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20120076994A true KR20120076994A (ko) | 2012-07-10 |
| KR101675858B1 KR101675858B1 (ko) | 2016-11-14 |
Family
ID=46710554
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100138792A KR101675858B1 (ko) | 2010-12-30 | 2010-12-30 | 발광표시장치용 발광제어라인구동부 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101675858B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108806588A (zh) * | 2017-04-28 | 2018-11-13 | 昆山国显光电有限公司 | 一种发光控制电路、发光控制方法以及移位寄存器 |
| CN108898988A (zh) * | 2018-08-23 | 2018-11-27 | 京东方科技集团股份有限公司 | 移位寄存器单元、驱动方法、移位寄存器和显示装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050104891A (ko) * | 2004-04-30 | 2005-11-03 | 엘지.필립스 엘시디 주식회사 | 쉬프트 레지스터 및 그 구동 방법 |
| KR20070122174A (ko) * | 2006-06-23 | 2007-12-28 | 엘지.필립스 엘시디 주식회사 | 쉬프트 레지스터 |
| KR20090057798A (ko) * | 2007-12-03 | 2009-06-08 | 엘지디스플레이 주식회사 | 쉬프트 레지스터 |
| KR20100116098A (ko) * | 2009-04-21 | 2010-10-29 | 엘지디스플레이 주식회사 | 전기영동 표시장치 |
-
2010
- 2010-12-30 KR KR1020100138792A patent/KR101675858B1/ko active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050104891A (ko) * | 2004-04-30 | 2005-11-03 | 엘지.필립스 엘시디 주식회사 | 쉬프트 레지스터 및 그 구동 방법 |
| KR20070122174A (ko) * | 2006-06-23 | 2007-12-28 | 엘지.필립스 엘시디 주식회사 | 쉬프트 레지스터 |
| KR20090057798A (ko) * | 2007-12-03 | 2009-06-08 | 엘지디스플레이 주식회사 | 쉬프트 레지스터 |
| KR20100116098A (ko) * | 2009-04-21 | 2010-10-29 | 엘지디스플레이 주식회사 | 전기영동 표시장치 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108806588A (zh) * | 2017-04-28 | 2018-11-13 | 昆山国显光电有限公司 | 一种发光控制电路、发光控制方法以及移位寄存器 |
| CN108898988A (zh) * | 2018-08-23 | 2018-11-27 | 京东方科技集团股份有限公司 | 移位寄存器单元、驱动方法、移位寄存器和显示装置 |
| CN108898988B (zh) * | 2018-08-23 | 2022-04-15 | 京东方科技集团股份有限公司 | 移位寄存器单元、驱动方法、移位寄存器和显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101675858B1 (ko) | 2016-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106448540B (zh) | 显示面板、移位寄存器电路以及驱动方法 | |
| US9478311B2 (en) | Shift register units, gate driver circuits and display devices | |
| US8692588B2 (en) | Multiplex driving circuit | |
| KR101137880B1 (ko) | 쉬프트 레지스터 및 그 구동 방법 | |
| KR101260186B1 (ko) | 쌍방향 시프트 레지스터, 및 이것을 이용한 화상 표시 장치 | |
| US9715940B2 (en) | Shift register | |
| US20180335814A1 (en) | Shift register unit, gate drive circuit and display apparatus having the same, and driving method thereof | |
| US9632527B2 (en) | Shift register | |
| US9830850B2 (en) | Shift register, display device and method for driving shift register | |
| US9911503B2 (en) | Shift register unit, gate drive circuit, and display device | |
| CN102201214B (zh) | 液晶显示器的扫描线驱动装置 | |
| KR101568258B1 (ko) | 쉬프트 레지스터 | |
| KR101849571B1 (ko) | 게이트 구동회로 | |
| TW201019306A (en) | Gate driver and operating method thereof | |
| US10950319B2 (en) | Shift register and corresponding driving method, gate driving circuit and display device | |
| KR20140141190A (ko) | 스테이지 회로 및 이를 이용한 주사 구동부 | |
| US11081042B2 (en) | Gate driving unit, driving method thereof, gate driving circuit and display device | |
| TWI552137B (zh) | 閘極驅動電路及其移位暫存器 | |
| JP2009086143A (ja) | 容量性負荷駆動回路およびプラズマディスプレイパネル | |
| TWI496127B (zh) | 閘極驅動電路及包含該閘極驅動電路之顯示裝置 | |
| KR20090057798A (ko) | 쉬프트 레지스터 | |
| KR101675858B1 (ko) | 발광표시장치용 발광제어라인구동부 | |
| CN116895229A (zh) | 扫描驱动器 | |
| US10770002B2 (en) | Shift register circuit, driving method thereof, gate driver and display panel | |
| US8971478B2 (en) | Shift register, signal line drive circuit, liquid crystal display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20101230 |
|
| PG1501 | Laying open of application | ||
| A201 | Request for examination | ||
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20151119 Comment text: Request for Examination of Application Patent event code: PA02011R01I Patent event date: 20101230 Comment text: Patent Application |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20161021 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20161108 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20161109 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| FPAY | Annual fee payment |
Payment date: 20191015 Year of fee payment: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20191015 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20201019 Start annual number: 5 End annual number: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20211101 Start annual number: 6 End annual number: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20221017 Start annual number: 7 End annual number: 7 |
|
| PR1001 | Payment of annual fee |
Payment date: 20231016 Start annual number: 8 End annual number: 8 |
|
| PR1001 | Payment of annual fee |
Payment date: 20241015 Start annual number: 9 End annual number: 9 |