CN108886870A - 连接基板 - Google Patents

连接基板 Download PDF

Info

Publication number
CN108886870A
CN108886870A CN201780006847.2A CN201780006847A CN108886870A CN 108886870 A CN108886870 A CN 108886870A CN 201780006847 A CN201780006847 A CN 201780006847A CN 108886870 A CN108886870 A CN 108886870A
Authority
CN
China
Prior art keywords
stomata
area ratio
interarea
hole
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780006847.2A
Other languages
English (en)
Other versions
CN108886870B (zh
Inventor
井出晃启
高垣达朗
宫泽杉夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Publication of CN108886870A publication Critical patent/CN108886870A/zh
Application granted granted Critical
Publication of CN108886870B publication Critical patent/CN108886870B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/058—Holders; Supports for surface acoustic wave devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0116—Porous, e.g. foam
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09745—Recess in conductor, e.g. in pad or in metallic substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1131—Sintering, i.e. fusing of metal particles to achieve or improve electrical conductivity
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1147—Sealing or impregnating, e.g. of pores

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

设置在陶瓷基板的贯通孔内的贯通导体11具有：金属多孔体20、形成于金属多孔体20的气孔16A～16D的玻璃相17、19以及气孔内的空隙30、31。在贯通导体11的横截面处，气孔的面积比率为5～50％。在沿着陶瓷基板的厚度方向B观察贯通导体11并将其分为第一主面11a侧的第一部分11A和第二主面侧11b的第二部分11B时，第一部分11A中的玻璃相的面积比率大于第二部分11B中的玻璃相的面积比率，第一部分11A中的空隙的面积比率小于第二部分11B中的空隙的面积比率。

Description

连接基板
技术领域
本发明涉及在贯通孔内形成有通孔导体等贯通导体的电连接基板。
背景技术
作为用于安装SAW滤波器等电子器件的基板，使用在陶瓷等绝缘基板设置贯通孔并将该孔用导体填埋而制成贯通电极的结构的基板(通孔基板)。近年来，随着以移动电话为代表的通信设备的小型化，对使用的电子器件也要求小型化、薄型化，对作为其构成部件的通孔基板也同样要求薄板化。
另外，为了小型化，基板表面的配线也需要微细化，因此，要求贯通电极直径的小径化、以及其位置的高精度化。此外，这些微细配线利用光刻、镀敷形成，为了防止抗蚀剂涂布工序、镀敷工序中药液浸入所带来的不良情况，特别要求贯通电极致密且水密性高。
对于贯通电极的致密化提出各种解决方案，均以较厚的基板和大直径的贯通电极作为对象，在使用薄板以及小直径的贯通电极的情况下，无法得到期望的结果。
例如，专利文献1中，公开如下方法：通过在疏松(多孔质)的贯通电极的表面形成导电保护膜来防止抗蚀液的浸入。但是，如果绝缘性基板较薄，则贯通电极的通气性升高，因此，导电保护膜的强度不足，无法作为保护膜发挥作用。另外，陶瓷与金属之间容易因热膨胀差而剥离。
专利文献2中，公开如下方法：形成多孔质的第一导电体作为贯通电极后，将其空隙用第二导电体填埋。但是，在使用陶瓷基板的情况下，在将基板薄板化时，容易因作为导电材料的金属与陶瓷的热膨胀差而发生开裂、基板的翘曲。
专利文献3中，公开如下方法：在陶瓷基板的贯通孔中填充包含活性金属的金属，由此，在陶瓷基板与贯通电极之间形成活性金属层，进行致密化。但是，除了如上所述的因陶瓷与金属的热膨胀差而发生开裂的问题以外，由于包含活性金属的金属焊料的粘度非常高，所以，如果贯通电极直径较小，则无法很好地填充。
专利文献4中，公开如下方法：在形成贯通电极时，使用包含膨胀材料的导体糊。但是，仅用膨胀材料很难将所有空洞填埋，特别是在薄板化的情况下，无法得到贯通电极的致密性。
专利文献5中，公开如下方法：将粒状导电物质分别配置在陶瓷基板的贯通孔内后，填充玻璃糊。但是，容易因陶瓷与球状导电物质的热膨胀差而发生开裂、翘曲。此外，如果贯通孔减小，则球状导电物质的配置变得困难。
现有技术文献
专利文献
专利文献1:日本特许4154913
专利文献2:日本特开2013-165265
专利文献3:日本特开2015-65442
专利文献4:日本特开H09-46013
专利文献5:日本特开2015-119165
发明内容
本发明的课题在于提供一种在制造具备陶瓷基板和设置在贯通孔内的贯通导体的连接基板时能够使贯通孔的水密性得到提高的微结构。
本发明所涉及的连接基板具备：设置有贯通孔的陶瓷基板、以及设置在所述贯通孔中的贯通导体，该贯通导体具有第一主面和第二主面。其特征在于，贯通导体具有：金属多孔体、形成于该金属多孔体的气孔内的玻璃相、以及所述气孔内的空隙，在贯通导体的横截面处，所述气孔的面积比率为5～50％，在沿着陶瓷基板的厚度方向观察贯通导体并将其分为第一主面侧的第一部分和第二主面侧的第二部分时，第一部分中玻璃相在所述气孔内占有的面积比率大于第二部分中玻璃相在所述气孔内占有的面积比率，第一部分中空隙在所述气孔内占有的面积比率小于第二部分中空隙在所述气孔内占有的面积比率。
本发明的发明人在研究贯通导体的水密性的过程中得到以下的见解。即，以往，向陶瓷基板的贯通孔中供给金属糊，进行烧结，由此，得到贯通导体。这样的贯通导体的微结构整体上均匀。此处，认为：如果陶瓷基板的厚度非常小，则一部分开口气孔在贯通导体的两方主面间相连通，发生微量的液体泄漏。
因此，本发明的发明人还研究了使构成贯通导体的金属多孔体的气孔减少。但是，如果金属多孔体的气孔减少，则贯通导体与陶瓷的热膨胀差较大，因此，容易在界面发生剥离，水密性因该剥离部分而受损。
因此，本发明的发明人想到：在贯通导体的第一主面侧使玻璃相的比率相对提高，使其主要发挥水密性功能。像这样在贯通导体的第一主面侧使玻璃相的比率提高而降低空隙比率的情况下，如果在贯通导体的第二主面侧使玻璃相的比率仍旧较低，则整体上也不易发生贯通导体与陶瓷的剥离，保持水密性。
附图说明
图1中，(a)是示意性地表示排列有贯通孔2的陶瓷基材1的俯视图，(b)是陶瓷基材1的横截面图。
图2中，(a)表示在陶瓷基材1的贯通孔中填充有金属糊3的状态，(b)表示将金属糊3烧结而形成金属多孔体4的状态，(c)表示在陶瓷基材1的第一主面1a上形成有玻璃层9的状态，(d)表示除去了玻璃层9的状态。
图3中，(a)是示意性地表示在贯通孔2A中形成有贯通导体11的连接基板10的俯视图，(b)是连接基板10的横截面图。
图4是表示贯通孔内生成的金属多孔体4的结构的示意图。
图5是表示含浸在金属多孔体4的开口气孔16A中的玻璃相19以及形成在陶瓷基板1的第一主面1a上的玻璃层18的示意图。
图6是表示除去玻璃层后的贯通导体11的结构的示意图。
图7是用于对贯通导体的微结构进行说明的放大图。
图8是用于对水密性试验的方法进行说明的示意图。
具体实施方式
以下，适当参照附图，对本发明进一步详细地进行说明。首先，对制造本发明的陶瓷基板的方法例进行叙述。
如图1所示，在陶瓷基材1设置有一方的主面1a和另一方的主面1b，形成有多个在主面1a与1b之间贯通的贯通孔2。贯通孔2中具有第一主面1a侧的开口2a和第二主面1b侧的开口2b。
接下来，如图2(a)所示，在陶瓷基材1的开口2内填充金属糊3。然后，对金属糊3进行加热，由此，将金属糊烧结，如图2(b)所示，使贯通孔2内产生金属多孔体4。此处，本例中，金属多孔体4从陶瓷基材1的第一主面1a朝向第二主面1b延伸。5是金属多孔体的第一主面，6是金属多孔体的第二主面。
接下来，在陶瓷基材1的第一主面1a上涂布玻璃糊，形成玻璃糊层。与此同时，金属多孔体4的第一主面5上所涂布的玻璃糊含浸于金属多孔体4内的开口气孔。在该状态下，对玻璃糊进行加热而烧结，由此，使其固化。由此，如图2(c)所示，在陶瓷基材1的第一主面1a上形成玻璃层9。同时，含浸在金属多孔体的开口气孔内的玻璃糊固化，生成玻璃相，由此，在贯通孔内生成贯通导体7。应予说明，8是贯通导体8的第一主面。
接下来，除去玻璃层9，由此，使贯通导体在陶瓷基材的第一主面侧露出，制成连接基板。此时，优选对陶瓷基材1的第一主面1a进一步进行研磨，如图2(d)所示，形成研磨面1c，得到连接基板10。
如图2(d)以及图3(a)、(b)所示，连接基板10的陶瓷基板1A中，在各贯通孔2A内填充有贯通导体11。11a是贯通导体11的第一主面，11b是贯通导体11的第二主面。
如图4所示，金属多孔体4由金属基体(母材)20和气孔16A、16B、16C、16D构成。但是，在金属糊中添加有玻璃成分的情况下，气孔的一部分被玻璃相17填充。基体中产生的气孔有在第一主面5开口的开口气孔16A、16D、在第二主面6开口的开口气孔16B、以及相对于主面5、6而言没有开口的闭口气孔16C。应予说明，开口气孔16A在图4的横截面处相对于第一主面5开口。与此相对，开口气孔16D在图4的横截面处在第一主面5没有开口，但是，以横截面中没有出现的路径在第一主面5开口，因此，将开口气孔16A和16D区别开。
在图4的状态下，开口气孔16A、16B、16D、闭口气孔16C都是：一部分被玻璃相17填充，一部分残留着空隙。
此处，如果对陶瓷基板进行水密性试验，则有时观测到从第一主面1a朝向第二主面1b漏水。推定其原因是：在第一主面5开口的开口气孔16A、16D和在第二主面6开口的开口气孔16B是部分连通的。
另一方面，如图5所示，玻璃糊从第一主面侧含浸于在第一主面5开口的开口气孔16A、16D中。在该状态将玻璃糊烧结，由此，在第一主面1a上形成有玻璃层18，同时，在开口气孔16A、16D中形成有玻璃相19。部分开口气孔中，有时还可能混合存在：原本就存在于金属多孔体中的玻璃相17和通过玻璃糊的含浸以及烧结生成的玻璃相19。
此处，使玻璃糊从第一主面侧含浸于金属多孔体的开口气孔，由此，开口气孔中的至少第一主面侧被玻璃相19堵塞。结果，从第一主面5朝向第二主面6连通的开口气孔没有残留，因此，水密性得到明显改善。
但是，在图5的状态下，金属多孔体被玻璃层18覆盖，因此，无法通过贯通导体7使陶瓷基材1的两侧电导通。因此，本发明中，除去不需要的玻璃层18，使其成为图6中给出的状态，使贯通导体在第一主面侧露出。此时，如果通过对陶瓷基材的第一主面进行研磨加工，形成研磨面，则使贯通导体更可靠地露出，能够使其露出面平坦化，故优选。
在该状态下，如图6所示，在陶瓷基板1A形成有研磨面1c，陶瓷基板1A的厚度小于研磨前。并且，在贯通孔2A内形成有贯通导体11。
此处，对图6所示的形态的贯通导体进一步进行分析，判明以下情况。参照图7，对水密性的表达机制进行说明。
图7中，在第一主面11a开口的开口气孔16A、16D中也残留有：源自于金属糊的玻璃相17、源自于之后含浸的玻璃糊的玻璃相19、以及在主面11a没有开口的空隙30。另外，在闭口气孔16C中残留有：源自于金属糊的玻璃相17和在主面没有开口的空隙30。此外，在第二主面11b开口的开口气孔16B中残留有：源自于金属糊的玻璃相17、在主面11b开口的空隙31、以及在主面11a、11b没有开口的空隙30。
此处，沿着陶瓷基板的厚度方向B观察，将贯通导体11分为第一主面11a侧的第一部分11A和第二部分11B。此处，第一部分和第二部分由陶瓷基板的厚度方向上的中心线L分割开。在该状态下，第一部分11A中的玻璃相17、19的面积比率大于第二部分11B中的玻璃相17、19的面积比率，第一部分11A中的空隙30、31的面积比率小于第二部分中的空隙30、31的面积比率。通过像这样制成沿着贯通导体的厚度方向观察时玻璃相与空隙的面积比率发生变化的微结构，能够主要在第一部分11A发挥水密性，并且，能够在第二部分缓和陶瓷与金属的热膨胀差，抑制由此导致的贯通导体剥离。
应予说明，上述的例子中，使玻璃糊从贯通导体的第一主面侧含浸，由此，使第一部分中的玻璃相的比率相对提高。但是，本发明并不限定于该制法。例如，在向贯通孔内填充金属糊时，使糊组成在贯通孔的上半部分与下半部分之间发生变化，由此，能够制作像本发明这样的微结构的贯通导体。
以下，对本发明的构成要素进一步进行叙述。
本发明中，在贯通导体的横截面处，气孔的面积比率为5～50％。如果气孔的面积比率过高，则贯通导体的水密性降低。从这样的观点考虑，在贯通导体的横截面处，使气孔的面积比率为50％以下，更优选为40％以下。另外，如果气孔的面积比率过低，则水密性因由贯通导体与陶瓷的热膨胀差所引起的剥离而降低。从这样的观点考虑，使气孔的面积比率为5％以上，更优选为15％以上。
本发明中，第一部分中玻璃相在气孔内占有的面积比率大于第二部分中玻璃相在气孔内占有的面积比率。该面积比率的差优选为10％以上，更优选为15％以上。
另外，本发明中，第一部分中空隙在气孔内占有的面积比率小于第二部分中空隙在气孔内占有的面积比率。该面积比率的差优选为10％以上，更优选为15％以上。
另外，从进一步改善水密性的观点考虑，在第一部分中将气孔的面积设为100％时，玻璃相以及空隙的比率分别优选为60～90％以及10～40％，更优选为70～90％以及10～30％。另外，从同样的观点考虑，在第二部分中将气孔的面积设为100％时，玻璃相以及空隙的比率分别优选为50～80％以及20～50％，更优选为60～80％以及20～40％。
应予说明，利用SEM(1000倍)对贯通导体部分的金属、玻璃、空隙的面积比率实施观测。关于金属相以及玻璃相、空隙，由于SEM中的二次电子图像不同，所以能够将它们容易地区分开。
优选的实施方式中，陶瓷基板的厚度为25～150μm，贯通孔的直径W(参照图3(a)、图3(b))为20μm～60μm。本发明对于像这样的小型且薄的连接基板特别有用。
从成型难易度的观点考虑，陶瓷基板中形成的贯通孔的直径W更优选为25μm以上。从抑制破损、开裂的观点考虑，邻接的贯通孔2的间隔D(最接近的贯通孔间的距离)优选为50μm以上，更优选为100μm以上。另外，从提高贯通孔的密度的观点考虑，邻接的贯通孔2的间隔D优选为1000μm以下，更优选为500μm以下。
在陶瓷基板形成贯通孔的方法没有特别限定。例如，可以在陶瓷基板的生片上通过销、激光加工形成贯通孔。或者，还可以在制造由陶瓷构成的半成品基板后、通过激光加工在半成品基板上形成贯通孔。
作为构成陶瓷基板的陶瓷，可例示：氧化铝、氮化铝、氮化硅、氧化锆。
本发明中，向贯通孔供给金属糊，通过加热而生成金属多孔体。作为构成这样的金属糊的主成分、亦即金属，可例示：Ag、Au、Cu、Pd、或这些金属的混合物。另外，优选相对于金属混合玻璃成分而进行糊化。作为这样的玻璃成分，可例示：铅系、钒系的各种低熔点玻璃、硼硅酸系、低熔点碱金属系、磷酸系的玻璃等。
金属糊的烧结温度根据糊的种类适当选择，例如可以为500～900℃。
接下来，在金属多孔体的第一主面涂布玻璃糊，并且，使玻璃糊含浸于金属多孔体的开口气孔中。此时，可以在陶瓷基材的第一主面的整体上涂布玻璃糊。或者，也可以通过丝网印刷法等仅在金属多孔体的第一主面上涂布玻璃糊，其他陶瓷表面不涂布玻璃糊。
接下来，通过加热使玻璃糊固化，由此，在金属多孔体的主面上形成玻璃层，且使含浸于开口气孔的玻璃糊成为玻璃相。玻璃糊的烧结温度根据糊的种类适当选择，例如可以为500～900℃。
接下来，至少除去金属多孔体上存在的玻璃层，由此，得到具备陶瓷基板和设置在贯通孔内的贯通导体的连接基板。在该状态下，至少除去玻璃层而使贯通导体露出即可，优选还对陶瓷基材的第一主面进行研磨。然后，在陶瓷基板的各主面11a、11b形成规定的配线、焊盘等。另外，陶瓷基板制成一体的中继基板。
陶瓷基材优选进行精密研磨加工。作为这样的精密研磨加工，一般为CMP(Chemical Mechanical Polishing)加工。作为精密研磨加工中使用的研磨浆料，使用使具有30nm～200nm的粒径的磨粒分散于碱性或中性的溶液得到的研磨浆料。作为磨粒材质，可例示：二氧化硅、氧化铝、金刚石、氧化锆、二氧化铈，将这些材质单独或组合使用。另外，对于研磨垫，可例示：硬质聚氨酯垫、无纺布垫、麂皮绒抛光垫。
实施例
(实施例1)
按参照图1～图6进行说明的那样，制作连接基板。
具体而言，首先，调制将以下的成分混合得到的浆料。
(原料粉末)
使用刮刀法将该浆料按换算为烧成后的厚度时成为300μm成型为带状，按换算为烧成后的大小时成为直径进行切断。将得到的粉末成型体在大气中于1240℃预烧(预备烧成)后，将基板载于钼制的板，在氢3：氮1的气氛中使1300℃至1550℃的升温速度为50℃/h，于1550℃保持2.5小时，进行烧成，得到半成品基板。
将该半成品基板在以下的条件下进行激光加工，由此，形成以下的尺寸的贯通孔。
接下来，通过利用研磨装置的磨削除去激光加工时附着于基板表面的熔融物(渣滓)，然后，在大气中于1300℃进行5小时退火处理，得到厚度200μm的陶瓷基材。
接下来，利用印刷向贯通孔埋入Ag糊。Ag糊中包含10％以下的玻璃成分。然后，于700℃进行烧成，在贯通孔中形成金属多孔体。接下来，将低熔点硼硅酸玻璃糊印刷在陶瓷基材的第一主面上，于700℃实施玻璃糊的熔融。
接下来，利用研磨加工除去残留在表面的玻璃层，得到连接基板。具体而言，以将基板贴附于氧化铝板的状态利用研磨装置进行磨削，然后，利用金刚石浆料对两面实施精研加工。金刚石的粒径为3μm。最后，利用SiO2磨粒和金刚石磨粒实施CMP加工。然后，将基板从氧化铝板剥下，对相反侧的主面进行同样的加工后，实施清洗，得到连接基板。
对于得到的连接基板，如上所述观测贯通导体的横截面，得到下述的结果。
贯通导体的横截面处的气孔的面积比率：40％
第一部分中玻璃相在气孔内占有的面积比率：90％
第一部分中空隙在气孔内占有的面积比率：10％
第二部分中玻璃相在气孔内占有的面积比率：75％
第二部分中空隙在气孔内占有的面积比率：25％
用参照图8说明的方法确认得到的连接基板的贯通导体的水密性。
即，将多孔体板21固定于台座22，在台座22上载置无尘纸23，在无尘纸23上设置陶瓷基板的样品24。在陶瓷基板24的贯通孔上滴加水26，像箭头A那样进行吸引。然后，确认在无尘纸上是否看到水分的附着。
结果，相对于设置在1块陶瓷基板的10000个贯通导体而言，看到漏液的贯通导体为1个。
(实施例2、3)
与实施例1同样地制作连接基板。
但是，按表1所示变更贯通导体的横截面处的气孔的面积比率、第一部分中的玻璃相的面积比率、第一部分中的空隙的面积比率、第二部分中的玻璃相的面积比率以及第二部分中的空隙的面积比率。为了变更这些参数，通过使玻璃层的熔融温度从700℃变为750℃、800℃，使玻璃的粘性降低而进行调整。
然后，对于得到的各陶瓷基板，测定：相对于设置在1块陶瓷基板的10000个贯通导体而言，看到漏液的贯通导体的个数，示于表1。
[表1]
(比较例1)
对与实施例1相同的陶瓷基材的各贯通孔进行Ag糊埋入。使用的Ag糊与实施例1相同。然后，于700℃进行烧成，在贯通孔中形成金属多孔体。
接下来，没有实施将玻璃糊印刷在陶瓷基材的第一主面上的工序，就对陶瓷基材的两方主面进行精密研磨加工，得到连接基板。
对这样制作的基板的通孔部截面进行确认，结果，通孔整体上均匀地残留有空隙。即，表示微结构的各参数如下。
贯通导体的横截面处的气孔的面积比率：40％
贯通导体的横截面处玻璃相在气孔内占有的面积比率：20％
贯通导体的横截面内空隙在气孔内占有的面积比率：80％
接下来，与实施例1同样地进行水密性试验。结果，设置在1块陶瓷基板上的10000个贯通导体几乎都看到漏液。

Claims (3)

1.一种连接基板，其具备：
陶瓷基板，该陶瓷基板设置有贯通孔；以及
设置在所述贯通孔中的贯通导体，该贯通导体具有第一主面和第二主面，
所述连接基板的特征在于，
所述贯通导体具有：金属多孔体、形成于该金属多孔体的气孔内的玻璃相、以及所述气孔内的空隙，
在所述贯通导体的横截面处，所述气孔的面积比率为5～50％，
在沿着所述陶瓷基板的厚度方向观察所述贯通导体并将其分为所述第一主面侧的第一部分和所述第二主面侧的第二部分时，所述第一部分中所述玻璃相在所述气孔内占有的面积比率大于所述第二部分中所述玻璃相在所述气孔内占有的面积比率，所述第一部分中所述空隙在所述气孔内占有的面积比率小于所述第二部分中所述空隙在所述气孔内占有的面积比率。
2.根据权利要求1所述的连接基板，其特征在于，
所述第一部分中将所述气孔的面积设为100％时的所述玻璃相以及所述空隙的面积比率分别为60～90％以及10～40％，所述第二部分中将所述气孔的面积设为100％时的所述玻璃相以及所述空隙的面积比率分别为50～80％以及20～50％。
3.根据权利要求1或2所述的连接基板，其特征在于，
所述陶瓷基板的厚度为25～150μm，所述贯通孔的直径为20μm～60μm。
CN201780006847.2A 2016-03-11 2017-02-23 连接基板 Expired - Fee Related CN108886870B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016048163 2016-03-11
JP2016-048163 2016-03-11
PCT/JP2017/006820 WO2017154593A1 (ja) 2016-03-11 2017-02-23 接続基板

Publications (2)

Publication Number Publication Date
CN108886870A true CN108886870A (zh) 2018-11-23
CN108886870B CN108886870B (zh) 2021-03-09

Family

ID=59789453

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780006847.2A Expired - Fee Related CN108886870B (zh) 2016-03-11 2017-02-23 连接基板

Country Status (7)

Country Link
US (1) US10278286B2 (zh)
JP (1) JP6831832B2 (zh)
KR (1) KR20180121509A (zh)
CN (1) CN108886870B (zh)
DE (1) DE112017001260T5 (zh)
TW (1) TWI722129B (zh)
WO (1) WO2017154593A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2020217358A1 (zh) * 2019-04-24 2020-10-29
JP7297556B2 (ja) * 2019-06-27 2023-06-26 京セラ株式会社 回路部材およびこれを備える電子装置ならびに電磁流量計
DE102021116053A1 (de) 2021-06-22 2022-12-22 Danfoss Silicon Power Gmbh Elektrischer Leiter, elektronische Baugruppe mit elektrischem Leiter und Verfahren zum Herstellen einer elektronischen Baugruppe mit einem elektrischen Leiter
WO2023159079A1 (en) * 2022-02-18 2023-08-24 Kuprion, Inc. Metallized vias in glass and silicon substrates, interposers, and methods for production thereof
WO2023191067A1 (ja) * 2022-03-31 2023-10-05 Ｎｇｋエレクトロデバイス株式会社 セラミック配線部材

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003101181A (ja) * 2001-09-26 2003-04-04 Citizen Watch Co Ltd 回路基板及びその製造方法ならびに電子装置
TWI224382B (en) * 2001-07-12 2004-11-21 Hitachi Ltd Wiring glass substrate and manufacturing method thereof, conductive paste and semiconductor module used for the same, and conductor forming method
JP2005093105A (ja) * 2003-09-12 2005-04-07 Asahi Glass Co Ltd 導電性構造体およびその製造方法
CN103368517A (zh) * 2012-04-10 2013-10-23 精工爱普生株式会社 电子器件、电子设备以及电子器件的制造方法
CN103429011A (zh) * 2012-05-24 2013-12-04 光颉科技股份有限公司 一种基板的导通工艺方法
CN104093271A (zh) * 2014-07-31 2014-10-08 中国电子科技集团公司第四十三研究所 一种减小ltcc基板与金属底板焊接空洞的方法及ltcc基板结构
JP2016004973A (ja) * 2014-06-19 2016-01-12 京セラ株式会社 配線基板、パッケージおよび電子機器

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62296496A (ja) * 1986-06-17 1987-12-23 富士通株式会社 多層セラミツク回路基板の製造方法
US5614043A (en) * 1992-09-17 1997-03-25 Coors Ceramics Company Method for fabricating electronic components incorporating ceramic-metal composites
JP3162539B2 (ja) 1993-04-05 2001-05-08 日本特殊陶業株式会社 導体ペーストによって導体を形成したセラミック配線基板の製造方法
JP3754748B2 (ja) 1995-05-19 2006-03-15 ニッコー株式会社 スルーホール充填用導体ペースト、セラミック回路基板及びパッケージ基板
US5698015A (en) 1995-05-19 1997-12-16 Nikko Company Conductor paste for plugging through-holes in ceramic circuit boards and a ceramic circuit board having this conductor paste
JP4154913B2 (ja) 2002-04-01 2008-09-24 株式会社村田製作所 電子部品およびその製造方法
JP2005063708A (ja) 2003-08-20 2005-03-10 Daiken Kagaku Kogyo Kk 導電性ペースト
US20100096178A1 (en) 2008-10-17 2010-04-22 Sumsung Electro-Mechanics Co., Ltd. Non-shirinkage ceramic substrate and manufacturing method thereof
JP5381800B2 (ja) 2010-02-23 2014-01-08 旭硝子株式会社 発光素子搭載用基板およびこの基板を用いた発光装置
JP5566271B2 (ja) 2010-11-24 2014-08-06 京セラ株式会社 配線基板およびその製造方法
US9282638B2 (en) 2012-01-13 2016-03-08 Zycube Co., Ltd. Electrode, electrode material, and electrode formation method
JP2013165265A (ja) 2012-01-13 2013-08-22 Zycube:Kk 貫通／埋込電極構造及びその製造方法
JPWO2014106925A1 (ja) 2013-01-07 2017-01-19 株式会社アライドマテリアル セラミック配線基板、半導体装置、およびセラミック配線基板の製造方法
JP5973479B2 (ja) * 2013-05-27 2016-08-23 三ツ星ベルト株式会社 導電膜を有する孔充填基板及びその製造方法並びに膨れ又は剥離抑制方法
TWI590315B (zh) * 2013-07-22 2017-07-01 Zycube Co Ltd The structure of the electrode, the constituent material and the manufacturing method thereof
JP6365111B2 (ja) 2013-11-12 2018-08-01 セイコーエプソン株式会社 配線基板の製造方法、配線基板、素子収納用パッケージ、電子デバイス、電子機器および移動体
WO2015129574A1 (ja) * 2014-02-26 2015-09-03 日本碍子株式会社 貫通孔を有する絶縁基板
WO2015141344A1 (ja) 2014-03-19 2015-09-24 株式会社アライドマテリアル セラミック配線基板および半導体装置
CN105322909A (zh) 2014-06-06 2016-02-10 精工爱普生株式会社 电子器件封装用基板、电子器件封装、电子器件及制造方法
JP2015231009A (ja) 2014-06-06 2015-12-21 セイコーエプソン株式会社 電子デバイスパッケージ用基板および電子デバイスパッケージ用基板の製造方法
JP5922739B2 (ja) 2014-10-27 2016-05-24 株式会社トクヤマ セラミックスビア基板、メタライズドセラミックスビア基板、これらの製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI224382B (en) * 2001-07-12 2004-11-21 Hitachi Ltd Wiring glass substrate and manufacturing method thereof, conductive paste and semiconductor module used for the same, and conductor forming method
JP2003101181A (ja) * 2001-09-26 2003-04-04 Citizen Watch Co Ltd 回路基板及びその製造方法ならびに電子装置
JP2005093105A (ja) * 2003-09-12 2005-04-07 Asahi Glass Co Ltd 導電性構造体およびその製造方法
CN103368517A (zh) * 2012-04-10 2013-10-23 精工爱普生株式会社 电子器件、电子设备以及电子器件的制造方法
CN103429011A (zh) * 2012-05-24 2013-12-04 光颉科技股份有限公司 一种基板的导通工艺方法
JP2016004973A (ja) * 2014-06-19 2016-01-12 京セラ株式会社 配線基板、パッケージおよび電子機器
CN104093271A (zh) * 2014-07-31 2014-10-08 中国电子科技集团公司第四十三研究所 一种减小ltcc基板与金属底板焊接空洞的方法及ltcc基板结构

Also Published As

Publication number Publication date
DE112017001260T5 (de) 2018-11-29
US20190014663A1 (en) 2019-01-10
WO2017154593A1 (ja) 2017-09-14
CN108886870B (zh) 2021-03-09
TW201802945A (zh) 2018-01-16
JP6831832B2 (ja) 2021-02-17
TWI722129B (zh) 2021-03-21
US10278286B2 (en) 2019-04-30
KR20180121509A (ko) 2018-11-07
JPWO2017154593A1 (ja) 2019-01-17

Similar Documents

Publication Publication Date Title
CN108886870A (zh) 连接基板
JP4507012B2 (ja) 多層セラミック基板
CN102986024A (zh) 陶瓷通孔基板、金属化陶瓷通孔基板、它们的制造方法
JPWO2005039263A1 (ja) 多層セラミック基板及びその製造方法並びにこれを用いた電子機器
CN111096090B (zh) 陶瓷基板的制造方法、陶瓷基板以及模块
CN100556244C (zh) 多层陶瓷基板以及使用了它的电子机器
CN108781506A (zh) 连接基板
CN108702846A (zh) 连接基板的制造方法
JP5268847B2 (ja) 配線基板およびその製造方法
US5318744A (en) Process for producing ceramic sintered body having metallized via hole
JP2005116337A (ja) 導電性ペースト、ビアホール導体及び多層セラミック基板
JPH0728129B2 (ja) 低温焼成セラミック基板の製造方法
JP2005136303A (ja) 多層セラミック基板の製造方法
JP2005277217A (ja) セラミック基板の製造方法
JP2011154807A (ja) 銅メタライズ組成物およびそれを用いたガラスセラミック配線基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20210309