CN108878507A - 适用于高频和高功率应用的氮化镓装置 - Google Patents

适用于高频和高功率应用的氮化镓装置 Download PDF

Info

Publication number
CN108878507A
CN108878507A CN201810456541.3A CN201810456541A CN108878507A CN 108878507 A CN108878507 A CN 108878507A CN 201810456541 A CN201810456541 A CN 201810456541A CN 108878507 A CN108878507 A CN 108878507A
Authority
CN
China
Prior art keywords
semiconductor
layer
semiconductor material
substrate
field plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810456541.3A
Other languages
English (en)
Inventor
P·斯里瓦斯塔瓦
J·G·费奥雷恩扎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Inc
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Publication of CN108878507A publication Critical patent/CN108878507A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本公开涉及适用于高频和高功率应用的氮化镓装置。一种半导体器件包括第一半导体材料层，其中第一半导体材料外延生长以具有第一衬底的晶体结构。该半导体器件还包括与第一半导体材料层相邻设置的第二半导体材料层，以与第一半导体材料层形成异质结。半导体器件还包括电耦合到异质结的第一组件和结合到第一半导体材料层的第二衬底。

Description

适用于高频和高功率应用的氮化镓装置
优先权要求
本专利申请要求美国临时专利申请的优先权，申请号为62/505,586，名称为“GaNDevice for High Frequency and High Power Applications”，2017年5月12日提交(Attorney Docket Nos.2550/F63和3867.441PRV)，该申请在此通过引用将其全部内容并入本文。
技术领域
该文件通常而非限制地涉及半导体器件，并且更具体地涉及用背面场板构造氮化镓器件的技术以及用于将半导体器件的层从外延衬底转移到导热衬底以允许外延衬底被重新使用。
背景技术
氮化镓(GaN)制造技术中的集成电路的设计由于其比硅(Si)制造技术的优势而在半导体制造工业中被越来越多地采用。这些优势可以包括高带宽和高温操作以及增加的器件击穿电压。与Si相比，这些优点至少部分源自GaN的更高带隙电压(例如，GaN具有3.49eV的带隙电压，而Si具有1.1eV的带隙电压)。与Si电路相比，GaN电路的优点也可归因于与Si相比较高的GaN的临界击穿场(例如，GaN具有3MV/cm的临界击穿场，而Si具有0.3MV/cm的临界击穿场)。除了前面提到的优点之外，GaN电路在高电阻率硅衬底上的外延制造已经使GaN制造技术经济实惠并且适用于广泛的应用。然而，底层硅衬底的导热性限制了这些电路在高频和高功率应用中产生的热能的耗散。
附图说明
图1示出了根据多种实施例的用于制造电子设备的技术(例如，方法)的流程图。
图2示出根据多种实施例的在制造半导体器件中的层形成的初始阶段之后提供的材料层的横截面。
图3示出根据多种实施例的在制造半导体器件的组件之后的层的横截面。
图4示出根据多种实施例的在附接临时载体之后的半导体器件的层的横截面。
图5示出根据多种实施例的牺牲层已被去除以将初始衬底与半导体器件的层分离之后的半导体器件的层的横截面。
图6示出根据多种实施例的在执行了背面处理之后的半导体器件的层的横截面。
图7示出根据多种实施例的在将半导体器件的背面接合到第二衬底之后的半导体器件的层的横截面。
图8示出根据多种实施例的在移除临时载体之后的半导体器件的层的横截面。
在不一定按比例绘制的附图中，相似的数字可以在不同的视图中描述相似的组件。具有不同字母后缀的相似数字可以表示相似组件的不同实例。举例来说，附图通常以举例的方式而非限制性地说明本文件中所讨论的各种实施例。
具体实施方式
除了别的之外，本公开内容描述了氮化镓器件(例如高电子迁移率晶体管)，诸如具有在从衬底移除GaN器件的层之后使用背面处理技术形成的背面场板。背面场板可以帮助耗尽沟道电子并且可以帮助在GaN器件中分布电场，以使器件能够在更高的电压下工作，使得能够构建高功率电子电路。本公开还包括用于从附着的衬底去除GaN器件的一个或多个外延层的过程，以使衬底能够被重新使用以生长其他GaN器件的一个或多个附加外延层。这种衬底再利用可以帮助显着降低GaN器件制造的成本。
说明性实施例包括可以高功率密度和高频率使用的半导体器件，以及制造这种器件的方法。在这种情况下，高功率密度可以是大于5瓦/毫米(W/mm)的功率密度，并且高频率可以是大于5千兆赫(GHz)的频率。半导体材料可以外延生长在衬底上，所以材料呈现衬底的晶体结构。根据本文公开的各种实施例，衬底可以在制造过程期间用于其晶体结构，例如用于确定半导体器件的半导体材料的晶体结构，但不用作半导体器件的一部分。
根据多种实施例，牺牲层可以在初始衬底上外延生长，然后可以在牺牲层上外延生长半导体器件的半导体材料，从而使两层获得形成的晶体结构并基于衬底的晶体结构。然后可以在制造过程中形成其他层。在形成半导体器件的一个或多个层之后，可以去除牺牲层，并且初始衬底可以与半导体器件的层分离。在一些示例中，当初始衬底分离时，器件可以部分地形成。临时载体可以用于促进分离层的处理。在分离初始基板之后，第一形成层可以被暴露。这种曝光可以实现额外的器件处理，例如通过第一形成的层(例如从器件的背面)。此外，暴露的第一形成层可以结合到不同的衬底，诸如在半导体器件的高功率操作期间可以充当散热器的具有高导热率的衬底。临时载体然后可以从半导体器件移除。下面讨论说明性实施例的细节。
具体而言，这里描述的半导体器件可以包括高电子迁移率晶体管(“HEMT”)。这样的HEMT可以包括包括具有不同带隙的至少两种半导体材料(“异质结构”)的场效应晶体管(“FET”)。HEMT的电荷传输通道可位于两种半导体材料之间的界面(“异质结”)上。应该认识到，可以使用本文描述的技术来制造其他半导体器件。
HEMT中的半导体材料可以是元素周期表中不同组元素的化合物。这些化合物可以包括来自第13族(即包含硼(B)、铝(Al)、镓(Ga)、铟(In)和铊(Tl))的元素与第15族元素(即包括氮(N)、磷(P)、砷(As)、锑(Sb)和铋(Bi)的组)。应该理解的是，一些文献将周期表的第13族称为第III族，将第15族称为第V族。非限制性地，可以由氮化镓(GaN)和氮化铝铟镓(AlInGaN)制造HEMT。另外，可以使用AlN/GaN/AlN异质结构、InAlN/GaN或者第13族和第15族元素的其他组合来制造HEMT。
如本文所用，术语外延指结晶基底表面上的结晶层或膜的形成(例如沉积或生长)，由此形成的层承担基底的晶体结构和晶格特性。外延可以用于半导体器件制造以形成单晶薄膜。外延可以在气相、液相或固相中进行。在一些实施例中，分子束外延(“MBE”)可以用于从组13和15中的元件生长半导体晶体，但应该理解，其他形式的外延可以与本文所述的技术一起使用。
图1是根据多种实施例的用于制造电子设备的技术100(例如，方法)的流程图。技术100可以通过接收具有晶体结构的第一衬底而开始于处理105。第一衬底可以是晶片，例如蓝宝石晶片(a-Ah03)、氮化镓(GaN)、砷化镓(GaAs)、硅(Si)、碳化硅(SiC)的任何多晶型物(包括纤锌矿)、氮化铝(AlN)、磷化铟(InP)或用于制造半导体器件的类似衬底材料。然而，请注意，最终半导体器件可能不使用第一衬底的电性质，因此在过程105中可能接收到具有不寻常或不同晶体结构的其他衬底。
在过程110中，牺牲材料层可以在第一衬底的表面上外延生长。牺牲材料可以用于将形成的(例如，部分形成或制造的)器件部件与第一衬底分开。因此，可以选择牺牲材料以允许容易地移除装置部件，例如通过化学蚀刻或一种或多种机械或化学过程以在需要时移除牺牲材料。这种牺牲材料还可以包括蚀刻停止层以允许去除衬底而不损坏衬底顶部上的外延层或成核层。这种牺牲材料可以包括石墨烯层，其可以通过用厚粘合聚合物涂覆石墨烯层的表面来去除，然后施加金属以将石墨烯层从衬底和第一半导体层剥离。牺牲层可以是氮化铝。可以选择其他牺牲材料，例如根据成本效益或材料可用性或制造技术的功能。
在过程115中，可以在牺牲层的表面上外延生长诸如GaN的第一半导体材料(第一层)的层，以便形成异质外延薄膜。GaN异质外延薄膜的质量可以取决于在工艺105中接收的衬底的一个或多个特性。这样的特性可以包括晶格常数，热膨胀系数和工艺引起的特性，例如表面粗糙度，步骤高度和露台宽度；参见例如L.Liu等人的"Substrates for galliumnitride epitaxy",Materials Science and Engineering:R:Reports,vol.37，第3期，2002年4月30日，第61-127页。因此，这些属性应该小心控制。充分控制这些性能可以形成具有极高纯度或一致性的GaN层。
在工艺120中，可以在第一层的表面上外延生长诸如AlInGaN的第二半导体材料(第二层)的层，从而形成异质结。第二半导体材料层可以以与第一层相同的方式形成，例如通过外延生长，或者使用另一种薄膜形成技术，诸如化学气相沉积(CVD)。可以选择第一和第二半导体材料以具有不同的带隙，例如以在第一半导体材料的表面和第二半导体材料的表面之间的界面处形成异质结。这样的选择可以使得能够在异质结处形成二维电子气(2DEG)。由于异质结结构(例如相对于体半导体衬底)提供的散射减少，所以2DEG中的电荷载流子(电子)可以具有高迁移率和比例高的漂移速度。
在过程125中，可以形成一个或多个器件部件并且电耦合到异质结(例如，源电极、栅电极和漏电极)。形成这些器件部件可以包括在第二半导体材料的层之上形成钝化材料层，以帮助抑制或防止腐蚀，诸如图2中的结构的横截面中的205所示。
图2示出根据多种实施例的在制造半导体器件中的层形成的初始阶段之后提供的材料层的横截面。图2示出钝化层205、第二半导体材料(AlInGaN)210的层、第一半导体材料(GaN)215的层、牺牲层(石墨烯)220和第一衬底225。在第一半导体材料215的层和第二层210之间的界面处。
图3示出根据多种实施例的在制造半导体器件的组件之后的层的横截面。更具体地，图3示出了部件已经制造之后的半导体器件的一个或多个部件，例如HEMT。除了图2中所示的组件之外，图3还描绘了源电极230、栅电极235、场板240、漏电极245。在半导体器件的晶体管示例中，多数电荷载流子，如n掺杂系统中的电子或p掺杂系统中的“空穴”可以在源电极230和漏电极245之间流动，以便形成电流。电流的大小可以通过在栅电极235处产生的电场来调节，诸如通过施加源电极230与栅电极235之间的电位差或电压。
场板240(例如，前侧场板)可用于帮助抑制或防止栅电极235和漏电极245之间的电击穿。栅电极235和漏电极245之间的材料可具有击穿电压，此时栅电极和漏电极之间的电位差可能导致材料导电。在击穿电压以上，该材料可以提供电流在半导体器件中流动的替代路径。在一些装置中，在这个替代路径中流动的电流可以表现为“电弧”，并且可能导致半导体装置的损坏。在其他器件中，在该替代路径中流动的电流可能表现为从栅电极235到第二半导体材料层210的软电流泄漏。
可以将电压计算为两点之间的电场大小与点之间的距离的乘积。虽然对于半导体器件的给定实现，栅电极235和漏电极245之间的距离可以是固定的，但是场板240可以在两个电极之间产生的电场在空间上分布在具有大面积的导体上，以减少通过任何给定点的电场的通量，以减小栅电极235和漏电极245之间的电压。电场的这种分布可以可以使击穿之前在栅电极235处使用更高的电压，以帮助增加半导体器件的功率密度。
图4示出根据多种实施例的在临时载体250被附接之后的半导体器件的层的横截面。临时载体250可附着到半导体器件的顶部组件层，以准备将半导体器件的制造组件与第一衬底225分离。临时载体250可以是适用于层转移的任何载体，并且在一个示例中可以使用可移除的粘合剂粘合到半导体器件的顶表面。
回到技术100，在过程130中，第一衬底225可以从半导体器件的制造组件移除。在技术100的一些示例实现中，去除第一衬底225可以包括去除牺牲层220。在技术100的其他示例实现中，牺牲层220可以作为蚀刻停止层操作，以终止用于移除第一衬底225的蚀刻工艺。图5中通过不存在第一衬底225示出了第一衬底225的去除。在技术100的某些示例性实施方式中，去除第一衬底225可以暴露第一衬底225的层的表面，以允许恢复第一衬底225，如其最初在过程105中提供的那样。因此，第一衬底225可被重新用于技术100的进一步迭代，诸如制造另外的半导体器件，诸如由从工艺130到工艺110的箭头所示。这不同于其中第一衬底225用作所制造的半导体器件的组件，或者其中第一衬底225否则不能用于后续制造的其他技术。第一衬底225的再利用可能导致显着的成本节约。例如，直径4英寸的GaN晶圆可能价格在10,000美元至15,000美元之间，而类似的SiC晶圆可能价格在15,000美元至20,000美元之间。根据刚刚描述的第一衬底225的重新使用，可以为使用重新使用的衬底225生产的部件的每个晶片节省新晶片的成本。
去除第一衬底层225和牺牲材料层220还可以暴露第一半导体材料(GaN)215的层的表面，以使其暴露表面可用于进一步处理。因此，在过程135中，可以执行技术100以可选地在第一半导体材料215的暴露层的后表面上制造一个或多个器件部件。这种器件部件的例子在图6中被示出为背面场板255。背侧场板255可用于帮助消耗沟道电子并帮助在根据本文所述的技术100制造的半导体器件中分布电场，例如以帮助抑制或避免击穿。这可以使得能够在不损坏半导体器件的情况下将高电压施加到漏电极或栅电极。
背侧场板255可以具有比第一半导体材料215的层的密度更小的少数电荷载流子的密度。如本文所使用的，少数电荷载流子可以包括空穴或带正电的离子。为了提供背侧场板255与第一半导体材料215的层之间的路径分离，可以形成图6中所示的场板255，使得其接触第一半导体材料215的层但不接触第二半导体材料(AlInGaN)210的层。因此，背面场板255不接触当根据技术100制造的半导体器件处于操作中时形成的2DEG。
背面场板255可以根据工艺135中的一种或多种技术形成。这种技术可以包括通过诸如通过使用化学机械平面化(CMP)技术进行薄化来形成背面场板255，第一半导体材料215的层达到适当的厚度，诸如由背侧场板的期望几何形状或厚度确定的厚度。然后可以通过在第一半导体材料215的掩模层上沉积诸如金属的导电元件来形成背面场板，然后进行进一步处理，例如去除离开导电背面场板的掩模。
一些技术可能包括形成背面场板255，形成背面场板255可以包括选择性地蚀刻第一半导体材料215的层中的空腔，接着选择性地沉积包括在空腔中的金属元件。可以使用干GaN蚀刻技术(例如使用电感耦合等离子体或反应离子蚀刻工艺)在第一半导体材料215中蚀刻腔体。
其他技术可以包括将背侧场板255形成为具有高密度少数电荷载流子的异质结构，随后在背侧场板255外侧的区域中进行离子注入，以便将场板与基板的其他区域电隔离。随后可以将后侧场板255连接到源电极230。可以通过形成(如通过离子注入)与非故意掺杂的GaN层相邻的p型GaN场板材料来形成这样的异质结构，例如由于GaN生长过程而含有杂质的第一半导体材料215的层。这样的异质结构可以实现背侧场板的形成，而不会实质上改变第一半导体材料215的层的暴露表面的拓扑结构，例如通过不将附加材料沉积或结合到第一半导体材料层215的表面。
另一种技术可以包括通过邻近第一半导体材料层215的具有高导电率的层(如硅掺杂的GaN)的低温分子束外延(MBE)再生来形成背侧场板255。在一些实施例中，源极/漏极欧姆接触的MBE再生，例如在过程145中的接触以及背面场板255的制造可以在单个过程中组合。在过程135中可以使用其他技术来形成背面场板255。
背面场板255和所形成的2DEG之间的距离可以影响背面场板的性能，例如通过增加或减少由背面场板分布的电场的量，例如以确定可能存在的电压施加到栅电极235或漏电极245而不损坏半导体器件。因此，用于形成包括蚀刻或减薄第一半导体材料层215的背侧场板255的技术还可以包括在第一半导体材料的层内嵌入蚀刻停止材料层，以确定第一半导体材料的层可以变薄或第一半导体材料的层可以变薄的深度，以便确定背面场板255和2DEG之间的距离。这种蚀刻停止材料可以包括AlN、AlGaN或InAlN。嵌入蚀刻停止层可以包括将第一半导体材料层部分地生长至期望的高度，在部分生长的层上沉积蚀刻停止材料，接着完成第一半导体材料层的生长。
在一些实施例中，背面场板255可以在技术100中比在过程135更早的过程中形成，使得过程135能够用于其他制造过程，所述其他制造过程涉及通向第一半导体材料215的层的背面。例如，后侧场板255可以在形成第一半导体材料215的层期间通过非选择性p掺杂外延形成，并且工艺135可以包括在背侧场板255外侧的区域中的离子注入，随后将背侧场板255连接到源电极230。在一个示例中，背侧场板255可以通过选择性p掺杂外延形成，诸如在形成第一半导体材料215的层期间，并且过程135可以包括将场板255连接到源电极230。
图6示出根据多种实施例的在执行了背面处理之后的半导体器件的层的横截面。从图6可以理解，后侧场板255可以被形成为与前侧场板240对齐。这种对准可以包括将最靠近漏电极245的背侧场板的边缘与最靠近漏电极的前侧板240的边缘对准。这种对准可以在使用中帮助进一步减小由背面场板255分布的电场的通量，例如以使半导体器件能够由更高的电压驱动。另外，背面场板255可以使用自对准过程来对齐。这样的自对准过程可以包括例如通过执行过程130执行技术100来制造栅电极235和前侧场板240的一部分。这样的自对准过程然后可以包括将光致抗蚀剂施加到第一半导体材料215的层，并且从半导体器件的正面照射非选择性光以暴露光刻胶，例如使用正面场板240本身的结构作为掩模。这样的非选择性光可以具有根据第一半导体材料215的层的带隙和第二半导体材料层210的带隙选择的波长或光子能量，例如以使得光能够穿过这些层而无需被吸收。作为例子，具有比GaN的带隙能量更低的光子能量(例如，3.3电子伏特)的光可能不被GaN层吸收，从而导致GaN层看起来对该光透明。在曝光之后，背面光致抗蚀剂可以被移除，从而允许形成与前侧场板240精确配准的背侧场板255。或者，自对准可以通过非选择性地从半导体背面照射光来实现装置，以便使光仅从前侧场板240反射，从而使其在后侧场板255的期望位置处的强度加倍。
因为在执行过程130之后第一半导体材料215的层的背面被暴露，所以任何数量的背面场板255可以被制造在第一半导体材料215的暴露层上。结合刚刚描述的自对准过程，可以将任意数量的前后对准的场板结构结合到半导体器件中，例如用于按比例降低电通量并增加器件的工作电压和功率密度。其他处理可以在过程135中执行，例如以可选地制造与第一半导体材料215的层接触的组件。
在过程140中，第一半导体材料215的层的后表面可以结合到第二基板260，例如以形成图7中所示的结构。第二基板260可以选择除了其晶体结构之外的性质或除了其晶体结构之外的性质。例如，第二基板260可以由导热率高于第一基板215的“散热器”材料制成，例如SiC、金刚石或AlN。将具有高导热率的材料结合到半导体器件的制造的部件可以允许半导体器件在高于如果半导体器件仅保留在第一衬底上则半导体器件将能够在该温度工作的温度的温度下工作，如果半导体器件保持仅结合到第一基质。不管击穿电压如何，这种接合还可以允许半导体器件使用比其他方式可能的更高的电流来操作。
在过程145中，可以制造半导体器件的一个或多个部件以完成半导体器件制造过程。例如，如果使用先前描述的自对准过程，则可在制造源电极230和漏电极245之前制造背面场板255。为了接近钝化层205的顶表面以制造这些附加组件，临时载体250可能会被删除，如通过热释放或UV固化技术。由此移除(以及随后制造源电极230和漏电极245)所产生的结构在图8中示出。
图8示出根据多种实施例的在移除临时载体之后的半导体器件的层的横截面。可以执行技术100以制造半导体器件，其包括(1)外延生长为具有第一衬底的晶体结构的第一半导体材料215的层，(2)第二半导体材料210的层，该层与第一半导体材料层形成异质结，(3)电耦合到在第一半导体材料和第二半导体材料之间形成的异质结的一个或多个部件(例如，电极、前侧场板240和后侧场板255)，以及(4)第二衬底260，第一半导体材料的层被结合到第二衬底260。
尽管上述讨论公开了各种示例实施例，但是显而易见的是，本领域技术人员可以进行各种修改，以实现本发明的一些优点而不偏离本发明的真实范围。
这里描述的每个非限制性方面或示例可以独立存在，或者可以以各种排列或与一个或多个其他示例组合。
以上详细描述包括对形成详细描述的一部分的附图的参考。作为说明，附图示出了可以实践本发明的具体实施例。这些实施例在本文中也被称为“示例”。这样的示例可以包括除示出或描述的那些之外的元件。然而，本发明人还考虑了其中仅提供了所示或所述的那些元件的示例。此外，本发明人还考虑了使用所示出或描述的那些元件(或其一个或多个方面)的任何组合或置换的示例，或者关于特定示例(或其一个或多个方面)，或关于本文示出或描述的其他示例(或其一个或多个方面)。
如果本文档与以引用方式并入的任何文档之间的用法不一致，则以本文档中的用法为准。
在本文件中，如在专利文献中常见的那样，使用术语“一”或“一个”来包括一个或多个、独立于“至少一个”或“一个或多个”的任何其他实例或用法。在本文件中，术语“或”用于表示非排他性，例如“A或B”包括“A但不是B”、“B但不是A”和“A和B”，除非另有说明表示。在本文中，术语“包括”和“其中”用作相应术语“包含”和“其中”的等同词。而且，在以下权利要求中，术语“包括”和“包含”是开放式的，也就是说，包括除权利要求中的这样的术语之后列出的那些要素之外的要素的系统、装置、物品、组合物、制剂或过程仍然被认为落入该权利要求的范围内。此外，在下面的权利要求中，术语“第一”、“第二”和“第三”等仅被用作标签，并不旨在对其对象施加数字要求。
以上描述旨在是说明性的而非限制性的。例如，上述示例(或其一个或多个方面)可以彼此组合使用。本领域的普通技术人员在查看以上描述时可以使用其他实施例。摘要提供符合37C.F.R.§1.72(b)，允许读者快速确定技术公开的性质。提交时的理解是，它不会被用来解释或限制权利要求的范围或含义。而且，在上面的详细描述中，各种特征可以被组合在一起以简化本公开。这不应被解释为意图无理要求披露的功能对任何权利要求都是必不可少的。相反，发明主题可能在于少于特定公开实施例的所有特征。因此，以下权利要求由此作为示例或实施例并入到具体实施方式中，每个权利要求自身作为单独的实施例，并且可以设想这些实施例可以以各种组合或置换相互组合。本发明的范围应该参考所附权利要求以及这些权利要求的等同物的全部范围来确定。

Claims (20)

1.一种半导体器件，包括：
第一半导体材料层，所述第一半导体材料外延生长以具有第一衬底的晶体结构；
邻近所述第一半导体材料层设置的第二半导体材料层以与所述第一半导体材料层形成异质结；
电耦合到异质结的第一组件；和
结合到第一半导体材料层的第二衬底。
2.如权利要求1所述的半导体器件，还包括高电子迁移率晶体管(HEMT)，包括：
第一半导体材料的层，
第二半导体材料的层，以及
第一部件，第一部件是背面场板。
3.根据权利要求1所述的半导体器件，其中所述第一半导体材料和所述第二半导体材料中的每一个是周期表的第13族中的一种或多种元素与周期表的第15族中的一种或多种元素的化合物。
4.根据权利要求3所述的半导体器件，其中所述第一半导体材料是氮化镓并且所述第二半导体材料是氮化铝镓、氮化铝铟镓或氮化铝。
5.根据权利要求1所述的半导体器件，还包括第二部件，所述第二部件被配置为接触所述第一半导体材料层而不接触所述第二半导体材料层。
6.根据权利要求5所述的半导体器件，其中所述第一组件包括第一场板，并且所述第二组件包括第二场板，所述第二场板与所述第一场板或栅电极对齐。
7.根据权利要求6所述的半导体器件，其中所述第二场极板包括具有比所述第一半导体材料的少数电荷载流子的密度大的少数电荷载流子密度的材料。
8.根据权利要求7所述的半导体器件，其中所述第二场板的材料包括以下一种或多种：金属，所述第一半导体材料的掺杂部分，异质结构以及与所述第一半导体材料欧姆接触的材料。
9.根据权利要求1所述的半导体器件，其中所述第二衬底包括导热率高于所述第一衬底的导热率的材料。
10.一种制造半导体器件的方法，所述方法包括：
接收、获得或提供起始材料，所述起始材料包括：
具有第一晶体结构的第一衬底，
具有基于第一晶体结构并且与第一衬底相邻的第二晶体结构的牺牲材料层，
具有基于第一晶体结构的第三晶体结构并且与材料层相邻的第一半导体材料层，
与第一半导体材料层形成异质结的第二半导体材料层；
形成所述半导体器件的第一组件，所述第一组件电耦合到所述异质结；和
去除第一衬底以暴露第一半导体材料层的表面。
11.如权利要求10所述的方法，还包括：
生长第一半导体材料层的第一部分；
在第一半导体材料的部分生长的层上沉积一层蚀刻停止材料；和
在第一部分和蚀刻停止材料之上生长第一半导体材料层的第二部分，第二部分生长到特定高度；
其中选择所述蚀刻停止材料和所述特定高度以确定在所述第一半导体材料层中形成的背侧场板与所述异质结的距离。
12.根据权利要求10所述的方法，其中所述牺牲材料包括石墨烯。
13.根据权利要求10所述的方法，其中所述起始材料的所述层中的至少一个层外延生长到所述第一衬底。
14.根据权利要求10所述的方法，还包括在键合之前，形成与所述第一半导体材料层接触而不接触所述第二半导体材料层的所述半导体器件的第二部件。
15.根据权利要求14所述的方法，其中所述第一组件包括第一场板，并且所述第二组件包括第二场板，所述第二场板与所述第一场板或栅电极对齐。
16.根据权利要求15所述的方法，其中形成所述第二场板包括以下中的一个或多个：
掺杂第一半导体材料的一部分以增加少数电荷载流子的密度；
用金属替代该部分，低温再生长欧姆接触或异质结构；和
外延生长掺杂材料。
17.如权利要求10所述的方法，还包括
将第一半导体材料层的暴露表面键合到第二衬底；和
在将暴露表面结合到第二衬底之后形成半导体器件的至少一个部件。
18.如权利要求10所述的方法，还包括使用所述第一衬底制造第二半导体器件。
19.一种半导体器件，包括：
(1)外延牺牲层、(2)外延第一半导体层和(3)第二半导体层，其中所述第一半导体层和所述第二半导体层形成异质结；
用于形成电耦合到异质结的半导体器件的第一组件的装置；
用于去除所述牺牲层以暴露所述第一衬底的所述表面和所述第一半导体层的表面的装置；和
用于将第一半导体层的暴露表面结合到第二衬底的装置。
20.根据权利要求19所述的半导体器件，其中与所述异质结电耦合的所述半导体器件的所述第一组件是背面场板。
CN201810456541.3A 2017-05-12 2018-05-14 适用于高频和高功率应用的氮化镓装置 Pending CN108878507A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762505586P 2017-05-12 2017-05-12
US62/505,586 2017-05-12
US15/975,917 2018-05-10
US15/975,917 US11508821B2 (en) 2017-05-12 2018-05-10 Gallium nitride device for high frequency and high power applications

Publications (1)

Publication Number Publication Date
CN108878507A true CN108878507A (zh) 2018-11-23

Family

ID=64098012

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810456541.3A Pending CN108878507A (zh) 2017-05-12 2018-05-14 适用于高频和高功率应用的氮化镓装置

Country Status (3)

Country Link
US (3) US11508821B2 (zh)
CN (1) CN108878507A (zh)
TW (1) TWI674660B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110211880A (zh) * 2019-07-05 2019-09-06 苏州汉骅半导体有限公司 金刚石基氮化镓hemt结构制造方法
CN114141918A (zh) * 2021-11-30 2022-03-04 江苏第三代半导体研究院有限公司 适用于大电流条件工作的发光二极管外延结构及制备方法
CN117133802A (zh) * 2023-03-30 2023-11-28 荣耀终端有限公司 一种半导体器件及其制作方法、封装器件、电子设备

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11508821B2 (en) 2017-05-12 2022-11-22 Analog Devices, Inc. Gallium nitride device for high frequency and high power applications
EP3818568A4 (en) 2018-07-06 2022-08-03 Analog Devices, Inc. COMPOSITE DEVICE WITH REAR SIDE FIELD PLATE
KR102656701B1 (ko) 2018-10-04 2024-04-11 삼성전자주식회사 반도체 소자의 제조 방법
CN111341840B (zh) * 2020-03-04 2021-07-16 中国科学院半导体研究所 场效应晶体管器件
CN113016074B (zh) 2021-02-19 2022-08-12 英诺赛科(苏州)科技有限公司 半导体器件

Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080230786A1 (en) * 2007-03-23 2008-09-25 Cree, Inc. High temperature performance capable gallium nitride transistor
CN101312207A (zh) * 2007-05-21 2008-11-26 张乃千 一种增强型氮化镓hemt器件结构
US20090146224A1 (en) * 2007-12-07 2009-06-11 Northrop Grumman Space & Mission Systems Corp. Composite Passivation Process for Nitride FET
US20090148985A1 (en) * 2007-12-07 2009-06-11 Northrop Grumman Space & Mission Systems Corp. Method for Fabricating a Nitride FET Including Passivation Layers
JP2011238701A (ja) * 2010-05-07 2011-11-24 Toyota Motor Corp Ｈｆｅｔ
CN102412265A (zh) * 2010-09-17 2012-04-11 寇平公司 用于阻止半导体层混合的方法以及层状结构
CN103165445A (zh) * 2011-12-12 2013-06-19 电力集成公司 原位生长的栅介质和场板介质
TW201340325A (zh) * 2012-03-30 2013-10-01 Fujitsu Ltd 化合物半導體裝置及其製造方法
CN103346093A (zh) * 2013-06-13 2013-10-09 北京大学深圳研究生院 源/漏区抬高的顶栅自对准薄膜晶体管及其制作方法
CN103715257A (zh) * 2014-01-09 2014-04-09 苏州能屋电子科技有限公司 具有背面场板结构的hemt器件及其制备方法
CN104201283A (zh) * 2014-09-04 2014-12-10 广州新视界光电科技有限公司 衬底与基板分离工艺、牺牲层、柔性显示器件及其制备工艺
CN104241351A (zh) * 2014-09-05 2014-12-24 电子科技大学 具有体内复合场板结构的氮化镓基异质结场效应管
US20160141405A1 (en) * 2014-11-13 2016-05-19 Infineon Technologies Austria Ag Semiconductor Field Plate for Compound Semiconductor Devices
US20160254363A1 (en) * 2007-09-17 2016-09-01 Transphorm Inc. Gallium nitride power devices
EP1659622B1 (en) * 2004-11-19 2016-10-19 Nichia Corporation Field effect transistor and method of manufacturing the same
US20160380090A1 (en) * 2014-12-12 2016-12-29 Gan Systems Inc. GaN SEMICONDUCTOR DEVICE STRUCTURE AND METHOD OF FABRICATION BY SUBSTRATE REPLACEMENT
CN106298904A (zh) * 2015-05-26 2017-01-04 北京大学 带氮化镓插入层的氮化镓基增强型器件及其制备方法
CN106663684A (zh) * 2014-08-06 2017-05-10 高通股份有限公司 具有自对准背侧特征的半导体器件

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6265289B1 (en) 1998-06-10 2001-07-24 North Carolina State University Methods of fabricating gallium nitride semiconductor layers by lateral growth from sidewalls into trenches, and gallium nitride semiconductor structures fabricated thereby
US6649287B2 (en) 2000-12-14 2003-11-18 Nitronex Corporation Gallium nitride materials and methods
US8386377B1 (en) 2003-05-12 2013-02-26 Id Analytics, Inc. System and method for credit scoring using an identity network connectivity
TWI509795B (zh) 2003-09-09 2015-11-21 Cree Inc 具場板之寬能帶隙電晶體裝置
US7550783B2 (en) 2004-05-11 2009-06-23 Cree, Inc. Wide bandgap HEMTs with source connected field plates
TWI237407B (en) 2004-06-24 2005-08-01 Epistar Corp Light emitting diode having an adhesive layer and manufacturing method thereof
US7180103B2 (en) * 2004-09-24 2007-02-20 Agere Systems Inc. III-V power field effect transistors
US8441030B2 (en) 2004-09-30 2013-05-14 International Rectifier Corporation III-nitride multi-channel heterojunction interdigitated rectifier
US7161194B2 (en) 2004-12-06 2007-01-09 Cree, Inc. High power density and/or linearity transistors
JP2007005764A (ja) 2005-05-27 2007-01-11 Toyota Motor Corp 半導体装置とその製造方法
TW200830550A (en) 2006-08-18 2008-07-16 Univ California High breakdown enhancement mode gallium nitride based high electron mobility transistors with integrated slant field plate
EP1921669B1 (en) 2006-11-13 2015-09-02 Cree, Inc. GaN based HEMTs with buried field plates
CN103441144B (zh) 2007-06-06 2016-09-14 苏州捷芯威半导体有限公司 Hemt器件及其制造方法
US8502323B2 (en) 2007-08-03 2013-08-06 The Hong Kong University Of Science And Technology Reliable normally-off III-nitride active device structures, and related methods and systems
US7851825B2 (en) 2007-12-10 2010-12-14 Transphorm Inc. Insulated gate e-mode transistors
US9112009B2 (en) 2008-09-16 2015-08-18 International Rectifier Corporation III-nitride device with back-gate and field plate for improving transconductance
US8823012B2 (en) 2009-04-08 2014-09-02 Efficient Power Conversion Corporation Enhancement mode GaN HEMT device with gate spacer and method for fabricating the same
US8185535B2 (en) 2009-10-30 2012-05-22 Hewlett-Packard Development Company, L.P. Methods and systems for determining unknowns in collaborative filtering
JP5611653B2 (ja) 2010-05-06 2014-10-22 株式会社東芝 窒化物半導体素子
EP2633445A4 (en) 2010-10-25 2014-09-17 Intelius Inc COST-SENSITIVE ALTERNATING DECISION TREES FOR COUPLING RECORDINGS
US8853749B2 (en) 2011-01-31 2014-10-07 Efficient Power Conversion Corporation Ion implanted and self aligned gate structure for GaN transistors
US9432298B1 (en) 2011-12-09 2016-08-30 P4tents1, LLC System, method, and computer program product for improving memory systems
US9024356B2 (en) * 2011-12-20 2015-05-05 Infineon Technologies Austria Ag Compound semiconductor device with buried field plate
US8941148B2 (en) 2012-03-06 2015-01-27 Infineon Technologies Austria Ag Semiconductor device and method
JP6054621B2 (ja) 2012-03-30 2016-12-27 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
EP2667415B1 (en) 2012-05-22 2021-02-17 Nexperia B.V. Heterojunction semiconductor device and manufacturing method
US9082748B2 (en) 2012-10-05 2015-07-14 Micron Technology, Inc. Devices, systems, and methods related to removing parasitic conduction in semiconductor devices
JP6083300B2 (ja) 2013-03-29 2017-02-22 富士通株式会社 プログラム、並列演算方法および情報処理装置
CN104599957B (zh) * 2013-11-01 2017-12-05 中航（重庆）微电子有限公司 半导体器件及其制作方法
US9673286B2 (en) 2013-12-02 2017-06-06 Infineon Technologies Americas Corp. Group III-V transistor with semiconductor field plate
CN103730360B (zh) 2014-01-09 2017-02-01 杭州电子科技大学 具有背面场板结构的增强型hemt器件及其制备方法
CN103715235B (zh) 2014-01-09 2017-01-18 苏州能屋电子科技有限公司 具有背面场板结构的增强型mis‑hemt器件及其制备方法
CN106170866A (zh) * 2014-04-25 2016-11-30 美国休斯研究所 具有基材转移的iii‑v族材料结构上的fet晶体管
JP6368197B2 (ja) 2014-08-29 2018-08-01 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
US9728630B2 (en) 2014-09-05 2017-08-08 Infineon Technologies Austria Ag High-electron-mobility transistor having a buried field plate
US10312358B2 (en) * 2014-10-02 2019-06-04 University Of Florida Research Foundation, Incorporated High electron mobility transistors with improved heat dissipation
US9666677B1 (en) * 2014-12-23 2017-05-30 Soraa Laser Diode, Inc. Manufacturable thin film gallium and nitrogen containing devices
CN106570513B (zh) 2015-10-13 2019-09-13 华为技术有限公司 大数据网络系统的故障诊断方法和装置
US20170270245A1 (en) 2016-01-11 2017-09-21 Edico Genome, Corp. Bioinformatics systems, apparatuses, and methods for performing secondary and/or tertiary processing
TWI607565B (zh) 2016-12-20 2017-12-01 新唐科技股份有限公司 半導體基底以及半導體元件
US10445668B2 (en) 2017-01-04 2019-10-15 Richard Oehrle Analytical system for assessing certain characteristics of organizations
US11508821B2 (en) 2017-05-12 2022-11-22 Analog Devices, Inc. Gallium nitride device for high frequency and high power applications
EP3818568A4 (en) 2018-07-06 2022-08-03 Analog Devices, Inc. COMPOSITE DEVICE WITH REAR SIDE FIELD PLATE
US20200219871A1 (en) 2019-01-07 2020-07-09 Semiconductor Components Industries, Llc Electronic Device Including a HEMT Including a Buried Region

Patent Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1659622B1 (en) * 2004-11-19 2016-10-19 Nichia Corporation Field effect transistor and method of manufacturing the same
US20080230786A1 (en) * 2007-03-23 2008-09-25 Cree, Inc. High temperature performance capable gallium nitride transistor
CN101312207A (zh) * 2007-05-21 2008-11-26 张乃千 一种增强型氮化镓hemt器件结构
US20160254363A1 (en) * 2007-09-17 2016-09-01 Transphorm Inc. Gallium nitride power devices
US20090146224A1 (en) * 2007-12-07 2009-06-11 Northrop Grumman Space & Mission Systems Corp. Composite Passivation Process for Nitride FET
US20090148985A1 (en) * 2007-12-07 2009-06-11 Northrop Grumman Space & Mission Systems Corp. Method for Fabricating a Nitride FET Including Passivation Layers
JP2011238701A (ja) * 2010-05-07 2011-11-24 Toyota Motor Corp Ｈｆｅｔ
CN102412265A (zh) * 2010-09-17 2012-04-11 寇平公司 用于阻止半导体层混合的方法以及层状结构
CN103165445A (zh) * 2011-12-12 2013-06-19 电力集成公司 原位生长的栅介质和场板介质
TW201340325A (zh) * 2012-03-30 2013-10-01 Fujitsu Ltd 化合物半導體裝置及其製造方法
CN103346093A (zh) * 2013-06-13 2013-10-09 北京大学深圳研究生院 源/漏区抬高的顶栅自对准薄膜晶体管及其制作方法
CN103715257A (zh) * 2014-01-09 2014-04-09 苏州能屋电子科技有限公司 具有背面场板结构的hemt器件及其制备方法
CN106663684A (zh) * 2014-08-06 2017-05-10 高通股份有限公司 具有自对准背侧特征的半导体器件
CN104201283A (zh) * 2014-09-04 2014-12-10 广州新视界光电科技有限公司 衬底与基板分离工艺、牺牲层、柔性显示器件及其制备工艺
CN104241351A (zh) * 2014-09-05 2014-12-24 电子科技大学 具有体内复合场板结构的氮化镓基异质结场效应管
US20160141405A1 (en) * 2014-11-13 2016-05-19 Infineon Technologies Austria Ag Semiconductor Field Plate for Compound Semiconductor Devices
US20160380090A1 (en) * 2014-12-12 2016-12-29 Gan Systems Inc. GaN SEMICONDUCTOR DEVICE STRUCTURE AND METHOD OF FABRICATION BY SUBSTRATE REPLACEMENT
CN106298904A (zh) * 2015-05-26 2017-01-04 北京大学 带氮化镓插入层的氮化镓基增强型器件及其制备方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110211880A (zh) * 2019-07-05 2019-09-06 苏州汉骅半导体有限公司 金刚石基氮化镓hemt结构制造方法
CN110211880B (zh) * 2019-07-05 2023-04-28 苏州汉骅半导体有限公司 金刚石基氮化镓hemt结构制造方法
CN114141918A (zh) * 2021-11-30 2022-03-04 江苏第三代半导体研究院有限公司 适用于大电流条件工作的发光二极管外延结构及制备方法
CN114141918B (zh) * 2021-11-30 2023-07-18 江苏第三代半导体研究院有限公司 适用于大电流条件工作的发光二极管外延结构及制备方法
CN117133802A (zh) * 2023-03-30 2023-11-28 荣耀终端有限公司 一种半导体器件及其制作方法、封装器件、电子设备
CN117133802B (zh) * 2023-03-30 2024-08-06 荣耀终端有限公司 一种半导体器件及其制作方法、封装器件、电子设备

Also Published As

Publication number Publication date
US20180331186A1 (en) 2018-11-15
US20230058073A1 (en) 2023-02-23
TWI674660B (zh) 2019-10-11
US20230317801A1 (en) 2023-10-05
US12009207B2 (en) 2024-06-11
TW201913954A (zh) 2019-04-01
US11508821B2 (en) 2022-11-22

Similar Documents

Publication Publication Date Title
CN108878507A (zh) 适用于高频和高功率应用的氮化镓装置
JP7059257B2 (ja) 加工基板と統合された電子パワーデバイス
US10418475B2 (en) Diamond based current aperture vertical transistor and methods of making and using the same
US20210126120A1 (en) Modification of electric fields of compound semiconductor devices
CN110137241B (zh) 碳化硅半导体基底和碳化硅半导体装置
KR20160044489A (ko) 열적 비아들 내 다이아몬드의 선택적 증착
KR20190118186A (ko) 가공된 기판에 통합된 무선 주파수 디바이스
US20160133710A9 (en) Reducing leakage current in semiconductor devices
KR20200092381A (ko) 가공된 기판 상의 집적된 디바이스를 위한 시스템 및 방법
US20230334337A1 (en) Silicon Carbide Components and Methods for Producing Silicon Carbide Components
EP2846353A2 (en) Complementary metal oxide semiconductor device and method of manufacturing the same
CN109155239B (zh) 碳化硅外延基板及碳化硅半导体装置
US20210351077A1 (en) Methods for Processing a Wide Band Gap Semiconductor Wafer Using a Support Layer and Methods for Forming a Plurality of Thin Wide Band Gap Semiconductor Wafers Using Support Layers
CN112216739B (zh) 低热阻硅基氮化镓微波毫米波器件材料结构及制备方法
US20130175539A1 (en) High electron mobility transistors and methods of manufacturing the same
US8318563B2 (en) Growth of group III nitride-based structures and integration with conventional CMOS processing tools
US11652022B2 (en) Power semiconductor device and method
CN213459743U (zh) 高电子迁移率晶体管器件和电子器件
EP4415026A1 (en) Method for achieving uniform carrier concentration in epitaxial layer, and structure created by means of said method
Yamasaki et al. 3.2 Strategies for diamond power device applications
CN116936630A (zh) 一种晶体管外延结构及防止晶体管tgv刻蚀过度的方法
CN118116968A (zh) 高电子迁移率晶体管
KR101942517B1 (ko) 에피텍셜 기판 및 그 제조 방법
Basceri et al. Taking GaN to the Next Level of 100 V to 2000 V and Beyond Scalability with the Revolutionary 200 mm and 300 mm QST® Manufacturing Platform
KR20150079272A (ko) 트렌치 구조를 가진 반도체 소자의 제조방법 및 그에 의한 반도체 소자

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned

Effective date of abandoning: 20230616

AD01 Patent right deemed abandoned