CN108807412A - 一种浮栅存储器及其制备方法 - Google Patents
一种浮栅存储器及其制备方法 Download PDFInfo
- Publication number
- CN108807412A CN108807412A CN201710307191.XA CN201710307191A CN108807412A CN 108807412 A CN108807412 A CN 108807412A CN 201710307191 A CN201710307191 A CN 201710307191A CN 108807412 A CN108807412 A CN 108807412A
- Authority
- CN
- China
- Prior art keywords
- interlayer insulating
- insulating film
- floating
- substrate
- insulation layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims abstract description 60
- 238000002360 preparation method Methods 0.000 title claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 94
- 239000011229 interlayer Substances 0.000 claims abstract description 77
- 239000010410 layer Substances 0.000 claims abstract description 60
- 238000009413 insulation Methods 0.000 claims abstract description 50
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 32
- 239000000463 material Substances 0.000 claims description 28
- 239000000377 silicon dioxide Substances 0.000 claims description 16
- 238000001039 wet etching Methods 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- 230000000694 effects Effects 0.000 abstract description 5
- 238000000034 method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 239000003153 chemical reaction reagent Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 229910003978 SiClx Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
Landscapes
- Non-Volatile Memory (AREA)
Abstract
本发明实施例提供了一种浮栅存储器及其制备方法，该浮栅存储器包括：衬底；形成在所述衬底上的多个凹槽；形成所述凹槽内的隔离绝缘层，所述衬底的上表面高度高于所述隔离绝缘层的上表面，以形成衬底凸起；形成在所述衬底凸起上方的隧穿氧化层，所述隧穿氧化层延伸在所述隔离绝缘层上方；形成在所述隧穿氧化层上方的浮栅，所述浮栅覆盖所述隧穿氧化层；形成在所述浮栅上方的层间绝缘层，所述层间绝缘层延伸至所述隧穿氧化层上方；覆盖在所述层间绝缘层上方的控制栅。本发明实施例提供的一种浮栅存储器及其制备方法，将浮栅存储器的沟道图形制作成三维凸起结构，减小了浮栅存储器的尺寸的同时，没有减小沟道长度，巧妙地避免了短沟道效应。
Description
技术领域
本发明涉及半导体制造技术领域，尤其设计一种浮栅存储器及其制备方法。
背景技术
浮栅存储器由于高集成度、低功耗、高可靠性和高性价比等优点，在非易失性存储器市场中占据了主要的份额。
但随着微电子技术的发展，浮栅存储器也面临了一系列的挑战，如更低的功耗，更快的速度，更高的集成度等。
对于传统浮栅存储器而言，浮栅存储器的沟道为二维结构，在减小浮栅存储器的尺寸的同时，会造成沟道尺寸的减小。当沟道尺寸减小到一定尺寸时，浮栅存储器面临诸多问题，例如电荷保持机制不确定，导致对浮栅存储器的读、写和擦除操作结果与实际浮栅存储器的状态不符合等等。
发明内容
有鉴于此，本发明实施例提供了一种浮栅存储器及其制备方法，将浮栅存储器的沟道图形制作成三维凸起结构，减小了浮栅存储器的尺寸的同时，没有减小沟道长度，巧妙地避免了短沟道效应。
第一方面，本发明实施例提供了一种浮栅存储器，包括：
衬底；
形成在所述衬底上的多个凹槽；
形成所述凹槽内的隔离绝缘层，所述衬底的上表面高度高于所述隔离绝缘层的上表面，以形成衬底凸起；
形成在所述衬底凸起上方的隧穿氧化层，所述隧穿氧化层延伸在所述隔离绝缘层上方；
形成在所述隧穿氧化层上方的浮栅，所述浮栅覆盖所述隧穿氧化层；
形成在所述浮栅上方的层间绝缘层，所述层间绝缘层延伸至所述隧穿氧化层上方；
覆盖在所述层间绝缘层上方的控制栅。
可选地，所述层间绝缘层包括依次层叠的第一层间绝缘层、第二层间绝缘层和第三层间绝缘层；
所述第一层间绝缘层的材料为氧化硅；所述第二层间绝缘层的材料为氮化硅；所述第三层间绝缘层的材料为氧化硅。
可选地，所述衬底凸起的上表面为平面或曲面
可选地，所述衬底凸起的纵截面为正方形。
可选地，所述正方形的边长范围为大于等于15nm小于等于30nm。
可选地，所述衬底的导电类型为N型或者P型。
可选地，所述隔离绝缘层的材料为氧化硅。
第二方面，本发明实施例提供了一种浮栅存储器的制备方法，包括：
提供衬底；
在所述衬底的上方形成多个凹槽；
在所述凹槽内填充隔离绝缘层，且所述衬底的上表面高度高于所述隔离绝缘层的上表面，以形成衬底凸起；
在所述衬底上方形成隧穿氧化层，所述隧穿氧化层延伸在所述隔离绝缘层上方；
在所述隧穿氧化层上方形成浮栅，所述浮栅覆盖所述隧穿氧化层；
在所述浮栅上方形成层间绝缘层，所述层间绝缘层延伸至所述隧穿氧化层上方；
在所述层间绝缘层上方覆盖控制栅。
可选地，在所述浮栅上方形成层间绝缘层，所述层间绝缘层延伸至所述隧穿氧化层上方；所述层间绝缘层包括依次层叠的第一层间绝缘层、第二层间绝缘层和第三层间绝缘层；
所述第一层间绝缘层的材料为氧化硅；
所述第二层间绝缘层的材料为氮化硅；
所述第三层间绝缘层的材料为氧化硅。
可选地，所述在所述凹槽内填充隔离绝缘层，且所述衬底的上表面高度高于所述隔离绝缘层的上表面，以形成衬底凸起具体包括：
在所述凹槽内填充隔离绝缘层；
湿法刻蚀所述隔离绝缘层直至所述衬底的上表面高度高于所述隔离绝缘层的上表面，以形成衬底凸起。
本发明实施例提供了一种浮栅存储器及其制备方法，通过设置衬底的上表面高度高于隔离绝缘层的上表面，以形成衬底凸起，沟道相应地为三维结构，这样的结构可以使得在兼顾减小浮栅存储器器件尺寸的情况下，并没有因此而减小沟道的长度，巧妙地克服了短沟道效应。
附图说明
通过阅读参照以下附图说明所作的对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将变得更明显。
图1为本发明实施例一提供的一种浮栅存储器的剖面结构示意图；
图2为本发明实施例一提供的又一种浮栅存储器的剖面结构示意图；
图3为现有技术中浮栅存储器的剖面结构示意图；
图4为本发明实施例二提供的一种浮栅存储器的制备方法的流程示意图；
图5a-图5h为本发明实施例二提供的一种浮栅存储器的制备方法的各步骤对应的剖面图。
具体实施方式
下面结合附图并通过具体实施方式来进一步说明本发明的技术方案。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
实施例一
图1为本发明实施例一提供的一种浮栅存储器的剖面结构示意图；图2为现有技术中浮栅存储器的剖面结构示意图；图3为本发明实施例一提供的又一种浮栅存储器的剖面结构示意图。
参见图1，本发明实施例提供了一种浮栅存储器，该浮栅存储器包括：衬底10；形成在衬底10上的多个凹槽11，图中示例性地仅示出相邻两个凹槽11；形成凹槽11内的隔离绝缘层12，衬底10的上表面高度高于隔离绝缘层12的上表面，以形成衬底凸起；形成在衬底凸起上方的隧穿氧化层14，隧穿氧化层14延伸在隔离绝缘层12上方；形成在隧穿氧化层14上方的浮栅15，浮栅15覆盖隧穿氧化层14；形成在浮栅15上方的层间绝缘层16，层间绝缘层16延伸至隧穿氧化层上方；覆盖在层间绝缘层16上方的控制栅17。
本发明实施例提供了一种浮栅存储器，通过设置衬底的上表面高度高于隔离绝缘层的上表面，以形成衬底凸起，沟道相应地为三维结构，这样的结构可以使得在保证沟道长度相同的情况下，减小了浮栅存储器的尺寸，在兼顾减小浮栅存储器器件尺寸的情况下，并没有因此而减小沟道的长度，巧妙地克服了短沟道效应。
需要说明的是，浮栅存储器在制备的过程中，为了节省成本，经常将多个浮栅存储器做在一个大的衬底上面，之后通过切割工艺，得到一个一个分立的浮栅存储器。参见图1示出的浮栅存储器的结构，衬底10上设置多个凹槽11，图1示例性地仅示出相邻两个凹槽11。凹槽11的尺寸相关从业人员可以根据实际情况自行调整。可选地，隔离绝缘层12的材料为氧化硅。隔离绝缘层12填充凹槽11，隔离开相邻的两个沟道13。沟道13为浮栅存储器在工作的过程中，载流子在电场的作用下的通道称之为沟道，分布在图1中的衬底凸起的表面区域，即图1中的虚线区域。
本发明实施例通过设置衬底10的上表面高度高于隔离绝缘层12的上表面部分的衬底定义为衬底凸起，图1示例性地示出的衬底凸起的纵截面的上表面为平面，衬底凸起由3个互相垂直的平面围成，衬底凸起的高度为H，相邻凹槽11之间的距离为L，即衬底凸起的宽度为L。在浮栅存储器正常工作的过程中，衬底凸起邻近表面的区域为载流子的通道即沟道13，沟道13为图1中虚线区域，因此，沟道13的长度为2倍的衬底凸起的高度H与一个衬底凸起的宽度L的长度之和。与图2中的现有技术相比，衬底10的上表面高度和隔离绝缘层12的上表面是一致的，沟道13是平面的，没有凸起，沟道13的长度为相邻两个凹槽之间的距离L1。当沟道长度相等的情况下，由于本发明实施例提出的浮栅存储器，设置了衬底凸起，因此本发明实施例的浮栅存储器沟槽之间的尺寸，即相邻凹槽11之间的距离为L可以做的更小。本发明实施例的浮栅存储器设置了衬底凸起，将2倍的衬底凸起的高度H和相邻凹槽11之间的距离L之和作为沟道的长度，在保持存储信息的读取和存储速度的前提下，达到减小浮栅存储器器件尺寸的目的，可以抑制由于浮栅存储器关键尺寸的缩小而产生短沟道效应，提高了诸如闪存之类的半导体器件的可微缩性。
可选地，本实施例中的衬底凸起的上表面为平面，并且对由平面围成衬底凸起上表面的个数和平面之间互成的角度不作限定。可选地，本实施例中的衬底凸起的上表面还可以为曲面。
可选地，当衬底凸起的高度H和相邻凹槽11之间的距离L相等的情况下，衬底凸起的纵截面为正方形。可选地，正方形的边长范围为大于等于15nm小于等于30nm。以正方形的边长为30nm为例，即图1中衬底凸起的高度H和相邻凹槽11之间的距离L的长度均为30nm，那么要保证相同的沟道长度，现有技术图2中的相邻凹槽11之间的距离L1则应该为90nm，这样在衬底所在平面的方向，衬底的尺寸减小至现有技术中衬底在这个方向上尺寸的1/3。
可选地，在上述技术方案的基础上，参见图3，层间绝缘层16包括依次层叠的第一层间绝缘层160、第二层间绝缘层161和第三层间绝缘层162；第一层间绝缘层160为氧化硅；第二层间绝缘层161为氮化硅；第三层间绝缘层162为氧化硅。第一层间绝缘层160的材料为氧化硅，第二层间绝缘层的材料为氮化硅，第三层间绝缘层的材料为氧化层，第一绝缘层、第二绝缘层和第三层间绝缘层共同形成了层间绝缘层16，层间绝缘层16为ONO结构，有效地起到浮栅15和控制栅17之间起到电绝缘的作用。
可选地，衬底10的导电类型为N型或者P型。
实施例二
图4为本发明实施例二提供的一种浮栅存储器的制备方法的流程示意图；图5a-图5h为本发明实施例二提供的一种浮栅存储器的制备方法的各步骤对应的剖面图。
基于同一构思发明，本发明实施例提供了一种浮栅存储器的制备方法，以图3示出的浮栅存储器为例，参见图4，浮栅存储器的制备方法包括如下步骤：
步骤110、提供衬底；
参见图5a，提供衬底10，衬底10的材料选取示例性地可以为硅、氮化镓砷化镓等半导体材料。其导电类型可以为P型，也可以为N型。
步骤120、在衬底的上方形成多个凹槽；
参见图5b，在衬底10的上方形成多个凹槽11。凹槽11的形成示例性地可以是通过光刻、显影以及曝光后刻蚀形成。凹槽11的尺寸相关从业人员可以根据实际情况自行调整。
步骤130、在凹槽内填充隔离绝缘层，且衬底的上表面高度高于隔离绝缘层的上表面，以形成衬底凸起；
参见图5c，在凹槽11内填充隔离绝缘层12。可选地，隔离绝缘层12的材料可以为氧化硅，凹槽之间的衬底表面可作为沟道，隔离绝缘层12起到隔离沟道的作用。凹槽11之间的距离记为L。
参见图5d，湿法刻蚀隔离绝缘层12直至衬底的上表面高度高于隔离绝缘层的上表面，以形成衬底凸起。湿法刻蚀所需要的化学试剂以及湿法刻蚀的时间相关从业人员可以根据隔离绝缘层12和衬底10的材料种类以及隔离绝缘层12需要刻蚀的厚度即衬底凸起的高度H自行决定。在此步骤中，通过湿法刻蚀的方法来去除隔离绝缘层12的部分材料，使得衬底的上表面高度高于隔离绝缘层的上表面，以形成衬底凸起，可以在去除需要被刻蚀掉的隔离绝缘层12的材料的同时保护衬底10不被损坏，并且通过湿法刻蚀的方法，通过对化学试剂以及湿法刻蚀速度的控制可以得到表面质量良好的隔离绝缘层12，确保后续工艺膜层的顺利制备，保证浮栅存储器的可靠性。
步骤140、在衬底上方形成隧穿氧化层，隧穿氧化层延伸在隔离绝缘层上方；
参见图5e，在衬底10上方形成图形画的隧穿氧化层14，隧穿氧化层14延伸在隔离绝缘层12上方。虚线区域为沟道13。
步骤150、在隧穿氧化层上方形成浮栅，浮栅覆盖隧穿氧化层；
参见图5f，在隧穿氧化层14上方形成浮栅层，经过图案化刻蚀形成浮栅15，浮栅15覆盖隧穿氧化层14。
步骤160、在浮栅上方形成层间绝缘层，层间绝缘层延伸至隧穿氧化层上方；
参见图5g，在浮栅15上方依次形成层叠的第一层间绝缘层160、第二层间绝缘层161和第三层间绝缘层162；第一层间绝缘层160、第二层间绝缘层161和第三层间绝缘层162组成层间绝缘层16；可选地，第一层间绝缘层160的材料为氧化硅；第二层间绝缘层161的材料为氮化硅；第三层间绝缘层162的材料为氧化硅。
步骤170、在层间绝缘层上方覆盖控制栅。
参见图5h，在层间绝缘层16上方形成控制栅层，经过图案化刻蚀之后，形成控制栅17。
本发明实施例提供了一种浮栅存储器的制备方法，通过设置衬底的上表面高度高于隔离绝缘层的上表面，以形成衬底凸起，沟道相应地为三维结构，这样的结构可以使得在保证沟道长度相同的情况下，减小了浮栅存储器的尺寸，在兼顾减小浮栅存储器器件尺寸的情况下，并没有因此而减小沟道的长度。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。
Claims (10)
1.一种浮栅存储器，其特征在于，包括：
衬底；
形成在所述衬底上的多个凹槽；
形成所述凹槽内的隔离绝缘层，所述衬底的上表面高度高于所述隔离绝缘层的上表面，以形成衬底凸起；
形成在所述衬底凸起上方的隧穿氧化层，所述隧穿氧化层延伸在所述隔离绝缘层上方；
形成在所述隧穿氧化层上方的浮栅，所述浮栅覆盖所述隧穿氧化层；
形成在所述浮栅上方的层间绝缘层，所述层间绝缘层延伸至所述隧穿氧化层上方；
覆盖在所述层间绝缘层上方的控制栅。
2.根据其权利要求1所述的浮栅存储器，其特征在于，所述层间绝缘层包括依次层叠的第一层间绝缘层、第二层间绝缘层和第三层间绝缘层；
所述第一层间绝缘层的材料为氧化硅；所述第二层间绝缘层的材料为氮化硅；所述第三层间绝缘层的材料为氧化硅。
3.根据权利要求1所述的浮栅存储器，其特征在于，
所述衬底凸起的上表面为平面或曲面。
4.根据权利要求3所述的浮栅存储器，其特征在于，
所述衬底凸起的纵截面为正方形。
5.根据权利要求4所述的浮栅存储器的结构，其特征在于，
所述正方形的边长范围为大于等于15nm小于等于30nm。
6.根据权利要求1所述的浮栅存储器，其特征在于，
所述衬底的导电类型为N型或者P型。
7.根据权利要求1所述的浮栅存储器的结构，其特征在于，
所述隔离绝缘层的材料为氧化硅。
8.一种浮栅存储器的制备方法，其特征在于，包括：
提供衬底；
在所述衬底的上方形成多个凹槽；
在所述凹槽内填充隔离绝缘层，且所述衬底的上表面高度高于所述隔离绝缘层的上表面，以形成衬底凸起；
在所述衬底上方形成隧穿氧化层，所述隧穿氧化层延伸在所述隔离绝缘层上方；
在所述隧穿氧化层上方形成浮栅，所述浮栅覆盖所述隧穿氧化层；
在所述浮栅上方形成层间绝缘层，所述层间绝缘层延伸至所述隧穿氧化层上方；
在所述层间绝缘层上方覆盖控制栅。
9.根据权利要求8所述的浮栅存储器的制备方法，其特征在于，
在所述浮栅上方形成层间绝缘层，所述层间绝缘层延伸至所述隧穿氧化层上方；所述层间绝缘层包括依次层叠的第一层间绝缘层、第二层间绝缘层和第三层间绝缘层；
所述第一层间绝缘层的材料为氧化硅；
所述第二层间绝缘层的材料为氮化硅；
所述第三层间绝缘层的材料为氧化硅。
10.根据权利要求8所述的浮栅存储器的制备方法，其特征在于，
所述在所述凹槽内填充隔离绝缘层，且所述衬底的上表面高度高于所述隔离绝缘层的上表面，以形成衬底凸起具体包括：
在所述凹槽内填充隔离绝缘层；
湿法刻蚀所述隔离绝缘层直至所述衬底的上表面高度高于所述隔离绝缘层的上表面，以形成衬底凸起。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710307191.XA CN108807412A (zh) | 2017-05-04 | 2017-05-04 | 一种浮栅存储器及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710307191.XA CN108807412A (zh) | 2017-05-04 | 2017-05-04 | 一种浮栅存储器及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108807412A true CN108807412A (zh) | 2018-11-13 |
Family
ID=64053600
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710307191.XA Pending CN108807412A (zh) | 2017-05-04 | 2017-05-04 | 一种浮栅存储器及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108807412A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107623004A (zh) * | 2017-09-06 | 2018-01-23 | 上海华力微电子有限公司 | 一种3d‑sonos器件及其制造方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060033147A1 (en) * | 2004-08-12 | 2006-02-16 | Promos Technologies Inc. | Flash memory structure and fabrication method thereof |
| US20060163643A1 (en) * | 2004-12-15 | 2006-07-27 | Klaus-Dieter Ufert | Double gate memory cell with improved tunnel oxide |
| US20080157183A1 (en) * | 2006-12-27 | 2008-07-03 | Yukio Hayakawa | Convex shaped thin-film transistor device |
| US20080277714A1 (en) * | 2007-05-09 | 2008-11-13 | Hynix Semiconductor Inc. | Nonvolatile memory device and method for fabricating the same |
| CN101320735A (zh) * | 2007-06-08 | 2008-12-10 | 中芯国际集成电路制造(上海)有限公司 | 一种闪速存储器及其制作方法 |
| CN102593061A (zh) * | 2011-01-07 | 2012-07-18 | 上海宏力半导体制造有限公司 | 分立栅快闪存储器及其制造方法 |
| US20170117271A1 (en) * | 2015-10-22 | 2017-04-27 | Macronix International Co., Ltd. | Three dimensional memory device and method for fabricating the same |
| CN206877997U (zh) * | 2017-05-04 | 2018-01-12 | 上海格易电子有限公司 | 一种浮栅存储器 |
-
2017
- 2017-05-04 CN CN201710307191.XA patent/CN108807412A/zh active Pending
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060033147A1 (en) * | 2004-08-12 | 2006-02-16 | Promos Technologies Inc. | Flash memory structure and fabrication method thereof |
| US20060163643A1 (en) * | 2004-12-15 | 2006-07-27 | Klaus-Dieter Ufert | Double gate memory cell with improved tunnel oxide |
| CN1812131A (zh) * | 2004-12-15 | 2006-08-02 | 因芬尼昂技术股份公司 | 具有改善的隧道氧化物的双栅存储单元 |
| US20080157183A1 (en) * | 2006-12-27 | 2008-07-03 | Yukio Hayakawa | Convex shaped thin-film transistor device |
| US20080277714A1 (en) * | 2007-05-09 | 2008-11-13 | Hynix Semiconductor Inc. | Nonvolatile memory device and method for fabricating the same |
| CN101320735A (zh) * | 2007-06-08 | 2008-12-10 | 中芯国际集成电路制造(上海)有限公司 | 一种闪速存储器及其制作方法 |
| CN102593061A (zh) * | 2011-01-07 | 2012-07-18 | 上海宏力半导体制造有限公司 | 分立栅快闪存储器及其制造方法 |
| US20170117271A1 (en) * | 2015-10-22 | 2017-04-27 | Macronix International Co., Ltd. | Three dimensional memory device and method for fabricating the same |
| CN206877997U (zh) * | 2017-05-04 | 2018-01-12 | 上海格易电子有限公司 | 一种浮栅存储器 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107623004A (zh) * | 2017-09-06 | 2018-01-23 | 上海华力微电子有限公司 | 一种3d‑sonos器件及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110047839B (zh) | 3d nand闪存及制备方法 | |
| CN100440517C (zh) | 具有增加的沟道长度的半导体器件及其制造方法 | |
| CN106558591A (zh) | 三维半导体器件 | |
| KR100395755B1 (ko) | 비휘발성 메모리 소자 및 그 제조방법 | |
| CN105336695B (zh) | 半导体器件的形成方法 | |
| CN103247626A (zh) | 一种半浮栅器件及其制造方法 | |
| KR20060074231A (ko) | 트윈비트 셀 구조의 ｎｏｒ형 플래쉬 메모리 소자 및 그제조 방법 | |
| CN104103640B (zh) | 一种u形沟道的半导体器件及其制造方法 | |
| CN110047840B (zh) | 3d nand闪存及制备方法 | |
| CN104701316B (zh) | 一种双槽形结构的半浮栅器件及其制造方法 | |
| CN104103678A (zh) | 一种u形沟道的半导体器件及其制造方法 | |
| CN106104758A (zh) | 体/soi混合衬底上的嵌入式存储器器件及制造其的方法 | |
| KR101604199B1 (ko) | 플래시 메모리 반도체 소자 및 그 제조 방법 | |
| JP2007214536A (ja) | フラッシュメモリ素子の製造方法 | |
| JP2006319202A (ja) | 半導体集積回路装置及びその製造方法 | |
| JP2007134669A (ja) | フラッシュメモリ素子及びその製造方法 | |
| CN100477169C (zh) | 与非闪存装置的制造方法 | |
| CN108807412A (zh) | 一种浮栅存储器及其制备方法 | |
| CN206877997U (zh) | 一种浮栅存储器 | |
| KR100998945B1 (ko) | 비휘발성 메모리 소자 제조 방법 | |
| CN206774545U (zh) | 一种nor型浮栅存储器 | |
| CN108878434A (zh) | 一种nor型浮栅存储器及制备方法 | |
| KR100958619B1 (ko) | 엔드 타입 플래시 메모리셀 제조방법 | |
| CN206976346U (zh) | 一种nor型浮栅存储器 | |
| US8981459B2 (en) | Structure and manufacturing method of a non-volatile memory |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: 502 / 15, building 1, 498 GuoShouJing Road, Zhangjiang High Tech Park, Pudong New Area, Shanghai 201203 Applicant after: SHANGHAI GEYI ELECTRONIC Co.,Ltd. Applicant after: Zhaoyi Innovation Technology Group Co.,Ltd. Address before: 502 / 15, building 1, 498 GuoShouJing Road, Zhangjiang High Tech Park, Pudong New Area, Shanghai 201203 Applicant before: SHANGHAI GEYI ELECTRONIC Co.,Ltd. Applicant before: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc. |